JP2019145714A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2019145714A
JP2019145714A JP2018029905A JP2018029905A JP2019145714A JP 2019145714 A JP2019145714 A JP 2019145714A JP 2018029905 A JP2018029905 A JP 2018029905A JP 2018029905 A JP2018029905 A JP 2018029905A JP 2019145714 A JP2019145714 A JP 2019145714A
Authority
JP
Japan
Prior art keywords
film
pattern
precursor
processed
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018029905A
Other languages
English (en)
Inventor
亮介 山本
Ryosuke Yamamoto
亮介 山本
齊藤　隆一
Ryuichi Saito
隆一 齊藤
森田　成二
Seiji Morita
成二 森田
良市 鈴木
Ryoichi Suzuki
良市 鈴木
剛治 本川
Koji Motokawa
剛治 本川
伊藤　信一
Shinichi Ito
信一 伊藤
井上　壮一
Soichi Inoue
壮一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018029905A priority Critical patent/JP2019145714A/ja
Priority to US16/117,888 priority patent/US10811252B2/en
Publication of JP2019145714A publication Critical patent/JP2019145714A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属化によりエッチング耐性の高いマスクを形成することができるパターン形成方法を提供する。【解決手段】本実施形態によるパターン形成方法は、被加工材料の上方に第１膜を形成する。次に、第１膜を被加工材料のパターンに加工する。次に、第１膜および被加工材料上に第２膜を設ける。次に、第２膜に金属材料または半導体材料を含む前駆体を供給して、第２膜と前駆体とを選択的に反応させて金属材料または半導体材料を第２膜に含浸させる。次に、第１膜を除去し、金属材料または半導体材料を含浸させた第２膜をマスクとして用いて被加工材料を加工する。【選択図】 図３

Description

本実施形態は、パターン形成方法に関する。
半導体装置の製造プロセスにおいて、被加工材料をアスペクト比の高いパターンに加工するために、リソグラフィ工程のマスクとしてＳＯＣ（Spin-On-Carbon）膜またはＣＶＤ−Ｃ（Chemical Vapor Deposition-Carbon）等のＣＶＤ成膜による緻密度の高い材料が用いられることがある。このようなマスクのエッチング耐性をさらに向上させ、被加工材料のアスペクト比をさらに高めるためには、マスクを金属化することが考えられる。
しかし、樹脂からなるレジストと比較して、ＳＯＣまたはＣＶＤ−Ｃ等の緻密度が高い材料からなる膜は、金属を含浸させ難く、金属化することが困難である。
国際出願公開第２０１５／１３７２４８号公報（米国特許公開第２０１７／００４２０３８号公報）
金属化によりエッチング耐性の高いマスクを形成することができるパターン形成方法を提供する。
本実施形態によるパターン形成方法は、被加工材料の上方に第１膜を形成する。次に、第１膜を被加工材料のパターンに加工する。次に、第１膜および被加工材料上に第２膜を設ける。次に、第２膜に金属材料または半導体材料を含む前駆体を供給して、第２膜と前駆体とを選択的に反応させて金属材料または半導体材料を第２膜に含浸させる。次に、第１膜を除去し、金属材料または半導体材料を含浸させた第２膜をマスクとして用いて被加工材料を加工する。
第１実施形態による半導体装置の製造方法の一例を示す断面図。 図１に続く、半導体装置の製造方法の一例を示す断面図。 図２に続く、半導体装置の製造方法の一例を示す断面図。 図３に続く、半導体装置の製造方法の一例を示す断面図。 図４に続く、半導体装置の製造方法の一例を示す断面図。 図５に続く、半導体装置の製造方法の一例を示す断面図。 樹脂膜をメタライズ処理した場合の金属含有率の一例を示すグラフ。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（Ａ）〜図６（Ｂ）は、第１実施形態による半導体装置１の製造方法の一例を示す断面図である。半導体装置１は、例えば、ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）でよい。ＮＡＮＤ型ＥＥＰＲＯＭは、例えば、三次元構造を有する立体型メモリセルアレイと、該メモリセルアレイと同一基板上に設けられ該メモリセルアレイを制御する周辺回路とを備えている。周辺回路は、半導体基板上に設けられており、メモリセルアレイは、周辺回路の上方に設けられている。
下記実施形態は、ＮＡＮＤ型ＥＥＰＲＯＭのメモリホールを形成するために用いられている。しかし、これに限定されず、下記実施形態は、他の半導体装置に用いてもよい。
図１（Ａ）〜図６（Ｂ）において、周辺回路は、半導体基板上にすでに形成されており、周辺回路の上方にメモリセルアレイが形成される工程を示している。
半導体基板上に周辺回路を形成した後、周辺回路上に層間絶縁膜１０が形成される。次に、図１（Ａ）に示すように、層間絶縁膜１０上にシリコン酸化膜２１とシリコン窒化膜２２との積層膜２０を形成する。シリコン窒化膜２２は、後の工程においてタングステン等の導電性材料に置換される。この導電性材料は、ワード線（図６（Ｂ）のＷＬ）として機能する。シリコン酸化膜２１は、積層体２０の積層方向（半導体基板の表面に対して垂直方向）に隣接するワード線間を絶縁するために設けられている。
積層体２０は、被加工材料として後に加工される。例えば、積層体２０には、メモリホール等のアスペクト比の高いパターンが後に形成される。
次に、図１（Ｂ）に示すように、積層体２０上にアモルファス・シリコン層３０を形成する。続いて、アモルファス・シリコン層３０上に第１膜としての犠牲膜４０を形成する。犠牲膜４０には、高アスペクト比のパターンを形成するために、例えば、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜を用いている。次に、犠牲膜４０上に反射防止膜５０を形成する。反射防止膜５０は、例えば、露光波長域に吸収帯をもつ置換基を含んだメタクリル樹脂等の有機材料である。次に、反射防止膜５０上にレジスト膜６０を塗布する。レジスト膜６０の露光工程において、反射防止膜５０は、犠牲膜４０からの反射を抑制し、反射光によるレジスト膜６０の過剰な感光を抑制する。
次に、リソグラフィ技術を用いて、図１（Ｃ）に示すようにレジスト膜６０をパターンニングする。このとき、レジスト膜６０は、被加工材料としての積層体２０に転写すべきパターンの反転パターンにパターニングされる。リソグラフィ技術は、フォトリソグラフィ技術、ＮＩＬ（Nano-Imprint Lithography）技術、ＤＳＡ（Directed Self-Assembly）技術等のいずれでもよい。
尚、レジスト膜６０は、積層体２０の抜きパターンを有するようにパターニングされる。抜きパターンとは、積層体２０のエッチング工程において除去される部分のパターンである。残しパターンとは、抜きパターンの反転パターンであり、積層体２０のエッチング工程において残置される部分のパターンである。
次に、図２（Ａ）に示すように、レジスト膜６０をメタライズ処理して、金属含有レジスト膜６１に改質させる。メタライズ処理には、例えば、トリメチルアルミニウム（ＴＭＡ（Trimethyl Aluminum））などの有機アルミニウム化合物、ＡｌＣｌ３などのアルミニウムハロゲン化物、テトラキスジメチルアミノチタン（ＴＤＭＡＴ （Tetrakis(dimethylamido)titanium））などの有機チタン化合物、ＴｉＣｌ４などのチタンハロゲン化合物などを前駆体として用いて、レジスト膜６０にアルミニウムまたはチタンなどの金属原子を含浸させる。これにより、レジスト膜６０は、ドライエッチングに対して比較的耐性を有する金属含有レジスト膜６１になる。
次に、図２（Ｂ）に示すように、金属含有レジスト膜６１をマスクとして用いて、反射防止膜５０をドライエッチングで加工する。これにより、反射防止膜５０にメモリホールのパターンが転写される。
次に、金属含有レジスト膜６１および反射防止膜５０をマスクとして用いて、犠牲膜４０をドライエッチングで加工する。これにより、図２（Ｃ）に示すように、犠牲膜４０にメモリホールのパターンが転写される。
尚、犠牲膜４０も、積層体２０の抜きパターン上に残置されるようにパターニングされる。積層体２０の抜きパターンがホールパターンである場合、犠牲膜４０は、円柱状に形成される。犠牲膜４０は、ＣＶＤ−ＣまたはＳＯＣ等のカーボン膜で形成されているので、細長い円柱状に形成され得る。
次に、図３（Ａ）に示すように、犠牲膜４０上の金属含有レジスト膜６１および反射防止膜５０を除去する。次に、図３（Ｂ）に示すように、アモルファス・シリコン層３０および犠牲膜４０上に第２膜としての樹脂膜７０を塗布する。樹脂膜７０は、犠牲膜４０のパターンの間にも充填される。樹脂膜７０は、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜からなる犠牲膜４０よりも金属化し易い材料で構成されている。樹脂膜７０は、金属材料を含む前駆体と錯体を形成しやすいカルボニル基、あるいは、ピリジン環などの非共有電子対を持つ置換基を含む樹脂であることが望ましい。樹脂膜７０は、アクリル酸エステルまたはメタクリル酸エステル共重合体を主剤とする樹脂でよい。例えば、樹脂膜７０には、カルボニル基を有するエステル骨格を持つメタクリル樹脂誘導体を用いることが望ましく、ＰＭＭＡ（ポリメチルメタクリレート）、ＰＸＭＡ（ポリキシロメチルメタクリレート）、ＰＡｃＭＡ(ポリアセトニルメタクリレート)等を用いている。また、メタクリル樹脂を骨格とするレジスト材料も使用できる。
図７は、樹脂膜７０をメタライズ処理した場合の金属含有率の一例を示すグラフである。樹脂膜７０には、ＣＶＤ−Ｃ膜、ＳＯＣ膜、ＰＭＭＡ、ＰＸＭＡ樹脂またはＡｒＦレジストを用いている。樹脂膜７０に含浸させる金属は、例えば、アルミニウムである。分析は、深さ方向のＸＰＳ測定によって行った。その結果、ＣＶＤ−Ｃ膜およびＳＯＣ膜の表面近傍には、５〜１０パーセントのアルミニウムが検出された。しかし、ＣＶＤ−Ｃ膜およびＳＯＣ膜の膜中にはアルミニウムはほとんど検出されなかった。一方、ＰＭＭＡ、ＰＸＭＡ樹脂およびＡｒＦレジストは、膜中であっても１０〜２０ａｔｍ％のアルミニウムが検出された。これは、ＰＭＭＡ、ＰＸＭＡ樹脂およびＡｒＦレジストは、ＣＶＤ−Ｃ膜、ＳＯＣ膜に比べて金属が含侵され易いことを意味する。
このようにメタライズされ易いＰＭＭＡ、ＰＸＭＡ樹脂およびＡｒＦレジスト等のメタクリル樹脂を骨格とする材質からなる樹脂膜７０に、金属材料を含む前駆体を供給する。前駆体には、例えば、アルミニウム、クロム、マンガン、モリブデン、タングステン、ジルコニウム、ハフニウム等の金属材料を含む有機金属化合物またはハロゲン化物などを用いている。例えば、有機金属化合物としては、ＴＭＡ、ビス（シクロペンタジエニル）クロム（Ｃｒ（Ｃ２Ｈ５）２）、シクロペンタジエニルマンガントリカルボニル（（Ｃ５Ｈ５）Ｍｎ（ＣＯ）３）、ＴＤＭＡＴ、テトラキスエチルメチルアミノチタン（ＴＥＭＡＴ）、チタンテトラターシャリブトキシド（Ｔｉ（ＯｔＢｕ）４）、テトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ)、テトラジメチルアミノジルコニウム（ＴＤＭＡＺ）、ジルコニウムテトラターシャリブトキシド（Ｚｒ（ＯｔＢｕ）４）、テトラキスジメチルアミノハフニウム（ＴＤＭＡＨ)、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ)、テトラキスエチルメチルアミノハフニウム（ＴＤＥＡＨ)、ハフニウムテトラターシャリブトキシド（Ｈｆ（ＯｔＢｕ）４）等を用いることができる。また、ハロゲン化物としては、ＡｌＣｌ３、ＭｏＦ６、ＷＦ６、ＴｉＣｌ４、ＺｒＣｌ４，ＨｆＣｌ４等を用いことができる。
次に、供給された前駆体は、樹脂膜７０中に拡散し、膜中全体に分布する。次に、Ｈ２Ｏ、Ｏ３、Ｏ２プラズマ等の酸化プロセスを実施することで、前駆体が反応し、樹脂内に定着し、含侵プロセスが完了する。これにより、図３（Ｃ）に示すように、樹脂膜７０が金属化される。樹脂膜７０は、例えば、金属化されたＰＭＭＡまたはＰＸＭＡとなる。このとき、犠牲膜４０はＣＶＤ−Ｃ膜またはＳＯＣ膜等の緻密なカーボン膜からなるので、犠牲膜４０はほとんど金属化されず、樹脂膜７０が選択的に金属化される。以下、金属化された樹脂膜７０をハードマスク７１と呼ぶ。ハードマスク７１には、例えば、アルミニウム、クロム、マンガン、モリブデン、タングステン、ジルコニウム、ハフニウム等の金属材料が含浸されている。
尚、樹脂膜７０に前駆体を供給するのと同時に、熱処理し、樹脂膜７０に前駆体を反応させてもよい。これにより、半導体装置１の製造工程を短縮することができる。
次に、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、図４（Ａ）に示すように犠牲膜４０が露出されるまでハードマスク７１を研磨する。また、図４（Ａ）に示すように犠牲膜４０を露出するためには、ハードマスク７１をドライエッチング処理によってエッチバックしてもよい。このとき、ドライエッチングのガス種はメタル種に応じたエッチングガスを選択すればよい。あるいは、Ａｒイオンなどによるイオンビームエッチングを用いて犠牲膜４０をエッチバックしてもよい。
次に、ＲＩＥ（Reactive Ion Etching）法を用いて、図４（Ｂ）に示すように、第２膜としてのハードマスク７１を残置させたまま、第１膜としての犠牲膜４０を選択的に除去する。犠牲膜４０は、積層体２０の抜きパターン上に設けられていたので、ハードマスク７１は、抜きパターンの反転パターン、即ち、積層体２０の残しパターンの上に残置される。従って、例えば、積層体２０にメモリホールを形成する場合、ハードマスク７１には、アスペクト比の高いホールパターンが形成され得る。ハードマスク７１を積層体２０のホールパターンに形成することによって、ハードマスク７１は、積層体２０のエッチング時のマスクとして用いることができる。
次に、図４（Ｃ）に示すように、ハードマスク７１をマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法でアモルファス・シリコン層３０を加工する。
次に、図５（Ａ）に示すように、ハードマスク７１をマスクとして用いて、ＲＩＥ法で積層体２０を加工する。このとき、ハードマスク７１は、金属化された樹脂であり、シリコン酸化膜およびシリコン窒化膜から成る積層体２０に比較して充分なエッチング耐性を有する。また、樹脂膜７０はカーボン膜からなる犠牲膜４０をもとにパターニングされている。従って、ハードマスク７１も充分に厚く形成され、ハードマスク７１のホールパターンは充分に高いアスペクト比を有することができる。これにより、ハードマスク７１を用いて、厚い積層体２０を加工することができる。また、積層体２０には高アスペクト比を有するホールパターンを形成することができる。
また、積層体２０に対するハードマスク７１の加工選択比（エッチング耐性）が、積層体２０に対する犠牲膜４０の加工選択比（エッチング耐性）よりも高い。従って、ハードマスク７１の高さを低くできるため、犠牲膜４０の高さも低くできる。これは、犠牲膜４０および樹脂膜７０の成膜のスループットを向上させ、エッチング処理のスループットを向上させることに繋がる。
次に、ハードマスク７１を除去することによって、図５（Ｂ）に示す構造が得られる。さらに、アモルファス・シリコン層３０を除去することによって、図５（Ｃ）に示すように、積層体２０にメモリホールＭＨが形成される。
次に、図６（Ａ）に示すように、メモリホールＭＨ内に、ブロック膜１１０、電荷トラップ膜１２０、トンネル膜１３０、および、コア１４０をこの順に形成する。図６（Ａ）および図６（Ｂ）は、１つのメモリホールＭＨおよびその周辺の断面図である。図６（Ａ）および図６（Ｂ）を参照して、メモリホールＭＨの形成後の工程および構造を説明する。
ブロック膜１１０は、電荷トラップ膜１２０と図６（Ｂ）に示すワード線ＷＬとの間に設けられ、電荷トラップ膜１２０に捕捉された電荷がワード線へリークしないように機能する。ブロック膜１１０には、例えば、シリコン酸化膜を用いている。
電荷トラップ膜１２０は、データ書込み時に、コア１４０のチャネル部からトンネル膜１３０を介して電荷（例えば、電子）を取り込み、その電荷を捕捉する。ワード線ＷＬに対応した電荷トラップ膜１２０の部分に電荷を捕捉することによって、各メモリセルにデータを書き込むことができる。逆に、電荷トラップ膜１２０は、データ消去時に、トンネル膜１３０を介して電荷をチャネル部へ放出する。ワード線ＷＬに対応した電荷トラップ膜１２０の部分の電荷を放出することによって、各メモリセルのデータを消去することができる。電荷トラップ膜１２０には、例えば、シリコン窒化膜を用いている。
トンネル膜１３０は、データ書込みおよびデータ消去時に、チャネル部と電荷トラップ膜１２０との間で電荷を通過させつつ、電荷トラップ膜１２０に捕捉された電荷がチャネル部へリークすることを抑制する。トンネル膜１３０には、例えば、シリコン酸化膜を用いている。
コア１４０は、例えば、角柱または円柱のピラー形状を有する。トンネル膜１３０、電荷トラップ膜１２０、ブロック膜１１０は、コア１４０の側面に設けられ、全体としてピラー構造となっている。コア１４０は、メモリセルのチャネル部として機能する。コア１４０には、例えば、ポリシリコンを用いている。
その後、積層体２０にスリット（図示せず）が形成され、スリットを介してシリコン窒化膜２２が除去される。図６（Ｂ）に示すように、シリコン窒化膜２２に代えてタングステン等の金属が、積層体２０の積層方向に隣接するシリコン酸化膜２１間に形成される。これにより、タングステン等の金属からなるワード線ＷＬが形成される。
その後、コア１４０に電気的に接続されるコンタクトプラグやビット線（図示せず）が形成され、ＮＡＮＤ型ＥＥＰＲＯＭが完成する。
メモリセルは、ワード線ＷＬと上記ピラー構造との交差部に対応して設けられている。従って、各ワード線ＷＬに対応する電荷トラップ膜１２０の部分に電荷を捕捉することによって、ワード線ＷＬに対応するメモリセルにデータを書き込むことができる。
以上のように、本実施形態によれば、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜からなる犠牲膜４０を用いて積層体２０の抜きパターンを形成し、金属化されたハードマスク７１を用いて積層体２０の残しパターン（犠牲膜４０の反転パターン）を形成する。これにより、ハードマスク７１は、メモリホールＭＨのようなアスペクト比の高いパターンを形成するために充分なエッチング耐性を有しかつ厚く形成され得る。その結果、積層体２０にアスペクト比の高いメモリホールＭＨを形成することができる。
一方、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜はエッチング耐性において金属化されたハードマスク７１に劣る。従って、もし、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜をマスクとして用いて積層体２０をエッチングしようとすると、積層体２０に形成されるメモリホールのアスペクト比は、本実施形態によって形成されたメモリホールＭＨのそれよりも低くなってしまう。また、ＣＶＤ−Ｃ膜またはＳＯＣ膜等のカーボン膜は、前駆体により金属化することが困難であり、エッチング耐性を上げることが困難である。
これに対し、カーボン膜からなる犠牲膜４０のパターンを用いて、樹脂膜７０をその反対パターンに残す。その樹脂膜７０を金属化することによって、カーボン膜よりもエッチング耐性の高い金属化されたハードマスク７１を形成することができる。これにより、カーボン膜と同等のアスペクト比を有する微細パターンを、エッチング耐性の高いハードマスク７１で形成することができる。その結果、被加工材料としての積層体２０を、アスペクト比の高い微細パターンに加工することができる。
（変形例）
上記実施形態において、ハードマスク７１は、樹脂を金属化することによって形成されている。しかし、ハードマスク７１は、樹脂に半導体材料を含浸させることによって形成されてもよい。このように、半導体材料を含むハードマスク７１であっても、カーボン膜からなる犠牲膜４０よりもエッチング耐性を高くすることができる。この場合、前駆体には、例えば、シリコン、ゲルマニウム、亜鉛等の半導体材料を含む有機半導体化合物を用いればよい。本変形例のその他の工程は、上記実施形態の対応する工程と同様でよい。
このように、半導体材料を含浸させたハードマスク７１を用いても、本実施形態の効果は失われない。
上記実施形態および変形例は、積層体２０にメモリホールＭＨを形成するために用いられている。しかし、上記実施形態および変形例による半導体装置１の製造方法は、他の材料に他のパターンを形成するために用いられてもよい。
（第２実施形態）
第１実施形態では、レジスト膜６０をメタライズ処理して、メタル含有レジスト膜６１に変質されている。これに対し、第２実施形態では、レジスト膜６０をメタライズ処理せずに、そのまま用いている点で異なる。
例えば、図１（Ａ）〜図１（Ｃ）を参照して説明したように、アモルファス・シリコン層３０、犠牲膜４０、反射防止膜５０およびレジスト膜６０を積層体２０上に形成する。反射防止膜５０には、例えば、シリコン含有の誘電体膜（ＳｉＯ２またはＳｉＯＮなど）を用いる。反射防止膜５０は、ＳＯＧ(Spin on Glass)材料を塗布してベーク処理を行ってもよいし、ＣＶＤ装置を用いて成膜してもよい。また、反射防止膜５０とレジスト膜６０の間に、有機材の反射防止膜を追加で設けてもよい。
次に、レジスト膜６０をメタライズ処理することなくマスクとして用いて、ドライエッチング法で反射防止膜５０を加工する。これにより、レジスト膜６０のパターンを反射防止膜５０に転写する。
次に、レジスト膜６０および反射防止膜５０をマスクとして用いて、ドライエッチング法で犠牲膜４０をエッチング加工する。
その後、図３（Ａ）〜図５（Ｃ）を参照して説明したように、犠牲膜４０を用いてハードマスク７１を形成し、ハードマスク７１をマスクとして用いて、アモルファス・シリコン層３０および積層体２０を加工する。このように、レジスト膜６０は、メタライズ処理しなくても、本実施形態の効果は失われない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ 層間絶縁膜、２０ 積層膜、２１ シリコン酸化膜、２２ シリコン窒化膜、３０ アモルファス・シリコン層、４０ 犠牲膜、５０ 反射防止膜、６０ レジスト膜、６１ メタライズドレジスト膜、７０ 樹脂膜、７１ ハードマスク、１１０ ブロック膜、１２０ 電荷トラップ膜、１３０ トンネル膜、１４０ コア

Claims (6)

  1. 被加工材料の上方に第１膜を形成し、
    前記第１膜を前記被加工材料のパターンに加工し、
    前記第１膜および前記被加工材料上に第２膜を設け、
    前記第２膜に金属材料または半導体材料を含む前駆体を供給して、前記第２膜と前記前駆体とを選択的に反応させて前記金属材料または前記半導体材料を前記第２膜に含浸させ、
    前記第１膜を除去し、
    前記金属材料または前記半導体材料を含浸させた前記第２膜をマスクとして用いて前記被加工材料を加工する、ことを具備するパターン形成方法。
  2. 前記第１膜は、ＳＯＣ（Spin-On-Carbon）またはＣＶＤ−Ｃ（Chemical Vapor Deposition-Carbon）からなる、炭素を主成分とする膜であり、
    前記第２膜は、樹脂膜である、請求項１に記載のパターン形成方法。
  3. 前記第２膜は、アクリル酸エステルまたはメタクリル酸エステル共重合体を主成分とする樹脂である、請求項１または請求項２に記載のパターン形成方法。
  4. 前記金属材料または前記半導体材料を前記第２膜に含浸させるときに、前記第２膜に前記前駆体を供給し、同時に熱処理し、前記第２膜と前記前駆体とを反応させる、請求項１から請求項３のいずれか一項に記載のパターン形成方法。
  5. 前記前駆体は、アルミニウム、クロム、マンガン、モリブデン、タングステン、チタン、ジルコニウム、ハフニウムのいずれかの前駆体である、請求項１から請求項４のいずれか一項に記載のパターン形成方法。
  6. 前記第２膜は、前記第１膜よりも前記前駆体により金属化し易い材料で形成されている、請求項１から請求項５のいずれか一項に記載のパターン形成方法。
JP2018029905A 2018-02-22 2018-02-22 パターン形成方法 Pending JP2019145714A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018029905A JP2019145714A (ja) 2018-02-22 2018-02-22 パターン形成方法
US16/117,888 US10811252B2 (en) 2018-02-22 2018-08-30 Pattern-forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029905A JP2019145714A (ja) 2018-02-22 2018-02-22 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2019145714A true JP2019145714A (ja) 2019-08-29

Family

ID=67618074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029905A Pending JP2019145714A (ja) 2018-02-22 2018-02-22 パターン形成方法

Country Status (2)

Country Link
US (1) US10811252B2 (ja)
JP (1) JP2019145714A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410848B2 (en) 2020-03-23 2022-08-09 Kioxia Corporation Method of forming pattern, method of manufacturing semiconductor device, and pattern-forming material
US11996295B2 (en) 2020-09-17 2024-05-28 Kioxia Corporation Pattern forming method and method for manufacturing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242475B2 (ja) * 2019-08-23 2023-03-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2021150404A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 パターン形成方法および半導体装置の製造方法
US11520228B2 (en) * 2020-09-03 2022-12-06 International Business Machines Corporation Mass fabrication-compatible processing of semiconductor metasurfaces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695360B2 (ja) 2004-08-05 2011-06-08 株式会社リコー 電子素子の製造方法
US9684234B2 (en) * 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
JP2015126079A (ja) 2013-12-26 2015-07-06 住友ベークライト株式会社 半導体装置の製造方法
WO2015137248A1 (ja) 2014-03-14 2015-09-17 Jsr株式会社 配線の製造方法、感放射線性組成物、電子回路および電子デバイス
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410848B2 (en) 2020-03-23 2022-08-09 Kioxia Corporation Method of forming pattern, method of manufacturing semiconductor device, and pattern-forming material
US11996295B2 (en) 2020-09-17 2024-05-28 Kioxia Corporation Pattern forming method and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US10811252B2 (en) 2020-10-20
US20190259606A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US10811252B2 (en) Pattern-forming method
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
US8835321B2 (en) Method for forming fine patterns of a semiconductor device
US10115601B2 (en) Selective film formation for raised and recessed features using deposition and etching processes
JP7434272B2 (ja) ３ｄｎａｎｄエッチング
CN109904171B (zh) 三维存储器及其制作方法
JP7459420B2 (ja) 高度なパターン形成用途のためのインサイチュでの選択的堆積及びエッチング
CN111755324A (zh) 图案化半导体装置的方法
TWI220552B (en) A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ...
CN110349846B (zh) 一种半导体器件的刻蚀方法以及三维存储器
JP2020043285A (ja) 半導体装置およびその製造方法
CN108962901A (zh) 半导体存储器件及其制造方法和掩膜版
US8952445B2 (en) Nonvolatile semiconductor memory device
US20220235461A1 (en) Method of area-selective deposition and method of fabricating an electronic device using the same
JP2017054921A (ja) パターン形成方法
US11948798B2 (en) Semiconductor device and method
US11735431B2 (en) Pattern formation method and semiconductor device manufacturing method
JP2018049976A (ja) 半導体装置の製造方法
US11443947B2 (en) Method for forming etching mask and method for manufacturing semiconductor device
US20230070312A1 (en) Method and apparatus for filling gap using atomic layer deposition
KR100575887B1 (ko) 반도체 소자의 캐패시터 형성방법
CN117296463A (zh) 提升dram字线间的间隙填充性能
US20180261450A1 (en) Method of filling retrograde recessed features
JP2024521251A (ja) Ｄｒａｍワード線の間隙充填性能を向上させること
KR100955680B1 (ko) 불휘발성 메모리소자의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180906