JP2019138702A - Semiconductor inspection device - Google Patents
Semiconductor inspection device Download PDFInfo
- Publication number
- JP2019138702A JP2019138702A JP2018020315A JP2018020315A JP2019138702A JP 2019138702 A JP2019138702 A JP 2019138702A JP 2018020315 A JP2018020315 A JP 2018020315A JP 2018020315 A JP2018020315 A JP 2018020315A JP 2019138702 A JP2019138702 A JP 2019138702A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- probe
- semiconductor chip
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本明細書に開示の技術は、半導体検査装置に関する。 The technology disclosed in this specification relates to a semiconductor inspection apparatus.
特許文献1には、半導体チップの電気的試験を行う半導体検査装置が開示されている。この装置は、基板と、基板の下面から突出する複数のプローブピンと、を備える。この装置を用いて電気的試験を行う際には、複数のプローブピンを半導体チップの表面に設けられた複数の電極に接触させる。そして、複数のプローブピンを介して半導体チップに電流を流すことによって、半導体チップの電気的試験を行う。 Patent Document 1 discloses a semiconductor inspection apparatus that performs an electrical test of a semiconductor chip. The apparatus includes a substrate and a plurality of probe pins protruding from the lower surface of the substrate. When an electrical test is performed using this apparatus, a plurality of probe pins are brought into contact with a plurality of electrodes provided on the surface of the semiconductor chip. Then, an electric test is performed on the semiconductor chip by passing a current through the semiconductor chip via the plurality of probe pins.
検査対象となる半導体チップには様々な種類が存在するため、半導体チップのチップサイズや電極配置がそれぞれ異なる。このため、特許文献1の技術では、それぞれの半導体チップに対して電気的試験を行うために、検査対象となる半導体チップのチップサイズや電極配置に応じたプローブピンを有する半導体検査装置を要する。すなわち、検査対象となる半導体チップの種類ごとに異なる半導体検査装置を要する。 Since there are various types of semiconductor chips to be inspected, the chip size and electrode arrangement of the semiconductor chips are different. For this reason, in the technique of Patent Document 1, in order to perform an electrical test on each semiconductor chip, a semiconductor inspection apparatus having probe pins corresponding to the chip size and electrode arrangement of the semiconductor chip to be inspected is required. That is, a different semiconductor inspection apparatus is required for each type of semiconductor chip to be inspected.
また、半導体チップに設けられた複数の電極は、それぞれ異なる材料により形成されたり、異なる厚さを有する場合がある。このような場合、特許文献1の技術では、複数のプローブピンを複数の電極に対して一様に接触させるため、軟質材料により形成された電極や、厚さが薄い電極にプローブピンを接触させた場合に、プローブピンがこれらの電極を貫通して適切に電気的試験を行うことができない場合がある。 In addition, the plurality of electrodes provided on the semiconductor chip may be formed of different materials or have different thicknesses. In such a case, in the technique of Patent Document 1, in order to uniformly contact a plurality of probe pins to a plurality of electrodes, the probe pins are brought into contact with an electrode formed of a soft material or a thin electrode. In some cases, the probe pins may not pass through these electrodes to properly conduct electrical tests.
本明細書では、共通の半導体検査装置によって、様々な種類の半導体チップに対して電気的試験を行うことができる技術を提供する。 The present specification provides a technique capable of performing electrical tests on various types of semiconductor chips using a common semiconductor inspection apparatus.
本明細書が開示する半導体検査装置は、半導体チップの電気的試験を行う。前記半導体検査装置は、積層基板と、複数のプローブピンと、駆動機構と、を備える。前記積層基板は、第1電極層と、前記第1電極層の上面に絶縁層を介して積層された第2電極層と、を有する。前記複数のプローブピンは、前記積層基板を貫通して前記積層基板の下面から突出し、上下方向に沿って第1位置と第2位置と第3位置の間で移動可能であり、その軸周りに第1角度と第2角度の間で回動可能である。前記駆動機構は、前記複数のプローブピンのそれぞれを独立して、上下方向に沿って移動させるとともに、その軸周りに回動させる。前記複数のプローブピンのそれぞれは、前記第1位置で前記第1角度にあるときに前記第1電極層と導通し、前記第2位置で前記第2角度にあるときに前記第2電極層と導通する。前記第3位置が、前記第1位置及び前記第2位置よりも上側の位置である。 The semiconductor inspection apparatus disclosed in this specification performs an electrical test of a semiconductor chip. The semiconductor inspection apparatus includes a laminated substrate, a plurality of probe pins, and a drive mechanism. The laminated substrate includes a first electrode layer and a second electrode layer laminated on the upper surface of the first electrode layer via an insulating layer. The plurality of probe pins project from the bottom surface of the multilayer substrate through the multilayer substrate, and are movable between a first position, a second position, and a third position along the vertical direction, and around the axis It can be rotated between a first angle and a second angle. The drive mechanism independently moves each of the plurality of probe pins along the vertical direction and rotates around the axis. Each of the plurality of probe pins is electrically connected to the first electrode layer when it is at the first angle at the first position, and is connected to the second electrode layer when it is at the second angle at the second position. Conduct. The third position is a position above the first position and the second position.
上記の半導体検査装置では、駆動機構が、複数のプローブピンのそれぞれを独立して上下方向に沿って移動させるとともに、その軸周りに回動させる。そして、複数のプローブピンのそれぞれは、第1位置と第2位置と第3位置との間で移動可能であり、第1位置で第1角度にあるときに第1電極層と導通し、第2位置で第2角度にあるときに第2電極層と導通する。第3位置は、第1位置及び第2位置よりも上側に位置する。 In the semiconductor inspection apparatus described above, the drive mechanism independently moves each of the plurality of probe pins along the vertical direction and rotates it about its axis. Each of the plurality of probe pins is movable between the first position, the second position, and the third position, and is electrically connected to the first electrode layer when the probe pin is at the first angle at the first position, Conduction with the second electrode layer is at the second angle at two positions. The third position is located above the first position and the second position.
表面に複数の電極が設けられた所定の半導体チップの電気的試験を行う際には、駆動機構は、電極が配置されている位置に対応するプローブピンを第1位置又は第2位置に移動させ、電極が配置されていない位置に対応するプローブピンを第3位置に移動させる。第1位置又は第2位置にあるプローブピンは、所定の角度に回動させることにより電極層と導通し、電気的試験を行う際には、半導体チップに設けられた電極に接触する。一方、第3位置は、第1位置及び第2位置よりも上側の位置であるため、第3位置にあるプローブピンは、半導体チップに接触しない。このように、検査対象となる半導体チップのチップサイズや電極配置に対応するプローブピンのみを電極に接触する位置に移動させることができる。 When performing an electrical test of a predetermined semiconductor chip having a plurality of electrodes on the surface, the drive mechanism moves the probe pin corresponding to the position where the electrode is disposed to the first position or the second position. The probe pin corresponding to the position where the electrode is not arranged is moved to the third position. The probe pin at the first position or the second position is electrically connected to the electrode layer by rotating it at a predetermined angle, and contacts an electrode provided on the semiconductor chip when performing an electrical test. On the other hand, since the third position is a position above the first position and the second position, the probe pin at the third position does not contact the semiconductor chip. In this way, only the probe pins corresponding to the chip size and electrode arrangement of the semiconductor chip to be inspected can be moved to a position in contact with the electrode.
また、駆動機構は、プローブピンを接触させる電極の材料や厚みに応じてプローブピンを導通させる電極層を選択することにより、プローブピンを上下方向に沿った異なる位置(第1位置又は第2位置)に移動させることができる。このため、上記の半導体検査装置は、電極に対するプローブピンの接触圧力を、電極の材料や厚みに応じて変更することができる。 Further, the drive mechanism selects the electrode layer that conducts the probe pin according to the material and thickness of the electrode with which the probe pin is brought into contact, so that the probe pin is moved at different positions along the vertical direction (first position or second position). ). For this reason, said semiconductor inspection apparatus can change the contact pressure of the probe pin with respect to an electrode according to the material and thickness of an electrode.
以上に説明したように、上記の構成によれば、共通の半導体試験装置によって、様々な種類の半導体チップに対して電気的試験を行うことができる。 As described above, according to the above configuration, various types of semiconductor chips can be electrically tested by a common semiconductor test apparatus.
図1は、実施例の半導体検査装置20(以下、単に検査装置20という。)によって検査される半導体チップ10の平面図を示している。半導体チップ10は、半導体層12と、複数の表面電極14と、複数の信号用電極16と、保護膜18とを有する。半導体層12は、例えば、Si(シリコン)を主成分とする半導体により構成されている。本実施例では、半導体層12には、IGBT(Insulated Gate Bipolar Transistor)が形成されている。なお、図示されていないが、半導体層12の下面には裏面電極(すなわち、コレクタ電極)が設けられている。
FIG. 1 is a plan view of a
半導体層12の表面には、表面電極14が形成されている。表面電極14は、例えば、AlSi(アルミニウムシリコン)を含有する金属層と、その表面に設けられたメッキ層(例えば、ニッケル)と、によって構成されている。本実施例では、2つの表面電極14が半導体層12の中央に配列されている。本実施例では、表面電極14は、エミッタ電極として機能する。
A
表面電極14の隣には、複数の信号用電極16が形成されている。各信号用電極16は、例えば、Al(アルミニウム)を含有する金属によって構成されている。本実施例では、4つの信号用電極16が半導体層12の外周端部に沿って一列に配列されている。各信号用電極16には、例えば、半導体チップ10の温度を示す電圧を出力するもの、半導体チップ10に流れる電流値を示す電圧を出力するもの、半導体チップ10のゲートパッドとなるもの等がある。
Next to the
保護膜18は、絶縁性材料によって構成されている。保護膜18は、半導体層12の上面のうち、表面電極14及び信号用電極16に覆われていない範囲を覆っている。
The
図2、3に示すように、検査装置20は、ステージ22と、積層基板24と、複数のプローブピン32と、複数のプローブソケット34と、駆動機構48と、通電装置50と、を有する。
As shown in FIGS. 2 and 3, the
ステージ22は、導電性の材料により構成されている。ステージ22には、検査対象の半導体チップ10が載置される。
The
積層基板24は、第1電極層26と、第2電極層28と、複数の絶縁層30を有する。第2電極層28は、絶縁層30を介して第1電極層26の上面に積層されている。第2電極層28の上面と第1電極層26の下面には、それぞれ絶縁層30が配置されている。すなわち、積層基板24は、絶縁層30と各電極層26、28が、交互に積層された多層構造を有する。第1電極層26と第2電極層28は、その間に設けられた絶縁層30によって互いから絶縁されている。積層基板24には、その上面から下面まで貫通する複数の貫通孔が設けられている。
The laminated
複数のプローブピン32は、積層基板24を貫通して積層基板24の下面から突出している。後述するが、各プローブピン32は、上下方向に沿って第1位置と第2位置と第3位置の間で移動可能である。第2位置は第1位置よりも上側の位置であり、第3位置は第2位置よりも上側の位置である。また、各プローブピン32は、その軸周りに第1角度と第2角度の間で回動可能である。
The plurality of probe pins 32 penetrate the
図3は、プローブソケット34を透視した図である。図3に示すように、各プローブソケット34は、ハウジング36と、回動部材38と、弾性部材40と、プローブ接点部42と、第1電極層接点部44と、第2電極層接点部46と、を有する。
FIG. 3 is a perspective view of the
ハウジング36は、絶縁性の材料により構成されており、後述する回動部材38、弾性部材40、プローブ接点部42、第1電極層接点部44及び第2電極層接点部46を収容する。回動部材38は、中空の円柱形状を有する。回動部材38には、プローブピン32が挿入されて固定される。回動部材38が回動することによって、プローブピン32が共に回動する。回動部材38は、絶縁性の材料により構成されている。
The
弾性部材40は、回動部材38に取り付けられており、回動部材38が上下方向に移動することによって伸縮する。弾性部材40は、回動部材38を上方向に付勢する。弾性部材40は、本実施例では、コイルばねである。
The
プローブ接点部42は、ハウジング36内であって、回動部材38の外側に設けられている。プローブ接点部42は、導電性の材料により構成されている。プローブ接点部42は、回動部材38に挿入されたプローブピン32と導通している。
The
図3及び図4に示すように、第1電極層接点部44及び第2電極層接点部46は、ハウジング36の上部であって、ハウジング36の内周面に沿ってハウジング36の周方向に間隔を空けて配置されている。第1電極層接点部44は、第1電極層接点部44の下端から上端に向かって設けられた第1切欠き部44aを有している。第2電極層接点部46は、第2電極層接点部46の下端から上端に向かって設けられた第2切欠き部46a(図5(c)参照)を有している。第2切欠き部46aの深さは、第1切欠き部44aの深さよりも深い。第1電極層接点部44及び第2電極層接点部46は、導電性の材料により構成されている。第1電極層接点部44は、不図示の配線によって第1電極層26と導通している。第2電極層接点部46は、不図示の配線によって第2電極層28と導通している。
As shown in FIGS. 3 and 4, the first electrode
駆動機構48は、各プローブピン32のそれぞれを独立して、上下方向に沿って移動させるとともに、その軸周りに回動させる。具体的には、駆動機構48が回動部材38を上下方向に沿って移動させるとともに、その軸周りに回転させることによって、回動部材38に対して固定されたプローブピン32が追随して移動、回転する。
The
通電装置50は、定電圧電源または定電流電源等によって構成されている。通電装置50は、正極端子50aと負極端子50bを有している。通電装置50は、正極端子50aと負極端子50bの間に電流を流す。正極端子50aは、配線によってステージ22に接続されている。正極端子50aは、ステージ22を介して半導体チップ10の下面に接続される。負極端子50bは、配線によって各電極層26、28に接続されている。したがって、半導体チップ10の表面電極14又は信号用電極16にプローブピン32が接触していると、通電装置50は、プローブピン32を介して半導体チップ10に電流を流すことができる。これにより、半導体チップ10の電気的試験を実施する。
The
図5は、プローブピン32の動作を示している。まず、図3に示す状態から、図5(a)に示すように、駆動機構48によって、回動部材38を弾性部材40の付勢力に抗して矢印A1の方向に押し込みながら、矢印A2の方向に軸周りに第1角度まで回動させる。回動部材38を第1角度に回動させた状態で、回動部材38に加えていた力を開放すると、図5(b)に示すように、回動部材38が弾性部材40の付勢力によって矢印A3の方向に移動する。これにより、プローブ接点部42が、第1電極層接点部44の第1切欠き部44aに係合する。この結果、プローブ接点部42と第1電極層接点部44が導通する。これにより、回動部材38に挿入されたプローブピン32が第1位置で第1角度に配置され、第1電極層26と導通する。なお、上述した説明において、回動部材38を軸周りに第2角度まで回動させ、プローブ接点部42を第2電極層接点部46の第2切欠き部46aに係合させることによって、図5(c)に示すように、プローブピン32と第2電極層28と導通させることができる。また、図5(d)に示すように、プローブ接点部42がいずれの切欠き部44a、46aとも係合していない状態(以下、初期状態という。)では、プローブピン32は、第3位置(第1位置及び第2位置よりも上側)に配置される。
FIG. 5 shows the operation of the
半導体チップ10に対して電気的試験を行う際には、表面電極14の位置に対応するプローブピン32を、第1位置で第1角度まで駆動させることにより第1電極層26に導通させる。また、信号用電極16の位置に対応するプローブピン32を、第2位置で第2角度まで駆動させることにより第2電極層28に導通させる。また、各電極14、16が配置されていない位置(保護膜18に覆われている範囲)に対応するプローブピン32は、初期状態のまま(第3位置のまま)いずれの電極層26、28にも導通させない。それぞれのプローブピン32を、上記のように設定した状態で、図6に示すように、第1位置及び第2位置にあるプローブピン32を対応する電極14、16に接触させる。詳細には、図7において黒丸及び白丸で示されるように、第1位置にあるプローブピン32(黒丸)が各表面電極14に接触し、第2位置にあるプローブピン32(白丸)が各信号用電極16に接触する。破線で示すプローブピン32は、第3位置にあり、半導体チップ10に接触しない高さである。この状態において、通電装置50によって、プローブピン32を介して、半導体チップ10に電流を流すことにより電気的試験を行う。
When performing an electrical test on the
図8は、半導体チップ10よりも小さいサイズの半導体チップ100に対してプローブピン32を接触させている状態を示している。ここでは、図9において黒丸及び白丸で示されるように、第1位置にあるプローブピン32(黒丸)が各表面電極114に接触し、第2位置にあるプローブピン32(白丸)が各信号用電極116に接触している状態である。破線で示すプローブピン32は、第3位置にあり、半導体チップ100に接触しない高さである。この状態において、通電装置50によって、プローブピン32を介して、半導体チップ100に電流を流すことにより電気的試験を行う。
FIG. 8 shows a state in which the
上述したように、検査装置20を用いて電気的試験を行う際には、駆動機構48は、各電極14、16、114、116が配置されている位置に対応するプローブピン32を第1位置又は第2位置に移動させ、各電極14、16、114、116が配置されていない位置に対応するプローブピン32を第3位置に移動させる。第1位置又は第2位置にあるプローブピン32は、所定の角度に回動させることにより各電極層26、28と導通し、電気的試験を行う際には、半導体チップ10、100に設けられた各電極14、16、114、116に接触する。一方、第3位置は、第1位置及び第2位置よりも上側の位置であるため、第3位置にあるプローブピン32は、半導体チップ10、100に接触しない。このように、検査対象となる半導体チップのチップサイズや電極配置によらず、対応するプローブピン32のみを各電極14、16、114、116に接触する位置に移動させることができる。
As described above, when an electrical test is performed using the
また、半導体チップ10において、表面電極14はメッキ層を有するのに対して、信号用電極16はメッキ層を有しない。すなわち、信号用電極16は、表面電極14よりも耐圧力性が低い。このため、信号用電極16に対するプローブピン32の接触圧力が大きいと、プローブピン32が信号用電極16を貫通して適切な電気的試験を行うことができない場合がある。しかしながら、本実施例の検査装置20では、駆動機構48が、表面電極14に対応する位置のプローブピン32を第1位置に移動させ、信号用電極16に対応する位置のプローブピン32を第2位置に移動させる。第2位置は第1位置よりも上側の位置であるため、プローブピン32を各電極14、16に接触させたときに、表面電極14に対するプローブピン32の接触圧力よりも信号用電極16に対するプローブピン32の接触圧力を低くすることができる。このように、本実施例の検査装置20では、プローブピン32を接触させる電極の材料等に応じて、プローブピン32を上下方向に沿った異なる位置(第1位置又は第2位置)に移動させることができる。
In the
以上に説明したように、検査装置20によれば、検査対象となる半導体チップのチップサイズや電極配置によらず、様々な半導体チップに対して電気的試験を行うことができる。
As described above, according to the
上述した実施例では、積層基板24が2つの電極層26、28を有していた。しかしながら、積層基板24は、3つ以上の電極層を有してもよい。そして、各プローブピン32は、導通する電極層に応じた高さ(第1位置、第2位置及び第3位置とは異なる位置)に配置されるように構成されてもよい。このような構成では、半導体チップに設けられる各電極の材料や厚みに応じて、各電極に対するプローブピン32の接触圧力をより微細に調整することができる。
In the embodiment described above, the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:半導体チップ
12:半導体層
14:表面電極
16:信号用電極
18:保護膜
20:半導体検査装置
22:ステージ
24:積層基板
26:第1電極層
28:第2電極層
30:絶縁層
32:プローブピン
34:プローブソケット
36:ハウジング
38:回動部材
40:弾性部材
42:プローブ接点部
44:第1電極層接点部
44a:第1切欠き部
46:第2電極層接点部
46a:第2切欠き部
48:駆動機構
50:通電装置
10: Semiconductor chip 12: Semiconductor layer 14: Surface electrode 16: Signal electrode 18: Protective film 20: Semiconductor inspection device 22: Stage 24: Laminated substrate 26: First electrode layer 28: Second electrode layer 30: Insulating layer 32 : Probe pin 34: probe socket 36: housing 38: rotating member 40: elastic member 42: probe contact portion 44: first electrode
Claims (1)
第1電極層と、前記第1電極層の上面に絶縁層を介して積層された第2電極層と、を有する積層基板と、
前記積層基板を貫通して前記積層基板の下面から突出し、上下方向に沿って第1位置と第2位置と第3位置の間で移動可能であり、その軸周りに第1角度と第2角度の間で回動可能な複数のプローブピンと、
前記複数のプローブピンのそれぞれを独立して、上下方向に沿って移動させるとともに、その軸周りに回動させる駆動機構と、
を備えており、
前記複数のプローブピンのそれぞれは、前記第1位置で前記第1角度にあるときに前記第1電極層と導通し、前記第2位置で前記第2角度にあるときに前記第2電極層と導通し、
前記第3位置が、前記第1位置及び前記第2位置よりも上側の位置である、
半導体検査装置。
A semiconductor inspection apparatus for conducting an electrical test of a semiconductor chip,
A laminated substrate comprising: a first electrode layer; and a second electrode layer laminated on an upper surface of the first electrode layer via an insulating layer;
It penetrates the laminated substrate and protrudes from the lower surface of the laminated substrate, and is movable between the first position, the second position and the third position along the vertical direction, and the first angle and the second angle around the axis. A plurality of probe pins rotatable between
A drive mechanism for independently moving each of the plurality of probe pins along the vertical direction and rotating about the axis;
With
Each of the plurality of probe pins is electrically connected to the first electrode layer when it is at the first angle at the first position, and is connected to the second electrode layer when it is at the second angle at the second position. Conducting,
The third position is an upper position than the first position and the second position.
Semiconductor inspection equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020315A JP7069777B2 (en) | 2018-02-07 | 2018-02-07 | Semiconductor inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020315A JP7069777B2 (en) | 2018-02-07 | 2018-02-07 | Semiconductor inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019138702A true JP2019138702A (en) | 2019-08-22 |
JP7069777B2 JP7069777B2 (en) | 2022-05-18 |
Family
ID=67693642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020315A Active JP7069777B2 (en) | 2018-02-07 | 2018-02-07 | Semiconductor inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7069777B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7465028B1 (en) | 2023-10-03 | 2024-04-10 | 株式会社Sdk | Contact socket for semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0694750A (en) * | 1992-09-11 | 1994-04-08 | Mitsubishi Electric Corp | Mounting device for contact probe pin |
JP2005331405A (en) * | 2004-05-20 | 2005-12-02 | Denso Corp | Inspection device |
-
2018
- 2018-02-07 JP JP2018020315A patent/JP7069777B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0694750A (en) * | 1992-09-11 | 1994-04-08 | Mitsubishi Electric Corp | Mounting device for contact probe pin |
JP2005331405A (en) * | 2004-05-20 | 2005-12-02 | Denso Corp | Inspection device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7465028B1 (en) | 2023-10-03 | 2024-04-10 | 株式会社Sdk | Contact socket for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP7069777B2 (en) | 2022-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737536B2 (en) | Prober | |
JP5016892B2 (en) | Inspection apparatus and inspection method | |
JP5296117B2 (en) | Probe device | |
US9535091B2 (en) | Probe head, probe card assembly using the same, and manufacturing method thereof | |
JP5432700B2 (en) | Semiconductor device inspection equipment | |
US5416429A (en) | Probe assembly for testing integrated circuits | |
JP6513639B2 (en) | Probe card assembly for testing electronic devices | |
KR101275526B1 (en) | Probe and semiconductor wafer testing apparatus | |
KR950006469A (en) | Probe and electric parts / circuit inspection device and electric parts / circuit inspection method | |
JP2007040926A (en) | Prober | |
JP2013032938A5 (en) | ||
US4587481A (en) | Arrangement for testing micro interconnections and a method for operating the same | |
US20190293684A1 (en) | Contact conduction jig and inspection device | |
EP2816362B1 (en) | Conductivity inspection apparatus | |
JP5691092B2 (en) | ELECTRODE STRUCTURE OF SEMICONDUCTOR DEVICE ELECTRICAL CHARACTERISTICS INSPECTION DEVICE AND SEMICONDUCTOR DEVICE ELECTRICAL CHARACTERISTIC INSPECTION DEVICE HAVING THE SAME | |
JP7069777B2 (en) | Semiconductor inspection equipment | |
CN107202948B (en) | The circuit test plate of high test density | |
CN108666227A (en) | Semiconductor devices and its manufacturing method and inspection equipment for semiconductor devices | |
EP2980838A1 (en) | Probe device | |
CN102121961B (en) | High voltage-resistant test device and high voltage-resistant test method adopting same | |
JP2017201263A (en) | Multilayer wiring board and probe card using the same | |
US2691144A (en) | Electroforming apparatus for rectifier disks | |
JP5836872B2 (en) | Semiconductor device characteristic evaluation system | |
JP6365953B1 (en) | Prober | |
JPH07321168A (en) | Probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220418 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7069777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |