JP2019135775A - Package substrate, method of manufacturing the same, and semiconductor device - Google Patents
Package substrate, method of manufacturing the same, and semiconductor device Download PDFInfo
- Publication number
- JP2019135775A JP2019135775A JP2019059794A JP2019059794A JP2019135775A JP 2019135775 A JP2019135775 A JP 2019135775A JP 2019059794 A JP2019059794 A JP 2019059794A JP 2019059794 A JP2019059794 A JP 2019059794A JP 2019135775 A JP2019135775 A JP 2019135775A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- package substrate
- mold body
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、導電体パターンがモールド体に埋設保持されているパッケージ基板とその製造方法、および半導体装置に関する。導電体パターンは、モールド体の上下面から露出している。また、半導体装置は、パッケージ基板上に半導体素子を実装し封止体により封止されている。 The present invention relates to a package substrate in which a conductor pattern is embedded and held in a mold body, a manufacturing method thereof, and a semiconductor device. The conductor pattern is exposed from the upper and lower surfaces of the mold body. In the semiconductor device, a semiconductor element is mounted on a package substrate and sealed with a sealing body.
パッケージ基板の軽量化を目的として、導電体パターンがモールド体に埋設保持されたパッケージ基板とすることは、特許文献１に開示されており、公知である。係る特許文献１の電極パッケージでは、導電パターン層と、該導電パターン層に積層状に一体に形成される電極層とを備えている（以下、一体に形成された導電パターン層および電極層をパターン電極層という。）。パターン電極層は板状樹脂（モールド体）内に封止され、該板状樹脂の一方の面に導電パターン層が露出し、他方の面に電極層が露出している。電極パッケージの製造は、まずステンレス鋼からなる金属基板上に、導電パターン層に対応するレジスト層を形成したのち、電鋳により導電パターン層を形成する。次いで、前記レジスト層および導電パターン層上に、電極層に対応するレジスト層を形成したのち、電鋳により電極層を積層形成する。次に、両レジスト層を除去し、パターン電極層を埋設するように樹脂を塗布して硬化させて板状樹脂内に封止する。最後に、板状樹脂の表面を削り、さらにパターン電極層および板状樹脂から金属基板を剥離して除去することにより、上下面に導電パターン層と電極層とがそれぞれ露出した電極パッケージが製造される。
For the purpose of reducing the weight of the package substrate, it is disclosed in
特許文献１の電極パッケージのように、電鋳時に使用する金属基板に代えて、板状樹脂でパターン電極層を保持すると、電極パッケージの全体の重量を軽量化することができ、電極パッケージを半導体装置の製造メーカーへ輸送する際のコストを低減することができる。また、製造メーカーにおいて、電極パッケージを用いて半導体装置を製造する際に、金属基板を除去する手間を省くことができ、半導体装置の製造コストの低減化にも寄与できる。
If the pattern electrode layer is held by a plate-like resin instead of the metal substrate used at the time of electroforming as in the electrode package of
特許文献１の電極パッケージでは、パターン電極層を薄い板状樹脂で保持しているので、例えば輸送時や半導体素子の実装時に、電極パッケージに撓みや捩れなどの変形が生じやすい。また、電極パッケージに変形が生じると、パターン電極層と板状樹脂との境界面で剥離が生じるおそれがある。さらに、板状樹脂からパターン電極層が脱落し、あるいは位置ずれするおそれがある。電極パッケージに撓みや捩れが生じないように慎重に取り扱うことで、パターン電極層の脱落などを防ぐことができるが、そうすると、輸送時や半導体素子の実装時の取り扱いが煩雑になる。
In the electrode package of
本発明の目的は、導電体パターンがモールド体に埋設保持されているパッケージ基板において、導電体パターンがモールド体から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板とその製造方法、および半導体装置を提供することにある。 An object of the present invention is to eliminate a case where a conductive pattern is dropped or displaced from a mold body in a package substrate in which the conductive pattern is embedded and held in the mold body. It is an object of the present invention to provide a package substrate, a manufacturing method thereof, and a semiconductor device that can be easily handled.
本発明は、導電体パターン１が、その上下面が露出する状態でモールド体２に埋設保持されているパッケージ基板を対象とする。導電体パターン１は、下導電層６と、下導電層６上に積層形成される上導電層７とで構成されている。平面視における下導電層６と上導電層７の外形形状は、いずれか一方が他方よりも大きく形成されている。そして、モールド体２の上面または下面のいずれか一方に、導電体パターン１がモールド体２から脱落するのを阻止するブロック層１１が形成されていることを特徴とする。
The present invention is directed to a package substrate in which the
ブロック層１１は、モールド体２から露出している導電体パターン１の下導電層６または上導電層７の一部を覆うように形成する。
The
下導電層６の外形形状を、上導電層７の外形形状よりも大きく形成し、モールド体２の下面にブロック層１１を形成する。
The outer shape of the lower
上導電層７の外形形状を、下導電層６の外形形状よりも大きく形成し、モールド体２の上面にブロック層１１を形成する。
The outer shape of the upper
導電体パターン１は電鋳により形成されており、下導電層６と上導電層７を形成するための下レジスト体１８および上レジスト体２１は、導電体パターン１を埋設保持するモールド体２を兼ねている。
The
ブロック層１１を、光硬化型のソルダーレジスト層２６で形成する。
The
また、本発明は、下導電層６と、下導電層６上に積層形成される上導電層７とで構成された導電体パターン１がモールド体２に埋設保持されて、導電体パターン１がモールド体２の上下面で露出させてあり、モールド体２の上面または下面のいずれか一方に、導電体パターン１がモールド体２から脱落するのを阻止するブロック層１１が形成されているパッケージ基板の製造方法である。平板状の電鋳母型１５の表面に下レジスト体１８を形成し、下レジスト体１８で覆われていない電鋳母型１５の表面に、下導電層６を形成する１次電鋳工程と、下導電層６または下導電層６と下レジスト体１８の表面に上レジスト体２１を形成し、上レジスト体２１で覆われていない下導電層６または下導電層６と下レジスト体１８の表面に、上導電層７を積層形成する２次電鋳工程と、導電体パターン１を埋設保持するモールド体２の上面または下面のいずれか一方に、ブロック層１１を形成するブロック層形成工程を含む。ブロック層形成工程において、モールド体２の上面または下面のいずれか一方に光硬化型のソルダーレジスト層２６を形成し、フォトリソグラフィ法でモールド体２から露出する下導電層６または上導電層７の露出部の一部を覆うようにブロック層１１を形成することを特徴とする。
In the present invention, the
２次電鋳工程ののちモールド工程を行って、導電体パターン１を埋設保持するモールド体２を形成する。モールド工程において、１次および２次電鋳工程で形成した下および上レジスト体１８・２１を除去し、下および上レジスト体１８・２１を除去した空間に、軟化させたモールド樹脂２２を充填したのち硬化させてモールド体２を形成する。
A molding process is performed after the secondary electroforming process to form a
平面視において、下導電層６の外形形状を、上導電層７の外形形状よりも大きく形成し、モールド体２の下面にブロック層１１を形成する。モールド工程とブロック層形成工程との間に、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含む。
In plan view, the outer shape of the lower
平面視において、上導電層７の外形形状を、下導電層６の外形形状よりも大きく形成し、モールド体２の上面にブロック層１１を形成する。ブロック層形成工程ののちに、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含む。
In plan view, the outer shape of the upper
１次および２次電鋳工程で形成した下および上レジスト体１８・２１を残して、両レジスト体１８・２１が導電体パターン１を埋設保持するモールド体２を兼ねるようにする。
The lower and
また、本発明は、上記のパッケージ基板に半導体素子Ｓを実装した半導体装置である。導電体パターン１は外部電極４を備え、半導体素子Ｓが備える電極３１と外部電極４とを電気的に接続したのち、半導体素子Ｓを封止体３０により封止する。
Further, the present invention is a semiconductor device in which the semiconductor element S is mounted on the package substrate. The
本発明のパッケージ基板においては、導電体パターン１は、下導電層６と下導電層６上に積層形成される上導電層７とで構成し、平面視における下導電層６と上導電層７の外形形状を、いずれか一方を他方よりも大きく形成した。また、モールド体２の上面または下面のいずれか一方に、導電体パターン１がモールド体２から脱落するのを阻止するブロック層１１を形成した。このように、モールド体２のモールド体２の上面または下面のいずれか一方にブロック層１１を形成すると、輸送時や半導体素子の実装時にパッケージ基板に撓みや捩れなどの変形が生じた場合であっても、導電体パターン１がモールド体２から脱落するのをブロック層１１で阻止できる。従って、導電体パターン１がモールド体２から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板を得ることができる。また、ブロック層１１を設けた分だけ、撓みや捩れなどの変形に対する抵抗力が向上するので、パッケージ基板が変形するのを抑制できる。
In the package substrate of the present invention, the
ブロック層１１をモールド体２から露出している導電体パターン１の下導電層６または上導電層７の一部を覆うように形成すると、ブロック層１１で覆われた部分の下導電層６または上導電層７をブロック層１１で受止めて、導電体パターン１が、ブロック層１１が形成された面側へ移動するのを規制できる。
When the
下導電層６の外形形状を上導電層７の外形形状よりも大きく形成し、モールド体２の下面にブロック層１１を形成すると、導電体パターン１が、下導電層６が露出する下面側へ移動するのをブロック層１１で規制して、導電体パターン１がモールド体２から脱落するのを阻止できる。
When the outer shape of the lower
上導電層７の外形形状を下導電層６の外形形状よりも大きく形成し、モールド体２の上面にブロック層１１を形成すると、導電体パターン１が、上導電層７が露出する上面側へ移動するのをブロック層１１で規制して、導電体パターン１がモールド体２から脱落するのを阻止できる。
When the outer shape of the upper
下導電層６および上導電層７を形成するための下および上レジスト体１８・２１がモールド体２を兼ねるようにすると、両レジスト体１８・２１を、導電体パターン１を埋設保持するモールド体２として利用できる。従って、別途、導電体パターン１をモールド体２に埋設保持させることなくブロック層１１を備えるパッケージ基板を得ることができ、パッケージ基板の製造コストを低減することができる。
When the lower and
ブロック層１１を光硬化型のソルダーレジスト層２６で形成すると、フォトリソグラフィ法で所望のパターンのブロック層１１を容易に形成することができ、ブロック層１１を備えるパッケージ基板の製造コストをさらに低減することができる。また、ソルダーレジスト層２６は、ノボラック樹脂をベースポリマーとする汎用フォトレジストに比べて構造強度が高いので、クラックや欠けなどのブロック層１１の破損を抑制して、モールド体２から導電体パターン１が脱落し、あるいは位置ずれするのを効果的に阻止することができる。
When the
本発明の製造方法においては、１次電鋳工程と、２次電鋳工程と、ブロック層形成工程とを含んで、パッケージ基板を形成するようにした。また、ブロック層形成工程において、モールド体２の上面または下面のいずれか一方にソルダーレジスト層２６を形成し、フォトリソグラフィ法でモールド体２から露出する下導電層６または上導電層７の露出部の一部を覆うようにブロック層１１を形成するようにした。これによれば、露光、現像、乾燥などの各処理を、１次および２次電鋳工程と同一の設備で行うことができ、また、所望のパターンのブロック層１１を容易に形成することができので、ブロック層１１を備えるパッケージ基板の製造コストを低減することができる。
In the manufacturing method of the present invention, a package substrate is formed including a primary electroforming process, a secondary electroforming process, and a block layer forming process. Further, in the block layer forming step, the solder resist
２次電鋳工程ののちのモールド工程において、１次および２次電鋳工程で形成した下および上レジスト体１８・２１を除去し、下および上レジスト体１８・２１を除去した空間に、軟化させたモールド樹脂２２を充填したのち硬化させて導電体パターン１を埋設保持するモールド体２を形成した。これによれば、所望の機械的強度や材料特性を備えたモールド樹脂２２でモールド体２を形成することで、パッケージ基板の使用用途に最適なモールド体２で導電体パターン１を埋設保持することができる。従って、パッケージ基板に耐熱性が必要な場合には、例えばモールド樹脂２２にポリブチレンテレフタレートあるいはポリエチレンなどを使用することにより、耐熱性に優れたパッケージ基板を得ることができる。また、モールド樹脂２２をパッケージ基板に実装した半導体素子Ｓを封止する封止体３０と同一または同系統の樹脂素材とすることで、モールド体２と封止体３０との固着状態を強固なものとすることができ、さらに両者２・３０の熱膨張率を略同一とすることができるので、モールド体２と封止体３０との境界面で剥離が生じるのを防止することができる。
In the molding process after the secondary electroforming process, the lower and upper resist
平面視において、下導電層６の外形形状を、上導電層７の外形形状よりも大きく形成し、モールド体２の下面にブロック層１１を形成した。また、モールド工程とブロック層形成工程との間に、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含むようにした。これによれば、導電体パターン１およびモールド体２は、電鋳母型１５上に形成されているので、電鋳母型１５を除去したのちの下導電層６の露出面およびモールド体２の下面を、平滑な面一状にすることができる。従って、ブロック層形成工程を行う前処理として研磨処理等を行う必要がなく、パッケージ基板の製造コストを低減することができる。
In plan view, the outer shape of the lower
平面視において、上導電層７の外形形状を、下導電層６の外形形状よりも大きく形成し、モールド体２の上面にブロック層１１を形成した。また、ブロック層形成工程ののちに、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含むようにした。これによれば、ブロック層形成工程を経たのちの最終工程で電鋳母型１５を剥離して除去するので、パッケージ基板の製造過程において、導電体パターン１およびモールド体２を電鋳母型１５で確実に支持した状態で製造することができ、安定した状態でパッケージ基板を製造できる。
In plan view, the outer shape of the upper
１次および２次電鋳工程で形成した下および上レジスト体１８・２１を残して、両レジスト体１８・２１が導電体パターン１を埋設保持するモールド体２を兼ねるようにした。これによれば、別途、モールド体２を形成する必要がなく、モールド体２を形成する工程を省略できるので、その分だけパッケージ基板の製造コストをさらに低減することができる。
The lower and upper resist
上記のパッケージ基板に半導体素子Ｓを実装した半導体装置において、導電体パターン１が備える外部電極４と、半導体素子Ｓが備える電極３１とを電気的に接続したのち、半導体素子Ｓを封止体３０により封止した。これによれば、外部電極４と電極３１との接続作業、および封止体３０による封止作業時に、たとえパッケージ基板に撓みや捩れの変形が生じたとしても、モールド体２から導電体パターン１が脱落し、あるいは位置ずれすることがないので、前記作業時のパッケージ基板の取り扱いを簡便に行うことができる。また、半導体装置の製造時の不良品形成率を低減して、半導体装置の生産性を向上できる。
In the semiconductor device in which the semiconductor element S is mounted on the package substrate, the
（第１実施形態） 図１から図１０に、本発明に係るパッケージ基板とその製造方法、および半導体装置の第１実施形態を示す。図１および図２に示すようにパッケージ基板は、導電体パターン１がモールド体２に埋設保持されており、導電体パターン１は電鋳法により形成されて、モールド体２の上下面が露出している。導電体パターン１は、半導体素子Ｓが載置される搭載パッド３と、搭載パッド３の両側に配置された６個の外部電極４とで１組の単位パターンとして構成されており、モールド体２には、複数の単位パターンがマトリクス状に配置されている。
First Embodiment FIGS. 1 to 10 show a package substrate according to the present invention, a method for manufacturing the same, and a semiconductor device according to a first embodiment. As shown in FIGS. 1 and 2, in the package substrate, the
導電体パターン１は、電鋳時にステンレス鋼またはアルミニウムなど導電性を有する電鋳母型１５上に形成される第１電鋳層（下導電層）６と、第１電鋳層６上に積層形成される第２電鋳層（上導電層）７とで構成されており、第１電鋳層６の外形形状は、第２電鋳層７の外径形状よりも大きく形成されている。第２電鋳層７は基層８と、はんだあるいは金属ワイヤＷの結着性の向上を図る表面層９からなる。第１電鋳層６および第２電鋳層７の基層８は、ニッケル、ニッケル−コバルト合金または銅で形成することができる。また、第２電鋳層７の表面層９は貴金属で形成することができ、金または金−パラジウム合金などで形成することができる。第２電鋳層７は、搭載パッド３および外部電極４の、半導体素子Ｓの実装面側を構成している。
The
モールド体２に埋設保持される導電体パターン１とモールド体２との境界面で剥離が生じた場合、導電体パターン１は、第２電鋳層７が露出する上面側（図１に向かって上方向）へは、第１電鋳層６がモールド体２で受止められているので移動することはない。しかし、第１電鋳層６が露出する下面側（図１に向かって下方向）へは導電体パターン１の移動を規制する手段がないため、モールド体２から導電体パターン１が脱落、あるいは位置ずれするおそれがある。このように、導電体パターン１がモールド体２から脱落し、あるいは位置ずれするのを阻止するために、モールド体２の下面にブロック層１１を形成している。
When peeling occurs at the boundary surface between the
ブロック層１１は、モールド体２から露出している第１電鋳層６の一部を覆うように形成されている。具体的には、ブロック層１１には、第１電鋳層６を露出させる窓１２が開口されており、窓１２は搭載パッド３および外部電極４を構成する第１電鋳層６の外形形状よりも一回り小さく形成されている。これにより、導電体パターン１は、第１電鋳層６の外縁部がブロック層１１の窓１２の周縁部で受止められることにより、モールド体２から分離（脱落）する方向への移動が規制される。ブロック層１１は、光硬化型のソルダーレジスト層２６を用いてフォトリソグラフィ法で形成される。窓１２に臨む第１電鋳層６の表面には、はんだあるいは金属ワイヤＷの結着性の向上を図る表面層１３が形成されている。表面層１３は貴金属で形成することができ、金または金−パラジウム合金などで形成することができる。
The
図３から図６に本実施形態のパッケージ基板の製造方法を示す。パッケージ基板は、図３（ａ）〜（ｄ）に示す１次電鋳工程と、図４（ａ）〜（ｄ）に示す２次電鋳工程と、図５（ａ）〜（ｂ）に示すモールド工程と、図５（ｃ）に示す母型除去工程と、図６（ａ）〜（ｃ）に示すブロック層形成工程とを経て形成される。パッケージ基板の製造は、導電性を有する平板状のステンレス鋼製の電鋳母型１５を用いて行う。 3 to 6 show a manufacturing method of the package substrate of this embodiment. The package substrate includes a primary electroforming process shown in FIGS. 3A to 3D, a secondary electroforming process shown in FIGS. 4A to 4D, and FIGS. 5A to 5B. It is formed through a molding step shown in FIG. 5, a matrix removing step shown in FIG. 5C, and a block layer forming step shown in FIGS. The package substrate is manufactured by using a flat plate-shaped stainless steel electroforming mother die 15 having conductivity.
１次電鋳工程においては、図３（ａ）に示すように、電鋳母型１５の上面に第１フォトレジスト層１６を形成した上で、該第１フォトレジスト層１６の上面に、第１電鋳層６に対応する透光孔を有する第１パターンフィルム１７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図３（ｂ）に示すように、第１電鋳層６に対応する第１レジスト体（下レジスト体）１８を電鋳母型１５上に形成する。なお、第１フォトレジスト層１６は、アルカリ現像・ネガタイプの感光性ドライフィルムレジストを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。例えば、ノボラック樹脂をベースポリマーとする汎用レジストを用いることができる。
In the primary electroforming process, as shown in FIG. 3A, after the
次に、図３（ｃ）に示すように、第１レジスト体１８以外の電鋳母型１５上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第１電鋳層６を形成する。第１電鋳層６を形成したのち、第１レジスト体１８および第１電鋳層６の表面を研磨することにより、図３（ｄ）に示すように第１レジスト体１８および第１電鋳層６の表面を面一化した。
Next, as shown in FIG. 3C, the first electroformed layer is formed by electrodepositing nickel as an electroformed metal on the electroformed mother die 15 other than the first resist
２次電鋳工程においては、図４（ａ）に示すように、第１電鋳層６および第１レジスト体１８の上面に第２フォトレジスト層１９を形成した上で、該第２フォトレジスト層１９の上面に、第１電鋳層６の外形形状よりも小さい第２電鋳層７に対応する透光孔を有する第２パターンフィルム２０を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図４（ｂ）に示すように、第２電鋳層７に対応する第２レジスト体（上レジスト体）２１を第１電鋳層６および第１レジスト体１８上に形成する。なお、第２フォトレジスト層１９は、第１フォトレジスト層１６と同様に、アルカリ現像・ネガタイプの感光性ドライフィルムレジストを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。例えば、ノボラック樹脂をベースポリマーとする汎用レジストを用いることができる。
In the secondary electroforming process, as shown in FIG. 4A, a
次に、図４（ｃ）に示すように、第２レジスト体２１以外の第１電鋳層６上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第２電鋳層７の基層８を積層形成する。こののち、第２レジスト体２１および基層８の表面を研磨することにより、図４（ｄ）に示すように第２レジスト体２１および第２電鋳層７の表面を面一化した。なお、基層８の厚み寸法が第２レジスト体２１の厚み寸法よりも小さい場合には、研磨工程を省くことができる。研磨工程を行ったのち、基層８上に金を電着させることにより、第２電鋳層７の表面層９を積層形成する（図１参照）。
Next, as shown in FIG. 4C, the second electroforming is performed by electrodepositing nickel as an electroforming metal on the
モールド工程においては、図５（ａ）に示すように、１次および２次電鋳工程で形成した第１と第２のレジスト体１８・２１を溶解除去し、両者１８・２１を除去した空間に、軟化させた熱可塑性のエポキシ樹脂からなるモールド樹脂２２を充填したのち硬化させ、図５（ｂ）に示すようにモールド体２を形成する。図示していないが、モールド樹脂２２を充填する際には、電鋳母型１５と対向するように金型を配置して両レジスト体１８・２１を除去した空間をキャビティとしたうえで、導電体パターン１間にモールド樹脂２２を充填・硬化させる。金型のモールド樹脂２２との接触面にはテフロン（登録商標）シートを貼着している。これにより、金型を外す際に、金型にモールド樹脂２２が付着することを防止できる。また、モールド体２の上面を第２電鋳層７の上面と面一状に形成でき、さらに、第２電鋳層７の上面でモールド樹脂２２が硬化するのを防止できる。仮に、モールド樹脂２２が第２電鋳層７の上面に付着している場合には、硬化後にモールド体２および第２電鋳層７の表面を研磨して除去すればよい。
In the molding process, as shown in FIG. 5A, the first and second resist
母型除去工程においては、導電体パターン１（第１電鋳層６）およびモールド体２（モールド樹脂２２）から電鋳母型１５を強制的に剥離して除去する。これにより、図５（ｃ）に示す導電体パターン１がモールド体２に埋設保持されたパッケージ基板を得た。
In the mother die removal step, the electroformed mother die 15 is forcibly peeled off from the conductor pattern 1 (first electroformed layer 6) and the mold body 2 (mold resin 22). Thus, a package substrate in which the
ブロック層形成工程においては、図６（ａ）に示すように、母型除去工程で得たパッケージ基板を上下反転し、第１電鋳層６およびモールド体２の上面にソルダーレジスト層２６を形成した上で、該ソルダーレジスト層２６の上面に、第１電鋳層６の外形形状よりも一回り小さな窓１２に対応する透光孔を有する第３パターンフィルム２７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図６（ｂ）に示すように、窓１２が形成されたブロック層１１を第１電鋳層６およびモールド体２上に形成する。なお、ソルダーレジスト層２６は、アルカリ現像・ネガタイプの感光性ソルダーレジストのドライフィルムを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。最後に、窓１２に臨む第１電鋳層６の露出面に、無電解めっきにより金からなる表面層１３を形成したのち上下反転することにより、図６（ｃ）に示すブロック層１１を備えたパッケージ基板を得た。
In the block layer forming step, as shown in FIG. 6A, the package substrate obtained in the mother die removing step is turned upside down to form the solder resist
図７および図８に、パッケージ基板に半導体素子Ｓを実装した半導体装置を示す。図７に示すように、半導体装置は、パッケージ基板が有する導電体パターン１の単位パターン上に実装された半導体素子Ｓを、エポキシ樹脂からなる封止体３０により封止してなる。半導体素子Ｓは、ブロック層１１の反対面側のパッケージ基板表面に実装されており、搭載パッド３上に接着して固定され、半導体素子Ｓの上面に形成された電極３１と外部電極４とが金属ワイヤＷで電気的に接続されることにより、パッケージ基板に実装される。封止体３０は、これら半導体素子Ｓおよび金属ワイヤＷなどを密封状に封止しており、半導体装置は、全体として四角ブロック状に形成されており、底面側に臨む窓１２から第１電鋳層６の表面に形成された表面層１３が露出している（図８参照）。
7 and 8 show a semiconductor device in which a semiconductor element S is mounted on a package substrate. As shown in FIG. 7, the semiconductor device is formed by sealing a semiconductor element S mounted on a unit pattern of a
図９および図１０に本実施形態の半導体装置の製造方法を示す。図９（ａ）に示すように、半導体素子Ｓを搭載パッド３上に接着搭載したのち、図９（ｂ）に示すように、半導体素子Ｓ上の電極３１とこれに対応する外部電極４との間を、金からなる金属ワイヤＷを用いてワイヤボンディング装置により結線する。このとき、表面層９で金属ワイヤＷの結着性が向上しているので、製造工程時の不良品形成率を低減できる。なお、電極３１と外部電極４との接続は、金属ワイヤＷを用いるワイヤボンディングに限らず、はんだなどを用いたフリップチップボンディングで電気的に接続することができる。
9 and 10 show a method for manufacturing the semiconductor device of this embodiment. As shown in FIG. 9A, after the semiconductor element S is bonded and mounted on the mounting
次に、パッケージ基板上の半導体素子Ｓの搭載部分を、図９（ｃ）に示すように熱可塑性エポキシ樹脂で封止し、パッケージ基板上に封止体３０を形成する。具体的には、パッケージ基板を下型として、パッケージ基板の上面側にモールド金型（上型）を装着してキャビティを形成し、キャビティ内に軟化させた熱可塑性のエポキシ樹脂を圧入し、硬化させた。これによりパッケージ基板にマトリクス状に形成した単位パターンに搭載された複数の半導体素子Ｓが封止体３０により封止された形態の半導体装置の集合体を得た。最後に、図９（ｃ）、図１０に一点鎖線で示す切断線に沿ってダイシングを行うことにより、図７に示す半導体装置を得た。
Next, the mounting portion of the semiconductor element S on the package substrate is sealed with a thermoplastic epoxy resin as shown in FIG. 9C to form a sealing
上記のように、本実施形態のパッケージ基板においては、ブロック層１１をモールド体２から露出している第１電鋳層６の外縁部を覆うように形成したので、窓１２の周縁部のブロック層１１で第１電鋳層６を受止めて導電体パターン１の移動を規制できる。
As described above, in the package substrate of the present embodiment, the
第１電鋳層６の外形形状を第２電鋳層７の外形形状よりも大きく形成し、モールド体２の下面にブロック層１１を形成したので、モールド体２で移動が規制されていない第１電鋳層６が露出する下面側への導電体パターン１の移動をブロック層１１で規制できる。従って、導電体パターン１がモールド体２から脱落するのをブロック層１１で阻止できる。また、第２電鋳層７を電鋳法で形成する際には、陰極側の電極となる第１電鋳層６上にのみ電鋳層を成長させればよいので、第１電鋳層６の外形形状よりも大きな外形形状を有する第２電鋳層７を形成する場合に比べて、第２電鋳層７を形成する際の陽極側の金属電極の消費量を低減し、さらに電鋳時間を短縮することができ、その分だけパッケージ基板の製造コストを低減することができる。
Since the outer shape of the first
また、本実施形態のパッケージ基板の製造方法においては、２次電鋳工程ののちのモールド工程において、１次および２次電鋳工程で形成した第１および第２レジスト体１８・２１を除去し、両レジスト体１８・２１を除去した空間に、軟化させたモールド樹脂２２を充填したのち硬化させて導電体パターン１を埋設保持するモールド体２を形成した。この製造方法によれば、所望の機械的強度や材料特性を備えたモールド樹脂２２でモールド体２を形成することで、パッケージ基板の使用用途に最適なモールド体２で導電体パターン１を埋設保持することができる。従って、パッケージ基板に耐熱性が必要な場合には、例えばモールド樹脂２２にポリブチレンテレフタレートあるいはポリエチレンなどを使用することにより、耐熱性に優れたパッケージ基板を得ることができる。また、モールド樹脂２２をパッケージ基板に実装した半導体素子Ｓを封止する封止体３０と同一または同じ系統の樹脂素材とすることで、モールド体２と封止体３０との固着状態を強固なものとすることができ、さらに両者２・３０の熱膨張率を略同一にすることができるので、モールド体２と封止体３０との境界面で剥離が生じるのを防止することができる。
In the package substrate manufacturing method of this embodiment, the first and second resist
また、第１電鋳層６の外形形状を、第２電鋳層７の外形形状よりも大きく形成し、モールド工程とブロック層形成工程との間に、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含むようにした。この製造方法によれば、導電体パターン１およびモールド体２は、電鋳母型１５上に形成されているので、電鋳母型１５を除去したのちの第１電鋳層６の露出面およびモールド体２の下面を、平滑な面一状にすることができる。従って、ブロック層形成工程を行う前処理として研磨処理等を行う必要がなく、パッケージ基板の製造コストを低減することができる。
Further, the outer shape of the first
（第２実施形態） 図１１および図１２に、本発明に係るパッケージ基板の第２実施形態を示す。本実施形態では、パッケージ基板の製造過程におけるモールド工程を省略した点が第１実施形態と異なる。つまり、図１１に示すように第１電鋳層６および第２電鋳層７を形成するための第１と第２のレジスト体１８・２１を、導電体パターン１を埋設保持するモールド体２として利用する。また、電鋳母型１５の上面には、図１２（ａ）に示すように、後述する母型除去工程における剥離の容易化を図るために、予め薄膜状のニッケル層１５ａと銅層１５ｂを積層している。他は第１実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
Second Embodiment FIGS. 11 and 12 show a second embodiment of a package substrate according to the present invention. This embodiment is different from the first embodiment in that the molding process in the manufacturing process of the package substrate is omitted. That is, as shown in FIG. 11, the first and second resist
本実施形態のパッケージ基板は、図４（ａ）〜（ｄ）に示す２次電鋳工程が完了した製造過程におけるパッケージ基板（図１２（ａ）参照）に、図１２（ｂ）に示す母型除去工程と、図１２（ｃ）〜（ｅ）に示すブロック層形成工程を経て形成される。母型除去工程においては、電鋳母型１５と電鋳母型１５上に予め形成したニッケル層１５ａとを強制的に剥離除去したのち、銅層１５ｂを除去（エッチング）する。これにより、図１２（ｂ）に示す導電体パターン１が第１と第２のレジスト体１８・２１で構成されるモールド体２に埋設保持されたパッケージ基板を得た。このように、最後に銅層１５ｂを除去することにより、母型除去工程における電鋳母型１５の剥離を容易化し、また、両レジスト体１８・２１の破損を抑制することができる。
The package substrate of the present embodiment includes a package substrate (see FIG. 12A) in a manufacturing process in which the secondary electroforming process illustrated in FIGS. 4A to 4D is completed, and a mother illustrated in FIG. It is formed through a mold removing step and a block layer forming step shown in FIGS. In the mother die removal step, the electroforming mother die 15 and the
ブロック層形成工程においては、図１２（ｃ）に示すように、母型除去工程で得たパッケージ基板を上下反転し、第１電鋳層６および第１レジスト体１８の上面にソルダーレジスト層２６を形成した上で、該ソルダーレジスト層２６の上面に、第１電鋳層６の外形形状よりも一回り小さな窓１２に対応する透光孔を有する第３パターンフィルム２７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１２（ｄ）に示すように、窓１２が形成されたブロック層１１を第１電鋳層６および第１レジスト体１８上に形成する。最後に、窓１２に臨む第１電鋳層６の表面に、無電解めっきにより金からなる表面層１３を形成し上下反転することにより、図１２（ｅ）に示すブロック層１１を備えたパッケージ基板を得た。本実施形態のパッケージ基板に半導体素子Ｓを実装した半導体装置は、第１実施形態と同じであるのでその説明を省略する。
In the block layer forming step, as shown in FIG. 12C, the package substrate obtained in the matrix removing step is turned upside down, and the solder resist
上記のように、本実施形態のパッケージ基板においては、第１および第２レジスト体１８・２１がモールド体２を兼ねるようにしたので、両レジスト体１８・２１を導電体パターン１を埋設保持するモールド体２として利用できる。従って、別途、導電体パターン１をモールド体２に埋設保持させることなくブロック層１１を備えるパッケージ基板を得ることができる。また、本実施形態のパッケージ基板の製造方法においては、１次および２次電鋳工程で形成した第１および第２レジスト体１８・２１を残して、両レジスト体１８・２１が導電体パターン１を埋設保持するモールド体２を兼ねるようにしたので、モールド体２を形成する工程を省略でき、その分だけパッケージ基板の製造コストを低減することができる。
As described above, in the package substrate of the present embodiment, since the first and second resist
上記の第２実施形態では、第１および第２フォトレジスト層１６・１９はネガタイプの感光性ドライフィルムレジストを使用したが、ネガタイプの感光性ソルダーレジストのドライフィルムを使用することにより、第１および第２レジスト体１８・２１で構成されるモールド体２の構造強度を向上することができ、モールド体２が破損するのを効果的に防止できる。
In the second embodiment, the first and second photoresist layers 16 and 19 use negative type photosensitive dry film resists. However, by using a negative type photosensitive solder resist dry film, The structural strength of the
本実施形態においては、第２レジスト体２１および第２電鋳層７の基層８の表面を研磨する工程を経たのち表面層９を積層形成したので、図１１に示すように表面層９はモールド体２の上面から突出した状態で形成される。なお、基層８の厚み寸法を第２レジスト体２１の厚み寸法よりも小さく形成し、研磨工程を省いた場合には、表面層９の上面がモールド体２の上面と面一状、ないしはモールド体２の上面よりも下側に位置する形態を採ることが可能である。
In the present embodiment, since the
（第３実施形態） 図１３から図１６に、本発明に係るパッケージ基板の第３実施形態を示す。本実施形態では、第１電鋳層６と第２電鋳層７の外形形状の大小関係を逆に形成した点と、これに伴い外形形状が大きく形成された第２電鋳層７側となるモールド体２の上面に、ブロック層１１を形成した点が第１実施形態と異なる。導電体パターン１を構成する第２電鋳層７の外形形状は、第１電鋳層６の外形形状よりも大きく形成されており、第１電鋳層６は基層８と、表面層９からなる。ブロック層１１に開口された窓１２に臨む第２電鋳層７の表面には、表面層１３が形成されている。本実施形態においては、導電体パターン１の第１電鋳層６が、搭載パッド３および外部電極４の半導体素子Ｓの実装面側を構成する。他は第１実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
Third Embodiment FIGS. 13 to 16 show a third embodiment of a package substrate according to the present invention. In the present embodiment, the size of the outer shape of the first
図１４から図１６に本実施形態のパッケージ基板の製造方法を示す。パッケージ基板は、図１４（ａ）〜（ｄ）に示す１次電鋳工程と、図１５（ａ）〜（ｄ）に示す２次電鋳工程と、図１６（ａ）、（ｂ）に示すモールド工程と、図１６（ｃ）、（ｄ）に示すブロック層形成工程と、図１６（ｅ）に示す母型除去工程とを経て形成される。１次電鋳工程においては、図１４（ａ）に示すように、電鋳母型１５の上面に第１フォトレジスト層１６を形成した上で、該第１フォトレジスト層１６の上面に、第１電鋳層６に対応する透光孔を有する第１パターンフィルム１７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１４（ｂ）に示すように、第１電鋳層６に対応する第１レジスト体１８を電鋳母型１５上に形成する。
14 to 16 show a method for manufacturing the package substrate of this embodiment. The package substrate includes a primary electroforming process shown in FIGS. 14A to 14D, a secondary electroforming process shown in FIGS. 15A to 15D, and FIGS. 16A and 16B. It is formed through a molding step shown in FIG. 16, a block layer forming step shown in FIGS. 16C and 16D, and a matrix removing step shown in FIG. In the primary electroforming process, as shown in FIG. 14A, the
次に、図１４（ｃ）に示すように、第１レジスト体１８以外の電鋳母型１５上に、金を電着させて第１電鋳層６の表面層９を形成し、さらに表面層９上に、電鋳金属としてのニッケルを電鋳法により電着させることにより基層８を積層形成して、第１電鋳層６を形成する（図１３参照）。第１電鋳層６を形成したのち、第１レジスト体１８および第１電鋳層６（基層８）の表面を研磨することにより、図１４（ｄ）に示すように第１レジスト体１８および第１電鋳層６の表面を面一化した。
Next, as shown in FIG. 14 (c), a
２次電鋳工程においては、図１５（ａ）に示すように、第１電鋳層６および第１レジスト体１８の上面に第２フォトレジスト層１９を形成した上で、該第２フォトレジスト層１９の上面に、第１電鋳層６の外形形状よりも大きい第２電鋳層７に対応する透光孔を有する第２パターンフィルム２０を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１５（ｂ）に示すように、第２電鋳層７に対応する第２レジスト体２１を第１レジスト体１８上に形成する。
In the secondary electroforming process, as shown in FIG. 15A, a
次に、図１５（ｃ）に示すように、第２レジスト体２１以外の第１電鋳層６および第１レジスト体１８上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第２電鋳層７を積層形成する。第２電鋳層７を形成したのち、第２レジスト体２１および第２電鋳層７の表面を研磨することにより、図１５（ｄ）に示すように第２レジスト体２１および第２電鋳層７の表面を面一化した。
Next, as shown in FIG. 15C, nickel as an electroformed metal is electrodeposited on the first
モールド工程においては、図１６（ａ）に示すように、１次および２次電鋳工程で形成した第１と第２のレジスト体１８・２１を溶解除去し、両者１８・２１を除去した空間に、軟化させた熱可塑性のエポキシ樹脂からなるモールド樹脂２２を充填したのち硬化させ、図１６（ｂ）に示すようにモールド体２を形成する。
In the molding process, as shown in FIG. 16 (a), the first and second resist
ブロック層形成工程においては、図１６（ｃ）に示すように、第２電鋳層７およびモールド体２の上面にソルダーレジスト層２６を形成した上で、該ソルダーレジスト層２６の上面に、第２電鋳層７の外形形状よりも一回り小さな窓１２に対応する透光孔を有する第３パターンフィルム２７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１６（ｄ）に示すように、窓１２が形成されたブロック層１１を第２電鋳層７およびモールド体２上に形成する。こののち、窓１２に臨む第２電鋳層７の表面に、無電解めっきにより金からなる表面層１３を形成する。
In the block layer forming step, as shown in FIG. 16C, after the solder resist
母型除去工程においては、導電体パターン１（第２電鋳層７）およびモールド体２（モールド樹脂２２）から電鋳母型１５を強制的に剥離して除去することにより、図１６（ｅ）に示すブロック層１１を備えたパッケージ基板を得た。
In the mother mold removing step, the
本実施形態の半導体装置の製造は、パッケージ基板の上下を反転させて、第１電鋳層６が上面に位置するようにしたのち半導体素子Ｓを搭載パッド３上に搭載し、電極３１とこれに対応する外部電極４との間を、金からなる金属ワイヤＷを用いてワイヤボンディング装置により結線する。さらに、パッケージ基板上の半導体素子２の搭載部分を、熱可塑性エポキシ樹脂で封止し、パッケージ基板上に封止体３０を形成する。
In the manufacture of the semiconductor device of this embodiment, the package substrate is turned upside down so that the first
上記のように、本実施形態のパッケージ基板においては、ブロック層１１をモールド体２から露出している第２電鋳層７の外縁部を覆うように形成したので、窓１２の周縁部のブロック層１１で第２電鋳層７を受止めて導電体パターン１の移動を規制できる。
As described above, in the package substrate of the present embodiment, the
第２電鋳層７の外形形状を第１電鋳層６の外形形状よりも大きく形成し、モールド体２の上面にブロック層１１を形成したので、モールド体２で移動が規制されていない第２電鋳層７が露出する上面側への導電体パターン１の移動をブロック層１１で規制でき、導電体パターン１がモールド体２から脱落するのをブロック層１１で阻止できる。
Since the outer shape of the second
また、本実施形態のパッケージ基板の製造方法においては、ブロック層形成工程ののちに、導電体パターン１およびモールド体２から電鋳母型１５を剥離して除去する母型除去工程を含むようにした。この製造方法によれば、ブロック層形成工程を経たのちの最終工程で電鋳母型１５を剥離して除去するので、パッケージ基板の製造過程において、導電体パターン１およびモールド体２を電鋳母型１５で確実に支持した状態で製造することができ、安定した状態でパッケージ基板を製造できる。
Further, the package substrate manufacturing method of the present embodiment includes a mother die removing step of peeling and removing the electroformed mother die 15 from the
（第４実施形態） 図１７および図１８に、本発明に係るパッケージ基板の第４実施形態を示す。本実施形態では、パッケージ基板の製造過程におけるモールド工程を省略した点が第３実施形態と異なる。つまり、図１８に示すように第１電鋳層６および第２電鋳層７を形成するための第１と第２のレジスト体１８・２１を、導電体パターン１を埋設保持するモールド体２として利用する。また、パッケージ基板の製造の製造には、第２実施形態と同様に、上面に薄膜状のニッケル層１５ａと銅層１５ｂが積層された電鋳母型１５を用いる。他は第３実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
Fourth Embodiment FIGS. 17 and 18 show a fourth embodiment of a package substrate according to the present invention. This embodiment is different from the third embodiment in that the molding process in the manufacturing process of the package substrate is omitted. That is, as shown in FIG. 18, the first and second resist
本実施形態のパッケージ基板は、図１５（ａ）〜（ｄ）に示す２次電鋳工程が完了したのち、図１８（ａ）、（ｂ）に示すブロック層形成工程と、図１８（ｃ）に示す母型除去工程を経て形成される。ブロック層形成工程においては、図１８（ａ）に示すように、第２電鋳層７および第２レジスト体２１の上面にソルダーレジスト層２６を形成した上で、該ソルダーレジスト層２６の上面に、第２電鋳層７の外形形状よりも一回り小さな窓１２に対応する透光孔を有する第３パターンフィルム２７を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図１８（ｂ）に示すように、窓１２が形成されたブロック層１１を第２電鋳層７および第２レジスト体２１上に形成する。こののち、窓１２に臨む第２電鋳層７の表面に、無電解めっきにより金からなる表面層１３を形成する。
After the secondary electroforming process shown in FIGS. 15A to 15D is completed, the package substrate of this embodiment is subjected to the block layer forming process shown in FIGS. 18A and 18B, and FIG. ) Through a matrix removing step shown in FIG. In the block layer forming step, as shown in FIG. 18A, a solder resist
母型除去工程においては、電鋳母型１５と電鋳母型１５上に予め形成したニッケル層１５ａとを強制的に剥離除去したのち、銅層１５ｂを除去（エッチング）することにより、図１８（ｃ）に示すブロック層１１を備えたパッケージ基板を得た。
In the mother die removal step, the electroforming mother die 15 and the
上記の実施形態では、第１および第２フォトレジスト層１６・１９をネガタイプの感光性ドライフィルムレジストを使用したが、先の第２実施形態と同様に、ネガタイプの感光性ソルダーレジストのドライフィルムを使用することにより、第１および第２レジスト体１８・２１で構成されるモールド体２の構造強度を向上することができ、モールド体２が破損するのを効果的に防止できる。
In the above embodiment, negative photosensitive dry film resist is used for the first and second photoresist layers 16 and 19. However, as in the second embodiment, a negative photosensitive solder resist dry film is used. By using it, the structural strength of the
本実施形態のパッケージ基板に半導体素子Ｓを実装した半導体装置は、第３実施形態と同じであるのでその説明を省略する。 The semiconductor device in which the semiconductor element S is mounted on the package substrate according to the present embodiment is the same as that of the third embodiment, and thus description thereof is omitted.
以上のように、上記の各実施形態のパッケージ基板においては、平面視における導電体パターン１を構成する第１電鋳層６と第２電鋳層７の外形形状を、いずれか一方を他方よりも大きく形成し、モールド体２のいずれか一方の外面に、導電体パターン１がモールド体２から脱落するのを阻止するブロック層１１を形成したので、輸送時や半導体素子の実装時にパッケージ基板に撓みや捩れなどの変形が生じた場合であっても、導電体パターン１がモールド体２から脱落するのをブロック層１１で阻止できる。従って、導電体パターン１がモールド体２から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板を得ることができる。また、ブロック層１１を設けた分だけ、撓みや捩れなどの変形に対する抵抗力が向上するので、パッケージ基板が変形するのを抑制できる。
As described above, in the package substrate of each of the above-described embodiments, the outer shape of the first
ブロック層１１を光硬化型のソルダーレジスト層２６で形成したので、フォトリソグラフィ法で所望のパターンのブロック層１１を容易に形成することができ、ブロック層１１を備えるパッケージ基板の製造コストをさらに低減することができる。また、ソルダーレジスト層２６は、ノボラック樹脂をベースポリマーとする汎用フォトレジストに比べて構造強度が高いので、クラックや欠けなどのブロック層１１の破損を抑制して、モールド体２から導電体パターン１が脱落し、あるいは位置ずれするのを効果的に阻止することができる。
Since the
また、上記の各実施形態のパッケージ基板の製造方法においては、１次電鋳工程と、２次電鋳工程と、ブロック層形成工程とを含んで、ブロック層１１を備えるパッケージ基板を形成するようにした。また、ブロック層形成工程において、モールド体２のいずれか一方の外面にソルダーレジスト層２６を形成し、フォトリソグラフィ法で所定パターンのブロック層１１を形成するようにした。この製造方法によれば、露光、現像、乾燥などの各処理を、１次および２次電鋳工程と同一の設備で行うことができ、また、所定パターンのブロック層１１を容易に形成することができので、ブロック層１１を備えるパッケージ基板の製造コストを低減することができる。
Moreover, in the manufacturing method of the package board | substrate of each said embodiment, it is formed so that a package board | substrate provided with the
また、上記の各実施形態のパッケージ基板に半導体素子Ｓを実装した半導体装置において、導電体パターン１が備える外部電極４と、半導体素子Ｓが備える電極３１とを金属ワイヤＷで接続したのち、半導体素子Ｓおよび金属ワイヤＷを封止体３０により封止した。この半導体装置によれば、金属ワイヤＷによる外部電極４と電極３１との接続作業、および封止体３０による封止作業時に、たとえパッケージ基板に撓みや捩れの変形が生じたとしても、モールド体２から導電体パターン１が脱落し、あるいは位置ずれすることがないので、前記作業時のパッケージ基板の取り扱いを簡便に行うことができる。また、半導体装置の製造時の不良品形成率を低減して、半導体装置の生産性を向上できる。
In the semiconductor device in which the semiconductor element S is mounted on the package substrate of each of the above embodiments, the
上記の第１および第３実施形態においては、第２および第４実施形態と同様に、薄膜状のニッケル層１５ａと銅層１５ｂを積層形成した電鋳母型１５を用いてパッケージ基板を製造することが可能である。この場合には、母型除去工程時の電鋳母型１５の剥離性を向上できる。また、第２および第４実施形態においては、第１および第３実施形態と同様にニッケル層１５ａおよび銅層１５ｂを備えない電鋳母型１５を用いてパッケージ基板を製造することが可能である。
In the first and third embodiments, as in the second and fourth embodiments, the package substrate is manufactured using the electroformed mother die 15 in which the
上記の各実施形態では、導電体パターン１は電鋳により形成したが、エッチングにより形成することができる。第１および第２電鋳層６・７の外形形状は、それぞれ１個の平板状の層として形成したが、小さく形成する側の電鋳層の外形形状は四角枠状、丸枠状、コ字状、部分円環状、あるいは複数に分割されていてもよく、要は、大きく形成される側の外形形状から食み出さなければ、任意の形状を採ることができる。導電体パターン１は、搭載パッド３および外部電極４以外にタブリードやリードピンなどを備えていてもよい。第１と第２の電鋳層６・７を構成する金属素材、モールド樹脂２２と封止体３０を構成する樹脂素材、第１と第２のフォトレジスト層１６・１９、およびソルダーレジスト層２６のベースポリマーを構成する樹脂素材などは、上記実施形態に挙げたものに限られない。また、モールド体２は、ソルダーレジストを用いたものでも良く、また、樹脂素材以外にセラミックなどの誘電性を有する素材で形成することができる。窓１２の開口形状は、上記実施形態に挙げたものに限られず、導電体パターン１の脱落を阻止できればよい。半導体素子Ｓは、パッケージ基板のブロック層１１が形成された面側に実装することもできる。
In each of the above embodiments, the
１ 導電体パターン
２ モールド体
４ 外部電極
６ 下導電層（第１電鋳層）
７ 上導電層（第２電鋳層）
１１ ブロック層
１５ 電鋳母型
１８ 下レジスト体（第１レジスト体）
２１ 上レジスト体（第２レジスト体）
２２ モールド樹脂
２６ ソルダーレジスト層
３０ 封止体
３１ 電極
Ｓ 半導体素子
Ｗ 金属ワイヤ
1
7 Upper conductive layer (second electroformed layer)
11
21 Upper resist body (second resist body)
22
Claims (11)
導電体パターン（１）は、下導電層（６）と、下導電層（６）上に積層形成される上導電層（７）とで構成されており、
平面視において、上導電層（７）の外形形状が、下導電層（６）の外形形状よりも大きく形成され、
モールド体（２）の上面または下面に、導電体パターン（１）がモールド体（２）から脱落するのを阻止するブロック層（１１）が形成されていることを特徴とするパッケージ基板。 The conductive substrate pattern (1) is a package substrate embedded and held in the mold body (2) with its upper and lower surfaces exposed.
The conductor pattern (1) is composed of a lower conductive layer (6) and an upper conductive layer (7) formed on the lower conductive layer (6).
In plan view, the outer shape of the upper conductive layer (7) is larger than the outer shape of the lower conductive layer (6),
A package substrate, wherein a block layer (11) for preventing the conductor pattern (1) from dropping from the mold body (2) is formed on an upper surface or a lower surface of the mold body (2).
平面視における外部電極（４）は、上導電層（７）の外形形状が下導電層（６）の外形形状よりも大きく形成して構成されていることを特徴とする請求項１に記載のパッケージ基板。 The conductor pattern (1) has an external electrode (4) electrically connected to the semiconductor element (S),
The external electrode (4) in plan view is configured such that the outer shape of the upper conductive layer (7) is larger than the outer shape of the lower conductive layer (6). Package substrate.
少なくとも平面視における外部電極（４）は、上導電層（７）の外形形状が下導電層（６）の外形形状よりも大きく形成して構成されていることを特徴とする請求項２に記載のパッケージ基板。 The conductor pattern (1) further includes a mounting pad (3) on which the semiconductor element (S) is placed,
The external electrode (4) at least in plan view is configured such that the outer shape of the upper conductive layer (7) is larger than the outer shape of the lower conductive layer (6). Package board.
平板状の電鋳母型（１５）の表面に下レジスト体（１８）を形成し、下レジスト体（１８）で覆われていない電鋳母型（１５）の表面に、下導電層（６）を形成する１次電鋳工程と、
下レジスト体（１８）の表面に上レジスト体（２１）を形成し、上レジスト体（２１）で覆われていない下導電層（６）の表面に、上導電層（７）を積層形成する２次電鋳工程と、
下導電層（６）と上導電層（７）を埋設保持するモールド体（２）を形成するモールド工程と、
モールド体（２）の上面または下面に、ブロック層（１１）を形成するブロック層形成工程とを含むことを特徴とするパッケージ基板の製造方法。 It has an external electrode (4) electrically connected to the semiconductor element (S), and includes a lower conductive layer (6) and an upper conductive layer (7) formed on the lower conductive layer (6). The conductive pattern (1) is embedded and held in the mold body (2), the conductor pattern (1) is exposed on the upper and lower surfaces of the mold body (2), and the external electrode (4) in plan view is In the manufacturing method of the package substrate, the outer shape of the conductive layer (7) is formed larger than the outer shape of the lower conductive layer (6), and the block layer (11) is formed on the upper surface or the lower surface of the mold body (2). There,
A lower resist body (18) is formed on the surface of the flat electroformed mother mold (15), and a lower conductive layer (6) is formed on the surface of the electroformed mother mold (15) not covered with the lower resist body (18). A primary electroforming process to form
An upper resist body (21) is formed on the surface of the lower resist body (18), and an upper conductive layer (7) is formed on the surface of the lower conductive layer (6) not covered with the upper resist body (21). A secondary electroforming process;
A molding step of forming a molded body (2) that embeds and holds the lower conductive layer (6) and the upper conductive layer (7);
And a block layer forming step of forming a block layer (11) on an upper surface or a lower surface of the mold body (2).
平板状の電鋳母型（１５）の表面に下レジスト体（１８）を形成し、下レジスト体（１８）で覆われていない電鋳母型（１５）の表面に、下導電層（６）を形成する１次電鋳工程と、
下レジスト体（１８）の表面に上レジスト体（２１）を形成し、上レジスト体（２１）で覆われていない下導電層（６）の表面に、上導電層（７）を積層形成する２次電鋳工程と、
下導電層（６）と上導電層（７）を埋設保持するモールド体（２）を形成するモールド工程と、
モールド体（２）の上面または下面に、ブロック層（１１）を形成するブロック層形成工程とを含むことを特徴とするパッケージ基板の製造方法。 It comprises a mounting pad (3) on which a semiconductor element (S) is placed and an external electrode (4) electrically connected to the semiconductor element (S), and a lower conductive layer (6) and a lower conductive layer (6 ) A conductor pattern (1) composed of an upper conductive layer (7) formed in a laminated manner is embedded and held in the mold body (2), and the conductor pattern (1) is the upper and lower surfaces of the mold body (2). The outer electrode (4) at least in plan view is formed so that the outer shape of the upper conductive layer (7) is larger than the outer shape of the lower conductive layer (6), and the upper surface or the lower surface of the mold body (2). A method of manufacturing a package substrate in which a block layer (11) is formed on the substrate,
A lower resist body (18) is formed on the surface of the flat electroformed mother mold (15), and a lower conductive layer (6) is formed on the surface of the electroformed mother mold (15) not covered with the lower resist body (18). A primary electroforming process to form
An upper resist body (21) is formed on the surface of the lower resist body (18), and an upper conductive layer (7) is formed on the surface of the lower conductive layer (6) not covered with the upper resist body (21). A secondary electroforming process;
A molding step of forming a molded body (2) that embeds and holds the lower conductive layer (6) and the upper conductive layer (7);
And a block layer forming step of forming a block layer (11) on an upper surface or a lower surface of the mold body (2).
半導体素子（Ｓ）が備える電極（３１）と外部電極（４）とが電気的に接続され、半導体素子（Ｓ）が封止体（３０）により封止されていることを特徴とする半導体装置。 A semiconductor device in which a semiconductor element (S) is mounted on the package substrate according to claim 1,
A semiconductor device characterized in that an electrode (31) provided in a semiconductor element (S) and an external electrode (4) are electrically connected, and the semiconductor element (S) is sealed by a sealing body (30). .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019059794A JP2019135775A (en) | 2019-03-27 | 2019-03-27 | Package substrate, method of manufacturing the same, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019059794A JP2019135775A (en) | 2019-03-27 | 2019-03-27 | Package substrate, method of manufacturing the same, and semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014242397A Division JP6552811B2 (en) | 2014-11-28 | 2014-11-28 | Package substrate, method of manufacturing the same, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019135775A true JP2019135775A (en) | 2019-08-15 |
Family
ID=67624098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019059794A Pending JP2019135775A (en) | 2019-03-27 | 2019-03-27 | Package substrate, method of manufacturing the same, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019135775A (en) |
-
2019
- 2019-03-27 JP JP2019059794A patent/JP2019135775A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW310370B (en) | ||
| JP3626075B2 (en) | Manufacturing method of semiconductor device | |
| US8004089B2 (en) | Semiconductor device having wiring line and manufacturing method thereof | |
| JP5690466B2 (en) | Manufacturing method of semiconductor chip package | |
| JP2011216921A (en) | Semiconductor device and method of manufacturing the same | |
| JP2022120854A (en) | Substrate for semiconductor device and semiconductor device | |
| EP2927919A1 (en) | Production method for coil element, coil element assembly, and coil component | |
| JP2019057590A (en) | Semiconductor element substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof | |
| JP6552811B2 (en) | Package substrate, method of manufacturing the same, and semiconductor device | |
| JP2019161242A (en) | Package substrate, method of manufacturing the same, and semiconductor device | |
| JP2019135775A (en) | Package substrate, method of manufacturing the same, and semiconductor device | |
| JP2022168143A (en) | Semiconductor device substrate and semiconductor device | |
| JP6676854B2 (en) | Lead frame, and method of manufacturing lead frame and semiconductor device | |
| CN104409365A (en) | Manufacturing method of BGA substrate | |
| JP3993218B2 (en) | Manufacturing method of semiconductor device | |
| KR101987333B1 (en) | Ultra-thin thickness printed circuit board applying window prame and method of manufacturing the same | |
| CN107658286B (en) | Substrate for mounting semiconductor element, semiconductor device, and method for manufacturing semiconductor device | |
| JP6913993B2 (en) | Substrates for semiconductor devices, manufacturing methods for semiconductor devices | |
| JP7132298B2 (en) | Substrate for semiconductor device, method for manufacturing semiconductor device | |
| JP2014022582A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP7339231B2 (en) | Substrates for semiconductor devices, semiconductor devices | |
| JP6889531B2 (en) | Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods | |
| JP2002260753A (en) | Manufacturing method of sheets with bumps | |
| JP2018029214A (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20060127499A (en) | Metal chip scale packaging |