JP2019129152A - Ｌｅｄ照明装置 - Google Patents

Abstract

【課題】位相カット期間にブリーダ電流を流す対策、又は、位相カット期間が終わった時にディマーから電流を引き抜く対策を施したにも関わらず誤動作するディマーに対しても適応可能なＬＥＤ照明装置を提供する。
【解決手段】ＬＥＤ照明装置２０は、ディマー１２の出力信号を全波整流する全波整流器２１と、全波整流器２１から出力された信号１３のエッジを検出し、第１ラッチパルスを出力する第１エッジ検出回路２２と、全波整流器２１から出力された信号１３を遅延させる遅延回路２３と、遅延回路２３から出力された信号１５のエッジを検出し、第２ラッチパルスを出力する第２エッジ検出回路２４と、第１ラッチパルス及び第２ラッチパルスに基づいてディマー１２から電流を引き抜くスイッチ回路２５とを備えている。
【選択図】図１

Description

本発明は、ディマーの誤動作を防止するＬＥＤ照明装置に関する。

照明装置を調光するための多くのディマーは、トライアックにより商用交流電源の電圧波形の一部を切り取って（以下「位相カット」という。）照明装置を駆動している。ところが、このディマーは、ＬＥＤを光源とする照明装置（以下「ＬＥＤ照明装置」という。）を接続したとき誤動作する場合がある。すなわち、白熱電球のような消費電流の大きい照明負荷を前提としているディマーに、電流負荷の小さいＬＥＤ照明装置を接続したとき、一部のディマーはフリッカや不点灯といった誤動作を起こす。これに対し、特許文献１には、ディマーにより位相カットされた期間にブリーダ電流を流し、ディマーの誤動作を防止するＬＥＤ照明装置が記載されている。

また、ディマーとＬＥＤ照明装置との距離が比較的大きく、ディマーがインダクタやキャパシタを含むフィルターを備えている場合、位相カットした期間が終わって電流を急激に流そうとするとき、ディマーとＬＥＤ照明装置との間で共振が発生し、この共振が原因となってディマーが誤動作することがある（特許文献２の段落０００７）。この誤動作に対し、特許文献２には、位相カット期間が終了したら、電流補正回路でディマーから短いパルス状の電流を引き抜き、この共振を軽減する照明装置が記載されている。

国際公開ＷＯ２０１３／０１１９２４号公報（図１） 特表２０１２−５３１６５１号公報（段落０００７、図４、図５）

多くのディマーは、ＬＥＤ照明装置を接続しても、位相カットした期間にブリーダ電流を流すか、又は、位相カット期間が終了したタイミングでディマーから電流を引き抜くことにより誤動作が抑制される。しかしながら、一部のディマーは、ＬＥＤ照明装置を接続したとき、これらの手法を適用しても誤動作を抑制できないことがある。

そこで、本発明は、上記課題に鑑みて為されたものであり、ＬＥＤ照明装置を接続したとき、上記のようにブリーダ電流を流したり電流を引き抜いたりしても誤動作するディマーに対し、誤動作を無くすことができるＬＥＤ照明装置を提供することを目的とする。

上記課題を解決するため、本発明のＬＥＤ照明装置は、位相カットされた信号に含まれるエッジの直後に生成される第１ラッチパルスと、前記第１ラッチパルスから所定の時間遅れて生成される第２ラッチパルスと、前記第１ラッチパルスに基づいて前記ディマーから電流を引き抜く第１電流引き抜き手段と、前記第２ラッチパルスに基づいて前記ディマーから電流を引き抜く第２電流引き抜き手段とを備えていることを特徴とする。

本発明のＬＥＤ照明装置は、位相カットされた信号のエッジの直後に第１ラッチパルスを、第１ラッチパルスから所定の時間だけ遅れて第２ラッチパルスを生成し、第１ラッチパルス及び第２ラッチパルスに基づいてディマーから電流を引き抜く。第１ラッチパルスに基づいてディマーから引き抜いた電流は、ディマーに含まれるトライアックの起動電流
の一部分となる。この電流の引き抜きにより補強された起動電流は、比較的大きな値になるため、ディマーの出力部からＬＥＤ照明装置の入力部に至る電源配線に存在するインダクタ及びキャパシタ成分による共振で、当該起動電流の直後にトライアックに流れる電流を低下させる。そこで、この電流が低下するタイミング、すなわち、第１ラッチパルスより所定の時間だけ遅れたタイミングで生成される第２ラッチパルスにより、トライアックに流れる電流の谷間を埋めるようにディマーから再度電流を引き抜く。この電流の引き抜きは、トライアックに流れる電流をホールド電流以上に保ち、トライアックがオフすることを阻止する。

前記位相カットされた信号からエッジを検出し、前記第１ラッチパルスを出力する第１エッジ検出回路と、前記位相カットされた信号を遅延させる遅延回路と、前記遅延回路の出力信号のエッジを検出し、前記第２ラッチパルスを出力する第２エッジ検出回路とを備えていても良い。

前記第１電流引き抜き手段と前記第２電流引き抜き手段が一体化していても良い。

複数のＬＥＤが直列接続したＬＥＤ列を備え、前記遅延回路は、前記ＬＥＤ列であっても良い。

前記位相カットされた信号に接続するブリーダ回路を備え、前記ブリーダ回路は、前記第１電流引き抜き手段として前記ブリーダ回路に含まれる電流検出用の抵抗を前記第１ラッチパルスにより低減させても良い。

前記ＬＥＤ列の中間点に接続するバイパス回路を備え、前記バイパス回路は、前記第２電流引き抜き手段として前記バイパス回路に含まれる電流検出用の抵抗を前記第２ラッチパルスにより低減させても良い。

前記遅延回路は、カソードが前記位相カットされた信号に接続し、アノードが抵抗を介してグランドに接続するツェナーダイオードを備えていても良い。

以上のようにして、本発明のＬＥＤ照明装置は、位相カットした信号からエッジを検出し、トライアックの起動電流の一部分となる電流をディマーからパルス状に引き抜き、所定時間が経過したら、トライアックのホールド電流の一部となる電流を再びディマーから引き抜く。この結果、ＬＥＤからなる光源を接続したとき、位相カット期間にブリーダ電流を流す対策又は位相カット期間経過後に起動電流を引き抜く対策を施したにも関わらず誤動作するディマーに対して、本発明のＬＥＤ照明装置は、誤動作を無くすことが可能となる。

本発明の第１実施形態として示すＬＥＤ照明装置の回路図である。 図１に示すＬＥＤ照明装置の回路図である。 図1に示すＬＥＤ照明装置の波形図である。 本発明の第２実施形態として示すＬＥＤ照明装置の回路図である。 本発明の第３実施形態として示すＬＥＤ照明装置の回路図である。 図５に示すＬＥＤ照明装置の回路図である。 図５に示すＬＥＤ照明装置の波形図である。 本発明の第４実施形態として示すＬＥＤ照明装置の回路図である。

以下、図１〜８を参照しながら本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一又は相当要素には同一の符号を付し、重複する説明は省略する。（）に特許請求の範囲で示した発明特定事項を示す。

（第１実施形態）
図１は、本発明の第１実施形態として示すＬＥＤ照明装置２０の回路図である。なお、図１では、説明のため、商用交流電源１１及びディマー１２を書き加えている。

図１に示すように、ＬＥＤ照明装置２０は、ディマー１２の出力信号を全波整流する全波整流器２１と、全波整流器２１から出力された信号１３のエッジを検出し、第１ラッチパルス１４を出力する第１エッジ検出回路２２と、全波整流器２１から出力された信号１３を遅延させる遅延回路２３と、遅延回路２３から出力された信号１５のエッジを検出し、第２ラッチパルス１６を出力する第２エッジ検出回路２４と、第１ラッチパルス１４及び第２ラッチパルス１６に基づいてディマー１２から電流を引き抜くスイッチ回路２５（電流引き抜き手段）と、発光回路２８を備えている。

全波整流器２１は、４個のダイオード２１ｃからなり、入力端子にディマー１２の一端と商用交流電源１１の一端が接続している。また、全波整流器２１は、電流を出力する端子２１ａ（以下「出力端子２１ａ」という。）と電流が戻って来る端子２１ｂ（以下「グランド端子２１ｂ」という。）とを備えている。

第１エッジ検出回路２２は、信号１３が入力し、信号１３のエッジに基づいて第１ラッチパルス１４を生成し、第１ラッチパルス１４をスイッチ回路２５に内蔵されたスイッチ２６（第１電流引き抜き手段）の制御端子に出力する。遅延回路２３は、信号１３が入力し、信号１３を遅延させた信号１５を第２エッジ検出回路２４に出力する。第２エッジ検出回路２４は、信号１５のエッジに基づいて第２ラッチパルス１６を生成し、第２ラッチパルス１６をスイッチ回路２５に内蔵されたスイッチ２７（第２電流引き抜き手段）の制御端子に出力する。

スイッチ回路２５に内蔵されたスイッチ２６とスイッチ２７は、一端が出力端子２１ａに接続し、他端がグランド端子２１ｂに接続している。発光回路２８は、一端が出力端子２１ａに接続し、他端がグランド端子２１ｂに接続し、電流が流入したらＬＥＤが発光する。

図２は、ＬＥＤ照明装置２０に含まれる、第１エッジ検出回路２２、遅延回路２３、第２エッジ検出回路２４、及びスイッチ回路２５（図１参照）を具体的に示す回路図である。図２に示した回路は、信号１３が入力する入力端子１９ａとグランド端子１９ｂにより、図示していない全波整流器２１（図１参照）と接続する。ここで、信号１３は、ディマー１２（図１参照）により位相カットされた交流が、全波整流器２１により直流にされた信号である。なお、入力端子１９ａ及びグランド端子１９ｂは、図1で示していない。

図２に示すように、第１エッジ検出回路２２は、コンデンサ２２ｃと抵抗２２ｂとツェナーダイオード２２ｄからなる微分回路であり、位相カットされた信号１３を抵抗１７、１８で分圧した信号が入力する。遅延回路２３は、抵抗２３ｂとコンデンサ２３ｃからなり、位相カットされた信号１３を抵抗１７、１８で分圧した信号が入力する。第２エッジ検出回路２４は、コンデンサ２４ｃと抵抗２４ｂとツェナーダイオード２４ｄからなる微分回路であり、遅延回路２３の出力信号１５が入力する。スイッチ回路２５に含まれるスイッチ２６は、ＦＥＴ２６ａと抵抗２６ｂからなり、ＦＥＴ２６ａのゲートに微分回路２２の出力信号（第１ラッチパルス１４）が入力する。同様に、スイッチ回路２５に含まれるスイッチ２７は、ＦＥＴ２７ａと抵抗２７ｂからなり、ＦＥＴ２７ａのゲートに微分回
路２４の出力信号（第２ラッチパルス１６）が入力する。

次に、図３を用いて図１に示したＬＥＤ照明装置２０の動作を説明する。図３の説明において特別な指示なしに図１を参照する。

図３は、ＬＥＤ照明装置２０の動作を説明するために描いた波形図であり、（ａ）は、全波整流器２１の出力端子２１ａの電圧波形（信号１３）、（ｂ）は、第１エッジ検出回路２２の出力信号である第１ラッチパルス１４、（ｃ）は、第２エッジ検出回路２４の出力信号である第２ラッチパルス１６を示している。図３（ａ）の縦軸は、電圧Ｖであり、横軸は時間ｔである。図３（ｂ）、（ｃ）において、縦方向は、電圧であり、横方向は、時間であり、そのスケールは、（ａ）の横軸と一致する。

図３（ａ）〜（ｃ）は、全波整流波形の２周期分を示している。（ａ）に示された電圧波形（信号１３）は、ディマー１２により全波整流波形の先頭部分が切り取られている。（ｂ）に示された第１ラッチパルス１４は、電圧波形（信号１３）の電圧が急激に立ち上がるタイミングｔａで生成されるインパルスである。（ｃ）に示された第２ラッチパルス１６は、電圧が急激に立ち上がるタイミングｔａから一定時間遅れて生成されるインパルスである。

ＬＥＤ照明装置２０は、第１ラッチパルス１４によりスイッチ２６を導通させディマー１２から電流を急激に引き抜く。さらに一定時間遅れて、第２ラッチパルス１６によりスイッチ２７を導通させディマー１２から電流を急激に引き抜く。

白熱電球等の重い（消費電流の多い）負荷に合わせて設計されたディマー１２は、軽い（消費電流の少ない）負荷となるＬＥＤ照明装置２０を接続した場合、電流を急激に引き抜くとその出力信号に大きなリンギング（共振）が生じる。つまり、ディマー１２からＬＥＤ照明装置２０の発光回路２８に至る電源配線上のキャパシタンス（浮遊容量も含む）に充放電が起こる。この結果、第１ラッチパルス１４による電流引き抜きで生じた大きな電流ピークに続くリンギングの谷間では、ディマー１２中のトライアックに流れる電流がホールド電流を下回る事態が起こり得る。このまま放置すると、ディマー１２が停止する恐れがあるので、ＬＥＤ照明装置２０は、第２ラッチパルス１６によりリンギングの谷間を埋めるようディマーから電流を再度引き抜き、ディマー１２内のトライアックに流れる電流をホールド電流以上に保っている。

なお、多くのディマーは、位相カットした期間にブリーダ電流を流すだけで誤動作しなくなる。同様に、多くのディマーは、起動電流を確保するための第１ラッチパルス１４だけで誤動作しなくなる。このようなディマーに対し、第２ラッチパルス１６によりディマーから電流を引き抜いても起動時の支障はない。

以上のようにして、ＬＥＤ照明装置２０は、位相カットした期間に流すブリーダ電流を流すこと又は充分な起動電流を確保するため電流を引き抜くことだけでは誤動作を抑止できない少数のディマー１２について、リンギングの谷間を埋めるように遅延量を調整し、ホールド電流を確保する２回目の電流引き抜きを行い、ディマー１２の誤動作を解消している。

（第２実施形態）
第１実施形態として示したＬＥＤ照明装置２０は、スイッチ回路２５（電流引き抜き手段）の中にスイッチ２６（第１電流引き抜き手段）とスイッチ２７ (第２電流引き抜き手段)を備えていた。しかしながら、第１ラッチパルス１４のタイミングで信号１３をグランドと短絡し、さらに第２ラッチパルス１６のタイミングで再び信号１３をグランドに短
絡するのであれば、第１電流引き抜き手段と第２電流引き抜き手段が一体化できる。そこで、図４により、第１電流引き抜き手段と第２電流引き抜き手段が一体化したＬＥＤ照明装置２０ａについて説明する。

図４は、ＬＥＤ照明装置２０と異なる部分のみを示した、ＬＥＤ照明装置２０ａの回路図である。その異なる部分について、図４では、スイッチ回路２５ａ中にスイッチ２６のみを残しスイッチ２７を除去するという形式で回路構成を表示した。図４に示すように、ＬＥＤ照明装置２０ａでは、第１ラッチパルス１４と第２ラッチパルス１６が、ＯＲ素子２９により加算される。すなわち、ＯＲ素子の出力信号は、全波整流波形１周期の間の短い期間に２つのインパルスを備えた信号となる。この信号がスイッチ２６の制御端子に入力すると、短い周期で２回、信号１３がグランドと短絡する。

以上のように、ＬＥＤ発光装置２０ａは、ＬＥＤ発光装置２０が備えていたスイッチ２６（第１電流引き抜き手段、図１参照）とスイッチ２７（第２電流引き抜き手段、図１参照）を一体化したものである。

（第３実施形態）
ＬＥＤ照明装置２０、２０ａは、ディマーの誤動作を防止することを目的として、第１及び第２エッジ検出回路２２、２４、遅延回路２３及びスイッチ２６、２７（第１及び第２電流引き抜き手段）を、従来から知られているＬＥＤ照明装置に追加していた。しかしながら、従来から知られているＬＥＤ照明装置の一部分（回路ブロック）の流用又は改造により、ＬＥＤ発光装置２０、２０ａと同等の機能を実現することもできる。そこで、図５〜７により、本発明の第３実施形態として、回路ブロックの流用及び改造により、電流の引き抜きを２回実施してディマー１２（図１参照）の誤動作を防止できるＬＥＤ照明装置３０について説明する。

図５は、回路ブロックレベルで示したＬＥＤ照明装置３０の回路図である。図５により、ＬＥＤ照明装置３０について概要を説明する。なお、図５では、全波整流器２１（図１参照）を図示せず、位相カットされた信号４１が入力する入力端子３１ａ、グランド端子３１ｂからみて負荷側となる、ディマー１２（図１参照）の誤動作対策及び発光に係る回路ブロックのみを示している。ここで、信号４１は、ディマー１２により位相カットされた交流が、全波整流器２１により直流にされた信号である。入力端子３１ａ及びグランド端子３１ｂは、それぞれ、全波整流器２１の出力端子２１ａ及びグランド端子２１ｂに接続する。図中、点線で示した四角は、それぞれの回路の機能を象徴している。信号を囲む輪（楕円で示した）は、信号の電流を検出して生成された制御信号を示す。

図５に示すように、ＬＥＤ照明装置３０は、信号４１からエッジを検出し、第１ラッチパルス４２を出力する微分回路３２（第１エッジ検出回路）、複数のＬＥＤ３３ａが直列接続したＬＥＤ列３３、ＬＥＤ列３３の出力する信号４３のエッジを検出し、第２ラッチパルス４４を出力する微分回路３４（第２エッジ検出回路）、位相カットされた期間、ブリーダ電流を流す（ブリーダ機能３６ｔ）ブリーダ回路３６、信号４１が中間的な値であるときＬＥＤ列３３だけを点灯させる（バイパス機能３７ｔ）ためのバイパス回路３７、複数のＬＥＤ３５ａが直列接続したＬＥＤ列３５、及びＬＥＤ列３５を流れる電流の上限値を設定する電流制限回路３８を備えている。

ここで、ＬＥＤ列３３は、信号４１を遅延させる回路（遅延回路）としても機能している。同様に、ブリーダ回路３６は、第１ラッチパルス４２に基づいてディマーから電流を引き抜く回路（第１電流引き抜き手段）、バイパス回路３７は、第２ラッチパルスに基づいてディマー１２から電流を引き抜く回路（第２電流引き抜き手段）としても機能している（電流引き抜き機能３６ｓ、電流引き抜き機能３７ｓ）。以上のように、ＬＥＤ列３３
は、遅延回路としても流用され、ブリーダ回路３６及びバイパス回路３７は、それぞれ第１及び第２電流引き抜き手段として機能するよう改造されている。

なお、ブリーダ回路３６及びバイパス回路３７には、本来の機能を発揮させるため、それぞれ制御信号３６ｕ、３７ｕが入力する。制御信号３６ｕは、ＬＥＤ列３３に流れる電流を検出したらブリーダ回路３６のブリーダ機能３６ｔを停止させる。制御信号３７ｕは、ＬＥＤ列３５に流れる電流を検出したらバイパス回路３７のバイパス機能３７ｔを停止させる。

次に、図６と図７を使って、ＬＥＤ照明装置３０についてより具体的に説明する。図６では、まず、回路素子の結線状況を述べた後に、ＬＥＤ照明装置３０が従来から引き継いだ機能（ディマーが誤動作しない状況下での基本的な動作）を概説し、最後にディマー誤動作に対する流用及び改造した部分を説明する。図７では、ディマー誤動作を防止するための特徴的な動作について説明する。

図６は、図５に示したＬＥＤ照明装置３０の回路図を、回路素子レベルで書き改めた回路図である。図６に示すように、信号４１のリーディングエッジに基づいて第１ラッチパルス４２を出力する微分回路３２は、抵抗３２ａ、３２ｂ、３２ｄ、コンデンサ３２ｃ及びダイオード３２ｅからなり、分圧用の抵抗３２ａの上端が信号４１に接続する（上端が全波整流器２１の出力端子２１ａ又は入力端子３１ａに接続する、という意味である。以下同様）。本来の発光機能に加え信号４１の遅延を行うＬＥＤ列３３は、複数のＬＥＤ３３ａが直列接続したものであり、初段のＬＥＤ３３ａのカソードが信号４１に接続する。第１ラッチパルス４２から所定時間遅れて第２ラッチパルス４４を出力する微分回路３４は、抵抗３４ａ、３４ｂ、３４ｄ、コンデンサ３４ｃ及びダイオード３４ｅからなり、分圧用の抵抗３４ａの上端がＬＥＤ列３３の最終段のＬＥＤ３３ａのカソードに接続する。位相カット期間にブリーダ電流を流すほか、第１ラッチパルス４２に基づいて第１電流引き抜くブリーダ回路３６は、抵抗３６ｂ、３６ｄ、デプレッション型のＦＥＴ３６ａ及びエンハンスメント型のＦＥＴ３６ｃからなり、ＦＥＴ３６ａのドレインが信号４１に接続している。バイパス電流を流すほか、第２ラッチパルス４４に基づいて第２電流引き抜くバイパス回路３７は、抵抗３７ｂ、３７ｄ、デプレッション型のＦＥＴ３７ａ及びエンハンスメント型のＦＥＴ３７ｃからなり、ＦＥＴ３７ａのドレインがＬＥＤ列３３に含まれる最終段のＬＥＤ３３ａのカソードに接続している。電流が流れると発光するＬＥＤ列３５は、複数のＬＥＤ３５ａが直列接続したものであり、ＬＥＤ列３３に含まれる最終段のＬＥＤ３３ａのカソードに接続している。ＬＥＤ列３５に流れる電流の上限値を設定する電流制限回路３８は、抵抗３８ｂ及びデプレッション型のＦＥＴ３８ａからなり、ＬＥＤ列３５に含まれる最終段のＬＥＤ３５ａのカソードに接続している。

ＬＥＤ照明装置３０は、商用交流電源を整流して得た全波整流波形をＬＥＤ列に印加して当該ＬＥＤ列を発光させる、いわゆるＡＣ駆動方式に属している。このなかで、ＬＥＤ照明装置３０は、駆動電圧（全波整流波形）に応じてＬＥＤ列の直列段数を増減し、発光効率を高くするＬＥＤ駆動回路をベースにしている（特許文献１の図１参照）。そこで、誤動作対策に係る動作を説明する前に、ＬＥＤ照明装置３０の基本的な動作について説明する。

ＬＥＤ照明装置３０の最も基本的な動作状態は、ＬＥＤ照明装置３０の入力端子３１ａとグランド３１ｂとの間に全波整流波形を印加した場合である。なお、このとき、微分回路３２、３４から第１及び第２ラッチパルス４２、４４は出力されない。微分回路３２、３４は、信号４１が垂直（急激）に立ち上がるような場合にのみ第１及び第２ラッチパルス４２、４４を出力するよう調整されている。ブリーダ回路３６及びバイパス回路３７に含まれるエンハンスメント型のＦＥＴ３６ｃ、３７ｃも機能しない。

入力端子３１ａとグランド端子３１ｂとの間に全波整流波形を印加すると、全波整流波形の電圧（絶対値）が、０（Ｖ）からＬＥＤ列３３の閾値Ｖｔｈ１（図７（ａ）参照）に達するまでは、ブリーダ回路３６にブリーダ電流が流れる。全波整流波形の電圧が、ＬＥＤ列３３の閾値Ｖｔｈ１を超え、ＬＥＤ列３３とＬＥＤ列３５の直列回路からなるＬＥＤ列の閾値Ｖｔｈ２（図示せず）に達するまでは、バイパス回路３７にバイパス電流が流れ、ＬＥＤ３３ａが点灯する。このとき、ブリーダ電流はなくなる。全波整流波形の電圧が、ＬＥＤ列３３とＬＥＤ列３５からなるＬＥＤ列の閾値Ｖｔｈ２を超えると電流制限回路３８を含む経路に電流が流れ、全てのＬＥＤ３３ａ、３５ａが点灯する。このときブリーダ電流及びバイパス電流は流れない。全波整流波形の電圧が下降する位相では逆の過程を辿る。

なお、ＬＥＤ列の閾値とは、ＬＥＤ列の両端間に電圧を印加したとき電流が流れ始める電圧である。例えば、ＬＥＤ列３３の場合、ＬＥＤ列３３の閾値Ｖｔｈ１は、ＬＥＤ３３ａの順方向電圧ドロップにＬＥＤ３３ａの直列段数を掛けたものとなる。ブリーダ回路３６、バイパス回路３７及び電流制限回路３８に含まれる抵抗３６ｂ、３７ｂ、３８ｂは、それぞれ、ＦＥＴ３６ａとＬＥＤ列３３に流れる電流の和、ＦＥＴ３７ａとＬＥＤ列３５に流れる電流の和、及びＬＥＤ列３５に流れる電流について電流検出を行い、デプレッション型のＦＥＴ３６ａ、３７ａ、３８ａに流す電流を制御している。ＬＥＤ列３３に流れる電流、及びＬＥＤ列３５に流れる電流が所定値を超えると、デプレッション型のＦＥＴ３６ａ、３７ａはカットオフする。

次の基本的な動作として調光機能に係るＬＥＤ照明装置３０の動作について説明する。ＬＥＤ照明装置３０で調光する場合、入力端子３１ａとグランド端子３１ｂとの間に位相カットした信号４１（図３（ａ）の信号１３を参照）を印加する。なお、調光に係る動作の説明にあたり、第１及び第２ラッチパルス４２、４４は発生しないものと仮定する（例えば、入力信号の遮断等により微分回路３２、３４を強制的に機能させないようにしておく。このようにすると、ブリーダ回路３６及びバイパス回路３７に含まれるエンハンスメント型のＦＥＴ３６ｃ、３７ｃも機能しない。）。

調光時、ＬＥＤ照明装置３０には、位相カットされた期間にブリーダ電流が流れる。位相カットされていない残りの期間では、ＬＥＤ照明装置３０は、前述の全波整流波形を印加した場合と同様の動作をする。すなわち、位相カットされた期間が短ければＬＥＤ照明装置３０は明るく発光し、位相カットされた期間が長ければＬＥＤ照明装置３０は暗く発光する。

図６の説明の最後に、ディマー誤動作に対する流用及び改造した部分について説明する。ブリーダ回路３６は、全波整流波形の電圧が閾値Ｖｔｈ１より低い期間又は位相カットされた期間にブリーダ電流を流すため、ＦＥＴ３６ａと電流検出用の抵抗を備えている。さらに、ブリーダ回路３６は、ディマー１２（図１参照）の誤動作を防止するため、抵抗３６ｂと並列に、ＦＥＴ３６ｃと抵抗３６ｄが付加されている。同様に、バイパス回路３７は、バイパス電流を流すためＦＥＴ３７ａと電流検出用の抵抗３７ｂを備えている。さらに、バイパス回路３７は、ディマー１２の誤動作を防止するため、抵抗３７ｂと並列に、ＦＥＴ３７ｃと抵抗３７ｄが付加されている。ＦＥＴ３６ｃ、３７ｃのゲートには、それぞれ第１及び第２ラッチパルス４２、４４が入力する。遅延回路として流用しているＬＥＤ列３３については、特別な改造は施していないので、図７の説明の中で遅延に係る動作を詳細に述べる。

次に、図７を用いて、図６に示したＬＥＤ照明装置３０の誤動作対策に係る動作を説明する。図７の説明において特別な指示なしに図６を参照する。

図７は、ＬＥＤ照明装置３０の誤動作対策に係る動作を説明するために描いた波形図であり、（ａ）が、入力端子３１ａの電圧波形（信号４１）とＬＥＤ列３３のカソード（ＬＥＤ列３３の最終段のＬＥＤ３３ａのカソード端子）の電圧波形（信号４３）、（ｂ）が、第１ラッチパルス４２、（ｃ）が、第２ラッチパルス４４を示している。図７（ａ）の縦軸は、電圧Ｖであり、横軸は時間ｔである。図７（ｂ）、（ｃ）において、縦方向は電圧、横方向は時間を示し、横方向は（ａ）の横軸と一致する。

図７（ａ）において、電圧波形（信号４１）が直線的に上昇する部分は、図３（ａ）において、電圧波形（信号１３）が垂直に立ち上がるように描いた部分に相当する。すなわち、全波整流波形から位相カットされた電圧波形の垂直に立ち上がるように見える部分は、時間を拡大すると有限の傾きをもった直線で表される。

図７（ａ）に示すように、電圧波形（信号４３）は、電圧波形（信号４１）がＬＥＤ列３３の閾値Ｖｔｈ１を超えたタイミングｔｂで出現する。つまり、タイミングｔｂまでは、ＬＥＤ列３３に電流が流れないので、ＬＥＤ列３３のカソードは０（Ｖ）を維持する。この結果、電圧波形（信号４３）は、エッジの前端部に関する限り、電圧波形（信号４１）が閾値Ｖｔｈに達するまでの時間だけ遅れて出力される。このようにして、ＬＥＤ照明装置３０では、ＬＥＤ列３３を、点灯用の回路として使用するとともに、遅延回路としても使用している。

ここで、図７（ｂ）に示す第１ラッチパルス４２は、電圧波形（信号４１）の微係数として、信号４１が直線的に上昇している期間に出現するインパルスとして簡略化して描いている。同様に、図７（ｃ）に示すように、第２ラッチパルス４４は、電圧波形（信号４３）が直線的に上昇している期間に出現するインパルスとして簡略化して描いている。

ＬＥＤ照明装置３０は、第１ラッチパルス４２によりＦＥＴ３６ｃを導通させ、ディマー１２（図１参照）から電流を急激に引き抜く。つまり、第１ラッチパルス４２が出力されるタイミングでは、ＦＥＴ３６ａは導通しているので、電流検出用の抵抗３６ｂを抵抗３６ｄ及びＦＥＴ３６ｃで短絡することにより、ＦＥＴ３６ａ、抵抗３６ｄ及びＦＥＴ３６ｃを介してディマー１２から電流を引き抜くことができる。

同様に、ＬＥＤ照明装置３０は、一定時間遅れて、第２ラッチパルス４４によりＦＥＴ３７ｃを導通させ、ディマー１２（図１参照）から電流を急激に引き抜く。つまり、第２ラッチパルス４４が出力されるタイミングでは、ＦＥＴ３７ａ及びＬＥＤ列３３が導通しているので、電流検出用の抵抗３７ｂを抵抗３７ｄ及びＦＥＴ３７ｃで短絡することにより、ＦＥＴ３７ａ、抵抗３７ｄ及びＦＥＴ３７ｃを介してディマー１２から電流を引き抜くことができる。

なお、電流検出用の抵抗３６ｂ、３７ｂは、数１０〜数１００Ω程度である。抵抗３６ｄ、３７ｄは、電流制限用の抵抗であり、電流検出用の抵抗３６ｂ、３７ｂより充分に小さな値としておく。

ＬＥＤ照明装置３０では、ＬＥＤ照明装置２０の第１及び第２ラッチパルス１４、１６（図３参照）と異なり、図７（ｂ）、（ｃ）に示すように、第１ラッチパルス４２の後端部と第２ラッチパルス４４が時間的に重なっている。このため、ＬＥＤ照明装置３０では、第１ラッチパルス４２で電流を引き抜く経路（ＦＥＴ３６ａを通る経路）と第２ラッチパルス４４で電流を引き抜く経路（ＦＥＴ３７ａを通る経路）とを別々にしている。

第１ラッチパルス４２が太い場合、第ラッチパルス４２の前半部分でディマー１２（図
１参照）から起動電流が引き抜かれるが、この反動で第１ラッチパルス４２の後半部分でディマー１２の出力電流が減少することがある。ＬＥＤ照明装置３０では、第１ラッチパルス４２の後半部分の電流が減少するタイミングで、第２ラッチパルス４４に基づいて電流を引き抜く経路（ＦＥＴ３７ａ、抵抗３７ｄ、ＦＥＴ３７ｃを含む経路）を追加し、入力インピーダンスを下げ、ホールド電流を維持し誤動作を抑制している。

ＬＥＤ照明装置３０は、前述のように遅延回路にＬＥＤ列３３を流用していた。この遅延回路は、抵抗やコンデンサを含まないため、遅延した信号のエッジ部分の形状が変形しないという特徴がある。さらに、ＬＥＤ照明装置３０は、電流検出用の抵抗３６ｂ及び電流検出用の抵抗３７ｂをショートさせることにより、ブリーダ回路３６及びパイパス回路３７を第１及び第２電流引き抜き手段として機能させていた。この結果、ＬＥＤ照明装置３０は、位相カット期間にブリーダ電流を流す対策又は位相カット期間経過後に電流を引き抜く対策を実施したにも関わらず誤動作するディマーに対し、適応可能となるばかりか、回路規模の増大が抑えられている。

（第４実施形態）
前述のように、ＬＥＤ列を遅延回路として流用すると遅延した信号のエッジ部分が変形しないという特徴があった。しかしながら、発光回路２８（図１参照）が適当なＬＥＤ列又はＬＥＤ列の中間端子を備えていない場合がある。そこで、図８により、本発明の第４実施形態として、ＬＥＤ列を流用しなくても遅延した信号のエッジ部分が変形しないＬＥＤ照明装置５０について説明する。

図８は、ＬＥＤ照明装置５０の回路図である。なお、図８は、図１と同様に、説明のため、商用交流電源１１及びディマー１２を書き加えている。

図８は、図１に対し、図１に示す第１エッジ検出回路２２を分圧用の抵抗５２ａ、５２ｂと微分回路５２で構成していること、図１に示す遅延回路２３をツェナーダイオード５３ｃと抵抗５３ａ、５３ｂからなる直列回路（遅延回路５３）で構成していること、図１に示す第２エッジ検出回路２４を微分回路５４としているところが異なる。具体的には、図２に示す遅延回路２３が、ツェナーダイオード５３ｃと抵抗５３ａ、５３ｂからなる遅延回路５３に変わっただけである。遅延回路５３は、ツェナーダイオード５３ｃのカソードが信号１３（出力端子２１ａ）、アノードが抵抗５３ａの上端、抵抗５３ｂの下端がグランド（グランド端子２１ｂ）と接続しており、抵抗５３ａと抵抗５３ｂの接続部が出力端子となる。

遅延回路５３は、信号１３がツェナーダイオードの降伏電圧より小さいとき出力信号が０Ｖとなり、信号１３がツェナーダイオードの降伏電圧より大きいとき出力が現れる（電圧の絶対値を無視すると、図７（ａ）において、閾値Ｖｔｈ１を降伏電圧、信号４１を信号１３、信号４３を出力信号と読み替えられる。）。

以上のように、ＬＥＤ発光装置５０は、発光回路から適当な遅延信号が得られなくても、遅延した信号のエッジ部分が変形しない状態で第２ラッチパルス１６を得ることができる。この結果、ＬＥＤ照明装置３０は、位相カット期間にブリーダ電流を流す対策又は位相カット期間経過後に電流を引き抜く対策を実施したにも関わらず誤動作するディマーにも適応可能となる。

１１…商用交流電源、
１２…ディマー、
１３、４１…信号、
１４、４２…第１ラッチパルス、
１５、４３…信号、
１６、４４…第２ラッチパルス、
１７、１８、２２ｂ、２３ｂ、２６ｂ、２７ｂ、３２ａ、３２ｂ、３２ｄ、
３４ａ、３４ｂ、３４ｄ、３６ｂ、３６ｄ、３７ｂ、３７ｄ、３８ｂ、
５２ａ、５２ｂ、５３ａ、５３ｂ…抵抗、
１９ａ、３１ａ…入力端子、
１９ｂ、２１ｂ、３１ｂ…グランド端子、
２０、２０ａ、３０、５０…ＬＥＤ照明装置、
２１…全波整流器、
２１ａ…出力端子、
２１ｃ…ダイオード、
２２、３２…第１エッジ検出回路、
２２ｃ、２３ｃ、２４ｃ、３２ｃ、３４ｃ…コンデンサ、
２２ｄ、２４ｄ、３２ｄ、３４ｅ、５３ｄ…ツェナーダイオード、
２３、５３…遅延回路、
２４…第２エッジ検出回路、
２５…スイッチ回路（電流引き抜き手段）、
２６、２７…スイッチ（第１、第２電流引き抜き手段）、
２６ａ、２７ａ、３６ｃ、３７ｃ…ＦＥＴ（エンハンスメント型ＦＥＴ）、
２８…発光回路、
２９…ＯＲ素子、
３２、３４、５２、５４…微分回路（第１エッジ検出回路、第２エッジ検出回路）、
２２ｃ、２３ｃ、２４ｃ、３２ｃ、３４ｃ…コンデンサ、
３３…ＬＥＤ列（遅延回路）、
３３ａ、３５ａ…ＬＥＤ、
３５…ＬＥＤ列、
３６…ブリーダ回路（第１電流引き抜き手段）、
３６ａ、３７ａ、３８ａ…ＦＥＴ（デプレション型ＦＥＴ）、
３７…バイパス回路（第２電流引き抜き手段）、
３８…電流制限回路。

Claims (7)

1. 位相カットされた信号に含まれるエッジの直後に生成される第１ラッチパルスと、
   前記第１ラッチパルスから所定の時間遅れて生成される第２ラッチパルスと、
   前記第１ラッチパルスに基づいて前記ディマーから電流を引き抜く第１電流引き抜き手段と、
   前記第２ラッチパルスに基づいて前記ディマーから電流を引き抜く第２電流引き抜き手段と
   を備えている
   ことを特徴とするＬＥＤ照明装置。
2. 前記位相カットされた信号からエッジを検出し、前記第１ラッチパルスを出力する第１エッジ検出回路と、
   前記位相カットされた信号を遅延させる遅延回路と、
   前記遅延回路の出力信号のエッジを検出し、前記第２ラッチパルスを出力する第２エッジ検出回路と
   を備えていている
   ことを特徴とする請求項１に記載のＬＥＤ照明装置。
3. 前記第１電流引き抜き手段と前記第２電流引き抜き手段が一体化している
   ことを特徴とする請求項１又は２に記載のＬＥＤ照明装置。
4. 複数のＬＥＤが直列接続したＬＥＤ列を備え、
   前記遅延回路は、前記ＬＥＤ列である
   ことを特徴とする請求項１又は２に記載のＬＥＤ照明装置。
5. 前記位相カットされた信号に接続するブリーダ回路を備え、
   前記ブリーダ回路は、前記第１電流引き抜き手段として前記ブリーダ回路に含まれる電流検出用の抵抗を前記第１ラッチパルスにより低減させる
   ことを特徴とする請求項４に記載のＬＥＤ照明装置。
6. 前記ＬＥＤ列の中間点に接続するバイパス回路を備え、
   前記バイパス回路は、前記第２電流引き抜き手段として前記バイパス回路に含まれる電流検出用の抵抗を前記第２ラッチパルスにより低減させる
   ことを特徴とする請求項４又は５に記載のＬＥＤ照明装置。
7. 前記遅延回路は、カソードが前記位相カットされた信号に接続し、アノードが抵抗を介してグランドに接続するツェナーダイオードを備えている
   ことを特徴とする請求項１又は２に記載のＬＥＤ照明装置。