JP2019125350A - 指示命令処理調節システム - Google Patents
指示命令処理調節システム Download PDFInfo
- Publication number
- JP2019125350A JP2019125350A JP2018213374A JP2018213374A JP2019125350A JP 2019125350 A JP2019125350 A JP 2019125350A JP 2018213374 A JP2018213374 A JP 2018213374A JP 2018213374 A JP2018213374 A JP 2018213374A JP 2019125350 A JP2019125350 A JP 2019125350A
- Authority
- JP
- Japan
- Prior art keywords
- processor unit
- processor
- skew
- synchronizer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title description 67
- 238000000034 method Methods 0.000 claims abstract description 167
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 134
- 238000004891 communication Methods 0.000 claims description 35
- 238000010586 diagram Methods 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 10
- 230000002085 persistent effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000003339 best practice Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000009419 refurbishment Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000009418 renovation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
条項1
第1のプロセッサユニットで実行される内部同期装置であって、外部同期装置と通信して、前記外部同期装置と通信する前記第1のプロセッサユニットと第2のプロセッサユニットとの間に望ましくない量のスキューが存在するか否かを判定し、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に前記望ましくない量のスキューが存在するときに、前記第1のプロセッサに、必要とされる結果を生成することなしに選択的に動作を実行させて、前記望ましくない量のスキューが低減させるように構成されている、内部同期装置を備え、前記第1のプロセッサユニットと前記第2のプロセッサユニットによって生成された対応メッセージについて完全性チェックが実行される高完全性モードに対して、前記第1のプロセッサユニットと前記第2のプロセッサユニットが互いに関連付けられている、プロセッサ同期システム。
条項2
前記第1のプロセッサユニットと前記第2のプロセッサユニットが同じ種類である、条項1に記載のプロセッサ同期システム。
条項3
前記第1のプロセッサユニットと前記第2のプロセッサユニットが異なる種類である、条項1に記載のプロセッサ同期システム。
条項4
前記外部同期装置が、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間の前記望ましくない量のスキューについての情報を記憶する、条項1に記載のプロセッサ同期システム。
条項5
前記外部同期装置が、前記望ましくない量のスキューについての前記情報をレジスタ内に記憶し、前記プロセッサ同期システムと通信する前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に前記望ましくない量のスキューが存在するか否かを判定するために、前記プロセッサ同期システムが前記外部同期装置と通信するにあたって、前記内部同期装置が、前記外部同期装置内の前記第1のプロセッサユニットのための第1のレジスタに書き、前記外部同期装置内の前記第2のプロセッサユニットのための第2のレジスタを読むように構成され、前記第1のレジスタの値を前記第2のレジスタの値と比較して、前記第1のプロセッサユニットと前記第2のプロセッサユニットが指示命令を同期して処理するように調節される時を決定する、条項4に記載のプロセッサ同期システム。
条項6
前記外部同期装置が、前記第1のプロセッサユニットのための第1のクロックと前記第2のプロセッサユニットのための第2のクロックを含み、前記第1のクロックと前記第2のクロックが、前記第1のプロセッサユニットと前記第2のプロセッサユニットが指示命令を同期して処理するように調節するために使用される、条項1に記載のプロセッサ同期システム。
条項7
前記第1のプロセッサユニットが主要なプロセッサユニットであり、前記第2のプロセッサユニットが遅いプロセッサユニットであり、差異レジスタが前記主要なプロセッサユニットにゼロ値を返し、前記差異レジスタが前記遅いプロセッサユニットに前記望ましくない量のスキューの値を返す、条項6に記載のプロセッサ同期システム。
条項8
前記第1のプロセッサユニット内の前記内部同期装置が、前記第1のプロセッサユニットが前記第2のプロセッサユニットよりも遅いことを検出したときに、前記動作が前記第1のプロセッサユニットから予めスケジューリングされた遊休時間を除去し、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間の前記望ましくない量のスキューが低減される、条項1に記載のプロセッサ同期システム。
条項9
前記予めスケジューリングされた遊休時間を除去した後で、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に未だ前記望ましくない量のスキューが存在するならば、更なる予めスケジューリングされた遊休時間を除去するように、前記内部同期装置が構成されている、条項8に記載のプロセッサ同期システム。
条項10
前記第1のプロセッサユニットが主要なプロセッサユニットであり、前記第2のプロセッサユニットが遅いプロセッサユニットであり、前記動作が前記第1のプロセッサユニットに予めスケジューリングされた遊休時間を追加させ、前記第1のプロセッサユニットをより遅く動作させる、条項1に記載のプロセッサ同期システム。
条項11
第3のプロセッサユニットであって、前記内部同期装置が前記外部同期装置と通信して、前記外部同期装置と通信する前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットの間に望ましくない量のスキューが存在するか否かを判定し、前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットの間に前記望ましくない量のスキューが存在するときに、前記第1のプロセッサユニットに、前記必要とされる結果を生成することなしに選択的に前記動作を実行させて、前記望ましくない量のスキューを低減させるように構成されている、第3のプロセッサユニットを更に備える、条項1にプロセッサ同期システム。
条項12
前記第1のプロセッサユニットと前記第2のプロセッサユニットが、各々、マルチコアプロセッサユニット、単一コアプロセッサユニット、同種マルチコアプロセッサユニット、異種マルチコアプロセッサユニット、グラフィックスプロセッサユニット、汎用プロセッサユニット、のうちの少なくとも1つを含む群から選択される、条項1に記載のプロセッサ同期システム。
条項13
前記内部同期装置が、前記第1のプロセッサユニットで実行されるソフトウェア又はハードウェアのうちの少なくとも一方を備える、条項1に記載のプロセッサ同期システム。
条項14
プロセッサユニットを同期させるための方法であって、
外部同期装置と通信して、同期システムと通信する第1のプロセッサユニットと第2のプロセッサユニットとの間に望ましくない量のスキューが存在するか否かを判定すること、及び
前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に前記望ましくない量のスキューが存在するときに、前記第1のプロセッサユニットに、必要とされる結果を生成することなしに選択的に動作を実行させて、前記望ましくない量のスキューを低減させることを含み、
前記第1のプロセッサユニットと前記第2のプロセッサユニットによって生成された対応メッセージについて完全性チェックが実行される高完全性モードに対して、前記第1のプロセッサユニットと前記第2のプロセッサユニットが互いに関連付けられている、方法。
条項15
前記第1のプロセッサユニットと前記第2のプロセッサユニットが同じ種類である、条項14に記載の方法。
条項16
前記第1のプロセッサユニットと前記第2のプロセッサユニットが異なる種類である、条項14に記載の方法。
条項17
前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間の前記望ましくない量のスキューについての情報を前記外部同期装置内に記憶することを更に含む、条項14に記載の方法。
条項18
前記外部同期装置が前記望ましくない量のスキューについての情報をレジスタ内に記憶し、前記同期システムと通信して、前記同期システムと通信する前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に前記望ましくない量のスキューが存在するか否かを判定することが、
前記同期システム内の前記第1のプロセッサユニットのための第1のレジスタに書くこと、
前記同期システム内の前記第2のプロセッサユニットのための第2のレジスタを読むこと、及び
前記第1のレジスタの値を前記第2のレジスタの値と比較して、前記第1のプロセッサユニットと前記第2のプロセッサユニットが指示命令を同期して処理するように調節される時を決定することを含む、条項17に記載の方法。
条項19
前記外部同期装置が、前記第1のプロセッサユニットのための第1のクロックと前記第2のプロセッサユニットのための第2のクロックを含み、前記外部同期装置が、前記第2のプロセッサユニットのための前記第2のクロックのためのレジスタを読む、条項14に記載の方法。
条項20
幾つかの支持命令が、前記第1のプロセッサユニットから予めスケジューリングされた遊休時間を除去し、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間の前記望ましくない量のスキューが低減される、条項14に記載の方法。
条項21
前記予めスケジューリングされた遊休時間を除去した後で、前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に未だ前記望ましくない量のスキューが存在するならば、更なる予めスケジューリングされた遊休時間を除去することを更に含む、条項20に記載の方法。
条項22
前記第1のプロセッサユニットが主要なプロセッサユニットであり、前記第2のプロセッサユニットが遅いプロセッサユニットであり、幾つかの指示命令が、前記第1のプロセッサユニットにアイドリングさせる、条項14に記載の方法。
条項23
第3のプロセッサユニットが存在し、前記方法が、
前記外部同期装置と通信して、前記同期システムと通信する前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットの間に前記望ましくない量のスキューが存在するか否かを判定すること、及び
前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットの間に前記望ましくない量のスキューが存在するときに、前記第1のプロセッサユニットに、前記必要とされる結果を生成することなしに選択的に動作を実行させ、前記望ましくない量のスキューを低減させることを含み、
前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットによって生成された対応メッセージについて完全性チェックが実行される高完全性モードに対して、前記第1のプロセッサユニット、前記第2のプロセッサユニット、及び前記第3のプロセッサユニットが互いに関連付けられている、条項14に記載の方法。
条項24
前記第1のプロセッサユニットと前記第2のプロセッサユニットが、各々、マルチコアプロセッサユニット、単一コアプロセッサユニット、同種マルチコアプロセッサユニット、異種マルチコアプロセッサユニット、グラフィックスプロセッサユニット、汎用プロセッサユニット、のうちの少なくとも1つを含む群から選択される、条項14に記載の方法。
条項25
Claims (10)
- プロセッサ同期システム(127)であって、
第1のプロセッサユニット(132)で実行される内部同期装置(130)であって、外部同期装置(122)と通信して、前記外部同期装置(122)と通信する前記第1のプロセッサユニット(132)と第2のプロセッサユニット(134)との間に望ましくない量のスキュー(136)が存在するか否かを判定し、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間に前記望ましくない量のスキュー(136)が存在するときに、前記第1のプロセッサ(132)に、必要とされる結果を生成することなしに選択的に動作(138)を実行させて、前記望ましくない量のスキュー(136)を低減させるように構成されている、内部同期装置(130)を備え、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)によって生成された対応メッセージについて完全性チェックが実行される高完全性モード(106)に対して、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)が互いに関連付けられている、プロセッサ同期システム(127)。 - 前記外部同期装置(122)が、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間の前記望ましくない量のスキュー(136)についての情報を記憶する、請求項1に記載のプロセッサ同期システム(127)。
- 前記外部同期装置(122)が、前記望ましくない量のスキュー(136)についての情報をレジスタ(156)内に記憶し、前記プロセッサ同期システム(127)と通信する前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間に前記望ましくない量のスキュー(136)が存在するか否かを判定するために、前記プロセッサ同期システム(127)が前記外部同期装置(122)と通信するにあたって、前記内部同期装置(130)が、前記外部同期装置(122)内の前記第1のプロセッサユニット(132)のための第1のレジスタ(158)に書き、前記外部同期装置(122)内の前記第2のプロセッサユニット(134)のための第2のレジスタ(160)を読むように構成され、前記第1のレジスタ(158)の値を前記第2のレジスタ(160)の値と比較して、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)が指示命令を同期して処理するように調節される時を決定する、請求項1又は2に記載のプロセッサ同期システム(127)。
- 前記外部同期装置(122)が、前記第1のプロセッサユニット(132)のための第1のクロック(162)と前記第2のプロセッサユニット(134)のための第2のクロック(164)を含み、前記第1のクロック(162)と前記第2のクロック(164)が、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)が指示命令を同期して処理するように調節するために使用される、請求項1から3のいずれか一項に記載のプロセッサ同期システム(127)。
- 前記第1のプロセッサユニット(132)が主要なプロセッサユニットであり、前記第2のプロセッサユニット(134)が遅いプロセッサユニットであり、差異レジスタが前記主要なプロセッサユニットにゼロ値を返し、前記差異レジスタが前記遅いプロセッサユニットに前記望ましくない量のスキュー(136)の値を返す、請求項1から4のいずれか一項に記載のプロセッサ同期システム(127)。
- 前記第1のプロセッサユニット(132)内の前記内部同期装置(130)が、前記第1のプロセッサユニット(132)が前記第2のプロセッサユニット(134)よりも遅いことを検出したときに、前記動作(138)が前記第1のプロセッサユニット(132)から予めスケジューリングされた遊休時間を除去し、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間の前記望ましくない量のスキュー(136)が低減される、請求項1から5のいずれか一項に記載のプロセッサ同期システム(127)。
- 予めスケジューリングされた遊休時間を除去した後で、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間に未だ前記望ましくない量のスキュー(136)が存在するならば、更なる予めスケジューリングされた遊休時間を除去するように、前記内部同期装置(130)が構成されている、請求項1から6のいずれか一項に記載のプロセッサ同期システム(127)。
- プロセッサユニットを同期させるための方法であって、
外部同期装置(122)と通信して、同期システムと通信する第1のプロセッサユニット(132)と第2のプロセッサユニット(134)との間に望ましくない量のスキュー(136)が存在するか否かを判定すること、及び
前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)との間に前記望ましくない量のスキュー(136)が存在するときに、前記第1のプロセッサユニット(132)に、必要とされる結果を生成することなしに選択的に動作(138)を実行させて、前記望ましくない量のスキュー(136)を低減させることを含み、
前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)によって生成された対応メッセージについて完全性チェックが実行される高完全性モード(106)に対して、前記第1のプロセッサユニット(132)と前記第2のプロセッサユニット(134)が互いに関連付けられている、方法。 - 前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間の前記望ましくない量のスキューについての情報を前記外部同期装置内に記憶することを更に含む、請求項8に記載の方法。
- 前記外部同期装置が前記望ましくない量のスキューについての情報をレジスタ内に記憶し、前記同期システムと通信して、前記同期システムと通信する前記第1のプロセッサユニットと前記第2のプロセッサユニットとの間に前記望ましくない量のスキューが存在するか否かを判定することが、
前記同期システム内の前記第1のプロセッサユニットのための第1のレジスタに書くこと、
前記同期システム内の前記第2のプロセッサユニットのための第2のレジスタを読むこと、及び
前記第1のレジスタの値を前記第2のレジスタの値と比較して、前記第1のプロセッサユニットと前記第2のプロセッサユニットが指示命令を同期して処理するように調節される時を決定することを含む、請求項8又は9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/819,402 | 2017-11-21 | ||
US15/819,402 US10528077B2 (en) | 2017-11-21 | 2017-11-21 | Instruction processing alignment system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019125350A true JP2019125350A (ja) | 2019-07-25 |
JP2019125350A5 JP2019125350A5 (ja) | 2021-12-23 |
JP7290410B2 JP7290410B2 (ja) | 2023-06-13 |
Family
ID=63798768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018213374A Active JP7290410B2 (ja) | 2017-11-21 | 2018-11-14 | 指示命令処理調節システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10528077B2 (ja) |
EP (1) | EP3486780B1 (ja) |
JP (1) | JP7290410B2 (ja) |
KR (1) | KR20190058288A (ja) |
CN (1) | CN109815020B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11132268B2 (en) | 2019-10-21 | 2021-09-28 | The Boeing Company | System and method for synchronizing communications between a plurality of processors |
US12056084B2 (en) * | 2020-12-09 | 2024-08-06 | The Boeing Company | Message synchronization system |
FR3118843A1 (fr) * | 2021-01-13 | 2022-07-15 | Dassault Aviation | Systeme de transfert securise de donnees numeriques d'aeronef comprenant des systemes producteurs de donnees redondants, ensemble et procede associes |
US11838397B2 (en) | 2021-06-17 | 2023-12-05 | Northrop Grumman Systems Corporation | Systems and methods for synchronization of processing elements |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736720A (ja) * | 1993-07-20 | 1995-02-07 | Yokogawa Electric Corp | 二重化コンピュータ装置 |
WO2007006013A2 (en) * | 2005-07-05 | 2007-01-11 | Viasat, Inc. | Synchronized high-assurance circuits |
US20090044044A1 (en) * | 2005-11-18 | 2009-02-12 | Werner Harter | Device and method for correcting errors in a system having at least two execution units having registers |
US20090193229A1 (en) * | 2007-12-14 | 2009-07-30 | Thales | High-integrity computation architecture with multiple supervised resources |
EP2175371A1 (en) * | 2008-10-03 | 2010-04-14 | Fujitsu Limited | Synchronization control apparatuses, information processing apparatuses, and synchronization management methods |
US20130125137A1 (en) * | 2011-11-15 | 2013-05-16 | Ge Aviation Systems Llc | Method of providing high integrity processing |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5925099A (en) * | 1995-06-15 | 1999-07-20 | Intel Corporation | Method and apparatus for transporting messages between processors in a multiple processor system |
US8560737B2 (en) * | 2011-06-10 | 2013-10-15 | International Business Machines Corporation | Managing operator message buffers in a coupling facility |
US9176912B2 (en) * | 2011-09-07 | 2015-11-03 | Altera Corporation | Processor to message-based network interface using speculative techniques |
US8924780B2 (en) | 2011-11-10 | 2014-12-30 | Ge Aviation Systems Llc | Method of providing high integrity processing |
-
2017
- 2017-11-21 US US15/819,402 patent/US10528077B2/en active Active
-
2018
- 2018-09-19 EP EP18195505.5A patent/EP3486780B1/en active Active
- 2018-10-17 KR KR1020180123896A patent/KR20190058288A/ko not_active Application Discontinuation
- 2018-11-07 CN CN201811317171.1A patent/CN109815020B/zh active Active
- 2018-11-14 JP JP2018213374A patent/JP7290410B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736720A (ja) * | 1993-07-20 | 1995-02-07 | Yokogawa Electric Corp | 二重化コンピュータ装置 |
WO2007006013A2 (en) * | 2005-07-05 | 2007-01-11 | Viasat, Inc. | Synchronized high-assurance circuits |
US20090044044A1 (en) * | 2005-11-18 | 2009-02-12 | Werner Harter | Device and method for correcting errors in a system having at least two execution units having registers |
JP2009516277A (ja) * | 2005-11-18 | 2009-04-16 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つのレジスタ付き処理ユニットを有するシステムにおいてエラーを除去する装置および方法 |
US20090193229A1 (en) * | 2007-12-14 | 2009-07-30 | Thales | High-integrity computation architecture with multiple supervised resources |
EP2175371A1 (en) * | 2008-10-03 | 2010-04-14 | Fujitsu Limited | Synchronization control apparatuses, information processing apparatuses, and synchronization management methods |
JP2010092105A (ja) * | 2008-10-03 | 2010-04-22 | Fujitsu Ltd | 同期制御装置,情報処理装置及び同期管理方法 |
US20130125137A1 (en) * | 2011-11-15 | 2013-05-16 | Ge Aviation Systems Llc | Method of providing high integrity processing |
JP2013105494A (ja) * | 2011-11-15 | 2013-05-30 | Ge Aviation Systems Llc | 高整合性処理を提供する方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20190058288A (ko) | 2019-05-29 |
EP3486780B1 (en) | 2020-11-18 |
CN109815020A (zh) | 2019-05-28 |
CN109815020B (zh) | 2024-05-14 |
US20190155325A1 (en) | 2019-05-23 |
EP3486780A1 (en) | 2019-05-22 |
US10528077B2 (en) | 2020-01-07 |
JP7290410B2 (ja) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7290410B2 (ja) | 指示命令処理調節システム | |
US7971029B2 (en) | Barrier synchronization method, device, and multi-core processor | |
CN110334075B (zh) | 基于消息中间件的数据迁移方法及相关设备 | |
US10474377B2 (en) | Optimizing data writes in a distributed computing system | |
CN106855834B (zh) | 一种数据备份方法、装置和系统 | |
CN113826084A (zh) | 流媒体数据的高效进程外重组 | |
CN110209526B (zh) | 一种存储层同步系统、及存储介质 | |
CN110121694B (zh) | 一种日志管理方法、服务器和数据库系统 | |
US12056084B2 (en) | Message synchronization system | |
CN107436904B (zh) | 数据获取方法、数据获取设备和计算机可读存储介质 | |
JP7421858B2 (ja) | メッセージ同期システム | |
CN110121712B (zh) | 一种日志管理方法、服务器和数据库系统 | |
KR101499890B1 (ko) | Low Latency 프레임워크 시스템 | |
CN116226139B (zh) | 一种适用大规模海洋数据的分布式存储和处理方法及系统 | |
CN104426624A (zh) | 一种图像同步显示方法及装置 | |
US9436653B2 (en) | Shared-bandwidth multiple target remote copy | |
US20190303193A1 (en) | Computing system including enhanced application performance based on last completed operation sequence value | |
CN102368268B (zh) | 一种实现多元数据一致性的方法 | |
CN114745438B (zh) | 多数据中心的缓存数据处理方法、装置、系统和电子设备 | |
CN111198746B (zh) | 在虚拟化集群中基于共享存储的主机间的通信方法及系统 | |
EP4296857A1 (en) | Batch processing tracking | |
US11269922B2 (en) | Database server, database management method, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7290410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |