JP2019124583A - 検出装置及び表示装置 - Google Patents

Abstract

【課題】回路規模を抑制しつつ良好に指紋検出を実現できる検出装置及び表示装置を提供する。【解決手段】第１基板と、第１基板に設けられた複数の第１電極と、第１基板に設けられ、第１符号生成回路と、第２符号生成回路と、第３符号生成回路とを含む第１選択回路と、第１基板に設けられ、第１選択回路からの選択信号に基づいて、複数の第１電極に駆動信号を出力する駆動回路と、を有し、第１符号生成回路は、複数の第１電極ごとに位相が定められた第１部分選択信号を生成し、第２符号生成回路は、複数の第１電極を含む部分第１電極ブロックごとに位相が定められた第２部分選択信号を生成し、第３符号生成回路は、部分第１電極ブロックごとに設けられ、第１部分選択信号及び第２部分選択信号に基づいて、第１電極を選択する選択信号を生成する。【選択図】図１２

Description

本発明は、検出装置及び表示装置に関する。

近年、例えば、個人認証等に用いられる指紋検出を静電容量方式で実現することが要求されている。指紋検出では、手や指の接触を検出する場合に比べ、面積の小さい電極が用いられる。小さい電極から信号を得る場合でも、符号分割選択駆動により、良好な検出感度が得られる。符号分割選択駆動は、複数の駆動電極を同時に選択して、選択された複数の駆動電極のそれぞれに対して、所定の符号に基づいて位相が決められた駆動信号を供給する駆動方式である（特許文献１参照）。特許文献１に記載の指紋センサでは、符号発生部が複数の列配線のそれぞれに対応した符号を発生し、列配線駆動部は符号に基づいて複数の列配線を第１の配線群と第２の配線群とに分けて、それぞれを駆動する。

特開２００５−１５２２２３号公報

特許文献１に記載の容量検出回路及び指紋センサでは、電極（列配線）の数が多くなると、符号発生部や列配線駆動部などの回路規模が増大する可能性がある。

本発明は、回路規模を抑制しつつ良好に指紋検出を実現できる検出装置及び表示装置を提供することを目的とする。

本発明の一態様の検出装置は、第１基板と、前記第１基板に設けられた複数の第１電極と、前記第１基板に設けられ、第１符号生成回路と、第２符号生成回路と、第３符号生成回路とを含む第１選択回路と、前記第１基板に設けられ、前記第１選択回路からの選択信号に基づいて、複数の前記第１電極に駆動信号を出力する駆動回路と、を有し、前記第１符号生成回路は、複数の前記第１電極ごとに位相が定められた第１部分選択信号を生成し、前記第２符号生成回路は、複数の前記第１電極を含む部分第１電極ブロックごとに位相が定められた第２部分選択信号を生成し、前記第３符号生成回路は、前記部分第１電極ブロックごとに設けられ、前記第１部分選択信号及び前記第２部分選択信号に基づいて、前記第１電極を選択する前記選択信号を生成する。

本発明の一態様の表示装置は、上記の検出装置と、画像を表示させる表示機能層を有する表示パネルとを、含み、前記検出装置は、前記表示パネルの上に設けられる。

図１は、第１実施形態に係る検出装置を有する表示装置の平面図である。 図２は、図１のＩＩ−ＩＩ’線に沿う断面図である。 図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図４は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。 図５は、第１実施形態に係る検出装置の平面図である。 図６は、図５のＶＩ−ＶＩ’線に沿う断面図である。 図７は、第１実施形態に係る検出装置の第１検出モードを説明するための説明図である。 図８は、第１実施形態に係る検出装置の第２検出モードを説明するための説明図である。 図９は、符号分割選択駆動の動作例を説明するための説明図である。 図１０は、符号分割選択駆動の他の動作例を説明するための説明図である。 図１１は、第１実施形態に係る第１電極選択回路のブロック図である。 図１２は、第１電極選択回路の第１選択回路のブロック図である。 図１３は、カウンタ回路の動作の一例を示すタイミング波形図である。 図１４は、第１符号生成回路の一例を示す回路図である。 図１５は、第１制御信号と第１部分選択信号との関係を示す表である。 図１６は、第２符号生成回路の一例を示す回路図である。 図１７は、第２制御信号及び反転制御信号と、第２部分選択信号との関係を示す表である。 図１８は、第３符号生成回路の一例を示す回路図である。 図１９は、反転制御信号が高レベル電圧の場合に、第３符号生成回路で生成されるパターンコードの一例を示す図である。 図２０は、反転制御信号が低レベル電圧の場合に、第３符号生成回路で生成されるパターンコードの一例を示す図である。 図２１は、第１制御信号、第２制御信号及び反転制御信号と、検出信号との関係を示す表である。 図２２は、否定論理積回路ブロックの一例を示す回路図である。 図２３は、第１選択信号、第２選択信号、第１電極ブロック選択信号及び駆動信号の関係を示す表である。 図２４は、第２検出モードにおける、各第１電極ブロックと、各選択信号の関係を示す表である。 図２５は、第２検出モードにおける、第１電極選択回路のタイミング波形図である。 図２６は、各第１電極ブロックに対する第２選択信号を、保持期間ごとに示す表である。 図２７は、各第１電極ブロックに対する第２選択信号の他の例を、保持期間ごとに示す表である。 図２８は、第１検出モードのＴＤＭ駆動における、各第１電極ブロックと、各選択信号の関係を示す表である。 図２９は、第１検出モードのＴＤＭ駆動における、第１電極選択回路のタイミング波形図である。 図３０は、第１実施形態に係る第２電極選択回路を示す回路図である。 図３１は、第２実施形態に係る第１電極選択回路の第１選択回路のブロック図である。 図３２は、第３実施形態に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。 図３３は、レベルシフタに入力される信号と、レベルシフタから出力される信号との関係を模式的に示す波形図である。 図３４は、第３実施形態の第１変形例に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。 図３５は、第３実施形態の第２変形例に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。 図３６は、第４実施形態に係る第１電極選択回路のブロック図である。 図３７は、第２検出モードの、反転制御信号がオフの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。 図３８は、第２検出モードの、反転制御信号がオンの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。 図３９は、第１検出モードのＴＤＭ駆動における、反転制御信号がオフの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。 図４０は、第１検出モードのＴＤＭ駆動における、反転制御信号がオンの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。

発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る検出装置を有する表示装置の平面図である。図２は、図１のＩＩ−ＩＩ’線に沿う断面図である。図１及び図２に示すように、本実施形態の表示装置１００は、表示領域ＡＡと、額縁領域ＧＡと、検出領域ＦＡとを有する。表示領域ＡＡは表示パネル３０の画像を表示する領域である。額縁領域ＧＡは、表示領域ＡＡの外側の領域である。検出領域ＦＡは、接触又は近接する指Ｆｉｎ等の表面の凹凸を検出する領域である。検出領域ＦＡは、表示領域ＡＡの全面に重なって設けられる。

図２に示すように、本実施形態の表示装置１００は、カバー部材１０１と、検出装置１と、表示パネル３０とを含む。カバー部材１０１は、第１面１０１ａと、第１面１０１ａと反対側の第２面１０１ｂとを有する板状の部材である。カバー部材１０１の第１面１０１ａは、指Ｆｉｎ等の表面の凹凸を検出する検出面であり、かつ、表示パネル３０の画像を表示する表示面である。カバー部材１０１の第２面１０１ｂ側に、表示パネル３０及び検出装置１のセンサ部１０が設けられる。カバー部材１０１はセンサ部１０及び表示パネル３０を保護するための部材であり、センサ部１０及び表示パネル３０を覆って設けられる。カバー部材１０１は、例えばガラス基板、又は樹脂基板である。

なお、カバー部材１０１、センサ部１０及び表示パネル３０は、平面視で長方形状である場合に限られず、円形状、長円形状、或いは、これらの外形形状の一部を欠落させた異形状の構成であってもよい。また、例えば、カバー部材１０１が円形状であり、センサ部１０及び表示パネル３０が正多角形状等である場合のように、カバー部材１０１と、センサ部１０及び表示パネル３０との外形形状が異なっていてもよい。カバー部材１０１は、平板状のみならず、例えば表示領域ＡＡが曲面で構成され、或いは額縁領域ＧＡが表示パネル３０側に湾曲する等、曲面を有する曲面ディスプレイも採用可能である。

図１及び図２に示すように、額縁領域ＧＡにおいて、カバー部材１０１の第２面１０１ｂに加飾層１１０が設けられている。加飾層１１０は、カバー部材１０１よりも光の透過率が小さい着色層である。加飾層１１０は、額縁領域ＧＡに重畳して設けられる配線や回路等が観察者に視認されることを抑制することができる。図２に示す例では、加飾層１１０は第２面１０１ｂに設けられているが、第１面１０１ａに設けられていてもよい。また、加飾層１１０は、単層に限定されず、複数の層を重ねた構成であってもよい。

検出装置１は、カバー部材１０１の第１面１０１ａに接触又は近接する指Ｆｉｎ等の表面の凹凸を検出するセンサ部１０を含む。図２に示すように、検出装置１のセンサ部１０は、表示パネル３０の上に設けられる。すなわち、センサ部１０は、カバー部材１０１と表示パネル３０との間に設けられ、第１面１０１ａに対して垂直な方向から見たときに、表示パネル３０と重なっている。センサ部１０には、フレキシブルプリント基板７６が接続されており、センサ部１０からの検出信号を外部に出力することができる。

センサ部１０の一方の面は、接着層７１を介してカバー部材１０１と貼り合わされる。また、センサ部１０の他方の面は、接着層７２を介して、表示パネル３０の偏光板３５と貼り合わされる。接着層７１は、例えば、液状のＵＶ硬化型樹脂である光学透明樹脂（ＯＣＲ：Optical Clear Resin又は、ＬＯＣＡ：Liquid Optically Clear Adhesive）である。接着層７２は、例えば、光学粘着フィルム（ＯＣＡ：Optical Clear Adhesive）である。

表示パネル３０は、アレイ基板３１と、対向基板３２と、アレイ基板３１の下側に設けられた偏光板３４と、対向基板３２の上側に設けられた偏光板３５とを有する。アレイ基板３１にフレキシブルプリント基板７５が接続されている。アレイ基板３１と、対向基板３２との間には、表示機能層として液晶表示素子が設けられる。すなわち、表示パネル３０は、液晶パネルである。これに限定されず、表示パネル３０は、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ： Organic Light Emitting Diode）であってもよい。

図２に示すように、センサ部１０は、カバー部材１０１の第２面１０１ｂと垂直な方向において、表示パネル３０よりもカバー部材１０１に近い位置に配置される。このため、例えば、表示パネル３０と一体に指紋検出用の検出電極を設けた場合に比べ、検出電極と、検出面である第１面１０１ａとの距離を小さくすることができる。したがって、本実施形態の検出装置１を備える表示装置１００によれば、検出性能を向上させることができる。

次に検出装置１の詳細な構成について説明する。図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。図３に示すように、検出装置１は、センサ部１０と、検出制御部１１と、第１電極選択回路１５と、第２電極選択回路１６と、検出部４０とを備える。

センサ部１０は、符号分割選択駆動（以下、ＣＤＭ（Code Division Multiplexing）駆動と表す）により、第１電極選択回路１５から供給される第２駆動信号Ｖｔｘ２に従って検出を行う。すなわち、第１電極選択回路１５の動作により複数の第１電極Ｔｘ（図５参照）を同時に選択する。そして、第１電極選択回路１５は、選択された複数の第１電極Ｔｘのそれぞれに対して、所定の符号に基づいて位相が決められた第２駆動信号Ｖｔｘ２を供給する。センサ部１０は、相互静電容量方式の検出原理に基づいて、接触又は近接する指Ｆｉｎ又は手の表面の凹凸を検出することで、指紋や掌紋の形状を検出する。

また、センサ部１０は、時分割選択駆動（以下、ＴＤＭ（Time Division Multiplexing）駆動と表す）により、第１電極選択回路１５から供給される第１駆動信号Ｖｔｘ１に従って、接触又は近接する指Ｆｉｎ等の位置の検出も可能となっている。ＴＤＭ駆動では、センサ部１０は、複数の第１電極Ｔｘを含む第１電極ブロックＢＫごとに走査することで、検出領域ＦＡ全体にわたって検出することができる。

検出制御部１１は、第１電極選択回路１５、第２電極選択回路１６及び検出部４０に対してそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、駆動部１１ａと、クロック信号出力部１１ｂとを含む。駆動部１１ａは、電源電圧Ｖｄｄを第１電極選択回路１５に供給する。検出制御部１１は、クロック信号出力部１１ｂのクロック信号に基づいて、各種制御信号Ｖｃｔｒｌを第１電極選択回路１５に供給する。

第１電極選択回路１５は、各種制御信号Ｖｃｔｒｌに基づいて複数の第１電極Ｔｘを同時に選択する回路である。第１電極選択回路１５は、選択された複数の第１電極Ｔｘに第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２を供給する。センサ部１０は、第１電極選択回路１５により第１電極Ｔｘの選択の状態を異ならせることで、複数の第１検出モードＭ１、第２検出モードＭ２等（図７、８参照）を実現できる。

第２電極選択回路１６は、複数の第２電極Ｒｘ（図５参照）を同時に選択するスイッチ回路である。第２電極選択回路１６は、検出制御部１１から供給される第２電極選択信号Ｖｈｓｅｌに基づいて、ＣＤＭ駆動を行う。これにより、第２電極選択回路１６は、複数の第２電極Ｒｘを選択する。

検出部４０は、ＣＤＭ駆動において、検出制御部１１から供給される制御信号と、センサ部１０から供給される第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２に基づいて、細かいピッチでタッチの有無を検出する回路である。検出部４０は、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、が同期して動作するように制御する。なお、以下の説明において第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を区別して説明する必要がない場合には、単に検出信号Ｖｄｅｔと表す。

センサ部１０は、第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を検出信号増幅部４２に供給する。検出信号増幅部４２は、第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。

信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、センサ部１０に対するタッチの有無を検出する論理回路である。信号処理部４４は、第２電極選択回路１６を介して、第１電極Ｔｘからの第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を受け取って、第３検出信号Ｖｄｅｔ３を演算する。信号処理部４４は、演算された第３検出信号Ｖｄｅｔ３を受け取って、所定の符号に基づいて復号処理を行う。

また、検出部４０は、ＴＤＭ駆動において、検出制御部１１から供給される制御信号と、センサ部１０から供給される検出信号Ｖｄｅｔに基づいて、タッチの有無を検出する。ＴＤＭ駆動では、信号処理部４４は、第２電極選択回路１６を介して、第１電極Ｔｘからの検出信号Ｖｄｅｔを受け取る。信号処理部４４は、指による検出信号Ｖｄｅｔの差分の信号（絶対値｜ΔＶ｜）を取り出す処理を行う。信号処理部４４は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較し、絶対値｜ΔＶ｜がしきい値電圧未満であれば、外部近接物体が非接触状態であると判断する。一方、信号処理部４４は、絶対値｜ΔＶ｜がしきい値電圧以上であれば、外部近接物体の接触状態と判断する。

記憶部４６は、演算された第３検出信号Ｖｄｅｔ３を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、レジスタ回路等であってもよい。

座標抽出部４５は、検出信号の差分の信号に基づいてタッチパネル座標を算出し、得られたタッチパネル座標をセンサ出力Ｖｏとして出力する。なお、座標抽出部４５は、タッチパネル座標を算出せずにセンサ出力Ｖｏとして復号信号を出力してもよい。

検出装置１は、静電容量型のタッチ検出の基本原理に基づいたタッチ制御がなされる。ここで、図４を参照して、本実施形態の検出装置１の相互静電容量方式によるタッチ検出の基本原理について説明する。図４は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。なお、図４は、検出回路を併せて示している。

図４に示すように、容量素子Ｃ１は、誘電体Ｄを挟んで互いに対向配置された一対の電極、駆動電極Ｅ１及び検出電極Ｅ２を備えている。容量素子Ｃ１は、駆動電極Ｅ１と検出電極Ｅ２との対向面同士の間に形成される電気力線（図示しない）に加え、駆動電極Ｅ１の端部から検出電極Ｅ２の上面に向かって延びるフリンジ分の電気力線が生じる。容量素子Ｃ１は、その一端が交流信号源（駆動信号源）に接続され、他端は電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば、図３に示す検出部４０に含まれる積分回路である。

交流信号源から駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加される。電圧検出器ＤＥＴには、容量素子Ｃ１の容量値に応じた電流が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動に変換する。

指によって形成される静電容量Ｃ２が、検出電極Ｅ２と接触し、又は接触と同視し得るほど近傍に近づくにつれて、駆動電極Ｅ１と検出電極Ｅ２との間にあるフリンジ分の電気力線が導体（指）により遮られる。このため、容量素子Ｃ１は、非接触状態での容量値よりも接近に応じて徐々に容量値の小さい容量素子として作用する。

電圧検出器ＤＥＴから出力される電圧信号の振幅は、非接触状態に比べて指Ｆｉｎの凹凸等が接触状態に近づくにつれて小さくなる。この電圧差分の絶対値｜ΔＶ｜は、接触又は近接する被検出体の影響に応じて変化することになる。検出部４０は、絶対値｜ΔＶ｜に基づいて指Ｆｉｎの凹凸等を判断する。また、検出部４０は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較することで、被検出体が非接触状態であるか、接触状態又は近接状態であるかを判断する。このようにして、検出部４０は相互静電容量方式のタッチ検出の基本原理に基づいてタッチ検出が可能となる。なお、「接触状態」とは、指が検出面に接触した状態又は接触と同視し得るほど近接した状態を含む。また、「非接触状態」とは、指が検出面に接触していない状態又は接触と同視できるほどには近接していない状態を含む。

次に、検出装置１の第１電極Ｔｘ及び第２電極Ｒｘの構成について説明する。図５は、第１実施形態に係る検出装置の平面図である。図６は、図５のＶＩ−ＶＩ’線に沿う断面図である。

図５に示すように、検出装置１は、センサ基板２１と、センサ基板２１に設けられた複数の第１電極Ｔｘ及び複数の第２電極Ｒｘと、を含む。センサ基板２１は、可視光を透過可能な透光性を有するガラス基板である。又は、センサ基板２１は、ポリイミド等の樹脂で構成された透光性の樹脂基板又は樹脂フィルムであってもよい。センサ部１０は、透光性を有するセンサである。

第１電極Ｔｘは、第１方向Ｄｘに延びており、第２方向Ｄｙに複数配列される。第１電極Ｔｘの、第２方向Ｄｙの配置間隔Ｐｔは、例えば２０μｍ以上、１００μｍ以下である。第２電極Ｒｘは、第２方向Ｄｙに延びており、第１方向Ｄｘに複数配列される。第２電極Ｒｘは、平面視で、第１電極Ｔｘと交差する方向に延びている。第２電極Ｒｘは、ジグザグ状の線であり、全体として第２方向Ｄｙに長手を有する。例えば、第２電極Ｒｘは、複数の第１直線部２６ａと、複数の第２直線部２６ｂと、複数の屈曲部２６ｘと、を有する。第２直線部２６ｂは、第１直線部２６ａと交差する方向に延びている。また、屈曲部２６ｘは、第１直線部２６ａと第２直線部２６ｂとを接続している。

第１直線部２６ａは、第１方向Ｄｘ及び第２方向Ｄｙと交差する方向に延びている。第２直線部２６ｂも、第１方向Ｄｘ及び第２方向Ｄｙと交差する方向に延びている。第１直線部２６ａと第２直線部２６ｂは、第１方向Ｄｘに平行な仮想線（図示せず）を軸に、対称となるように配置されている。第２電極Ｒｘは、第１直線部２６ａと第２直線部２６ｂとが第２方向Ｄｙに交互に接続される。

各第２電極Ｒｘは、第２電極選択回路１６及び出力信号線Ｌｓｉｇを介して、フレキシブルプリント基板７６に接続される。フレキシブルプリント基板７６は、センサ基板２１の額縁領域ＧＡの短辺側に設けられ、センサ基板２１と制御基板１３０とを電気的に接続する。駆動ＩＣ（Integrated Circuit）１３１は制御基板１３０に実装されている。これにより、出力信号線Ｌｓｉｇは、フレキシブルプリント基板７６を介して駆動ＩＣ１３１と電気的に接続される。駆動ＩＣ１３１は、検出部４０（図３参照）の機能の一部又は全部を含む。また、駆動ＩＣ１３１は、検出制御部１１（図３参照）の機能の一部又は全部を含む。

第１電極Ｔｘ及び第２電極Ｒｘは、検出領域ＦＡに設けられている。第１電極Ｔｘは、ＩＴＯ（Indium Tin Oxide）等の透光性の導電材料で構成されている。第２電極Ｒｘは、アルミニウム又はアルミニウム合金などの金属材料で構成されている。なお、第１電極Ｔｘを金属材料で構成し、第２電極ＲｘをＩＴＯで形成してもよい。ただし、第２電極Ｒｘを金属材料とすることで、検出信号Ｖｄｅｔに係る抵抗を低減することができる。

なお、第１方向Ｄｘは、センサ基板２１の表面と平行な面内の一方向であり、例えば、検出領域ＦＡの一辺と平行な方向である。また、第２方向Ｄｙは、センサ基板２１の表面と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、本明細書において、「平面視」とは、センサ基板２１に垂直な方向から見た場合を示す。

第２電極Ｒｘと第１電極Ｔｘとの交差部分に、それぞれ静電容量が形成される。センサ部１０において、相互静電容量方式のタッチ検出動作を行う際、第１電極選択回路１５は、第１電極Ｔｘを選択し、選択された第１電極Ｔｘに同時に第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２を供給する。そして、接触又は近接する指等の表面の凹凸による容量変化に応じた検出信号Ｖｄｅｔが第２電極Ｒｘから出力されることにより、指紋検出が行われる。又は、接触又は近接する指等による容量変化に応じた検出信号Ｖｄｅｔが第２電極Ｒｘから出力されることにより、タッチ検出が行われる。

図５に示すように、第１電極選択回路１５及び接続回路１７０等の各種回路は、センサ基板２１の額縁領域ＧＡに設けられている。第１電極選択回路１５は、符号生成回路１５０及び駆動回路１５７を含む。接続回路１７０は、第２電極選択回路１６及びレベルシフタ１７１を含む。接続回路１７０は、駆動ＩＣ１３１と、センサ部１０及び第１電極選択回路１５とを接続するインターフェース回路である。ただし、これはあくまで一例である。各種回路の少なくとも一部は、駆動ＩＣ１３１に含まれていてもよい。

第１電極選択回路１５の符号生成回路１５０及び駆動回路１５７はセンサ基板２１の上に設けられており、駆動ＩＣ１３１は制御基板１３０に設けられる。つまり、第１電極選択回路１５は、駆動ＩＣ１３１と異なる基板上に設けられている。このため、検出装置１は、駆動ＩＣ１３１の出力振動とは異なる電位を有する電圧信号で、第１電極選択回路１５を駆動することが容易である。これにより、第１電極選択回路１５を駆動ＩＣ１３１と同一素子で形成する場合に比べて、第１電極選択回路１５を低コストで形成することができる。また、検出部４０の機能を含む駆動ＩＣ１３１を小型で精度よく形成することができる。第１電極選択回路１５は、後述する各検出モードに適した駆動信号を第１電極Ｔｘに供給することができる。

次に、図６を参照しつつ、検出装置１の層構造について説明する。なお、図６において、額縁領域ＧＡの断面は、第１電極選択回路１５に含まれる薄膜トランジスタＴｒを含む部分を切断した断面である。図６では、検出領域ＦＡの層構造と額縁領域ＧＡの層構造との関係を示すために、検出領域ＦＡの断面と、額縁領域ＧＡの薄膜トランジスタＴｒを含む部分の断面とを、模式的に繋げて示している。

図６に示すように、薄膜トランジスタＴｒは、センサ基板２１の額縁領域ＧＡに設けられている。薄膜トランジスタＴｒは、半導体層６１と、ソース電極６２と、ドレイン電極６３と、ゲート電極６４と、を含む。センサ基板２１の上に第１絶縁膜８１が設けられる。半導体層６１は、第１絶縁膜８１の上に設けられる。第２絶縁膜８２は、第１絶縁膜８１の上に設けられて半導体層６１を覆う。半導体層６１の材料としては、ポリシリコン又は酸化物半導体が用いられる。

第２絶縁膜８２の上にゲート電極６４が設けられる。第３絶縁膜８３は、第２絶縁膜８２の上に設けられてゲート電極６４を覆う。ゲート電極６４の材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金が用いられる。第１絶縁膜８１、第２絶縁膜８２及び第３絶縁膜８３の材料としては、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）が用いられる。また、第１絶縁膜８１、第２絶縁膜８２及び第３絶縁膜８３は単層に限定されず、積層構造の膜でもよい。例えば、第１絶縁膜８１、第２絶縁膜８２及び第３絶縁膜８３は、シリコン酸化膜上にシリコン窒化膜が形成された、積層構造の膜であってもよい。

ソース電極６２と、ドレイン電極６３とは、第３絶縁膜８３上に設けられる。ソース電極６２と、ドレイン電極６３とは、それぞれ第２絶縁膜８２及び第３絶縁膜８３に設けられたコンタクトホールを介して半導体層６１に接続される。ソース電極６２及びドレイン電極６３の材料としては、チタンとアルミニウムとの合金である、チタンアルミニウム（ＴｉＡｌ）が用いられる。

さらに、第３絶縁膜８３の上には、第１電極Ｔｘが設けられている。ドレイン電極６３は、第１電極Ｔｘと電気的に接続される。第１電極Ｔｘは、ドレイン電極６３と同層に設けられる。例えば、第１電極Ｔｘの端部がドレイン電極６３と重なって配置されて、これにより第１電極Ｔｘとドレイン電極６３とが電気的に接続されてもよい。

ソース電極６２、ドレイン電極６３及び第１電極Ｔｘを覆って第４絶縁膜８４が設けられている。第４絶縁膜８４の上に第２電極Ｒｘが設けられる。第４絶縁膜８４の上には、第２電極Ｒｘを覆って第５絶縁膜８５が設けられる。このような構成により、第１電極Ｔｘと第２電極Ｒｘとの間に第４絶縁膜８４が設けられて、第１電極Ｔｘと第２電極Ｒｘとが電気的に離隔される。また、第５絶縁膜８５には、シリコン窒化膜など、高屈折率で低反射率の膜が用いられる。

なお、第２電極Ｒｘは、複数の金属層が積層された構成であってもよい。例えば、アルミニウム又はアルミニウム合金を含む金属層の上に、モリブデン又はモリブデン合金を含む金属層が積層されていてもよい。モリブデン又はモリブデン合金は、アルミニウム又はアルミニウム合金よりも可視光の反射率が低い。これにより、第２電極Ｒｘの不可視化を図ることができる。

以上のような構成により、第１電極Ｔｘと第２電極Ｒｘとは、同一のセンサ基板２１の上に形成される。そして、第１電極Ｔｘと第２電極Ｒｘとは、第４絶縁膜８４を介して異なる層に設けられる。なお、図５及び図６に示す第１電極Ｔｘ及び第２電極Ｒｘの構成は、あくまで一例であり、適宜変更できる。

次に、検出装置１における各種検出モードについて説明する。図７は、第１実施形態に係る検出装置の第１検出モードを説明するための説明図である。図８は、第１実施形態に係る検出装置の第２検出モードを説明するための説明図である。図７に示すように、第１検出モードＭ１では、検出装置１は、第２検出モードＭ２（図８参照）に比べて大きい第１検出ピッチＰｔｓで、検出領域ＦＡの全面を走査することで、指Ｆｉｎ等の検出を行う。第１検出モードＭ１では、第１電極選択回路１５は、複数の第１電極Ｔｘを束ねて、第１電極ブロックＢＫ（図１１参照）ごとに第１駆動信号Ｖｔｘ１を供給する。少なくとも１つの第１電極ブロックＢＫに含まれる複数の第１電極Ｔｘには、同じ第１駆動信号Ｖｔｘ１が供給される。これにより、第１検出モードＭ１では、後述する第２検出モードＭ２と比較して大きい第１検出ピッチＰｔｓで検出ができる。例えば、第１検出モードＭ１では、指Ｆｉｎ等のタッチ検出を行うことができる。なお、第１検出モードＭ１では、検出装置１は、第１電極ブロックＢＫ単位でＣＤＭ駆動によりタッチ検出を行ってもよく、ＴＤＭ駆動によりタッチ検出を行ってもよい。

図８に示すように、第２検出モードＭ２では、検出装置１は、第１検出モードＭ１に比べて小さい第２検出ピッチＰｆで、検出領域ＦＡの全面を走査することで、指Ｆｉｎ等の検出を行う。第２検出モードＭ２では、第１電極選択回路１５は、複数の第１電極Ｔｘにそれぞれ所定の符号に基づいて位相が定められた第２駆動信号Ｖｔｘ２を供給する。これにより、第２検出モードＭ２では、検出装置１は、第１検出モードＭ１と比較してより小さい第２検出ピッチＰｆで検出を行うことができる。例えば、第２検出モードＭ２では、ＣＤＭ駆動を行うことによって指Ｆｉｎ等の指紋検出を行うことができる。

第２検出モードＭ２では、検出装置１は、検出領域ＦＡの全面で検出を行う。このため、検出装置１は、指紋検出のみに限定されず、例えば掌紋を検出することができる。或いは、検出装置１は、検出領域ＦＡに接触又は近接する手の形状を検出し、指先の位置を特定することができる。この場合、指先が接触又は近接する領域のみで、信号処理や演算処理を行うことで指紋を検出することができる。

また、検出装置１は、検出領域ＦＡの全面で検出を行う場合に限定されず、検出領域ＦＡのうち一部の領域において第２検出ピッチＰｆで検出を行ってもよい。この場合、第１電極選択回路１５は、一部の領域に含まれる複数の第１電極Ｔｘにそれぞれ所定の符号に基づいて位相が定められた第２駆動信号Ｖｔｘ２を供給する。これにより、検出に要する時間を短縮し、また、検出部４０（図３参照）が行う処理を低減できる。一部の領域は、あらかじめ設定された固定領域である。ただし、一部の領域の位置や大きさは、適宜変更してもよい。例えば、第１検出モードＭ１において指Ｆｉｎ等が検出された場合、検出装置１は、指Ｆｉｎ等が検出された位置と重なる一部の領域で、第２検出ピッチＰｆで検出を行ってもよい。

なお、検出装置１は、各検出モードについて、例えば、操作者が各検出モードを選択することでそれぞれ切り換えてもよいし、所定の期間ごとに時分割で実行してもよい。また、検出装置１は、上述した各検出モードのうち、いずれかを実行しない場合であってもよい。

次に、検出装置１におけるＣＤＭ駆動について説明する。図９は、符号分割選択駆動の動作例を説明するための説明図である。図９では、説明をわかりやすくするために、４つの第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４についてＣＤＭ駆動の動作例を示す。図９に示すように、第１電極選択回路１５（図５参照）は、第１電極ブロックＢＫの４つの第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４を同時に選択する。そして、第１電極選択回路１５は、所定の符号に基づいて位相が決められた第２駆動信号Ｖｔｘ２を、各第１電極Ｔｘに供給する。

例えば、所定の符号は、下記式（１）の正方行列で定義され、正方行列の次数は第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４の数である４になる。下記式（１）の正方行列の対角成分「−１」は、当該正方行列の対角成分以外の成分「１」と異なる。第１電極選択回路１５は、下記式（１）の正方行列に基づいて、正方行列の対角成分以外の成分「１」に対応する交流矩形波の位相と、正方行列の対角成分「−１」に対応する交流矩形波の位相とが、反転するように、第２駆動信号Ｖｔｘ２を印加する。また、成分「−１」は、成分「１」とは位相が異なるように決められた第２駆動信号Ｖｔｘ２を供給する成分である。

第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４のうち第１電極Ｔｘ−２に、指などの外部近接物体ＣＱがある場合、相互誘導により外部近接物体ＣＱによる差分の電圧が生じる（例えば差分の電圧は２０％とする）。なお、図９に示す例では、成分「１」に対応する第１検出信号Ｖｄｅｔ１と、成分「−１」に対応する第２検出信号Ｖｄｅｔ２と、が統合された信号が、第３検出信号Ｖｄｅｔ３として第２電極Ｒｘから出力される。検出部４０が第１時間帯で検出する第３検出信号Ｖｄｅｔ３は、（−１）＋（０．８）＋（１）＋（１）＝１．８になる。次に、第２時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（−０．８）＋（１）＋（１）＝２．２になる。次に、第３時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（０．８）＋（−１）＋（１）＝１．８になる。次に、第４時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（０．８）＋（１）＋（−１）＝１．８になる。

信号処理部４４は、各時間帯で検出された第３検出信号Ｖｄｅｔ３を、記憶部４６に保存する。信号処理部４４は、第３検出信号Ｖｄｅｔ３を、式（１）の正方行列で掛け合わせ、復号を行う。これにより、信号処理部４４は、復号信号Ｖｄｅｔ４としてＶｄｅｔ４＝（４．０、３．２、４．０、４．０）を演算する。検出部４０は、復号信号Ｖｄｅｔ４に基づいて、第１電極Ｔｘ−２の位置に、指などの外部近接物体ＣＱの有無、又は、外部近接物体ＣＱの表面の凹凸を検出できる。このように、検出装置１は、電圧を上げることなく時分割選択（ＴＤＭ）駆動の４倍の検出感度で検出する。

図１０は、符号分割選択駆動の他の動作例を説明するための説明図である。図１０では、正方行列の成分「１」に対応する第１電極Ｔｘと、正方行列の成分「−１」に対応する第１電極Ｔｘとは、異なる時間帯に第２駆動信号Ｖｔｘ２が印加される。この場合、正方行列の成分「１」に対応する交流矩形波の位相と、正方行列の成分「−１」に対応する交流矩形波の位相とは同じである。具体的には、第１電極選択回路１５は、第１時間帯、第３時間帯、第５時間帯及び第７時間帯では、成分「１」に対応する第１電極Ｔｘに、第２駆動信号Ｖｔｘ２を供給する。そして、第１電極選択回路１５は、は、成分「−１」に対応する第１電極Ｔｘには、第２駆動信号Ｖｔｘ２を供給しない。第２時間帯、第４時間帯、第６時間帯及び第８時間帯では、成分「１」に対応する第１電極Ｔｘに、第２駆動信号Ｖｔｘ２が供給されず、成分「−１」に対応する第１電極Ｔｘに、第２駆動信号Ｖｔｘ２が供給される。

信号処理部４４は、第１時間帯で検出された第１検出信号Ｖｄｅｔ１＝２．８と、第２時間帯で検出された第２検出信号Ｖｄｅｔ２＝１．０との差分から、第３検出信号Ｖｄｅｔ３＝１．８を演算する。信号処理部４４は、第３時間帯で検出された第１検出信号Ｖｄｅｔ１＝３．０と、第４時間帯で検出された第２検出信号Ｖｄｅｔ２＝０．８との差分から、第３検出信号Ｖｄｅｔ３＝２．２を演算する。第５時間帯以降も同様である。信号処理部４４は、演算された各第３検出信号Ｖｄｅｔ３を復号することで、復号信号Ｖｄｅｔ４としてＶｄｅｔ４＝（４．０、３．２、４．０、４．０）を演算する。

ここで、第１電極Ｔｘの配列ピッチが小さく、第１電極Ｔｘが、例えば、数百から１０００以上の設けられている場合において、所定の符号に基づく選択信号や駆動信号を供給するための回路規模が増大する場合がある。また、各第１電極Ｔｘにシフトレジスタなどにより選択信号を順次、送る方式では、信号の遅延などにより、検出性能が低下する可能性がある。本実施形態では、第１電極選択回路１５が、所定の符号に基づいて位相が定められた信号を同時並列で生成する回路を内蔵するため、回路規模を抑制しつつ、良好に指紋検出及びタッチ検出が可能である。

次に、第１電極選択回路１５の構成について説明する。図１１は、第１実施形態に係る第１電極選択回路のブロック図である。図１１に示すように、第１電極選択回路１５は、符号生成回路１５０と駆動回路１５７とを含む。符号生成回路１５０は、上述した所定の符号に基づいて位相が定められた信号を生成する回路である。符号生成回路１５０は、生成した信号を、第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２として駆動回路１５７に出力する。駆動回路１５７は、第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２を、選択された複数の第１電極ブロックＢＫに実質的に同時に供給する。駆動回路１５７は、例えばバッファ回路である。

符号生成回路１５０は、第１選択回路１５１と、第２選択回路１５２と、第３選択回路１５３と、第１電極ブロック選択回路１５４とを含む。図１１では、検出装置１は、４つの第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４を含む。第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４は、それぞれ複数の第１電極Ｔｘを含む。例えば第１電極ブロックＢＫ１は６４個の第１電極Ｔｘ−１−１、…、Ｔｘ−１−ｎ（ｎ＝６４）を含む。なお、以下の説明において第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４を区別して説明する必要がない場合には、第１電極ブロックＢＫと表す。なお、検出装置１は、例えば、５つ以上の第１電極ブロックＢＫを有していてもよい。

第１選択回路１５１は、複数の第１電極Ｔｘごとに所定の符号に基づいて位相が定められた第１選択信号Ｖｃを生成する回路である。第２選択回路１５２は、複数の第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた第２選択信号Ｖｇを供給する回路である。第３選択回路１５３は、第１選択信号Ｖｃ及び第２選択信号Ｖｇに基づいて、第３選択信号Ｖｋを生成する回路である。第１電極ブロック選択回路１５４は、第１電極ブロックＢＫを選択する第１電極ブロック選択信号Ｖｈを生成する回路である。第３選択回路１５３は、第１電極ブロック選択信号Ｖｈ及び第３選択信号Ｖｋに基づいて、第１電極ブロックＢＫを選択する。そして、第３選択回路１５３は、選択された第１電極ブロックＢＫに含まれる各第１電極Ｔｘに、駆動回路１５７を介して、第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２を供給する。

なお、第１選択回路１５１、第２選択回路１５２、第３選択回路１５３及び第１電極ブロック選択回路１５４は、それぞれ個別の回路として設けられる構成に限定されない。第１選択回路１５１、第２選択回路１５２、第３選択回路１５３及び第１電極ブロック選択回路１５４の機能を含む１つの集積回路として、第１電極選択回路１５が設けられていてもよい。第１電極選択回路１５の少なくとも一部は、半導体集積回路（ＩＣ）であってもよい。

図１２は、第１電極選択回路の第１選択回路のブロック図である。なお、図１２は、説明を分かりやすくするために、１つの第１電極ブロックＢＫ１について説明する。図１２に示すように、第１選択回路１５１は、第１符号生成回路１２と、第２符号生成回路１３と、第３符号生成回路１４と、カウンタ回路１７とを含む。なお、図１２において記載は省略するが、第３符号生成回路１４（１４−１、１４−２、…、１４−７、１４−８）からの第１選択信号Ｖｃは、図１１に示すように、第３選択回路１５３及び駆動回路１５７を介して、第１電極Ｔｘに供給される。また、図１１では、複数の第３符号生成回路１４を、複数の第３符号生成回路１４からなる第３符号生成回路ブロック１４Ｂとして示している。第１符号生成回路１２、第２符号生成回路１３、第３符号生成回路１４及びカウンタ回路１７は、センサ基板２１の上に設けられている。

図１２に示すカウンタ回路１７は、駆動ＩＣ１３１（図５参照）から供給される第１リセット信号ＦＰＳ＿ＲＳＴ及び第１クロック信号ＦＰＳ＿ＣＬＫに基づいて第１制御信号Ｖａ１、Ｖａ２、Ｖａ３、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓ（図１３参照）を生成する。

第１符号生成回路１２及び第２符号生成回路１３はデコーダー回路である。第１符号生成回路１２は、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３に基づいて第１部分選択信号Ｖｄ（図１４、１５参照）を生成し、第１部分選択信号Ｖｄを第３符号生成回路１４に供給する。第２符号生成回路１３は、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３に基づいて第２部分選択信号Ｖｆ（図１６、１７参照）を生成し、第２部分選択信号Ｖｆを第３符号生成回路１４に供給する。第３符号生成回路１４は、例えば排他論理和（ＸＯＲ）回路である。第３符号生成回路１４は、第１部分選択信号Ｖｄ及び第２部分選択信号Ｖｆに基づいて、第１選択信号Ｖｃを生成し、第１電極Ｔｘに第１選択信号Ｖｃに基づく信号を供給する。

第１符号生成回路１２は、第１入力端子Ａ１、Ａ２、Ａ３と、電源電圧端子ＶＤＤと、複数の出力端子と、を有する。本実施形態において、第１符号生成回路１２の出力端子の数は、８個である。第１入力端子Ａ１、Ａ２、Ａ３には、カウンタ回路１７から第１制御信号Ｖａ１、Ｖａ２、Ｖａ３が入力される。第１符号生成回路１２は、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３に基づいて第１部分選択信号Ｖｄを生成する回路である。第１符号生成回路１２は、第１部分選択信号Ｖｄを出力端子から第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８に出力する。第１部分選択信号Ｖｄは、複数の第１電極Ｔｘごとに位相が定められた信号である。

第２符号生成回路１３は、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓと、複数の出力端子と、を有する。本実施形態において、第２符号生成回路１３の出力端子の数は、８個である。第２入力端子Ｂ１、Ｂ２、Ｂ３には、カウンタ回路１７からから第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３が入力される。また、第２符号生成回路１３には、カウンタ回路１７から反転制御信号Ｖｓが入力される。第２符号生成回路１３は、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓに基づいて第２部分選択信号Ｖｆを生成する回路である。反転制御信号Ｖｓは、所定の符号の成分「１」と「−１」とを反転させる信号である。第２符号生成回路１３は、第２部分選択信号Ｖｆを、出力端子から第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８に出力する。第２部分選択信号Ｖｆは、複数の第１電極Ｔｘを含む部分第１電極ブロックｓＢＫごとに位相が定められた信号である。

図１２に示すように、複数の第１電極Ｔｘからなる第１電極ブロックＢＫが複数配置されている。本実施形態において、第１電極ブロックＢＫに含まれる第１電極Ｔｘの個数は、６４個（ｎ＝６４）である。第１電極Ｔｘにそれぞれ駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄｎ（ｎ＝６４）が接続されている。駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ７、ｓＢＫＬ８は、それぞれ８本の駆動信号供給線Ｌｄを含む。第１電極ブロックＢＫは、駆動信号供給線ブロックＢＫＬと接続されており、駆動信号供給線ブロックＢＫＬは、８個の駆動信号供給線部分ブロックｓＢＫＬからなる。同様に、第１電極ブロックＢＫは、８個の部分第１電極ブロックｓＢＫからなる。

第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬごとに１本の駆動信号供給線Ｌｄと接続されることで、複数の駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ７、ｓＢＫＬ８に並列に接続される。第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８は、互いに異なる駆動信号供給線Ｌｄと接続される。言い換えると、１つの駆動信号供給線部分ブロックｓＢＫＬに含まれる複数の駆動信号供給線Ｌｄは、それぞれ第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８に接続される。例えば、駆動信号供給線部分ブロックｓＢＫＬ１に含まれる駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄ８は、第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８にそれぞれ接続される。駆動信号供給線部分ブロックｓＢＫＬ２、…、ｓＢＫＬ７、ｓＢＫＬ８も同様である。

第３符号生成回路１４−１、１４−２、…、１４−７、１４−８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ７、ｓＢＫＬ８に対応して設けられている。また、第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８は、それぞれ第３符号生成回路１４−１、１４−２、…、１４−８に接続される。言い換えると、第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ８に接続される。１つの第３符号生成回路１４は、複数の第１選択信号線ＬＳａが接続され、かつ、１つの第２選択信号線ＬＳｂと接続される。本実施形態では、複数の第１選択信号線ＬＳａ及び複数の第２選択信号線ＬＳｂは、第２方向Ｄｙに延在し、第１方向Ｄｘに複数配列される。複数の第２選択信号線ＬＳｂは、平面視で、駆動信号供給線Ｌｄと交差して設けられる。

複数の第３符号生成回路１４−１、１４−２、…、１４−７、１４−８は、第２方向Ｄｙに配列されている。第３符号生成回路１４−１、１４−２、…、１４−７、１４−８の第２方向Ｄｙの位置は、複数の第１電極Ｔｘの第２方向Ｄｙの位置と重なっている。また、第１符号生成回路１２及び第２符号生成回路１３は、第１方向Ｄｘに隣り合って設けられ、かつ、第２方向Ｄｙの位置が、複数の第３符号生成回路１４の第２方向Ｄｙの位置と異なる。これにより、第１選択回路１５１の面積を小さくすることができる。したがって、検出装置１は、額縁領域ＧＡの、第１方向Ｄｘの幅の増大を抑制することができる。

駆動信号供給線ブロックＢＫＬは、複数の駆動信号供給線ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ８を含み、第１電極ブロックＢＫ１に対応する。複数の第１電極ブロックＢＫ１、ＢＫ２、…に対応する複数の駆動信号供給線ブロックＢＫＬには、第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８及び第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８を介して、同じ第１部分選択信号Ｖｄ及び第２部分選択信号Ｖｆが供給される。

次に、カウンタ回路１７、第１符号生成回路１２、第２符号生成回路１３及び第３符号生成回路１４の動作について説明する。図１３は、カウンタ回路の動作の一例を示すタイミング波形図である。図１１及び図１２に示すカウンタ回路１７は、例えばバイナリカウンタ回路であり、２進数を出力する。カウンタ回路１７は、複数のフリップフロップ回路を有する。フリップフロップ回路は、それぞれ１ビットの情報を保持することができるレジスタである。図１３は、複数のフリップフロップ回路Ｑ０、Ｑ１、…、Ｑ６の出力信号を示している。なお、カウンタ回路１７は、センサ基板２１上に設けられているが、これに限定されず、検出制御部１１（図３参照）や外部の制御基板１３０に設けられていてもよい。

図１３に示すように、フリップフロップ回路Ｑ０の出力信号は、反転制御信号Ｖｓとして第２符号生成回路１３の入力端子に供給される。反転制御信号Ｖｓの周波数は、第１クロック信号ＦＰＳ＿ＣＬＫの周波数の１／２である。２段目のフリップフロップ回路Ｑ１の出力信号は、第２制御信号Ｖｂ３として第２符号生成回路１３の第２入力端子Ｂ３に供給される。第２制御信号Ｖｂ３の周波数は、反転制御信号Ｖｓの周波数の１／２である。同様に、フリップフロップ回路Ｑ２、…、Ｑ６から、それぞれ、第２制御信号Ｖｂ２、Ｖｂ１、第１制御信号Ｖａ３、Ｖａ２、Ｖａ１が出力される。

全てのフリップフロップ回路Ｑ０、Ｑ１、…、Ｑ６の状態が「１」になると、第１リセット信号ＦＰＳ＿ＲＳＴに基づいて、フリップフロップ回路Ｑ０、Ｑ１、…、Ｑ６が「０」にリセットされる。

図１４は、第１符号生成回路の一例を示す回路図である。図１５は、第１制御信号と第１部分選択信号との関係を示す表である。図１４に示すように、第１符号生成回路１２は、複数の排他論理和回路５１−１、５１−２、…、５１−７を含む。排他論理和回路５１−１、５１−２、…、５１−７には、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３のいずれか１つと、電源電圧Ｖｄｄ又は他の排他論理和回路５１からの出力信号が入力される。排他論理和回路５１−１、５１−２、…、５１−７は、それぞれに入力された信号の排他論理和の値を、第１部分選択信号Ｖｄ２、Ｖｄ３、…、Ｖｄ８として第１選択信号線ＬＳａ２、…、ＬＳａ８に出力する。また、電源電圧Ｖｄｄと同じ信号が、第１部分選択信号Ｖｄ１として第１選択信号線ＬＳａ１に出力される。

第１符号生成回路１２は、図１５に示す真理値表に従って、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３及び電源電圧Ｖｄｄに対応した第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を生成する。図１５では、各信号が高レベル電圧の場合に「１」が割り当てられ、各信号が低レベル電圧の場合に「０」が割り当てられる。これにより、第１符号生成回路１２は、所定の符号に基づいて位相が決められた第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を、各駆動信号供給線部分ブロックｓＢＫＬに出力する。例えば、所定の符号は、下記式（２）の正方行列で定義される。正方行列の次数は、第１符号生成回路１２の出力端子の数である８になる。所定の符号は、「１」又は「−１」、若しくは「１」又は「０」を要素とし、任意の異なった２つの行が直交行列となる正方行列、例えば、アダマール行列に基づく符号である。

第１符号生成回路１２は、各期間ｔａ１、ｔａ２、…、ｔａ８ごとに、第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を出力する。各期間ｔａ１、ｔａ２、…、ｔａ８での、第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８のオン、オフの組み合わせのパターンはそれぞれ異なっている。第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８のオン、オフの組み合わせのパターンは、出力端子の数と同じ８つとなる。

図１６は、第２符号生成回路の一例を示す回路図である。図１７は、第２制御信号及び反転制御信号と、第２部分選択信号との関係を示す表である。図１６に示すように、第２符号生成回路１３は、複数の排他論理和回路５２−１、５２−２、…、５２−７と、インバータ５３と、を含む。インバータ５３は、反転制御信号Ｖｓを反転した電圧信号を第２部分選択信号Ｖｆ１として第２選択信号線ＬＳｂ１に出力する。すなわち、インバータ５３は、反転制御信号Ｖｓが高レベル電圧の場合に、低レベル電圧信号を出力し、反転制御信号Ｖｓが低レベル電圧の場合には、高レベル電圧信号を出力する。排他論理和回路５２−１、５２−２、…、５２−７には、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３のいずれか１つと、インバータ５３からの出力信号又は他の排他論理和回路５２からの出力信号が入力される。反転制御信号Ｖｓ及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３は、図１３に示すカウンタ回路１７からの出力信号である。排他論理和回路５２−１、５２−２、…、５２−７は、それぞれに入力された信号の排他論理和の値を、第２部分選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８として第２選択信号線ＬＳｂ２、ＬＳｂ３、…、ＬＳｂ８に出力する。なお、インバータ５３は必須ではなく、第２符号生成回路１３は、反転制御信号Ｖｓを第２選択信号Ｖｆ１として出力してもよい。

第２符号生成回路１３は、図１７に示す真理値表に従って、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓに対応した、第２部分選択信号Ｖｆを生成する。これにより、第２符号生成回路１３は、各期間ｔｂ１、ｔｂ２、…、ｔｂ１６ごとに、所定の符号に基づいて位相が決められた第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８を、各駆動信号供給線部分ブロックｓＢＫＬに出力する。例えば、所定の符号は、式（２）の正方行列で定義される。反転制御信号Ｖｓがオフ（「０」）の場合、正方行列の成分「１」に対応した第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８が生成される。反転制御信号Ｖｓがオン（「１」）の場合、正方行列の成分「−１」に対応した第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８が生成される。

第２符号生成回路１３は、各期間ｔｂ１、ｔｂ２、…、ｔｂ１６ごとに、第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８を出力端子から出力する。各期間ｔｂ１、ｔｂ２、…、ｔｂ１６での、第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフの組み合わせのパターンはそれぞれ異なっている。

ここで、第２符号生成回路１３は、反転制御信号Ｖｓが入力されるため、第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフが反転された組み合わせのパターンを含む。具体的には、期間ｔｂ１、ｔｂ３、ｔｂ５、ｔｂ７、ｔｂ９、ｔｂ１１、ｔｂ１３、ｔｂ１５は、反転制御信号Ｖｓがオフであり、期間ｔｂ２、ｔｂ４、ｔｂ６、ｔｂ８、ｔｂ１０、ｔｂ１２、ｔｂ１４、ｔｂ１６は、反転制御信号Ｖｓがオンである。例えば、期間ｔｂ１と期間ｔｂ２とで、それぞれ、第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフが反転された組み合わせのパターンとなる。このため、第２部分選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフの組み合わせのパターンは、出力端子の数の２倍である１６個となる。

図１８は、第３符号生成回路の一例を示す回路図である。図１９は、反転制御信号が高レベル電圧の場合に、第３符号生成回路で生成されるパターンコードの一例を示す図である。図２０は、反転制御信号が低レベル電圧の場合に、第３符号生成回路で生成されるパターンコードの一例を示す図である。図２１は、第１制御信号、第２制御信号及び反転制御信号と、検出信号との関係を示す表である。

図１８は、複数の駆動信号供給線部分ブロックｓＢＫＬのうち、駆動信号供給線部分ブロックｓＢＫＬ１に設けられた第３符号生成回路１４−１を示す。図１８に示すように、第３符号生成回路１４−１は複数の排他論理和回路５４−１、５４−２、…、５４−８を含む。排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第１符号生成回路１２から第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８が入力される。また、排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第２符号生成回路１３から第２部分選択信号Ｖｆ１が入力される。排他論理和回路５４−１、５４−２、…、５４−８は、第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８と第２部分選択信号Ｖｆ１との排他論理和を演算する。排他論理和回路５４−１、５４−２、…、５４−８で演算された値が、第１選択信号Ｖｃとして、駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄ８を介して部分第１電極ブロックｓＢＫ１の第１電極Ｔｘ−１−１、Ｔｘ−１−２、…、Ｔｘ−１−８に供給される。

図１２に示すように、第３符号生成回路１４−２、１４−３、…、１４−８には、それぞれ第２符号生成回路１３から、第２部分選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８（図１６参照）が入力される。第３符号生成回路１４−２、１４−３、…、１４−８も、同様に第１部分選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８と、それぞれに入力された第２部分選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８との排他論理和を演算する。

図１５に示したように、第１部分選択信号Ｖｄの組み合わせのパターンは８である。また、図１７に示したように、第２部分選択信号Ｖｆの組み合わせのパターンは、反転制御信号Ｖｓが０、１のそれぞれの場合で８、計１６である。したがって、図１９に示すように、第３符号生成回路１４で生成される第１部分選択信号Ｖｄのパターンコード（所定の符号）の次数は、反転制御信号Ｖｓが１の場合に８×８＝６４となる。同様に、図２０に示すように、第３符号生成回路１４で生成される第１部分選択信号Ｖｄのパターンコードの次数は、反転制御信号Ｖｓが０の場合に８×８＝６４となる。図２０に示すパターンコードは、図１９に示すパターンコードの「０」と「１」とを反転させたものとなる。

第１符号生成回路１２、第２符号生成回路１３及び第３符号生成回路１４は、図２１に示す真理値表に従って、図１９及び図２０に示すパターンコードに応じた第１選択信号Ｖｃ１…Ｖｃ６４を生成する。図２１に示すように、反転制御信号Ｖｓが１の場合に、第２電極Ｒｘは、第１検出信号Ｖｄｅｔ１を出力する。反転制御信号Ｖｓが０の場合に、第２電極Ｒｘは、第２検出信号Ｖｄｅｔ２を出力する。第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２は、パターンコードに応じた６４個ずつ出力される。

信号処理部４４（図３参照）は、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２との差分を演算する。これにより、６４個の第３検出信号Ｖｄｅｔ３が算出される。信号処理部４４は、図１９及び図２０に示すパターンコードに対応する所定の符号に基づいて第３検出信号Ｖｄｅｔ３を復号する。信号処理部４４が演算した復号信号Ｖｄｅｔ４に基づいて、外部近接物体ＣＱの接触又は近接、または、外部近接物体ＣＱの検出面に対して対向する表面の凹凸形状を検出できる。

図２１に示すように、反転制御信号Ｖｓが１の期間と、反転制御信号Ｖｓが０の期間とが交互に実行される。このため、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２の検出時間の間隔が短くなる。したがって、外部からノイズ成分が入った場合でも、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２との差分を演算することでノイズ成分がキャンセルされる。したがって、検出装置１は、検出精度を向上することができる。

なお、第１部分選択信号Ｖｄと、第２部分選択信号Ｖｆとの、組み合わせの順番は、図２１に示すものに限定されない。例えば、反転制御信号Ｖｓが１の期間を、複数回連続して実行した後に、反転制御信号Ｖｓが０の期間を、複数回連続して実行してもよい。

以上のように、本実施形態の検出装置１は、センサ基板２１（第１基板）と、センサ基板２１に設けられた複数の第１電極Ｔｘと、第１選択回路１５１と、駆動回路１５７とを有する。第１選択回路１５１は、センサ基板２１に設けられ、第１符号生成回路１２と、第２符号生成回路１３と、第３符号生成回路１４とを含む。駆動回路１５７は、センサ基板２１に設けられ、第１選択回路１５１からの選択信号（第１選択信号Ｖｃ）に基づいて、複数の第１電極Ｔｘに駆動信号（第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２）を出力する。第１符号生成回路１２は、複数の第１電極Ｔｘごとに位相が定められた第１部分選択信号Ｖｄを生成する。第２符号生成回路１３は、複数の第１電極Ｔｘを含む部分第１電極ブロックｓＢＫごとに位相が定められた第２部分選択信号Ｖｆを生成する。第３符号生成回路１４は、第１部分選択信号Ｖｄ及び第２部分選択信号Ｖｆに基づいて、複数の部分第１電極ブロックｓＢＫを含む第１電極ブロックＢＫの第１電極Ｔｘを選択する選択信号（第１選択信号Ｖｃ）を生成する。

これにより、１つの第１電極ブロックＢＫでＣＤＭ駆動が行われる。本実施形態によれば、例えばシフトレジスタなどにより、全ての第１電極Ｔｘに第１選択信号Ｖｃを供給する場合に比べて、信号の遅延を抑制して検出精度を高めることができる。

また、本実施形態では、センサ基板２１に設けられたカウンタ回路１７は、第１クロック信号ＦＰＳ＿ＣＬＫ及び第１リセット信号ＦＰＳ＿ＲＳＴが入力される２つの外部制御端子を有する。すなわち、検出制御部１１とセンサ基板２１のカウンタ回路１７とを接続する配線を少なくすることができる。また、カウンタ回路１７の出力端子の数は、第１符号生成回路１２の第１入力端子Ａ１、Ａ２、Ａ３の数と、第２符号生成回路１３の第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓの数との合計と等しい。第１符号生成回路１２、第２符号生成回路１３及び第３符号生成回路１４を有しているため、カウンタ回路１７の構成を簡易にできる。具体的には、７段のフリップフロップ回路の出力信号から、例えば、図１９及び図２０に示す６４個のパターンコードを反転制御信号Ｖｓがオン、オフのそれぞれについて生成される。このような構成により、カウンタ回路１７での信号の遅延を抑制して、多数の第１電極Ｔｘに対応する第１選択信号Ｖｃを、実質的に同時に第３選択回路１５３に供給することができる。

仮に、駆動ＩＣ１３１で図１９及び図２０に示す６４個のパターンコードを生成した場合、接続回路１７０（図５参照）の端子数を少なくとも６４個以上設ける必要がある。本実施形態では、所定の符号に基づいて位相が定められた信号を生成する第１選択回路１５１、及び駆動回路１５７がセンサ基板２１に設けられている。このため、第１選択回路１５１の入力端子の数を抑制できる。つまり、接続回路１７０（図５参照）の端子数を抑制することができる。これにより、検出装置１は、第１選択回路１５１の回路規模を抑制することができ、製造コストを低減することができる。

なお、本実施形態では、第３符号生成回路１４は、第１部分選択信号Ｖｄと第２部分選択信号Ｖｆとの排他論理和の否定（Ｘｎｏｒ）を演算してもよい。或いは、排他論理和排又は他論理和の否定の論理演算と実質的に等しい演算を行う回路であってもよい。また、第１符号生成回路１２及び第２符号生成回路１３の構成も、同様に適宜変更してもよい。

次に第２選択回路１５２について説明する。図１１に示すように、第２選択回路１５２は、フリップフロップ回路１６１及びラッチ１６２を含む。第２選択回路１５２は、複数の転送回路を含むシフトレジスタであり、例えば、転送回路として、複数のフリップフロップ回路１６１を含む。第２選択回路１５２は、コード制御信号ＣＯＤＥ＿ＳＴＶ、コードクロック信号ＣＯＤＥ＿ＣＫＶ及びコードリセット信号ＣＯＤＥ＿ＲＳＴに基づいて動作する。

複数のフリップフロップ回路１６１は、コードクロック信号ＣＯＤＥ＿ＣＫＶに応じて、コード制御信号ＣＯＤＥ＿ＳＴＶを、次のフリップフロップ回路１６１に順次送信する論理回路である。また、各フリップフロップ回路１６１は、コード制御信号ＣＯＤＥ＿ＳＴＶに基づいて第２選択信号Ｖｇを生成し、第２選択信号Ｖｇを順次ラッチ１６２に出力する。ラッチ１６２は、第２選択信号Ｖｇを一時的に記憶する回路である。そして、全てのフリップフロップ回路１６１にコード制御信号ＣＯＤＥ＿ＳＴＶが送信されると、コードリセット信号ＣＯＤＥ＿ＲＳＴによりフリップフロップ回路１６１がリセットされる。

図１１に示すように、第２選択回路１５２は、第１電極ブロックＢＫごとにフリップフロップ回路１６１及びラッチ１６２が設けられている。ここで、コード制御信号ＣＯＤＥ＿ＳＴＶは、外部の、例えば駆動ＩＣ１３１（図５参照）で生成された信号である。コード制御信号ＣＯＤＥ＿ＳＴＶは、第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた制御信号である。すなわち、第２選択信号Ｖｇは、第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた制御信号である。

全てのラッチ１６２に、それぞれ第２選択信号Ｖｇが供給されると、出力制御信号ＯＵＴ＿ＥＮＢに基づいて、ラッチ１６２は実質的に同時に第２選択信号Ｖｇを第３選択回路１５３に供給する。

図１１及び図１２に示すように、第３選択回路１５３は、複数の排他論理和（ＸＯＲ）回路１６４ブロックと、否定論理積（ＮＡＮＤ）回路ブロック１６５とを含む。排他論理和回路ブロック１６４は、それぞれ第１電極Ｔｘごとに設けられた排他論理和回路を有する。否定論理積回路ブロック１６５は、それぞれ第１電極Ｔｘごとに設けられた否定論理積回路６５（図２２参照）を有する。また、隣接する２つの第１電極ブロックＢＫにおいて、それぞれの第１電極ブロックＢＫの隣接方向において同一の位置にある第１電極Ｔｘには、同一の信号が供給される。排他論理和回路ブロック１６４及び否定論理積回路ブロック１６５は、それぞれ、複数の第３符号生成回路１４の配列方向に沿って設けられている。

一方で、第２選択回路１５２及び第１電極ブロック選択回路１５４の出力は、１つの第１電極ブロックＢＫに対応する複数の排他論理和（ＸＯＲ）回路ブロック１６４と、複数の否定論理積（ＮＡＮＤ）回路ブロック１６５に共通した信号が入力される。複数の第３符号生成回路１４は、図１９及び図２０に示すパターンコードに応じた第１選択信号Ｖｃを排他論理和回路ブロック１６４に出力する。また、第２選択回路１５２は、第２選択信号Ｖｇを排他論理和回路ブロック１６４に出力する。排他論理和回路ブロック１６４は、第１選択信号Ｖｃと第２選択信号Ｖｇとの排他論理和の値を第３選択信号Ｖｋとして否定論理積回路ブロック１６５に出力する。

第２検出モードＭ２（図８参照）の場合において、第３符号生成回路１４は、複数の第１電極Ｔｘごとに所定の符号に基づいて位相が定められた第１選択信号Ｖｃを生成する。複数の第３符号生成回路１４は、第１電極ブロックＢＫごとにそれぞれ同じパターンコードに対応する第１選択信号Ｖｃを生成する。

第２選択信号Ｖｇは、第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた信号である。排他論理和回路ブロック１６４は、第１選択信号Ｖｃと第２選択信号Ｖｇとの排他論理和を演算することで、第１電極ブロックＢＫごとに異なる第３選択信号Ｖｋを生成する。第３選択信号Ｖｋは、複数の第１電極ブロックＢＫに含まれる第１電極Ｔｘを選択する信号である。第３選択回路１５３は、第３選択信号Ｖｋに基づいて位相が定められた第２駆動信号Ｖｔｘ２を複数の第１電極Ｔｘに供給する。これにより、検出領域ＦＡ全体でＣＤＭ駆動を実行できる。

図１１に示すように、第１電極ブロック選択回路１５４は、複数の転送回路を含むシフトレジスタであり、例えば、転送回路として、複数のフリップフロップ回路１６３を含む。複数のフリップフロップ回路１６３は、第１電極ブロックＢＫごとに設けられた論理回路である。第１電極ブロック選択回路１５４は、マスク制御信号ＭＡＳＫ＿ＳＴＶ、マスククロック信号ＭＡＳＫ＿ＣＫＶ及びマスクリセット信号ＭＡＳＫ＿ＲＳＴに基づいて動作する。マスク制御信号ＭＡＳＫ＿ＳＴＶがオン（高レベル電圧）の場合、フリップフロップ回路１６３は、高レベル電圧の第１電極ブロック選択信号Ｖｈを第３選択回路１５３に出力する。これにより、第１電極ブロックＢＫが駆動対象として選択される。マスク制御信号ＭＡＳＫ＿ＳＴＶがオフ（低レベル電圧）の場合、フリップフロップ回路１６３は、低レベル電圧の第１電極ブロック選択信号Ｖｈを第３選択回路１５３に出力する。これにより、第１電極ブロックＢＫが非選択となる。

図２２は、否定論理積回路ブロックの一例を示す回路図である。第３選択回路１５３の否定論理積回路ブロック１６５は、複数の否定論理積回路６５−１、６５−２、…、６５−８を含む。否定論理積回路６５−１、６５−２、…、６５−８は、駆動信号供給線Ｌｄごとに設けられている。各否定論理積回路６５は、第１電極ブロック選択信号Ｖｈを受け取って、第３選択信号Ｖｋと第１電極ブロック選択信号Ｖｈとの否定論理積を演算する。すなわち、否定論理積回路６５は、第１電極ブロック選択信号Ｖｈが高レベル電圧の場合に、高レベル電圧の信号を生成する。そして、否定論理積回路６５は、高レベル電圧の信号を第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２として駆動回路１５７に出力する。また、否定論理積回路６５は、第１電極ブロック選択信号Ｖｈが低レベル電圧の場合に、低レベル電圧の信号を生成する。そして、否定論理積回路６５は、低レベル電圧の信号を第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２として駆動回路１５７に出力する。駆動回路１５７は、第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２を、選択された複数の第１電極ブロックＢＫに実質的に同時に供給する。

以上のような動作により、第３選択回路１５３は、下記の式（３）に従って駆動信号Ｖｔｘ（第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２）を生成する。図２３は、第１選択信号、第２選択信号、第１電極ブロック選択信号及び駆動信号の関係を示す表である。第１電極選択回路１５は、図２３に示す真理値表に従って、第１選択信号Ｖｃ、第２選択信号Ｖｇ及び第１電極ブロック選択信号Ｖｈに対応する駆動信号Ｖｔｘ（第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２）を生成する。

（数３）
Ｖｔｘ ＝（Ｖｃ ＸＯＲ Ｖｇ）ＮＡＮＤ Ｖｈ … （３）

次に各検出モードでの第１電極選択回路１５の動作例を説明する。図２４は、第２検出モードにおける、各第１電極ブロックと、各選択信号の関係を示す表である。図２５は、第２検出モードにおける、第１電極選択回路のタイミング波形図である。なお、図２４では、説明を分かりやすくするため、４つの第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４を示す。また、図２４では、各第１電極ブロックＢＫは、８個の第１電極Ｔｘを有する場合を示す。

第２検出モードＭ２（図８参照）は、検出領域ＦＡの全面について指紋検出を行う。図２４に示すように、第１電極ブロック選択回路１５４は、マスク制御信号ＭＡＳＫ＿ＳＴＶに基づいて、高レベル電圧の第１電極ブロック選択信号Ｖｈを第３選択回路１５３に供給する。全ての第１電極ブロックＢＫに対応する第１電極ブロック選択信号Ｖｈがオン（「１」）になる。これにより、全ての第１電極ブロックＢＫが選択される。第１選択回路１５１及び第２選択回路１５２は、それぞれ所定の符号に基づいて位相が定められた第１選択信号Ｖｃ及び第２選択信号Ｖｇを生成し、第３選択回路１５３に供給する。第３選択回路１５３は、第１選択信号Ｖｃと第２選択信号Ｖｇとを掛け合わせることで、第１電極Ｔｘごとに所定の符号に基づいて位相が定められた第２駆動信号Ｖｔｘ２を生成する。第３選択回路１５３は、第２駆動信号Ｖｔｘ２を各第１電極Ｔｘに供給する。これにより、検出装置１は、検出領域ＦＡの全面についてＣＤＭ駆動を実行できる。

図２５に示すように、第１期間ｔｃ１では、第１電極ブロック選択回路１５４は、マスクリセット信号ＭＡＳＫ＿ＲＳＴをトリガとして動作を開始する。マスククロック信号ＭＡＳＫ＿ＣＫＶに応じて、高レベル電圧のマスク制御信号ＭＡＳＫ＿ＳＴＶが全てのフリップフロップ回路１６３に送信される。第１電極ブロック選択回路１５４は、第１電極ブロック選択信号Ｖｈを生成し、全ての第１電極ブロックＢＫに対応する第１電極ブロック選択信号Ｖｈをオン（「１」）とする。これにより、全ての第１電極ブロックＢＫが選択される。

第２期間ｔｃ２では、第２選択回路１５２は、コードクロック信号ＣＯＤＥ＿ＣＫＶに応じて、コード制御信号ＣＯＤＥ＿ＳＴＶが各フリップフロップ回路１６１に供給される。第２選択回路１５２は、コード制御信号ＣＯＤＥ＿ＳＴＶに基づいて、第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた第２選択信号Ｖｇを生成する。フリップフロップ回路１６１ごとに第２選択信号Ｖｇがラッチ１６２に保持される。コード制御信号ＣＯＤＥ＿ＳＴＶの全データが送信されると、出力制御信号ＯＵＴ＿ＥＮＢに基づいて、各ラッチ１６２は第２選択信号Ｖｇを第３選択回路１５３に出力する。

第３期間ｔｃ３では、第１選択回路１５１は、第１リセット信号ＦＰＳ＿ＲＳＴ及び第１クロック信号ＦＰＳ＿ＣＬＫに基づいて、第１電極Ｔｘごとに所定の符号に基づいて位相が定められた第１選択信号Ｖｃを生成する。第３期間ｔｃ３では、パターンコードの数に応じて、異なる組み合わせの第１選択信号Ｖｃがそれぞれ第３選択回路１５３に供給される。例えば、図２４に示す例では、パターンコードの数は８である。つまり、第３期間ｔｃ３では、異なる組み合わせの第１選択信号Ｖｃが８回、第１選択回路１５１で生成される。そして、それぞれに対応する組み合わせの第２駆動信号Ｖｔｘ２が各第１電極ブロックＢＫに供給され、８回の検出が行われる。

第４期間ｔｃ４では、第２選択回路１５２は、第２期間ｔｃ２とは異なるコード制御信号ＣＯＤＥ＿ＳＴＶに基づいて、所定の符号に基づいて位相が定められた第２選択信号Ｖｇを生成する。第５期間ｔｃ５は、第３期間ｔｃ３と同様である。以上の動作を繰り返すことで、第１選択回路１５１の第１選択信号Ｖｃと、第２選択回路１５２の第２選択信号Ｖｇとの全ての組み合わせについて検出を実行する。例えば、上述のように所定の符号に対応する第１選択信号Ｖｃの組み合わせを８個とする。第１電極ブロックＢＫの数が４つの場合、所定の符号に対応する第２選択信号Ｖｇの組み合わせは４個である。この場合、これらの全ての組み合わせに対応する第２駆動信号Ｖｔｘ２は、３２（＝４×８）である。したがって、全ての第２駆動信号Ｖｔｘ２を供給する期間は、合計で３２である。これにより、検出装置１は、第２検出モードＭ２のＣＤＭ駆動を実行することができる。

より具体的に、第１電極ブロックＢＫの数が４つの場合で、第２選択回路１５２が、所定の符号に基づいて、第２選択信号Ｖｇを出力する場合について説明する。図２６は、各第１電極ブロックに対する第２選択信号を、保持期間ごとに示す表である。図２６に示すように、第１保持期間ｔｃｇ１において、第１電極ブロックＢＫ１に対する第２選択信号Ｖｇがオフ（「０」）となり、第１電極ブロックＢＫ２、ＢＫ３、ＢＫ４に対する第２選択信号Ｖｇがオン（「１」）となる。さらに、第２保持期間ｔｃｇ２において、第１電極ブロックＢＫ２に対する第２選択信号Ｖｇがオフ（「０」）となり、第１電極ブロックＢＫ１、ＢＫ３、ＢＫ４に対する第２選択信号Ｖｇがオン（「１」）となる。第３保持期間ｔｃｇ３において、第１電極ブロックＢＫ３に対する第２選択信号Ｖｇがオフ（「０」）となり、第１電極ブロックＢＫ１、ＢＫ２、ＢＫ４に対する第２選択信号Ｖｇがオン（「１」）となる。第４保持期間ｔｃｇ４において、第１電極ブロックＢＫ４に対する第２選択信号Ｖｇがオフ（「０」）となり、第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３に対する第２選択信号Ｖｇがオン（「１」）となる。また、第１保持期間ｔｃｇ１から第４保持期間ｔｃｇ４は、図２５の第２期間ｔｃ２および第４期間ｔｃ４に対応する。

なお、第２選択回路１５２が、反転制御を行うこととしてもよい。図２７は、各第１電極ブロックに対する第２選択信号の他の例を、保持期間ごとに示す表である。図２７に示すように、第２選択回路１５２が、所定の符号に基づく第２選択信号Ｖｇ１と、第２選択信号Ｖｇ１を反転させた第２選択信号Ｖｇ２を出力するようにしてもよい。

より具体的には、図２７に示すとおり、第２選択信号Ｖｇ１に対応する信号を第１保持期間ｔｃｇ１１から第４保持期間ｔｃｇ１４の期間に出力し、第２選択信号Ｖｇ２に対応する信号を第５保持期間ｔｃｇ２１から第８保持期間ｔｃｇ２４の期間に出力するようにしてもよい。なお、図２７において、第２選択信号Ｖｇ１に含まれる全ての組み合わせパターンの出力が完了してから、第２選択信号Ｖｇ２含まれる組み合わせパターンを実施することとしたが、これに限らない。第２選択信号Ｖｇ１に含まれる１つの組み合わせパターンを実施した後に、この組み合わせパターンを反転させた第２選択信号Ｖｇ２を出力するようにしてもよい。

また、このように第２選択回路１５２が反転制御を行うこととすると、第１選択回路１５１や後述するように第２選択回路１５２に反転制御用の回路を設ける必要が無くなる。

なお、第１電極ブロック選択回路１５４は、複数の第１電極ブロックＢＫのうち、一部の第１電極ブロックＢＫに対応する第１電極ブロック選択信号Ｖｈをオン（「１」）としてもよい。これにより、一部の第１電極ブロックＢＫが選択される。この場合、第３選択回路１５３は、第１電極ブロック選択回路１５４により選択された第１電極ブロックＢＫに、第２駆動信号Ｖｔｘ２を供給する。また、非選択の第１電極ブロックＢＫには第２駆動信号Ｖｔｘ２を供給しない。これにより、検出装置１は、検出領域ＦＡの一部分の領域においてＣＤＭ駆動を実行できる。

図２８は、第１検出モードのＴＤＭ駆動における、各第１電極ブロックと、各選択信号の関係を示す表である。図２９は、第１検出モードのＴＤＭ駆動における、第１電極選択回路のタイミング波形図である。

図２８に示すように、第１検出モードＭ１（図７参照）のＴＤＭ駆動では、第１選択回路１５１は、第１選択信号Ｖｃを全てオフ（「０」）とする。また、第２選択回路１５２は、第２選択信号Ｖｇを全てオン（「１」）とする。これにより、ＣＤＭ駆動は行われないようになる。そして、第１電極ブロック選択回路１５４は、第１電極ブロックＢＫのうち第１電極ブロックＢＫ２に対応する第１電極ブロック選択信号Ｖｈをオン（「１」）とする。これにより、第１電極ブロックＢＫ２に第１駆動信号Ｖｔｘ１が供給される。第１電極ブロック選択回路１５４が、第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４を順次選択することにより、第３選択回路１５３は、選択された第１電極ブロックＢＫごとに時分割で第１駆動信号Ｖｔｘ１を供給する。図２８では、選択された第１電極ブロックＢＫ２において、全ての第１電極Ｔｘに同じ第１駆動信号Ｖｔｘ１が供給される。これにより、検出装置１は、ＴＤＭ駆動のタッチ検出を実行できる。

図２９に示すように、第１期間ｔｄ１では、第２選択回路１５２は、コードクロック信号ＣＯＤＥ＿ＣＫＶに応じて、コード制御信号ＣＯＤＥ＿ＳＴＶが各フリップフロップ回路１６１に供給される。これにより、全ての第１電極ブロックＢＫが選択される。そして、第２期間ｔｄ２では、第１電極ブロック選択回路１５４は、マスククロック信号ＭＡＳＫ＿ＣＫＶに応じて、高レベル電圧のマスク制御信号ＭＡＳＫ＿ＳＴＶが、順次、各フリップフロップ回路１６３に供給される。これにより、第２期間ｔｄ２では、例えば第１電極ブロックＢＫ１が選択される。第３期間ｔｄ３以降は、第２期間ｔｄ２と同じ動作が繰り返され、第１電極ブロックＢＫ２、ＢＫ３、ＢＫ４が順次走査される。第１検出モードＭ１で全ての第１駆動信号Ｖｔｘ１を供給する期間は、第１電極ブロックＢＫの数と同じ４である。

また、図２８では、選択された第１電極ブロックＢＫ２において、全ての第１電極Ｔｘに同じ第１駆動信号Ｖｔｘ１が供給される。これに限定されず、選択された第１電極ブロックＢＫ２のうち一部の第１電極Ｔｘに第１駆動信号Ｖｔｘ１を供給してもよい。例えば、第１電極ブロックＢＫ２のうち第１駆動信号Ｖｔｘ１を供給しない第１電極Ｔｘに対応して、第１選択回路１５１が第１選択信号Ｖｃを生成することで、間引き駆動を行うことができる。これにより、消費電力を抑制することができる。

なお、検出装置１は、第１検出モードＭ１をＣＤＭ駆動により行うこともできる。例えば、第２選択回路１５２は、第１電極ブロックＢＫごとに所定の符号に基づいて位相が定められた第２選択信号Ｖｇを第３選択回路１５３に供給する。これにより、所定の符号に基づいて選択された第１電極ブロックＢＫに第１駆動信号Ｖｔｘ１が供給される。第２選択回路１５２が、第１電極ブロックＢＫごとに第２選択信号Ｖｇの組み合わせのパターンを異ならせて第２選択信号Ｖｇを出力することで、ＣＤＭ駆動のタッチ検出が実行される。また、検出装置１は、上述した各検出モードを組み合わせて実行することもできる。

以上のように、第１電極選択回路１５が、第１選択回路１５１、第２選択回路１５２、第３選択回路１５３及び第１電極ブロック選択回路１５４を有しているため、第１検出モードＭ１と第２検出モードＭ２を良好に実行できる。さらに、検出領域ＦＡのうち一部分を検出するなどの部分検出も可能である。第１電極ブロック選択回路１５４及び第２選択回路１５２が、第１検出モードＭ１において第１電極ブロックＢＫを選択する機能を有するため、タッチ検出のための制御回路や、タッチ検出と指紋検出とを切り換える切り換え回路を追加する必要がない。このため回路規模を抑制できる。

なお、図１１及び図１２に示すように、第１選択回路１５１は、カウンタ回路１７を有しているが、これに限定されない。第１選択回路１５１は、カウンタ回路１７を有さず、第１符号生成回路１２、第２符号生成回路１３及び第３符号生成回路１４を有していてもよい。この場合、外部の検出制御部１１（図３参照）或いは駆動ＩＣ１３１（図５参照）が、図１２に示す反転制御信号Ｖｓ、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３を第１符号生成回路１２及び第２符号生成回路１３に供給してもよい。

図３０は、第１実施形態に係る第２電極選択回路を示す回路図である。図３０に示すように、検出電極ブロックＢＫＲは、それぞれ、複数の第２電極Ｒｘ−１、Ｒｘ−２、…、Ｒｘ−８を含む。図３０では、第２電極Ｒｘ−１からＲｘ−１２８まで１２８個の第２電極Ｒｘが設けられている。第２電極選択回路１６は、第１スイッチング素子Ｔｒａ、第２スイッチング素子Ｔｒａｘ、基準電位供給線Ｌｒ０、第２電極選択信号線Ｌｒ１、Ｌｒ２、…、Ｌｒ８、カウンタ回路１７Ａ、第４選択回路１５８及び出力信号線Ｌｓｉｇを含む。

各検出電極ブロックＢＫＲには、１つの出力信号線Ｌｓｉｇが設けられている。出力信号線Ｌｓｉｇは、駆動ＩＣ１３１（図５参照）に含まれる検出部４０（図３参照）に接続される。第２電極選択回路１６は、第２電極選択信号Ｖｈｓｅｌに基づいて検出対象の第２電極Ｒｘを選択する回路である。

カウンタ回路１７Ａは、検出制御部１１からのクロック信号Ｃｌｏｃｋとリセット信号Ｒｅｓｅｔとに基づいて動作する。カウンタ回路１７Ａは、例えば複数のフリップフロップ回路を有する。カウンタ回路１７Ａは、反転制御信号Ｖｓａと３つの制御信号Ｖｂａ１、Ｖｂａ２、Ｖｂａ３を第４選択回路１５８に出力する。

第４選択回路１５８は、例えば図１６に示す第２符号生成回路１３と同様の回路構成である。第４選択回路１５８は、反転制御信号Ｖｓａと３つの制御信号Ｖｂａ１、Ｖｂａ２、Ｖｂａ３に基づいて、第２電極選択信号Ｖｈｓｅｌ１、Ｖｈｓｅｌ２、Ｖｈｓｅｌ３、…、Ｖｈｓｅｌ８を生成する。第２電極選択信号Ｖｈｓｅｌ１、Ｖｈｓｅｌ２、Ｖｈｓｅｌ３、…、Ｖｈｓｅｌ８は、第２電極選択信号線Ｌｒ１、Ｌｒ２、Ｌｒ３、…、Ｌｒ８を介して第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘに供給される。

各第２電極Ｒｘには、第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘが接続されている。第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘは、同じ第２電極選択信号Ｖｈｓｅｌが供給された場合に、オンとオフが逆になるように動作する。つまり、第１スイッチング素子Ｔｒａがオンの場合、第２スイッチング素子Ｔｒａｘはオフになる。また、第１スイッチング素子Ｔｒａがオフの場合、第２スイッチング素子Ｔｒａｘはオンになる。なお、第２電極選択回路１６は、カウンタ回路１７Ａを備えていない構成であってもよい。この場合、外部の駆動ＩＣ１３１が反転制御信号Ｖｓａと３つの制御信号Ｖｂａ１、Ｖｂａ２、Ｖｂａ３を出力することができる。

第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘの動作により、検出電極ブロックＢＫＲに含まれる第２電極Ｒｘと、出力信号線Ｌｓｉｇとの接続状態が切り換えられる。第１スイッチング素子Ｔｒａがオンの場合、第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続され、第２スイッチング素子Ｔｒａｘがオンの場合、第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続される。

第２電極選択信号Ｖｈｓｅｌは、所定の符号に基づいた選択信号である。所定の符号は、例えば式（２）に示す正方行列である。式（２）の成分「１」に対応する第２電極選択信号Ｖｈｓｅｌが供給されると、第１スイッチング素子Ｔｒａがオンになる。また、式（２）の成分「−１」に対応する第２電極選択信号Ｖｈｓｅｌが供給されると、第２スイッチング素子Ｔｒａｘがオンになる。これにより、図１０に示すＣＤＭ駆動の基本原理と同様に、所定の符号に基づいて第２電極Ｒｘが選択される。

具体的には、式（２）の成分「１」に対応する複数の第２電極Ｒｘが選択された場合に、選択された第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続される。選択された各第２電極Ｒｘの第１検出信号Ｖｄｅｔ１が統合された第１出力信号Ｖｏｕｔ１が、出力信号線Ｌｓｉｇから出力される。非選択の第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続され、基準電位信号Ｖｒｅｆが供給される。基準電位信号Ｖｒｅｆは、検出の際に第２電極Ｒｘに供給される電圧信号と同じ電位を有する直流電圧信号である。これにより、選択された第２電極Ｒｘと、非選択の第２電極Ｒｘとの間の容量結合を抑制できる。このため、検出誤差や検出感度の低下を抑制することができる。

式（２）の成分「−１」に対応する複数の第２電極Ｒｘが選択された場合に、選択された第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続される。選択された各第２電極Ｒｘの第２検出信号Ｖｄｅｔ２が統合された第２出力信号Ｖｏｕｔ２が、出力信号線Ｌｓｉｇから出力される。非選択の第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続され、基準電位信号Ｖｒｅｆが供給される。信号処理部４４は、第１出力信号Ｖｏｕｔ１と第２出力信号Ｖｏｕｔ２との差分の値である第３出力信号Ｖｏｕｔ３を演算する。

式（２）に示す例では、正方行列の次数は８であり、８個の第２電極Ｒｘの組み合わせパターンが得られる。すなわち、異なる第２電極Ｒｘの組み合わせパターンに対応して、８個の第３出力信号Ｖｏｕｔ３が得られる。信号処理部４４は、式（２）に示す正方行列の転置行列を用いて、８個の第３出力信号Ｖｏｕｔ３を復号する。演算された復号信号に基づいて外部近接物体ＣＱの接触又は近接、又は外部近接物体の形状（凹凸）を検出できる。

本実施形態において、第１電極ＴｘについてＣＤＭ駆動を行うとともに、第２電極ＲｘについてもＣＤＭ駆動を行う。これにより、第１電極Ｔｘの配置間隔Ｐｔが小さく、電極面積が小さい場合であっても、検出感度を高めることができる。なお、検出電極ブロックＢＫＲに含まれる第２電極Ｒｘの数は、７個以下でもよく、９個以上であってもよい。

また、ＴＤＭ駆動では、複数の第２電極ブロックＢＫＲの出力信号Ｖｏｕｔが統合されて検出部４０に出力される。これにより、検出の解像度を適切に設定することができる。また、ＴＤＭ駆動では、第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘの動作により、第２電極ブロックＢＫＲのうち、１又は複数の第２電極Ｒｘを非選択としてもよい。第２電極Ｒｘを間引いて検出することで、出力信号Ｖｏｕｔの信号強度を適切に設定することができる。

（第２実施形態）
図３１は、第２実施形態に係る第１電極選択回路の第１選択回路のブロック図である。なお、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。本実施形態の検出装置１Ａにおいて、第１選択回路１５１の動作は第１実施形態と同様であり、詳細な説明は省略する。

図３１に示すように、複数の第３符号生成回路１４は、第２方向Ｄｙに配列される。第１符号生成回路１２及び第２符号生成回路１３は、第２方向Ｄｙに隣り合って設けられ、かつ、第３符号生成回路１４と第１方向Ｄｘに隣り合って設けられる。また、カウンタ回路１７も第３符号生成回路１４と第１方向Ｄｘに隣り合って設けられる。このような構成により、第１実施形態に比べ、額縁領域ＧＡの第２方向Ｄｙの幅を小さくすることができる。なお、第３選択回路１５３の排他論理和回路１６４ブロックと、否定論理積回路ブロック１６５は、上述した構成と同様である。

（第３実施形態）
図３２は、第３実施形態に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。図３３は、レベルシフタに入力される信号と、レベルシフタから出力される信号との関係を模式的に示す波形図である。図３２に示すように、本実施形態の検出装置１Ｂにおいて、駆動ＩＣ１３１と、第１符号生成回路１２及び第２符号生成回路１３との間にレベルシフタ１７１が設けられている。

レベルシフタ１７１は、センサ基板２１の額縁領域ＧＡに設けられている。レベルシフタ１７１は、入力された信号の電圧（振幅）を変更して、変更された信号を出力する回路である。レベルシフタ１７１は、例えば複数の薄膜トランジスタで構成される。図３２に示すように、レベルシフタ１７１は、駆動ＩＣ１３１からの出力信号Ｖａ１−０、Ｖａ２−０、Ｖａ３−０、Ｖｂ１−０、Ｖｂ２−０、Ｖｂ３−０の電圧を変更して、制御信号Ｖａ１、Ｖａ２、Ｖａ３、Ｖｂ１、Ｖｂ２、Ｖｂ３を第１符号生成回路１２及び第２符号生成回路１３に供給する。出力信号Ｖａ１−０、Ｖａ２−０、Ｖａ３−０、Ｖｂ１−０、Ｖｂ２−０、Ｖｂ３−０は、それぞれ、図１３に示す制御信号Ｖａ１、Ｖａ２、Ｖａ３、Ｖｂ１、Ｖｂ２、Ｖｂ３と同じ位相を有する電圧信号である。

図３３は、出力信号Ｖａ１−０と制御信号Ｖａ１との関係を例示している。図３３は、点Ｃｐ（図３２参照）での出力信号Ｖａ１−０の波形と、第１入力端子Ａ１での制御信号Ｖａ１の波形との関係を例示している。図３３に示すように、出力信号Ｖａ１−０の振幅ΔＶ１は、第１電位ＶＬと接地電位ＧＮＤとの差である。また、制御信号Ｖａ１の振幅ΔＶ２は、第２電位ＶＨと接地電位ＧＮＤとの差である。第２電位ＶＨは第１電位ＶＬよりも大きい。出力信号Ｖａ１−０の振幅ΔＶ１は、例えば１．８Ｖ程度である。制御信号Ｖａ１の振幅ΔＶ２は、例えば３．３Ｖ程度である。なお、出力信号Ｖａ１−０及び制御信号Ｖａ１の低レベル電圧を、いずれも接地電位ＧＮＤとしたが、互いに異なる電圧であってもよい。

第１選択回路１５１を含む第１電極選択回路１５（図５参照）は、センサ基板２１に設けられている。このため、レベルシフタ１７１を設けることにより、第１電極選択回路１５は、駆動ＩＣ１３１とは異なる電圧で駆動することができる。これにより、駆動回路１５７から第１電極Ｔｘに供給される第１駆動信号Ｖｔｘ１及び第２駆動信号Ｖｔｘ２の電圧を高めることができる。したがって、検出装置１Ｂは、センサ部１０からの検出信号ＶｄｅｔのＳ／Ｎ比を高めることができる。また、駆動ＩＣ１３１は、第１電極選択回路１５よりも低電圧で駆動することができる。このため、駆動ＩＣ１３１として高耐圧のＩＣを用いる必要がない。

また、レベルシフタ１７１は、第１検出モードＭ１と第２検出モードＭ２とで、制御信号Ｖａ１、Ｖａ２、Ｖａ３、Ｖｂ１、Ｖｂ２、Ｖｂ３の電圧を異ならせてもよい。例えば、第１検出モードＭ１に比べて第２検出モードＭ２で、第１電極選択回路１５を高い電圧で駆動することができる。これにより、小さい第２検出ピッチＰｆ（図８参照）であっても、第２検出モードＭ２の検出を良好に実現できる。

図３４は、第３実施形態の第１変形例に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。図３４に示すように、本変形例の検出装置１Ｃにおいて、レベルシフタ１７１Ａは、センサ基板２１に設けられ、第１符号生成回路１２及び第２符号生成回路１３と、第３符号生成回路１４との間に設けられる。レベルシフタ１７１Ａは、第１符号生成回路１２からの第１部分選択信号Ｖｄ及び第２符号生成回路１３からの第２部分選択信号Ｖｆのそれぞれの電圧を変更して第３符号生成回路１４に供給する。

レベルシフタ１７１Ａは、例えば、第１部分選択信号Ｖｄの振幅を１．８Ｖから３．３Ｖに大きくして第３符号生成回路１４に供給する。同様に、レベルシフタ１７１Ａは、例えば、第２部分選択信号Ｖｆの振幅を１．８Ｖから３．３Ｖに大きくして第３符号生成回路１４に供給する。これにより、検出装置１Ｃは、第１駆動信号Ｖｔｘ１及び第２駆動信号Ｖｔｘ２の電圧を高めることができる。

図３５は、第３実施形態の第２変形例に係る第１選択回路とレベルシフタとの関係を模式的に示す平面図である。本実施形態の検出装置１Ｄは、第１レベルシフタ１７２と第２レベルシフタ１７３とを有する。第１レベルシフタ１７２及び第２レベルシフタ１７３は、センサ基板２１に設けられている。第１レベルシフタ１７２は、駆動ＩＣ１３１と、第１符号生成回路１２及び第２符号生成回路１３との間に設けられている。第２レベルシフタ１７３は、第１符号生成回路１２及び第２符号生成回路１３と、第３符号生成回路１４との間に設けられる。

第１レベルシフタ１７２は、駆動ＩＣ１３１からの出力信号Ｖａ１−０、Ｖａ２−０、Ｖａ３−０、Ｖｂ１−０、Ｖｂ２−０、Ｖｂ３−０の電圧を変更して、制御信号Ｖａ１、Ｖａ２、Ｖａ３、Ｖｂ１、Ｖｂ２、Ｖｂ３を第１符号生成回路１２及び第２符号生成回路１３に供給する。第２レベルシフタ１７３は、第１符号生成回路１２からの第１部分選択信号Ｖｄ及び第２符号生成回路１３からの第２部分選択信号Ｖｆのそれぞれの電圧を変更して第３符号生成回路１４に供給する。

第１レベルシフタ１７２は、例えば、低レベル電圧が０Ｖであり、高レベル電圧が１．８Ｖである振幅を有する信号を、低レベル電圧が０Ｖであり、高レベル電圧が３．３Ｖである振幅を有する信号に変更して出力できる。また、第２レベルシフタ１７３は、低レベル電圧が０Ｖであり、高レベル電圧が３．３Ｖである振幅を有する信号を、低レベル電圧が−５Ｖであり、高レベル電圧が１１Ｖである振幅を有する信号に変更して出力できる。これにより、検出装置１Ｄは、第１駆動信号Ｖｔｘ１及び第２駆動信号Ｖｔｘ２の電圧を高めることができる。なお、各電圧値はあくまで一例であり、適宜変更できる。

（第４実施形態）
図３６は、第４実施形態に係る第１電極選択回路のブロック図である。図３６に示すように、本実施形態の検出装置１Ｅにおいて、第１電極選択回路１５Ａの符号生成回路１５０Ａは、第１選択回路１５１、第２選択回路１５２、第３選択回路１５３及び第１電極ブロック選択回路１５４に加えて、反転制御回路１５５を有する。反転制御回路１５５は、例えば図１７に示す所定の符号の「１」と「０」とを反転させる回路である。

反転制御回路１５５は、複数の排他論理和回路１６７を有する。排他論理和回路１６７は、それぞれ第１電極ブロックＢＫごとに設けられている。排他論理和回路１６７は、外部から供給される反転制御信号ＶＩＮＶと、第２選択回路１５２から供給される第２選択信号Ｖｇとの排他論理和を演算する。反転制御回路１５５は、演算された第４選択信号Ｖｉを第３選択回路１５３に出力する。

第３選択回路１５３は、第４選択信号Ｖｉと第１選択信号Ｖｃの排他論理和を演算する。第３選択回路１５３は、第１電極ブロック選択信号Ｖｈに基づいて、演算された第３選択信号Ｖｋを、第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２として第１電極ブロックＢＫに供給する。つまり、第３選択回路１５３は、下記の式（４）に従って駆動信号Ｖｔｘ（第１駆動信号Ｖｔｘ１又は第２駆動信号Ｖｔｘ２）を生成する。

（数４）
Ｖｔｘ ＝（Ｖｃ ＸＯＲ（Ｖｇ ＸＯＲ ＶＩＮＶ）ＮＡＮＤ Ｖｈ … （４）

本実施形態では、反転制御回路１５５が設けられている。このため、第２符号生成回路１３には反転制御信号Ｖｓが入力されない。つまり、第２符号生成回路１３に反転制御信号Ｖｓを入力するための入力端子を省略することができる。また、カウンタ回路１７は、フリップフロップ回路の数を少なくすることができる。本実施形態では、図１２に示す例に比べて、カウンタ回路１７の構成を簡易にできる。具体的にはカウンタ回路１７と第２符号生成回路１３とを接続する端子数及び配線を少なくすることができる。

本実施形態においても、第１符号生成回路１２、第２符号生成回路１３及び第３符号生成回路１４は、カウンタ回路１７の出力信号から、例えば、図２０に示す６４個のパターンコードを生成できる。そして、反転制御回路１５５の動作により、例えば、図２０に示すパターンコードの「１」と「０」とを置き換えたパターンコードを生成することができる。

図３７は、第２検出モードの、反転制御信号がオフの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。図３８は、第２検出モードの、反転制御信号がオンの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。

図３７及び図３８に示すように、第２検出モードＭ２（図８参照）において、第１電極ブロック選択回路１５４は、マスク制御信号ＭＡＳＫ＿ＳＴＶに基づいて、全ての第１電極ブロックＢＫに対応する第１電極ブロック選択信号Ｖｈをオン（「１」）とする。これにより、全ての第１電極ブロックＢＫが選択される。第１選択回路１５１及び第２選択回路１５２は、それぞれ所定の符号に基づいて位相が定められた第１選択信号Ｖｃ及び第２選択信号Ｖｇを生成する。

図３７では、反転制御信号ＶＩＮＶがオフ（「０」）であり、反転動作は行われない。第３選択回路１５３は、式（４）に基づいて演算し、第２駆動信号Ｖｔｘ２を生成する。図３８では、反転制御信号ＶＩＮＶがオン（「１」）であり、所定の符号が反転される。第３選択回路１５３は、式（４）に基づいて演算し、図３７に示す第２駆動信号Ｖｔｘ２とは反転された第２駆動信号Ｖｔｘ２を生成する。言い換えると、反転制御信号ＶＩＮＶがオンになると、反転制御信号ＶＩＮＶがオフの場合に非選択の第１電極Ｔｘに、第２駆動信号Ｖｔｘ２が供給される。同様に、反転制御信号ＶＩＮＶがオンになると、反転制御信号ＶＩＮＶがオフの場合に選択された第１電極Ｔｘに、第２駆動信号Ｖｔｘ２が供給されない。これにより、検出装置１Ｅは、検出領域ＦＡの全面についてＣＤＭ駆動を実行できる。また、検出装置１Ｅは、検出領域ＦＡの一部分の領域においてＣＤＭ駆動を実行してもよい。

図３９は、第１検出モードのＴＤＭ駆動における、反転制御信号がオフの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。図４０は、第１検出モードのＴＤＭ駆動における、反転制御信号がオンの場合での、各第１電極ブロックと、各選択信号の関係を示す表である。

図３９に示すように、第１検出モードＭ１（図７参照）のＴＤＭ駆動では、第１選択回路１５１は、第１選択信号Ｖｃを全てオフ（「０」）とする。また、第２選択回路１５２は、第２選択信号Ｖｇを全てオン（「１」）とする。これにより、ＣＤＭ駆動は行われないようになる。そして、第１電極ブロック選択回路１５４は、第１電極ブロックＢＫのうち第１電極ブロックＢＫ２に対応する第１電極ブロック選択信号Ｖｈをオン（「１」）とする。図３９では、反転制御信号ＶＩＮＶがオフ（「０」）であり、反転動作は行われない。このため、第１電極ブロック選択回路１５４により選択された第１電極ブロックＢＫ２に第１駆動信号Ｖｔｘ１が供給される。

第１電極ブロック選択回路１５４が、第１電極ブロックＢＫ１、ＢＫ２、ＢＫ３、ＢＫ４を順次選択することにより、選択された第１電極ブロックＢＫごとに順次第１駆動信号Ｖｔｘ１が供給される。図３９では、選択された第１電極ブロックＢＫ２において、全ての第１電極Ｔｘに同じ第１駆動信号Ｖｔｘ１が供給される。図４０では、反転制御信号ＶＩＮＶがオン（「１」）である。このため、第１電極ブロック選択回路１５４により選択された第１電極ブロックＢＫ２に第１駆動信号Ｖｔｘ１が供給されない。これにより、検出装置１Ｅは、ＴＤＭ駆動のタッチ検出を実行できる。また、検出装置１Ｅは、ＣＤＭ駆動のタッチ検出を実行することもできる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

例えば、本態様の検出装置及び表示装置は、以下の態様をとることができる。
（１）第１基板と、
前記第１基板に設けられ、前記第１基板の表面に平行な第１方向に沿って延在し、前記第１方向と交差する第２方向に配列された複数の第１電極と、
前記第１基板に設けられ、第１符号生成回路と、第２符号生成回路と、第３符号生成回路とを含む第１選択回路と、
前記第１基板に設けられ、前記第１選択回路からの選択信号に基づいて、複数の前記第１電極に駆動信号を出力する駆動回路と、を有し、
前記第１符号生成回路は、複数の前記第１電極ごとに位相が定められた第１部分選択信号を生成し、
前記第２符号生成回路は、複数の前記第１電極を含む部分第１電極ブロックごとに位相が定められた第２部分選択信号を生成し、
前記第３符号生成回路は、前記第２方向に配列され、前記第２方向の位置が、複数の前記第１電極の前記第２方向の位置と重なって設けられ、前記第１部分選択信号及び前記第２部分選択信号に基づいて、前記選択信号を生成する、
検出装置。
（２）第１基板と、
前記第１基板に設けられた複数の第１電極と、
前記第１基板に設けられ、第１符号生成回路と、第２符号生成回路と、第３符号生成回路とを含む第１選択回路と、
前記第１基板に設けられ、前記第１選択回路からの選択信号に基づいて、複数の前記第１電極に駆動信号を出力する駆動回路と、
前記第１符号生成回路及び前記第２符号生成回路に制御信号を供給する制御部と、
前記第１基板に設けられ、前記制御部からの前記制御信号の電圧を変更して前記第１符号生成回路及び前記第２符号生成回路に供給するレベルシフタと、を有し、
前記第１符号生成回路は、複数の前記第１電極ごとに位相が定められた第１部分選択信号を生成し、
前記第２符号生成回路は、複数の前記第１電極を含む部分第１電極ブロックごとに位相が定められた第２部分選択信号を生成し、
前記第３符号生成回路は、前記第２方向に配列され、前記第２方向の位置が、複数の前記第１電極の前記第２方向の位置と重なって設けられ、前記第１部分選択信号及び前記第２部分選択信号に基づいて、前記選択信号を生成する、
検出装置。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 検出装置
１０ センサ部
１１ 検出制御部
１２ 第１符号生成回路
１３ 第２符号生成回路
１４ 第３符号生成回路
１５ 第１電極選択回路
１６ 第２電極選択回路
１７ カウンタ回路
２１ センサ基板
３０ 表示パネル
３１ アレイ基板
３２ 対向基板
４０ 検出部
５１、５２、５４ 排他論理和回路
１００ 表示装置
１０１ カバー部材
１５０ 符号生成回路
１５１ 第１選択回路
１５２ 第２選択回路
１５３ 第３選択回路
１５４ 第１電極ブロック選択回路
１５７ 駆動回路
１５８ 第４選択回路
１７０ 接続回路
１７１ レベルシフタ
１７２ 第１レベルシフタ
１７３ 第２レベルシフタ
ＢＫ 第１電極ブロック
ｓＢＫ 部分第１電極ブロック
ＢＫＬ 駆動信号供給線ブロック
ｓＢＫＬ 駆動信号供給線部分ブロック
Ｌｓｉｇ 出力信号線
Ｖｃ 第１選択信号
Ｖｄ 第１部分選択信号
Ｖｆ 第２部分選択信号
Ｖｇ 第２選択信号
Ｖｈ 第１電極ブロック選択信号
Ｖｋ 第３選択信号
Ｖｉ 第４選択信号
Ｖｓ、ＶＩＮＶ 反転制御信号
Ｖｔｘ１ 第１駆動信号
Ｖｔｘ２ 第２駆動信号

Claims (14)

1. 第１基板と、
   前記第１基板に設けられた複数の第１電極と、
   前記第１基板に設けられ、第１符号生成回路と、第２符号生成回路と、第３符号生成回路とを含む第１選択回路と、
   前記第１基板に設けられ、前記第１選択回路からの選択信号に基づいて、複数の前記第１電極に駆動信号を出力する駆動回路と、を有し、
   前記第１符号生成回路は、複数の前記第１電極ごとに位相が定められた第１部分選択信号を生成し、
   前記第２符号生成回路は、複数の前記第１電極を含む部分第１電極ブロックごとに位相が定められた第２部分選択信号を生成し、
   前記第３符号生成回路は、前記部分第１電極ブロックごとに設けられ、前記第１部分選択信号及び前記第２部分選択信号に基づいて、前記第１電極を選択する前記選択信号を生成する、
   検出装置。
2. 前記第１電極との間に静電容量を形成する複数の第２電極と、
   前記第１基板と電気的に接続された第２基板と、
   前記第２基板に設けられ前記第２電極からの信号が供給される検出部と、を含む
   請求項１に記載の検出装置。
3. 前記第２電極を選択する第２電極選択回路を有し、
   前記第２電極選択回路は、複数の前記第２電極のうち選択された前記第２電極と１つの出力信号線とを接続し、前記第２電極からの信号を前記検出部に出力する、
   請求項２に記載の検出装置。
4. 複数の前記第１電極は、前記第１基板の表面に平行な第１方向に沿って延在し、前記第１方向と交差する第２方向に配列されており、
   複数の前記第３符号生成回路は、前記第２方向に配列され、前記第２方向の位置が、複数の前記第１電極の前記第２方向の位置と重なって設けられる、
   請求項１から請求項３のいずれか１項に記載の検出装置。
5. 前記第１符号生成回路及び前記第２符号生成回路は、前記第１方向に隣り合って設けられ、かつ、前記第２方向の位置が、複数の前記第３符号生成回路の前記第２方向の位置と異なる、
   請求項４に記載の検出装置。
6. 前記第１符号生成回路及び前記第２符号生成回路は、前記第２方向に隣り合って設けられ、かつ、複数の前記第３符号生成回路と前記第１方向に隣り合って設けられる、
   請求項４に記載の検出装置。
7. 前記第１符号生成回路から複数の前記第１部分選択信号を個別に出力する複数の第１選択信号線と、
   前記第２符号生成回路から複数の前記第２部分選択信号を個別に出力する複数の第２選択信号線と、を有し、
   １つの前記第３符号生成回路は、複数の前記第１選択信号線が接続され、かつ、１つの前記第２選択信号線と接続される、
   請求項１から請求項６のいずれか１項に記載の検出装置。
8. 前記第３符号生成回路は、排他論理和回路、若しくは、否定排他論理和回路を含み、
   前記選択信号は、前記第１部分選択信号と前記第２部分選択信号との排他論理和、若しくは前記第１部分選択信号と前記第２部分選択信号との排他論理和の否定の値に基づく信号である、
   請求項１から請求項７のいずれか１項に記載の検出装置。
9. 前記第１符号生成回路及び前記第２符号生成回路に制御信号を供給する制御部と、
   前記第１基板に設けられ、前記制御部からの前記制御信号の電圧を変更して前記第１符号生成回路及び前記第２符号生成回路に供給するレベルシフタと、を有する、
   請求項１から請求項８のいずれか１項に記載の検出装置。
10. 前記第１基板に設けられ、前記第１符号生成回路及び前記第２符号生成回路と、前記第３符号生成回路との間に設けられたレベルシフタを有し、
    前記レベルシフタは、前記第１符号生成回路からの前記第１部分選択信号及び前記第２符号生成回路からの前記第２部分選択信号のそれぞれの電圧を変更して前記第３符号生成回路に供給する、
    請求項１から請求項８のいずれか１項に記載の検出装置。
11. 前記第１符号生成回路及び前記第２符号生成回路に制御信号を供給する制御部と、
    前記第１基板に設けられ、制御部と、前記第１符号生成回路及び前記第２符号生成回路との間に設けられた第１レベルシフタと、
    前記第１基板に設けられ、前記第１符号生成回路及び前記第２符号生成回路と、前記第３符号生成回路との間に設けられた第２レベルシフタと、を有し、
    前記第１レベルシフタは、前記制御部からの前記制御信号の電圧を変更して前記第１符号生成回路及び前記第２符号生成回路に供給し、
    前記第２レベルシフタは、前記第１符号生成回路からの前記第１部分選択信号及び前記第２符号生成回路からの前記第２部分選択信号のそれぞれの電圧を変更して前記第３符号生成回路に供給する、
    請求項１から請求項８のいずれか１項に記載の検出装置。
12. 第１選択信号を生成する前記第１選択回路と、複数の前記第１電極を含む第１電極ブロックごとに、所定の符号に基づいて位相が定められた第２選択信号を生成する第２選択回路と、前記第１選択信号及び前記第２選択信号に基づいて第３選択信号を演算する第３選択回路を含む、第１電極選択回路を有し、
    前記第１電極選択回路と、前記第２電極回路と、前記レベルシフタは、ポリシリコンを用いた半導体層を有する薄膜トランジスタを含む、
    請求項１から請求項１１のいずれか１項に記載の検出装置。
13. 前記第１電極の配置間隔は、１００μｍ以下である請求項１から請求項１２のいずれか１項に記載の検出装置。
14. 請求項１から請求項１３のいずれか１項に記載の検出装置と、
    画像を表示させる表示機能層を有する表示パネルとを、含み、
    前記検出装置は、前記表示パネルの上に設けられる表示装置。

Images