JP2019121733A - Method of manufacturing laminate, laminate, and method of manufacturing electronic device - Google Patents
Method of manufacturing laminate, laminate, and method of manufacturing electronic device Download PDFInfo
- Publication number
- JP2019121733A JP2019121733A JP2018001895A JP2018001895A JP2019121733A JP 2019121733 A JP2019121733 A JP 2019121733A JP 2018001895 A JP2018001895 A JP 2018001895A JP 2018001895 A JP2018001895 A JP 2018001895A JP 2019121733 A JP2019121733 A JP 2019121733A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- substrate
- support
- separation layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000000926 separation method Methods 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000012778 molding material Substances 0.000 claims abstract description 30
- 238000010030 laminating Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 137
- 239000000463 material Substances 0.000 claims description 61
- 239000012790 adhesive layer Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 36
- 239000011521 glass Substances 0.000 claims description 8
- 230000031700 light absorption Effects 0.000 claims description 6
- 239000012815 thermoplastic material Substances 0.000 claims description 3
- 230000000593 degrading effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000002904 solvent Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000004075 alteration Effects 0.000 description 3
- -1 amine compound Chemical class 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- BKIMMITUMNQMOS-UHFFFAOYSA-N nonane Chemical compound CCCCCCCCC BKIMMITUMNQMOS-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- IMNFDUFMRHMDMM-UHFFFAOYSA-N N-Heptane Chemical compound CCCCCCC IMNFDUFMRHMDMM-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- DMEGYFMYUHOHGS-UHFFFAOYSA-N cycloheptane Chemical compound C1CCCCCC1 DMEGYFMYUHOHGS-UHFFFAOYSA-N 0.000 description 2
- NNBZCPXTIHJBJL-UHFFFAOYSA-N decalin Chemical compound C1CCCC2CCCCC21 NNBZCPXTIHJBJL-UHFFFAOYSA-N 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- SNRUBQQJIBEYMU-UHFFFAOYSA-N dodecane Chemical compound CCCCCCCCCCCC SNRUBQQJIBEYMU-UHFFFAOYSA-N 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- ZUBZATZOEPUUQF-UHFFFAOYSA-N isononane Chemical compound CCCCCCC(C)C ZUBZATZOEPUUQF-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- CFJYNSNXFXLKNS-UHFFFAOYSA-N p-menthane Chemical compound CC(C)C1CCC(C)CC1 CFJYNSNXFXLKNS-UHFFFAOYSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- IIYFAKIEWZDVMP-UHFFFAOYSA-N tridecane Chemical compound CCCCCCCCCCCCC IIYFAKIEWZDVMP-UHFFFAOYSA-N 0.000 description 2
- RSJKGSCJYJTIGS-UHFFFAOYSA-N undecane Chemical compound CCCCCCCCCCC RSJKGSCJYJTIGS-UHFFFAOYSA-N 0.000 description 2
- GGTSAXBNFONRAB-UHFFFAOYSA-N (1-methyl-2-phenyl-4-propan-2-ylcyclohexyl)benzene Chemical compound C1C(C(C)C)CCC(C)(C=2C=CC=CC=2)C1C1=CC=CC=C1 GGTSAXBNFONRAB-UHFFFAOYSA-N 0.000 description 1
- UMWPTXOKSJXVDS-UHFFFAOYSA-N 1-methyl-2-propan-2-ylcyclohexane Chemical compound CC(C)C1CCCCC1C UMWPTXOKSJXVDS-UHFFFAOYSA-N 0.000 description 1
- QRDCBPPMQOPHOU-UHFFFAOYSA-N 1-methyl-3-propan-2-ylcyclohexane Chemical compound CC(C)C1CCCC(C)C1 QRDCBPPMQOPHOU-UHFFFAOYSA-N 0.000 description 1
- XDRLAGOBLZATBG-UHFFFAOYSA-N 1-phenylpenta-1,4-dien-3-one Chemical compound C=CC(=O)C=CC1=CC=CC=C1 XDRLAGOBLZATBG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000013032 Hydrocarbon resin Substances 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- WJTCGQSWYFHTAC-UHFFFAOYSA-N cyclooctane Chemical compound C1CCCCCCC1 WJTCGQSWYFHTAC-UHFFFAOYSA-N 0.000 description 1
- 239000004914 cyclooctane Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZBCBWPMODOFKDW-UHFFFAOYSA-N diethanolamine Chemical compound OCCNCCO ZBCBWPMODOFKDW-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229920006270 hydrocarbon resin Polymers 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 229930004008 p-menthane Natural products 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- CXWXQJXEFPUFDZ-UHFFFAOYSA-N tetralin Chemical compound C1=CC=C2CCCCC2=C1 CXWXQJXEFPUFDZ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
Abstract
Description
本発明は、積層体の製造方法、積層体、及び電子装置の製造方法に関する。 The present invention relates to a method of manufacturing a laminate, a laminate, and a method of manufacturing an electronic device.
半導体分野では、近年、ウエハレベル、パネルレベルで電子部品を埋め込むパッケージが用いられている。例えば、ファンアウト型パッケージは、半導体チップ(チップ)上に形成された再配線がチップの外形より外側に拡張されて形成されている構造のパッケージであり、パッケージの小型化、あるいは配線の高密度化を実現できるため、注目されている。このようなファンアウト型パッケージによる半導体の製造方法として、複数の電子部品を支持体に搭載してモールド材で封止し、配線構造(再配線)を形成した後、積層体から支持体を除去し、固片化する方法が知られる(例えば、下記の特許文献1)。
In the semiconductor field, in recent years, packages for embedding electronic components at wafer level and panel level have been used. For example, a fan-out type package is a package having a structure in which rewirings formed on a semiconductor chip (chip) are extended to the outside of the outer shape of the chip, and the package is miniaturized or the wiring density is high. Has attracted attention because it can be realized. As a method of manufacturing a semiconductor by such a fan-out type package, a plurality of electronic components are mounted on a support and sealed with a molding material to form a wiring structure (rewiring), and then the support is removed from the laminate And a method of solidifying is known (for example,
従来、特許文献1のような電子部品を備える積層体は、反りが発生する場合がある。積層体に反りが発生すると、位置ずれ等が生じ電子部品に不良が発生しやすくなり、歩留まりが低くなってしまう。特に、パッケージの小型化、配線の高密度化をする場合、電子部品の不良が発生しやすくなる。そこで、本願発明者は、上記のような積層体における各部の材料等について検討を行った結果、所定の熱膨張係数の支持体を用いることにより、積層体の反りを抑制することができることを見出して、本発明を完成させた。
Conventionally, in a laminate including an electronic component as described in
以上のような事情に鑑み、本発明は、電子部品を有する積層体の反りを抑制することを目的とする。 In view of the circumstances as described above, the present invention aims to suppress warpage of a laminate having an electronic component.
本発明の第1の態様に従えば、モールド材でモールドされた電子部品を有する基板と、熱膨張係数が3ppm/K以上14ppm/K以下である支持体とを、所定の処理により変質する分離層を介して積層することを含む、積層体の製造方法が提供される。 According to the first aspect of the present invention, separation is performed in which the substrate having the electronic component molded with the mold material and the support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less by a predetermined treatment A method of making a laminate is provided, including laminating through layers.
本発明の第2の態様に従えば、熱膨張係数が3ppm/K以上14ppm/K以下である支持体と、所定の処理により変質する分離層と、接着層と、基板とが、この順番で積層された積層体が提供される。 According to the second aspect of the present invention, a support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less, a separation layer which is denatured by a predetermined treatment, an adhesive layer, and a substrate are arranged in this order. A laminated laminate is provided.
本発明の第3の態様に従えば、上記の積層体の製造方法により積層体を製造することと、分離層を変質させて、積層体から支持体を分離することと、基板から接着層及び分離層を除去して、電子部品を含む電子装置を得ることと、を含む、電子装置の製造方法が提供される。 According to the third aspect of the present invention, there is provided a method of producing a laminate by the method for producing a laminate, degenerating the separation layer to separate the support from the laminate, an adhesive layer from the substrate, and A method of manufacturing an electronic device is provided, including removing the separation layer to obtain an electronic device including an electronic component.
本発明の積層体の製造方法は、反りを抑制した積層体を製造することができる。また、本発明の積層体は、反りが抑制される。また、本発明の電子装置の製造方法は、反りが抑制された積層体を用いるので、製造する電子部品の歩留まりを高くすることができる。 The method for producing a laminate of the present invention can produce a laminate in which warpage is suppressed. Further, in the laminate of the present invention, warpage is suppressed. In addition, since the method for manufacturing an electronic device according to the present invention uses a laminate in which warpage is suppressed, the yield of the electronic component to be manufactured can be increased.
[実施形態]
実施形態について説明する。以下の説明において、適宜、図1などに示すXYZ直交座標系を参照する。このXYZ直交座標系は、X方向およびY方向が水平方向(横方向)であり、Z方向が鉛直方向である。また、各方向において、適宜、矢印の先端と同じ側を+側(例、+Z側)、矢印の先端と反対側を−側(例、−Z側)と称す。例えば、鉛直方向(Z方向)において、上方が+Z側であり、下方が−Z側である。なお、図面においては、実施形態を説明するため、一部または全部を模式的に記載するとともに、一部分を大きくまたは強調して記載する等適宜縮尺を変更して表現した部分を含む。
[Embodiment]
Embodiments will be described. In the following description, an XYZ orthogonal coordinate system shown in FIG. 1 and the like will be referred to as appropriate. In this XYZ orthogonal coordinate system, the X direction and the Y direction are horizontal directions (horizontal directions), and the Z direction is a vertical direction. In each direction, the same side as the tip of the arrow is appropriately referred to as the + side (eg, + Z side), and the side opposite to the tip of the arrow as the − side (eg, -Z side). For example, in the vertical direction (Z direction), the upper side is the + Z side, and the lower side is the -Z side. In the drawings, in order to describe the embodiment, a part or the whole is schematically described, and a part is described by appropriately changing the scale, for example, by partially or partially emphasizing.
[積層体]
本実施形態の積層体について説明する。図1は、本実施形態に係る積層体を示す−Y側から見た断面図である。積層体1は、図1に示すように、支持体2、分離層3、接着層4、及び電子部品Eを有する基板5を備えている。積層体1では、支持体2と、分離層3と、接着層4と、電子部品Eを有する基板5とが、この順番で積層されている。積層体1は、電子部品Eを備える電子装置10(図9(B)参照)の製造に用いられる。積層体1は、電子部品E上に形成された再配線層Rが電子部品Eの外形より外側に拡張されて形成されている構造であるいわゆるファンアウト型パッケージの構造を含む。なお、本実施形態では、積層体1を、いわゆるファンアウト型パネルレベルパッケージの構造を含むものとして説明するが、他の態様でもよい。
[Laminate]
The laminate of the present embodiment will be described. FIG. 1: is sectional drawing seen from the -Y side which shows the laminated body which concerns on this embodiment. The laminated
(支持体)
支持体2は、分離層3、接着層4及び基板5を支持する。支持体2の一方の面(図1では+Z側の面)には、分離層3が積層される。支持体2の大きさ、厚さ、及び形状は、それぞれ、任意に設定可能である。例えば、支持体2は、一辺あるいは直径等の外形の大きさを10mm以上1000mm以下程度とすることができる。また、例えば、支持体2の厚さは、積層体1の反りを抑制する観点から、400μm以上1200μm以下であるのが好ましい。また、支持体2の厚さは、積層体1の反りを抑制する観点から、後に説明する基板5の厚さよりも厚いのが好ましい。また、例えば、支持体2の形状は、その外形が矩形状、円形状などの板状等の形状とすることができる。
(Support)
The
支持体2は、熱膨張係数(coefficient of thermal expansion, CTE)が、3ppm/K以上14ppm/K以下であり、4ppm/K以上9ppm/K以下であるのが好ましく、5ppm/K以上8ppm/K以下であるのがより好ましい。支持体2の熱膨張係数が上記範囲である場合、積層体1の反りを抑制することができる。これは、支持体2の熱膨張係数が上記の範囲である場合、基板5の熱膨張係数にマッチするためであると考えられる。中でも、支持体2の熱膨張係数と基板5の熱膨張係数とは、(支持体2の熱膨張係数/基板5の熱膨張係数)をXとしたときに、Xは、0.5≦X≦1.2を満たすのが好ましく、0.8≦X≦1.0を満たすのがより好ましい。なお、基板5の熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。なお、支持体2及び基板5の熱膨張係数は、それぞれ、公知の熱膨張率測定装置等により求めることができる。
また、本発明において、支持体2上に設けられるモールド材Mの膨張収縮挙動が、積層体1の反りに対して支配的である場合がある。その場合、基板5の熱膨張係数は、モールド材Mの熱膨張係数と同等であるとみなすことができる。
このような観点で、モールド材Mの熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。
なお、このモールド材Mの熱膨張係数は、別途、封止用に用いられる組成物について硬化させることにより試験片を得、この試験片について熱膨張率測定装置により分析し、求めることができる。
The
In the present invention, the expansion and contraction behavior of the molding material M provided on the
From such a viewpoint, the thermal expansion coefficient of the molding material M is preferably 4 ppm / K or more and 12 ppm / K or less, and more preferably 5 ppm / K or more and 10 ppm / K or less.
The thermal expansion coefficient of the molding material M can be obtained separately by curing a composition used for sealing to obtain a test piece, and the test piece can be determined by analysis using a thermal expansion coefficient measuring apparatus.
支持体2の形成材料は、特に限定されず任意であるが、後に説明する分離層3が、光により変質する場合、分離層3を変質させる波長の光が透過する材料で形成されるのが好ましい。この場合、分離層3を変質させる光を、支持体2を通して分離層3に照射することができるので、分離層3を変質させる処理(図8(B)参照)を簡単に施すことができる。
The material for forming the
上記のような支持体2の形成材料は、例えば、ガラス、セラミックス、単結晶材料等である。中でも、支持体2の形成材料は、材料のコスト、材料の入手容易性等の観点から、ガラスであるのが好ましい。なお、支持体2の形成材料がガラスである場合、ガラスの組成は特に限定されず任意である。このようなガラスは、公知のものを用いることができる。
The forming material of the
(分離層)
分離層3は、支持体2上に形成される。分離層3は、積層体1において、支持体2と接着層4(基板5)との間に形成される。分離層3は、所定の処理により変質する。これにより、積層体1は、分離層3を変質させることで、支持体2と基板5とを分離させることができる。例えば、分離層3は、光の吸収、加熱、分離層3を変質(例、分解、溶解)させる化合物との作用により変質するもの(材料)を用いることができる。分離層3が光の吸収により変質する場合、分離層3を特異的に変質させる処理を簡単に施すことができる。
(Separated layer)
The
なお、本明細書において、分離層3が「変質する」とは、分離層3と接する層との接着力が低下した状態に変化することを意味する。分離層3は、分離層3がわずかな外力を受けて破壊される状態に変質するのが好ましい。分離層3は、変質の結果として、変質する前の強度又は接着性を失う。例えば、分離層3は、変質することにより脆くなる。分離層3の変質は、上記した所定の処理の結果として生じ、制御可能である。本実施形態では、分離層3は、所定の処理により、支持体2を分離層3に対して移動させることで分離層3が破壊される程度に変質するよう設定されている。これにより、積層体1は、基板5を支持体2から容易に分離させることができる。
In the present specification, “alteration” of the
分離層3の形成材料は、特に限定されず任意である。分離層3の形成材料は、光の吸収により変質する材料である場合、国際公開第2013/008540号に記載される材料であるフルオロカーボン、光吸収性を有している構造をその繰返し単位に含んでいる重合体、無機物、赤外線吸収性の構造を有する化合物などを用いることができる。分離層3の形成材料が上記の材料である場合、光を吸収することにより変質して、光を吸収する前の強度または接着性を失い、わずかな外力を加える(例えば、支持体2を分離層3に対して移動させるなど)ことによって破壊することができ、支持体2と基板5とを分離しやすくすることができる。なお、分離層3の形成材料は、光の吸収により変質する材料である場合、光の吸収率が80%以上であることが好ましい。また、分離層3が光の吸収により変質する材料である場合、変質を生じさせる光の波長は任意である。分離層3が光の吸収により変質する材料である場合、分離層3は、例えば、レーザから照射される光を吸収することによって変質する。
The forming material of the
また、分離層3の形成材料は、加熱により変質する材料である場合、例えば、所定の温度で変質する公知の熱分解性樹脂を用いることができる。この場合、分離層3が変質する所定の温度は、積層体1の製造方法により適宜設定され、熱分解性樹脂の材料により調整することができる。
In addition, when the material of the
また、分離層3は、基板5から除去しやすいように、所定の溶剤により溶解する材料であるのが好ましい。分離層3を溶解する溶剤は、特に限定されず任意であるが、例えば、分離層3が上記した光を吸収して変質する材料である場合、第一級、第二級、第三級の脂肪族アミン、脂環式アミン、芳香族アミン、複素環式アミン等のアミン化合物などを含む溶剤を用いることができる。
Further, the
分離層3の厚さは、特に限定されないが、例えば、0.05μm以上50μm以下の範囲であることが好ましい。分離層3の厚さが、上記範囲の場合、簡単な処理(例、短時間の光の照射および低エネルギーの光の照射等)により、分離層3をより確実に変質させることができる。
The thickness of the
(接着層)
接着層4は、分離層3上に形成される。接着層4は、積層体1において、分離層3と基板5との間に形成される。接着層4は、分離層3と基板5との接着に用いられる。
(Adhesive layer)
The
接着層4は、熱可塑性の材料で構成されることが好ましい。接着層4が熱可塑性の材料で構成される場合、熱により溶解させて冷却することで硬化できるので、製造時のハンドリング、制御が容易である。接着層4は、モジュラス(引張り応力)が0.05MPa以上5.00MPa以下であるのが好ましく、0.1MPa以上3.00MPa以下であるのがより好ましい。接着層4のモジュラスが上記範囲である場合、接着層4による積層体1の変形を抑制することができる。
The
接着層4の形成材料は、特に限定されず、任意である。例えば、接着層4の形成材料は、接着性を有する樹脂であり、中でも、炭化水素樹脂、アクリル−スチレン系樹脂、マレイミド系樹脂、エラストマー樹脂、ポリサル系樹脂のいずれか又はこれらを組み合わせた樹脂であるのが好ましい。接着層4は、基板5から除去しやすいように、所定の溶剤により溶解する材料であるのが好ましい。接着層4を溶解する溶剤は、特に限定されず任意であるが、例えば、ヘキサン、ヘプタン、オクタン、ノナン、イソノナン、メチルオクタン、デカン、ウンデカン、ドデカン、トリデカン等の直鎖状の炭化水素、炭素数4から15の分岐鎖状の炭化水素、例えば、シクロヘキサン、シクロヘプタン、シクロオクタン、ナフタレン、デカヒドロナフタレン、テトラヒドロナフタレン等の管状炭化水素、p−メンタン、o−メンタン、m−メンタン、ジフェニルメンタン等とすることができる。このような接着層4は、例えば、東京応化工業株式会社製、TZNR(登録商標)−A4017、A3007等を用いて形成することができる。
The forming material of the
接着層4の厚さは、特に限定されないが、例えば、接着性、接着層4の除去のしやすさの観点から、10μm以上150μm以下であるのが好ましい。
The thickness of the
なお、接着層4は、上記した分離層3の特性である所定の処理により変質する特性を有していてもよい。すなわち、分離層3が接着層4を兼ねていてもよい。この場合、積層体1は、接着層4を備えなくてもよい。このような分離層3の形成材料は、例えば、接着性を有する樹脂に光を吸収する材料が配合された材料などであり、例えば、アクリル系紫外線硬化樹脂にカーボンブラック等を配合された材料、粘着性樹脂にグラスバブルスの赤外線吸収材料等が配合された材料などである。
The
(基板)
基板5は、接着層4上に形成される。基板5は、モールド材Mでモールド(封止)された複数の電子部品E、再配線層R(RDL(Redistribution Layer))、及びバンプBを有する。本実施形態の基板5は、ファンアウト型パッケージ構造を有する封止体基板である。基板5は、固片化(ダイシング)され、複数の電子装置10となる(図9(B)参照)。
ここで、接着層4は、この基板5の中に備えられるモールド材Mと電子部品はEとの組合せにより断続的に構成される部材で、その大部分が被覆されることとなる。
(substrate)
The
Here, the
各電子部品Eは、モールド材Mでモールドされる。モールド材Mは、電子部品Eを覆うようにモールドする。モールド材Mは、各電子部品Eにおいて、接着層4に対して反対の面(+Z側の面)及び側面(±X側の面および±Y側の面)をモールドする。モールド材Mの厚さは、特に限定されず任意である。モールド材Mの形成材料は、特に限定されず任意である。モールド材Mの形成材料は、例えば、エポキシ系の樹脂、シリコン系の樹脂などである。また、電子部品Eは、特に限定されず任意である。例えば、電子部品Eは、半導体チップ、MEMS(Micro Electro Mechanical Systems)、トランジスタ、コンデンサ、抵抗等である。なお、複数の電子部品Eは、同一の種類でもよいし、異なっていてもよい。このようなモールド材Mでモールドされた電子部品Eは、例えば、モールド材Mでモールドされた複数の電子部品E(モールドウエハ)でもよいし、モールド材Mでモールドされた個々の電子部品Eでもよい。また、モールド材Mでモールドされた電子部品Eは、単層でもよいし、多層でもよい。
Each electronic component E is molded with a molding material M. The molding material M is molded to cover the electronic component E. The molding material M molds the surface (the surface on the + Z side) and the side surface (the surface on the ± X side and the surface on the ± Y side) opposite to the
再配線層Rは、電子部品Eの端子T等に接続する配線を構成する薄膜の配線体である。再配線層Rは、誘電体Raに、導電体Rbによって配線が形成されたものである。再配線層Rの配線構造は、任意に設定可能である。例えば、再配線層Rは、単層でもよいし、複数層の構造でもよい。誘電体Ra及び導電体Rbの材料は、それぞれ、特に限定されず任意である。誘電体Raの材料は、例えば、ポリイミド系樹脂、酸化シリコン(SiOx)、感光性エポキシ等の感光性樹脂等である。導電体Rbの材料は、例えば、アルミニウム、銅、チタン、ニッケル、金等の金属等である。再配線層Rの厚さは、特に限定されず任意であり、例えば、安定性、基板5の薄膜化の観点から、数μm以上数10μm程度に設定される。
The rewiring layer R is a thin film wiring body constituting a wiring connected to the terminal T or the like of the electronic component E. In the rewiring layer R, a wiring is formed by a conductor Rb on a dielectric Ra. The wiring structure of the redistribution layer R can be set arbitrarily. For example, the redistribution layer R may have a single layer structure or a multiple layer structure. The materials of the dielectric Ra and the conductor Rb are not particularly limited and are optional. The material of the dielectric Ra is, for example, a polyimide resin, silicon oxide (SiOx), or a photosensitive resin such as photosensitive epoxy. The material of the conductor Rb is, for example, a metal such as aluminum, copper, titanium, nickel, gold or the like. The thickness of the rewiring layer R is not particularly limited and is arbitrary. For example, from the viewpoint of stability and thinning of the
バンプBは、再配線層Rに接続されて形成され、他の電子部品との接続などに用いられる電極である。バンプBの形状、大きさ、種類は、それぞれ、特に限定されず任意である。バンプBの形成材料は、特に限定されず任意であり、例えば、金、銀、銅、錫及び半田材料などを用いることができる。 The bump B is an electrode which is formed to be connected to the redistribution layer R and used for connection with other electronic components. The shape, size, and type of the bumps B are not particularly limited and are arbitrary. The material for forming the bumps B is not particularly limited and is arbitrary, and, for example, gold, silver, copper, tin, a solder material, and the like can be used.
基板5は、上記したように、その熱膨張係数が、支持体2の熱膨張係数と所定の関係を満たすのが好ましい。また、基板5の厚さは、特に限定されないが、積層体1の反りを抑制する観点から、100μm以上1000μm以下であるのが好ましい。
As described above, the
なお、上記の基板5は一例であって、他の形態でもよい。例えば、基板5は、少なくとも電子部品Eを備えていればよく、例えば、再配線層R、及びバンプBの少なくとも1つは備えなくてもよい。また、基板5の形状は任意であり、層状、板状でなくてもよい。
In addition, said board |
(積層体の反り)
積層体1は、単位長さあたりの反り量が、10μm/mm以下であり、好ましくは5.0μm/mm以下、より好ましくは3.0μm/mm以下である。なお、「単位長さあたりの反り量」とは、支持体2の分離層3を積層しない側の面の所定の断面における最大高低差をDとし、所定の断面の長さ(両端の距離)をLとしたときのD/Lで表される量である。この最大高低差Dは、レーザ変位計等で測定可能である。このように本実施形態の積層体1は、反りが抑制されたものである。これにより、積層体1は、位置ずれなどが抑制され、製造する電子部品E(電子装置10)の歩留まりを高くすることができる。このため、積層体1は、後に説明する電子装置10の製造などに好適に用いることができる。
(Warpage of laminate)
The amount of warpage per unit length of the
[積層体の製造方法]
次に、本実施形態に係る積層体の製造方法を説明する。本積層体の製造方法は、上記した本実施形態の積層体1を製造する方法である。図2及び図3は、本実施形態の積層体の製造方法を示すフローチャートである。図4から図6は、本実施形態の積層体の製造方法を説明する図である。なお、本積層体の製造方法において、積層体1の各部(分離層3、接着層4、基板5)の特性などの上記した本実施形態の積層体1と同様の部分については、説明を適宜省略する。
[Method of manufacturing laminate]
Next, the manufacturing method of the layered product concerning this embodiment is explained. The manufacturing method of this laminated body is a method of manufacturing the
積層体の製造方法は、図2(A)のステップS1に示すように、モールド材Mでモールドされた電子部品Eを有する基板5と、熱膨張係数が3ppm/K以上14ppm/K以下である支持体2とを、所定の処理により変質する分離層3を介して積層することを含む。
In the method of manufacturing the laminate, as shown in step S1 of FIG. 2A, the
例えば、ステップS1は、図2(B)に示すステップS2に示すように、上記した支持体2と、分離層3と、接着層4と、基板5とを、この順番で積層することを含む。ステップS2は、例えば、図2(B)に示すステップS3からステップS5により行う。
For example, step S1 includes, as shown in step S2 shown in FIG. 2B, laminating the
ステップS3では、支持体2に分離層3を積層する。ステップS3では、まず、上記した支持体2を準備する(図4(A)参照)。この際、上記したように、支持体2は、(支持体2の熱膨張係数/基板5の熱膨張係数)をXとしたとき、Xは0.5≦X≦1.2を満たすのが好ましい。
In step S3, the
また、支持体2の熱膨張係数は、複数の異なる熱膨張係数の支持体2を用いて製造した積層体1の反り量に基づいて設定されるのが好ましい。これは、積層体1の反りは、積層体1を構成する材料、大きさ、厚み、製造方法(処理方法)等の複数の要因により変化しうるからである。本願発明者は、後に参考例として説明するように、積層体1において、支持体2以外の構成及び製造方法が同じ場合、積層体1の反り量は、支持体2の熱膨張係数と相関することを見出している。例えば、熱膨張係数がA1の支持体2を用いて製造した積層体の反り量がW1であり、熱膨張係数がA2の支持体2を用いて製造した積層体の反り量がW2であった場合、上記熱膨張係数(A1、A2)と反り量(W1、W2)とが相関関係を有する。これにより、用いる支持体2の熱膨張係数は、上記の相関関係に基づいて、積層体1の反り量が少なくなる支持体2の熱膨張係数を予測し設定することができる。この場合、積層体1の反りを、確実に抑制することができる。
Moreover, it is preferable that the thermal expansion coefficient of the
次に、準備した支持体2に分離層3を積層する。例えば、上記した分離層3の形成材料を溶剤で溶解させた分離層3を形成する液を、支持体2の一方の面に塗布し、乾燥させて溶剤を蒸発させることにより、図4(B)に示すように、支持体2上に分離層3を積層する。塗布の方法は、例えば、スピンコート、ディッピング、ローラブレード、スプレー塗布、スリット塗布等の方法を用いることができる。
Next, the
続いて、ステップS4において、分離層3に接着層4を積層する。例えば、上記した接着層4の形成材料を溶剤で溶解させた接着層4を形成する液を、分離層3上に塗布し、乾燥させて溶剤を蒸発させることにより、図4(C)に示すように、分離層3に接着層4を積層する。塗布の方法は、ステップS3と同様である。なお、上記のように分離層3が接着層4を兼ねている場合、ステップS4を行わなくてもよい。
Subsequently, in step S4, the
続いて、ステップS5において、接着層4に、モールド材Mでモールドされた電子部品Eを有する基板5を積層する。本実施形態の積層体の製造方法では、ステップS5は、ファンアウト型パッケージの製造方法の中で、いわゆるチップファースト(RDLラスト)と呼ばれる電子部品Eに対して再配線層Rを形成する方法を説明するが、他の態様でもよい。例えば、接着層4に上記基板5を積層する方法としては、いわゆるRDLファーストと呼ばれる再配線層Rを形成した後に、再配線層Rに対して電子部品Eを積層する方法を用いてもよいし、予めモールド材Mでモールドされた複数の電子部品E(モールドウエハ)を接着層4に積層してもよいし、予めモールド材Mでモールドされた個々の電子部品Eを複数、接着層4に積層してもよい。
Subsequently, in step S5, the
例えば、ステップS5は、図3に示すステップS6からステップS10により行う。例えば、ステップS6において、接着層4に電子部品Eを積層する。図5(A)に示すように、接着層4には、複数の電子部品Eが所定の配列で配列される。例えば、接着層4への電子部品Eの積層は、予め複数の電子部品Eを所定の配列で接着性の支持体等に配列し、これを接着層4に転写することにより行われる。なお、接着層4への電子部品Eを積層する方法は、上記の方法に限定されず任意である。
For example, step S5 is performed by steps S6 to S10 shown in FIG. For example, in step S6, the electronic component E is laminated on the
続いて、図3のステップS7において、電子部品Eをモールド材Mでモールドする。例えば、上記したモールド材Mの形成材料を、溶剤で溶解させたモールド材料を、塗布装置により電子部品Eを覆うように塗布し、乾燥させ溶剤を蒸発させることにより、図5(B)に示すように、電子部品E全体をモールド材Mでモールドする。モールド材Mの熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。なお、接着層4への電子部品Eの積層は、上記の方法に限定されず他の方法でもよい。例えば、接着層4への電子部品Eの積層は、複数の電子部品Eが所定の配列で配列された状態で、封止材シート等のモールド材Mでモールドされた電子部品Eの層を予め作成し、この層を接着層4に積層してもよい。
Subsequently, in step S7 of FIG. 3, the electronic component E is molded with the molding material M. For example, as shown in FIG. 5B, a mold material obtained by dissolving the above-described forming material of the mold material M with a solvent is applied to cover the electronic component E by a coating device, and dried to evaporate the solvent. Thus, the entire electronic component E is molded with the molding material M. The thermal expansion coefficient of the molding material M is preferably 4 ppm / K or more and 12 ppm / K or less, and more preferably 5 ppm / K or more and 10 ppm / K or less. In addition, lamination | stacking of the electronic component E to the
続いて、図3のステップS8において、電子部品Eの端子Tをモールド材Mから露出させる。例えば、図5(C)に示すように、モールド材Mの表面(+Z側の面)に対して、研削、研磨、切削などの処理を施すことにより、電子部品Eの端子をモールド材Mから露出させる。 Subsequently, in step S8 of FIG. 3, the terminal T of the electronic component E is exposed from the molding material M. For example, as shown in FIG. 5C, the surface of the molding material M (the surface on the + Z side) is subjected to processing such as grinding, polishing, cutting, etc., whereby the terminals of the electronic component E are removed from the molding material M Exposed.
続いて、図3のステップS9において、電子部品Eの端子Tを露出させたモールド材Mに再配線層Rを形成する。再配線層Rの形成方法は、特に限定されず、任意である。例えば、本実施形態では、まず、電子部品Eの端子Tを露出させたモールド材M上に、サブトラクト法、アディティブ法等により、導電体Rbの層を形成し、導電体Rbの層上に所定のパターンのレジストを形成し、不要な導電体Rbをエッチングした後、レジストを剥離して所定の配線パターンを形成する。そして、配線パターン上に誘電体Raの保護層を形成して、図6(A)に示すような、誘電体Raに導電体Rbの配線パターンを形成した再配線層Rを形成する。なお、再配線層Rの形成方法は、上記の方法に限定されず、任意の方法を用いることができる。 Subsequently, in step S9 of FIG. 3, the rewiring layer R is formed on the mold material M in which the terminals T of the electronic component E are exposed. The method for forming the redistribution layer R is not particularly limited and is arbitrary. For example, in the present embodiment, first, the layer of the conductor Rb is formed on the mold material M in which the terminals T of the electronic component E are exposed by the subtract method, the additive method or the like, and a predetermined layer is formed on the layer of the conductor Rb. After forming a resist of the pattern of and etching unnecessary conductors Rb, the resist is peeled off to form a predetermined wiring pattern. Then, a protective layer of the dielectric Ra is formed on the wiring pattern, and a rewiring layer R in which the wiring pattern of the conductor Rb is formed on the dielectric Ra is formed as shown in FIG. In addition, the formation method of the redistribution layer R is not limited to said method, Arbitrary methods can be used.
続いて、図3のステップS10において、再配線層RにバンプBを形成する。例えば、バンプBは、誘電体Raの層の所定の部分を除去して再配線層Rを露出させ、露出させた部分にバンプBの材料を供給することにより、図6(B)に示すように、再配線層RにバンプBを形成する。以上のステップにより、図1に示す、上記した本実施形態の積層体1を製造することができる。なお、バンプBを形成するか否かは任意である。
Subsequently, bumps B are formed on the redistribution layer R in step S10 of FIG. For example, as shown in FIG. 6B, the bump B is formed by removing a predetermined portion of the dielectric Ra layer to expose the redistribution layer R and supplying the material of the bump B to the exposed portion. Then, the bumps B are formed on the redistribution layer R. Through the above steps, the
[電子装置の製造方法]
次に、本実施形態の電子装置の製造方法を説明する。本電子装置の製造方法は、上記した本実施形態の積層体1を用いて電子装置10を製造する方法である。図7は、本実施形態の電子装置の製造方法を示すフローチャートである。図8及び図9は、本実施形態の電子装置の製造方法を説明する図である。なお、本明細書において、「電子装置」とは、電子部品Eを備える装置、素子、部品を意味する、
[Method of manufacturing electronic device]
Next, a method of manufacturing the electronic device of the present embodiment will be described. The method of manufacturing the electronic device is a method of manufacturing the
電子装置の製造方法は、上記した積層体の製造方法により積層体を製造することと、分離層3を変質させて、積層体1から支持体2を分離することと、基板5から接着層4及び分離層3を除去して、電子部品Eを含む電子装置10を得ることと、を含む。電子装置の製造方法は、例えば、図7に示すステップS11からステップS15により行うことができる。
The method of manufacturing the electronic device includes manufacturing a laminate by the above-described method of manufacturing a laminate, degenerating the
例えば、ステップS11において、上記した基板5を支持部材8で支持する。例えば、支持部材8は、粘着性を有するテープ(シート)などの基板5を支持し且つ基板5から取り外し可能な部材を用いることができる。
For example, in step S11, the
続いて、ステップS12において、分離層3を所定の処理により変質させる。この所定の処理は、分離層3の性質に基づいて決定される。例えば、この所定の処理は、分離層3が光を吸収して変質する場合、分離層3に光を吸収させる処理であり、分離層3が加熱により変質する場合、分離層3を加熱する処理であり、分離層3が化合物により変質する処理の場合、分離層3に化合物を作用させる(接触させる)処理である。中でも、電子装置の製造方法では、支持体2は光が透過する材料で形成され、且つ分離層3は光を吸収して変質する材料で形成され、所定の処理は支持体2を通して光を照射することにより分離層3に光を吸収させる処理であるのが好ましい。この場合、分離層3を特異的に簡単な処理で変質させることができる。例えば、図8(B)に示すように、分離層3を変質させる波長の光を発生させるレーザ等により、支持体2を通して分離層3に光を照射する。分離層3は、わずかな外力を受けて破壊される状態に変質するのが好ましい。なお、図8(B)において、符号「3a」は、変質した状態を示している。
Subsequently, in step S12, the
続いて、ステップS13において、積層体1から支持体2を分離する。本実施形態では、分離層3は、わずかな外力を受けて破壊される状態に変質しており、例えば、図8(C)に示すように、支持体2を分離層3に対して移動させることで、分離層3が破壊され、基板5を支持体2から容易に分離させることができる。
Subsequently, in step S13, the
続いて、ステップS14において、分離層3及び接着層4を基板5から除去する。本実施形態では、上記したように、分離層3及び接着層4は、所定の溶剤により溶解するように設定され、図9(A)に示すように、所定の溶剤により処理を行うことにより分離層3及び接着層4を基板5から除去する。分離層3及び接着層4を除去した後、溶剤を洗浄し、乾燥させる。
Subsequently, in step S14, the
続いて、ステップS15において、基板5をダイシングする。例えば、ステップS15において、図9(B)に示すように、基板5を所定の単位で、ダイシングする。ダイシングの方法は、特に限定されず任意である。例えば、このダイシングは、ブレードダイシング、レーザダイシング等により行うことができる。これにより、積層体1の基板5を固片化した電子装置10が製造される。本実施形態では、反りが抑制された積層体1を用いるので、製造する電子部品の歩留まりを高くすることができる。
Subsequently, in step S15, the
以上説明したように、本実施形態の積層体の製造方法は、反りを抑制した積層体を製造することができる。また、本発明の積層体は、反りが抑制される。また、本実施形態の電子装置の製造方法は、反りが抑制された積層体を用いるので、製造する電子部品の歩留まりを高くすることができる。 As explained above, the method of manufacturing a laminate according to the present embodiment can manufacture a laminate in which warpage is suppressed. Further, in the laminate of the present invention, warpage is suppressed. Moreover, since the manufacturing method of the electronic device of this embodiment uses the laminated body by which curvature was suppressed, the yield of the electronic component to manufacture can be made high.
以下に、実施例によって本発明をさらに詳細に説明するが、本発明は、これらの例によってなんら限定されるものではない。 Hereinafter, the present invention will be described in more detail by way of examples, but the present invention is not limited by these examples.
[実施例1〜6]
実施例1〜6では、熱膨張係数が異なる複数の支持体を用いて、図1に示す積層体1を製造し、積層体1の反りを評価した。
[Examples 1 to 6]
In Examples 1 to 6, the
(積層体の製造)
実施例1〜6の積層体1は、以下のように、上記本実施形態の積層体の製造方法を用いて製造した。各実施例の積層体は、以下の材料を用いて製造した。各実施例において、支持体2は、直径が200mm、厚さが700μm、熱膨張係数が3.2〜10.5ppm/K(図10に示す)、円板状のガラスとした。分離層3は、形成材料をフルオロカーボン系分離層とし、厚さを0.4μmとした。接着層4は、東京応化工業株式会社製、TZNR(登録商標)−A4017(モジュラス0.27MPa)を用いて、厚さ30μmで形成した。基板5は、複数の電子部品Eがモールド材Mでモールドされたものである。基板5の厚さは、各実施例において300μm及び490μmとした。なお、実施例1〜6において、基板5の熱膨張係数は8〜10ppm/Kの範囲であった。分離層3、及び接着層4は、材料を溶解させた材料液を塗布装置により塗布した後、加熱することにより形成した。また、基板5と接着層4との積層は、モールド材Mでモールドした複数の電子部品E(モールドウエハ)を有する基板5を、積層体1に積層することにより行った。
(Production of laminate)
The
(反りの測定)
製造した積層体1を定盤上に載置し、積層体1の所定の断面における最大高低差Dをレーザ変位計により測定した。なお、所定の断面は、円板状の積層体1の直径方向とした。各実施例における積層体1の反りを図10に示す。なお、図10において、積層体1の反りの「+」の符号は、図1に示す積層体1が上方に向いて突出する方向の反りを示し(スマイル)、積層体1の反りの「−」の符号は、図1に示す積層体1が下方に向いて突出する方向の反り(クライ)を示している。
(Measurement of warpage)
The manufactured
なお、接着層4に積層する前の状態における基板5の反りもレーザ変位計で計測した。その結果、厚さが300μmの基板5は、下方に向いて中央が突出する方向(−方向)に沿っており、最大高低差が2022μm(単位長さあたりの反り量が10.1μm/mm)であり、厚さが490μmの基板は、上方に向いて中央が突出する方向(+方向)に沿っており、最大高低差が3429μm(単位長さあたりの反り量が17.1μm/mm)であった。
In addition, the curvature of the board |
また、実施例1〜6において、積層体1の単位長さあたりの反り量を下記の式により求めた。
式:「積層体1の単位長さあたりの反り量」=「積層体1の反り量の絶対値(μm)」/支持体の直径(200mm)
その結果を以下に示す。また、反りの方向も示す。
実施例1:
300μm厚の基板:1544μm/200mm=7.720μm/mm(+方向)
490μm厚の基板:1989μm/200mm=9.945μm/mm(+方向)
実施例2:
300μm厚の基板:1665μm/200mm=8.325μm/mm(+方向)
490μm厚の基板:1602μm/200mm=8.010μm/mm(+方向)
実施例3:
300μm厚の基板:972μm/200mm=4.86μm/mm(+方向)
490μm厚の基板:1063μm/200mm=5.315μm/mm(+方向)
実施例4:
300μm厚の基板:660μm/200mm=3.3μm/mm(+方向)
490μm厚の基板:658μm/200mm=3.29μm/mm(+方向)
実施例5:
300μm厚の基板:810μm/200mm=4.05μm/mm(−方向)
490μm厚の基板:222μm/200mm=1.11μm/mm(−方向)
実施例6:
300μm厚の基板:2012μm/200mm=10.06μm/mm(−方向)
490μm厚の基板:1842μm/200mm=9.21μm/mm(−方向)
In Examples 1 to 6, the amount of warpage per unit length of the
Formula: “warpage amount per unit length of
The results are shown below. It also indicates the direction of warpage.
Example 1:
300 μm thick substrate: 1544 μm / 200 mm = 7.720 μm / mm (plus direction)
490 μm thick substrate: 1989 μm / 200 mm = 9.945 μm / mm (plus direction)
Example 2:
300 μm thick substrate: 1665 μm / 200 mm = 8.325 μm / mm (plus direction)
490 μm thick substrate: 1602 μm / 200 mm = 8.010 μm / mm (plus direction)
Example 3:
Substrate of 300 μm thickness: 972 μm / 200 mm = 4.86 μm / mm (plus direction)
490 μm thick substrate: 1063 μm / 200 mm = 5.315 μm / mm (plus direction)
Example 4:
Substrate of 300 μm thickness: 660 μm / 200 mm = 3.3 μm / mm (+ direction)
490 μm thick substrate: 658 μm / 200 mm = 3.29 μm / mm (plus direction)
Example 5:
Substrate of 300 μm thickness: 810 μm / 200 mm = 4.05 μm / mm (-direction)
490 μm thick substrate: 222 μm / 200 mm = 1.11 μm / mm (-direction)
Example 6:
300 μm thick substrate: 2012 μm / 200 mm = 10.06 μm / mm (-direction)
490 μm thick substrate: 1842 μm / 200 mm = 9.21 μm / mm (-direction)
(結果)
本実施形態の積層体1は、図10に示すように、反りが抑制されていることが確認される。また、実施例1〜6の結果から、積層体1の反りは、支持体2の熱膨張係数に依存して、反りの方向が連続的に変化することが確認された。また、実施例1〜6で行った複数の異なる熱膨張係数の支持体2を用いて製造した積層体1の反り量は、支持体2の熱膨張係数と相関があることが確認され、積層体1の反り量は支持体2の熱膨張係数が6.5程度でゼロに近くなると予測される。
(result)
As shown in FIG. 10, in the
なお、本発明の技術範囲は、上述の実施形態などで説明した態様に限定されるものではない。上述の実施形態などで説明した要件の1つ以上は、省略されることがある。また、上述の実施形態などで説明した要件は、適宜組み合わせることができる。また、法令で許容される限りにおいて、上述の実施形態などで引用した全ての文献の開示を援用して本文の記載の一部とする。 The technical scope of the present invention is not limited to the aspect described in the above-described embodiment and the like. One or more of the requirements described in the above embodiments and the like may be omitted. Further, the requirements described in the above-described embodiment and the like can be combined as appropriate. In addition, the disclosures of all the documents cited in the above-described embodiments and the like are incorporated as part of the description of the text as far as the laws and regulations permit.
1・・・積層体
2・・・支持体
3・・・分離層
4・・・接着層
5・・・基板
8・・・支持部材
10・・・電子装置
B・・・バンプ
E・・・電子部品
M・・・モールド材
R・・・再配線層
Ra・・・誘電体
Rb・・・導電体
T・・・端子
Claims (11)
0.5≦(支持体の熱膨張係数/基板の熱膨張係数)≦1.2
の関係を満たす、請求項1から請求項4のいずれか一項に記載の積層体の製造方法。 The relationship between the thermal expansion coefficient of the support and the thermal expansion coefficient of the substrate is
0.5 ≦ (thermal expansion coefficient of support / thermal expansion coefficient of substrate) ≦ 1.2
The manufacturing method of the laminated body as described in any one of Claim 1 to 4 which satisfy | fills the relationship of (1).
前記支持体の厚さは、400μm以上1200μm以下であり、且つ前記基板の厚さよりも厚い、請求項1から請求項5のいずれか一項に記載の積層体の製造方法。 The thickness of the substrate is 100 μm or more and 1000 μm or less.
The method for manufacturing a laminate according to any one of claims 1 to 5, wherein a thickness of the support is 400 μm or more and 1200 μm or less, and is thicker than a thickness of the substrate.
前記分離層は、光の吸収により変質する、請求項1から請求項6のいずれか一項に記載の積層体の製造方法。 The support is formed of a light transmitting material,
The method for producing a laminate according to any one of claims 1 to 6, wherein the separation layer is denatured by absorption of light.
前記電子部品をモールド材でモールドすることと、
前記再配線層を形成することと、を含む、請求項1から請求項8のいずれか一項に記載の積層体の製造方法。 The substrate includes the electronic component and a redistribution layer connected to the electronic component.
Molding the electronic component with a molding material;
The method for manufacturing a laminate according to any one of claims 1 to 8, comprising forming the rewiring layer.
前記分離層を変質させて、前記積層体から前記支持体を分離することと、
前記基板から前記接着層及び前記分離層を除去して、前記電子部品を含む電子装置を得ることと、を含む、電子装置の製造方法。 Producing a laminate by the method for producing a laminate according to any one of claims 1 to 9;
Degrading the separation layer to separate the support from the laminate;
Removing the adhesive layer and the separation layer from the substrate to obtain an electronic device including the electronic component.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018001895A JP2019121733A (en) | 2018-01-10 | 2018-01-10 | Method of manufacturing laminate, laminate, and method of manufacturing electronic device |
KR1020180141938A KR20190085469A (en) | 2018-01-10 | 2018-11-16 | Method of manufacturing laminate, laminate, and method of manufacturing electronic device |
TW108100792A TWI784117B (en) | 2018-01-10 | 2019-01-09 | Manufacturing method of laminated body, laminated body, and manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018001895A JP2019121733A (en) | 2018-01-10 | 2018-01-10 | Method of manufacturing laminate, laminate, and method of manufacturing electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019121733A true JP2019121733A (en) | 2019-07-22 |
Family
ID=67307415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018001895A Pending JP2019121733A (en) | 2018-01-10 | 2018-01-10 | Method of manufacturing laminate, laminate, and method of manufacturing electronic device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2019121733A (en) |
KR (1) | KR20190085469A (en) |
TW (1) | TWI784117B (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129419A (en) * | 2010-12-16 | 2012-07-05 | Shinko Electric Ind Co Ltd | Semiconductor package and method for manufacturing the same |
JP2016178272A (en) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | Semiconductor package and manufacturing method of the same |
JP2017098481A (en) * | 2015-11-27 | 2017-06-01 | 日立化成株式会社 | Semiconductor device manufacturing method |
WO2017150320A1 (en) * | 2016-02-29 | 2017-09-08 | 富士フイルム株式会社 | Temporary adhesive composition and laminate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5496445B2 (en) | 2007-06-08 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2018
- 2018-01-10 JP JP2018001895A patent/JP2019121733A/en active Pending
- 2018-11-16 KR KR1020180141938A patent/KR20190085469A/en not_active Application Discontinuation
-
2019
- 2019-01-09 TW TW108100792A patent/TWI784117B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129419A (en) * | 2010-12-16 | 2012-07-05 | Shinko Electric Ind Co Ltd | Semiconductor package and method for manufacturing the same |
JP2016178272A (en) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | Semiconductor package and manufacturing method of the same |
JP2017098481A (en) * | 2015-11-27 | 2017-06-01 | 日立化成株式会社 | Semiconductor device manufacturing method |
WO2017150320A1 (en) * | 2016-02-29 | 2017-09-08 | 富士フイルム株式会社 | Temporary adhesive composition and laminate |
Also Published As
Publication number | Publication date |
---|---|
KR20190085469A (en) | 2019-07-18 |
TW201938394A (en) | 2019-10-01 |
TWI784117B (en) | 2022-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10416557B2 (en) | Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus | |
TWI242176B (en) | Flexible electronic device and production method of the same | |
KR101561359B1 (en) | Stacked body and method for detaching stacked body | |
US9312151B2 (en) | Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member | |
US20150107764A1 (en) | Process for producing adhesive sheet having singulated adhesive layer, process for producing wiring substrate using the adhesive sheet, method of manufacturing semiconductor equipment, and equipment for producing adhesive sheet | |
US8592257B2 (en) | Method for manufacturing semiconductor modules | |
TW201227937A (en) | Image sensor chip package and method for forming the same | |
US20180025955A1 (en) | Semiconductor device and method | |
US20090124048A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011044587A (en) | Method of manufacturing semiconductor package | |
JP5803276B2 (en) | Manufacturing method of semiconductor device | |
US10910268B2 (en) | Method of manufacturing a chip package | |
TW201906024A (en) | Semiconductor package and semiconductor package process method | |
TWI305950B (en) | Flip-attached and underfilled semiconductor device and method | |
WO2019041366A1 (en) | Method for manufacturing coil, coil, and electronic device | |
JP2019121733A (en) | Method of manufacturing laminate, laminate, and method of manufacturing electronic device | |
JP2016048768A (en) | Wiring board and manufacturing method of semiconductor device | |
US9362255B2 (en) | Method for manufacturing a multilayer structure on a substrate | |
US10199366B2 (en) | Methods of manufacturing semiconductor packages | |
JP2010199624A (en) | Method of manufacturing connection substrate using thin plate type article, connection substrate, method of manufacturing multilayer wiring board, multilayer wiring board, method of manufacturing substrate for semiconductor package, method of manufacturing substrate for semiconductor package and semiconductor package, and semiconductor package | |
US10504850B2 (en) | Semiconductor processing method | |
TW201907494A (en) | Semiconductor device manufacturing method and semiconductor device intermediate | |
JP2008016606A (en) | Semiconductor device, and its manufacturing method | |
JP6447073B2 (en) | Wiring board and laminating apparatus | |
KR20190036161A (en) | transferring and packaging apparatus for fabricating flexible electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220222 |