JP2019121733A - Method of manufacturing laminate, laminate, and method of manufacturing electronic device - Google Patents

Method of manufacturing laminate, laminate, and method of manufacturing electronic device Download PDF

Info

Publication number
JP2019121733A
JP2019121733A JP2018001895A JP2018001895A JP2019121733A JP 2019121733 A JP2019121733 A JP 2019121733A JP 2018001895 A JP2018001895 A JP 2018001895A JP 2018001895 A JP2018001895 A JP 2018001895A JP 2019121733 A JP2019121733 A JP 2019121733A
Authority
JP
Japan
Prior art keywords
laminate
substrate
support
separation layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018001895A
Other languages
Japanese (ja)
Inventor
吉浩 稲尾
Yoshihiro Inao
吉浩 稲尾
山本 毅
Takeshi Yamamoto
毅 山本
岩田 泰昌
Yasumasa Iwata
泰昌 岩田
中村 彰彦
Akihiko Nakamura
彰彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2018001895A priority Critical patent/JP2019121733A/en
Priority to KR1020180141938A priority patent/KR20190085469A/en
Priority to TW108100792A priority patent/TWI784117B/en
Publication of JP2019121733A publication Critical patent/JP2019121733A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process

Abstract

To suppress warpage of a laminate having an electronic component.SOLUTION: The method of manufacturing a laminate includes laminating a substrate 5 having an electronic component E molded with a molding material M and a support 2 having a thermal expansion coefficient of 3 ppm/K or more and 14 ppm/K or less via a separation layer 3 which is denatured by a predetermined treatment.SELECTED DRAWING: Figure 2

Description

本発明は、積層体の製造方法、積層体、及び電子装置の製造方法に関する。   The present invention relates to a method of manufacturing a laminate, a laminate, and a method of manufacturing an electronic device.

半導体分野では、近年、ウエハレベル、パネルレベルで電子部品を埋め込むパッケージが用いられている。例えば、ファンアウト型パッケージは、半導体チップ(チップ)上に形成された再配線がチップの外形より外側に拡張されて形成されている構造のパッケージであり、パッケージの小型化、あるいは配線の高密度化を実現できるため、注目されている。このようなファンアウト型パッケージによる半導体の製造方法として、複数の電子部品を支持体に搭載してモールド材で封止し、配線構造(再配線)を形成した後、積層体から支持体を除去し、固片化する方法が知られる(例えば、下記の特許文献1)。   In the semiconductor field, in recent years, packages for embedding electronic components at wafer level and panel level have been used. For example, a fan-out type package is a package having a structure in which rewirings formed on a semiconductor chip (chip) are extended to the outside of the outer shape of the chip, and the package is miniaturized or the wiring density is high. Has attracted attention because it can be realized. As a method of manufacturing a semiconductor by such a fan-out type package, a plurality of electronic components are mounted on a support and sealed with a molding material to form a wiring structure (rewiring), and then the support is removed from the laminate And a method of solidifying is known (for example, Patent Document 1 below).

特開2008−306071号公報JP 2008-306071 A

従来、特許文献1のような電子部品を備える積層体は、反りが発生する場合がある。積層体に反りが発生すると、位置ずれ等が生じ電子部品に不良が発生しやすくなり、歩留まりが低くなってしまう。特に、パッケージの小型化、配線の高密度化をする場合、電子部品の不良が発生しやすくなる。そこで、本願発明者は、上記のような積層体における各部の材料等について検討を行った結果、所定の熱膨張係数の支持体を用いることにより、積層体の反りを抑制することができることを見出して、本発明を完成させた。   Conventionally, in a laminate including an electronic component as described in Patent Document 1, warpage may occur. If warpage occurs in the laminate, positional deviation or the like occurs, and defects tend to occur in the electronic component, and the yield decreases. In particular, when the package is miniaturized and the wiring density is increased, defects in electronic components are likely to occur. Then, as a result of examining the material etc. of each part in the above laminates, the inventor of the present application found out that the warpage of the laminates can be suppressed by using a support having a predetermined thermal expansion coefficient. The present invention has been completed.

以上のような事情に鑑み、本発明は、電子部品を有する積層体の反りを抑制することを目的とする。   In view of the circumstances as described above, the present invention aims to suppress warpage of a laminate having an electronic component.

本発明の第1の態様に従えば、モールド材でモールドされた電子部品を有する基板と、熱膨張係数が3ppm/K以上14ppm/K以下である支持体とを、所定の処理により変質する分離層を介して積層することを含む、積層体の製造方法が提供される。   According to the first aspect of the present invention, separation is performed in which the substrate having the electronic component molded with the mold material and the support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less by a predetermined treatment A method of making a laminate is provided, including laminating through layers.

本発明の第2の態様に従えば、熱膨張係数が3ppm/K以上14ppm/K以下である支持体と、所定の処理により変質する分離層と、接着層と、基板とが、この順番で積層された積層体が提供される。   According to the second aspect of the present invention, a support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less, a separation layer which is denatured by a predetermined treatment, an adhesive layer, and a substrate are arranged in this order. A laminated laminate is provided.

本発明の第3の態様に従えば、上記の積層体の製造方法により積層体を製造することと、分離層を変質させて、積層体から支持体を分離することと、基板から接着層及び分離層を除去して、電子部品を含む電子装置を得ることと、を含む、電子装置の製造方法が提供される。   According to the third aspect of the present invention, there is provided a method of producing a laminate by the method for producing a laminate, degenerating the separation layer to separate the support from the laminate, an adhesive layer from the substrate, and A method of manufacturing an electronic device is provided, including removing the separation layer to obtain an electronic device including an electronic component.

本発明の積層体の製造方法は、反りを抑制した積層体を製造することができる。また、本発明の積層体は、反りが抑制される。また、本発明の電子装置の製造方法は、反りが抑制された積層体を用いるので、製造する電子部品の歩留まりを高くすることができる。   The method for producing a laminate of the present invention can produce a laminate in which warpage is suppressed. Further, in the laminate of the present invention, warpage is suppressed. In addition, since the method for manufacturing an electronic device according to the present invention uses a laminate in which warpage is suppressed, the yield of the electronic component to be manufactured can be increased.

実施形態に係る積層体を示す図である。It is a figure showing the layered product concerning an embodiment. (A)及び(B)は、実施形態に係る積層体の製造方法を示すフローチャートである。(A) and (B) is a flowchart which shows the manufacturing method of the laminated body which concerns on embodiment. 図2に続いて、積層体の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of a laminated body following FIG. (A)から(C)は、積層体の製造方法の説明図である。(A) to (C) are explanatory drawings of the manufacturing method of a laminated body. 図4に続いて、(A)から(C)は、積層体の製造方法の説明図である。(A) to (C) are explanatory drawings of the manufacturing method of a laminated body following FIG. 図5に続いて、(A)及び(B)は、積層体の製造方法の説明図である。(A) and (B) are explanatory drawings of the manufacturing method of a laminated body following FIG. 実施形態に係る電子装置の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the electronic device which concerns on embodiment. (A)及び(B)は、電子装置の製造方法の説明図である。(A) and (B) is explanatory drawing of the manufacturing method of an electronic device. 図8に続いて、(A)及び(B)は、電子装置の製造方法の説明図である。(A) and (B) are explanatory drawings of the manufacturing method of an electronic device following FIG. 実施例1〜6の積層体の反り量を示すグラフである。It is a graph which shows the curvature amount of the laminated body of Examples 1-6.

[実施形態]
実施形態について説明する。以下の説明において、適宜、図1などに示すXYZ直交座標系を参照する。このXYZ直交座標系は、X方向およびY方向が水平方向(横方向)であり、Z方向が鉛直方向である。また、各方向において、適宜、矢印の先端と同じ側を+側(例、+Z側)、矢印の先端と反対側を−側(例、−Z側)と称す。例えば、鉛直方向(Z方向)において、上方が+Z側であり、下方が−Z側である。なお、図面においては、実施形態を説明するため、一部または全部を模式的に記載するとともに、一部分を大きくまたは強調して記載する等適宜縮尺を変更して表現した部分を含む。
[Embodiment]
Embodiments will be described. In the following description, an XYZ orthogonal coordinate system shown in FIG. 1 and the like will be referred to as appropriate. In this XYZ orthogonal coordinate system, the X direction and the Y direction are horizontal directions (horizontal directions), and the Z direction is a vertical direction. In each direction, the same side as the tip of the arrow is appropriately referred to as the + side (eg, + Z side), and the side opposite to the tip of the arrow as the − side (eg, -Z side). For example, in the vertical direction (Z direction), the upper side is the + Z side, and the lower side is the -Z side. In the drawings, in order to describe the embodiment, a part or the whole is schematically described, and a part is described by appropriately changing the scale, for example, by partially or partially emphasizing.

[積層体]
本実施形態の積層体について説明する。図1は、本実施形態に係る積層体を示す−Y側から見た断面図である。積層体1は、図1に示すように、支持体2、分離層3、接着層4、及び電子部品Eを有する基板5を備えている。積層体1では、支持体2と、分離層3と、接着層4と、電子部品Eを有する基板5とが、この順番で積層されている。積層体1は、電子部品Eを備える電子装置10(図9(B)参照)の製造に用いられる。積層体1は、電子部品E上に形成された再配線層Rが電子部品Eの外形より外側に拡張されて形成されている構造であるいわゆるファンアウト型パッケージの構造を含む。なお、本実施形態では、積層体1を、いわゆるファンアウト型パネルレベルパッケージの構造を含むものとして説明するが、他の態様でもよい。
[Laminate]
The laminate of the present embodiment will be described. FIG. 1: is sectional drawing seen from the -Y side which shows the laminated body which concerns on this embodiment. The laminated body 1 is provided with the board | substrate 5 which has the support body 2, the isolation | separation layer 3, the contact bonding layer 4, and the electronic component E, as shown in FIG. In the laminate 1, the support 2, the separation layer 3, the adhesive layer 4, and the substrate 5 having the electronic component E are laminated in this order. The laminate 1 is used to manufacture an electronic device 10 (see FIG. 9B) including the electronic component E. The laminate 1 includes a so-called fan-out type package structure in which the redistribution layer R formed on the electronic component E is formed so as to be extended outside the outer shape of the electronic component E. Note that, in the present embodiment, the laminate 1 is described as including the structure of a so-called fan-out type panel level package, but other aspects may be possible.

(支持体)
支持体2は、分離層3、接着層4及び基板5を支持する。支持体2の一方の面(図1では+Z側の面)には、分離層3が積層される。支持体2の大きさ、厚さ、及び形状は、それぞれ、任意に設定可能である。例えば、支持体2は、一辺あるいは直径等の外形の大きさを10mm以上1000mm以下程度とすることができる。また、例えば、支持体2の厚さは、積層体1の反りを抑制する観点から、400μm以上1200μm以下であるのが好ましい。また、支持体2の厚さは、積層体1の反りを抑制する観点から、後に説明する基板5の厚さよりも厚いのが好ましい。また、例えば、支持体2の形状は、その外形が矩形状、円形状などの板状等の形状とすることができる。
(Support)
The support 2 supports the separation layer 3, the adhesive layer 4 and the substrate 5. The separation layer 3 is laminated on one surface of the support 2 (the surface on the + Z side in FIG. 1). The size, thickness and shape of the support 2 can be set arbitrarily. For example, the support 2 can have an outer size such as one side or a diameter of about 10 mm or more and 1000 mm or less. Also, for example, the thickness of the support 2 is preferably 400 μm or more and 1200 μm or less from the viewpoint of suppressing the warpage of the laminate 1. Further, from the viewpoint of suppressing the warpage of the laminate 1, the thickness of the support 2 is preferably thicker than the thickness of the substrate 5 described later. Also, for example, the shape of the support 2 can be a plate such as a rectangular shape, a circular shape, or the like as the outer shape thereof.

支持体2は、熱膨張係数(coefficient of thermal expansion, CTE)が、3ppm/K以上14ppm/K以下であり、4ppm/K以上9ppm/K以下であるのが好ましく、5ppm/K以上8ppm/K以下であるのがより好ましい。支持体2の熱膨張係数が上記範囲である場合、積層体1の反りを抑制することができる。これは、支持体2の熱膨張係数が上記の範囲である場合、基板5の熱膨張係数にマッチするためであると考えられる。中でも、支持体2の熱膨張係数と基板5の熱膨張係数とは、(支持体2の熱膨張係数/基板5の熱膨張係数)をXとしたときに、Xは、0.5≦X≦1.2を満たすのが好ましく、0.8≦X≦1.0を満たすのがより好ましい。なお、基板5の熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。なお、支持体2及び基板5の熱膨張係数は、それぞれ、公知の熱膨張率測定装置等により求めることができる。
また、本発明において、支持体2上に設けられるモールド材Mの膨張収縮挙動が、積層体1の反りに対して支配的である場合がある。その場合、基板5の熱膨張係数は、モールド材Mの熱膨張係数と同等であるとみなすことができる。
このような観点で、モールド材Mの熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。
なお、このモールド材Mの熱膨張係数は、別途、封止用に用いられる組成物について硬化させることにより試験片を得、この試験片について熱膨張率測定装置により分析し、求めることができる。
The support 2 has a coefficient of thermal expansion (CTE) of 3 ppm / K or more and 14 ppm / K or less, preferably 4 ppm / K or more and 9 ppm / K or less, and 5 ppm / K or more and 8 ppm / K It is more preferable that When the thermal expansion coefficient of the support 2 is in the above range, the warpage of the laminate 1 can be suppressed. It is considered that this is because when the thermal expansion coefficient of the support 2 is in the above range, the thermal expansion coefficient of the substrate 5 is matched. Above all, when the thermal expansion coefficient of the support 2 and the thermal expansion coefficient of the substrate 5 are represented by (the thermal expansion coefficient of the support 2 / the thermal expansion coefficient of the substrate 5), X is 0.5 ≦ X. It is preferable to satisfy ≦ 1.2, and it is more preferable to satisfy 0.8 ≦ X ≦ 1.0. The thermal expansion coefficient of the substrate 5 is preferably 4 ppm / K or more and 12 ppm / K or less, and more preferably 5 ppm / K or more and 10 ppm / K or less. In addition, the thermal expansion coefficient of the support body 2 and the board | substrate 5 can each be calculated | required by a well-known thermal expansion coefficient measuring apparatus etc.
In the present invention, the expansion and contraction behavior of the molding material M provided on the support 2 may be dominant with respect to the warpage of the laminate 1. In that case, the thermal expansion coefficient of the substrate 5 can be considered to be equal to the thermal expansion coefficient of the molding material M.
From such a viewpoint, the thermal expansion coefficient of the molding material M is preferably 4 ppm / K or more and 12 ppm / K or less, and more preferably 5 ppm / K or more and 10 ppm / K or less.
The thermal expansion coefficient of the molding material M can be obtained separately by curing a composition used for sealing to obtain a test piece, and the test piece can be determined by analysis using a thermal expansion coefficient measuring apparatus.

支持体2の形成材料は、特に限定されず任意であるが、後に説明する分離層3が、光により変質する場合、分離層3を変質させる波長の光が透過する材料で形成されるのが好ましい。この場合、分離層3を変質させる光を、支持体2を通して分離層3に照射することができるので、分離層3を変質させる処理(図8(B)参照)を簡単に施すことができる。   The material for forming the support 2 is not particularly limited and is optional, but when the separation layer 3 described later is degraded by light, it is formed of a material that transmits light of a wavelength that degrades the separation layer 3. preferable. In this case, since the light for changing the separation layer 3 can be irradiated to the separation layer 3 through the support 2, the process (see FIG. 8B) for changing the separation layer 3 can be easily performed.

上記のような支持体2の形成材料は、例えば、ガラス、セラミックス、単結晶材料等である。中でも、支持体2の形成材料は、材料のコスト、材料の入手容易性等の観点から、ガラスであるのが好ましい。なお、支持体2の形成材料がガラスである場合、ガラスの組成は特に限定されず任意である。このようなガラスは、公知のものを用いることができる。   The forming material of the support 2 as described above is, for example, glass, ceramics, single crystal material, or the like. Among them, the material for forming the support 2 is preferably glass in terms of the cost of the material, the availability of the material, and the like. In addition, when the formation material of the support body 2 is glass, the composition of glass is not specifically limited and is arbitrary. As such glass, known ones can be used.

(分離層)
分離層3は、支持体2上に形成される。分離層3は、積層体1において、支持体2と接着層4(基板5)との間に形成される。分離層3は、所定の処理により変質する。これにより、積層体1は、分離層3を変質させることで、支持体2と基板5とを分離させることができる。例えば、分離層3は、光の吸収、加熱、分離層3を変質(例、分解、溶解)させる化合物との作用により変質するもの(材料)を用いることができる。分離層3が光の吸収により変質する場合、分離層3を特異的に変質させる処理を簡単に施すことができる。
(Separated layer)
The separation layer 3 is formed on the support 2. The separation layer 3 is formed in the laminate 1 between the support 2 and the adhesive layer 4 (substrate 5). The separation layer 3 is denatured by a predetermined process. Thereby, the laminate 1 can separate the support 2 and the substrate 5 by degenerating the separation layer 3. For example, the separation layer 3 may be made of a material (material) that is degraded by the action of a compound that absorbs (or decomposes, dissolves) the light, for example, absorbing or heating light. When the separation layer 3 is degraded by absorption of light, a process of specifically degrading the separation layer 3 can be easily performed.

なお、本明細書において、分離層3が「変質する」とは、分離層3と接する層との接着力が低下した状態に変化することを意味する。分離層3は、分離層3がわずかな外力を受けて破壊される状態に変質するのが好ましい。分離層3は、変質の結果として、変質する前の強度又は接着性を失う。例えば、分離層3は、変質することにより脆くなる。分離層3の変質は、上記した所定の処理の結果として生じ、制御可能である。本実施形態では、分離層3は、所定の処理により、支持体2を分離層3に対して移動させることで分離層3が破壊される程度に変質するよう設定されている。これにより、積層体1は、基板5を支持体2から容易に分離させることができる。   In the present specification, “alteration” of the separation layer 3 means that the adhesion between the separation layer 3 and the layer in contact with the separation layer 3 is changed to a reduced state. The separation layer 3 is preferably transformed into a state in which the separation layer 3 is destroyed by a slight external force. The separation layer 3 loses its strength or adhesiveness before being altered as a result of the alteration. For example, the separation layer 3 becomes brittle due to the alteration. Degeneration of the separation layer 3 occurs as a result of the above-described predetermined processing and can be controlled. In the present embodiment, the separation layer 3 is set so as to deteriorate the separation layer 3 to such an extent that the separation layer 3 is broken by moving the support 2 relative to the separation layer 3 by a predetermined treatment. Thereby, the laminate 1 can easily separate the substrate 5 from the support 2.

分離層3の形成材料は、特に限定されず任意である。分離層3の形成材料は、光の吸収により変質する材料である場合、国際公開第2013/008540号に記載される材料であるフルオロカーボン、光吸収性を有している構造をその繰返し単位に含んでいる重合体、無機物、赤外線吸収性の構造を有する化合物などを用いることができる。分離層3の形成材料が上記の材料である場合、光を吸収することにより変質して、光を吸収する前の強度または接着性を失い、わずかな外力を加える(例えば、支持体2を分離層3に対して移動させるなど)ことによって破壊することができ、支持体2と基板5とを分離しやすくすることができる。なお、分離層3の形成材料は、光の吸収により変質する材料である場合、光の吸収率が80%以上であることが好ましい。また、分離層3が光の吸収により変質する材料である場合、変質を生じさせる光の波長は任意である。分離層3が光の吸収により変質する材料である場合、分離層3は、例えば、レーザから照射される光を吸収することによって変質する。   The forming material of the separation layer 3 is not particularly limited and is optional. When the material for forming the separation layer 3 is a material that is denatured by absorption of light, the repeating unit includes a fluorocarbon which is a material described in WO 2013/008540, and a structure having light absorbability in its repeating unit. It is possible to use a polymer, an inorganic substance, a compound having an infrared absorbing structure, or the like. When the forming material of the separation layer 3 is the above-mentioned material, it is denatured by absorbing light, loses strength or adhesiveness before absorbing light, and applies a slight external force (for example, separates the support 2) It can be destroyed by moving it with respect to the layer 3 and the like, and the support 2 and the substrate 5 can be easily separated. In addition, when the forming material of the separation layer 3 is a material that changes in quality by absorption of light, it is preferable that the absorptivity of light is 80% or more. In addition, when the separation layer 3 is a material that changes in quality due to the absorption of light, the wavelength of the light that causes the change is arbitrary. When the separation layer 3 is a material that changes in quality due to the absorption of light, the separation layer 3 changes in quality by absorbing light emitted from a laser, for example.

また、分離層3の形成材料は、加熱により変質する材料である場合、例えば、所定の温度で変質する公知の熱分解性樹脂を用いることができる。この場合、分離層3が変質する所定の温度は、積層体1の製造方法により適宜設定され、熱分解性樹脂の材料により調整することができる。   In addition, when the material of the separation layer 3 is a material that changes in quality by heating, for example, a known thermally decomposable resin that changes in quality at a predetermined temperature can be used. In this case, the predetermined temperature at which the separation layer 3 is altered can be appropriately set by the method of manufacturing the laminate 1 and can be adjusted by the material of the thermally degradable resin.

また、分離層3は、基板5から除去しやすいように、所定の溶剤により溶解する材料であるのが好ましい。分離層3を溶解する溶剤は、特に限定されず任意であるが、例えば、分離層3が上記した光を吸収して変質する材料である場合、第一級、第二級、第三級の脂肪族アミン、脂環式アミン、芳香族アミン、複素環式アミン等のアミン化合物などを含む溶剤を用いることができる。   Further, the separation layer 3 is preferably a material which is dissolved by a predetermined solvent so as to be easily removed from the substrate 5. The solvent for dissolving the separation layer 3 is not particularly limited and is optional. For example, in the case where the separation layer 3 is a material that is denatured by absorbing the light described above, primary, secondary, tertiary A solvent containing an amine compound such as aliphatic amine, alicyclic amine, aromatic amine, heterocyclic amine and the like can be used.

分離層3の厚さは、特に限定されないが、例えば、0.05μm以上50μm以下の範囲であることが好ましい。分離層3の厚さが、上記範囲の場合、簡単な処理(例、短時間の光の照射および低エネルギーの光の照射等)により、分離層3をより確実に変質させることができる。   The thickness of the separation layer 3 is not particularly limited, but is preferably in the range of, for example, 0.05 μm or more and 50 μm or less. When the thickness of the separation layer 3 is in the above range, the separation layer 3 can be more reliably degraded by simple processing (eg, irradiation of light for a short time, irradiation of light with low energy, etc.).

(接着層)
接着層4は、分離層3上に形成される。接着層4は、積層体1において、分離層3と基板5との間に形成される。接着層4は、分離層3と基板5との接着に用いられる。
(Adhesive layer)
The adhesive layer 4 is formed on the separation layer 3. The adhesive layer 4 is formed between the separation layer 3 and the substrate 5 in the laminate 1. The adhesive layer 4 is used to adhere the separation layer 3 to the substrate 5.

接着層4は、熱可塑性の材料で構成されることが好ましい。接着層4が熱可塑性の材料で構成される場合、熱により溶解させて冷却することで硬化できるので、製造時のハンドリング、制御が容易である。接着層4は、モジュラス(引張り応力)が0.05MPa以上5.00MPa以下であるのが好ましく、0.1MPa以上3.00MPa以下であるのがより好ましい。接着層4のモジュラスが上記範囲である場合、接着層4による積層体1の変形を抑制することができる。   The adhesive layer 4 is preferably made of a thermoplastic material. When the adhesive layer 4 is made of a thermoplastic material, it can be cured by being dissolved by heat and cooled, so that handling and control during manufacture are easy. The adhesive layer 4 preferably has a modulus (tensile stress) of 0.05 MPa or more and 5.00 MPa or less, and more preferably 0.1 MPa or more and 3.00 MPa or less. When the modulus of the adhesive layer 4 is in the above range, deformation of the laminate 1 by the adhesive layer 4 can be suppressed.

接着層4の形成材料は、特に限定されず、任意である。例えば、接着層4の形成材料は、接着性を有する樹脂であり、中でも、炭化水素樹脂、アクリル−スチレン系樹脂、マレイミド系樹脂、エラストマー樹脂、ポリサル系樹脂のいずれか又はこれらを組み合わせた樹脂であるのが好ましい。接着層4は、基板5から除去しやすいように、所定の溶剤により溶解する材料であるのが好ましい。接着層4を溶解する溶剤は、特に限定されず任意であるが、例えば、ヘキサン、ヘプタン、オクタン、ノナン、イソノナン、メチルオクタン、デカン、ウンデカン、ドデカン、トリデカン等の直鎖状の炭化水素、炭素数4から15の分岐鎖状の炭化水素、例えば、シクロヘキサン、シクロヘプタン、シクロオクタン、ナフタレン、デカヒドロナフタレン、テトラヒドロナフタレン等の管状炭化水素、p−メンタン、o−メンタン、m−メンタン、ジフェニルメンタン等とすることができる。このような接着層4は、例えば、東京応化工業株式会社製、TZNR(登録商標)−A4017、A3007等を用いて形成することができる。   The forming material of the adhesive layer 4 is not particularly limited and is optional. For example, the material for forming the adhesive layer 4 is a resin having adhesiveness, and among them, a hydrocarbon resin, an acryl-styrene resin, a maleimide resin, an elastomer resin, a polysal resin, or a combination thereof. Preferably there. The adhesive layer 4 is preferably a material that dissolves in a predetermined solvent so as to be easily removed from the substrate 5. The solvent which dissolves the adhesive layer 4 is not particularly limited and is optional, but, for example, linear hydrocarbons such as hexane, heptane, octane, nonane, isononane, methyl octane, decane, undecane, dodecane, tridecane etc., carbon 4 to 15 branched hydrocarbons, for example, tubular hydrocarbons such as cyclohexane, cycloheptane, cyclooctane, naphthalene, decahydronaphthalene, tetrahydronaphthalene, p-menthane, o-menthane, m-menthane, diphenylmenthane And so on. Such an adhesive layer 4 can be formed, for example, using TZNR (registered trademark) -A4017, A3007 or the like manufactured by Tokyo Ohka Kogyo Co., Ltd.

接着層4の厚さは、特に限定されないが、例えば、接着性、接着層4の除去のしやすさの観点から、10μm以上150μm以下であるのが好ましい。   The thickness of the adhesive layer 4 is not particularly limited, but is preferably 10 μm or more and 150 μm or less, for example, from the viewpoint of adhesiveness and ease of removal of the adhesive layer 4.

なお、接着層4は、上記した分離層3の特性である所定の処理により変質する特性を有していてもよい。すなわち、分離層3が接着層4を兼ねていてもよい。この場合、積層体1は、接着層4を備えなくてもよい。このような分離層3の形成材料は、例えば、接着性を有する樹脂に光を吸収する材料が配合された材料などであり、例えば、アクリル系紫外線硬化樹脂にカーボンブラック等を配合された材料、粘着性樹脂にグラスバブルスの赤外線吸収材料等が配合された材料などである。   The adhesive layer 4 may have the property of being altered by a predetermined process which is the property of the separation layer 3 described above. That is, the separation layer 3 may double as the adhesive layer 4. In this case, the laminate 1 may not include the adhesive layer 4. The material for forming such a separation layer 3 is, for example, a material in which a resin having adhesiveness is compounded with a material that absorbs light, and for example, a material in which carbon black or the like is compounded into an acrylic UV curable resin It is a material in which an infrared ray absorbing material or the like of glass bubbles is blended in a tacky resin.

(基板)
基板5は、接着層4上に形成される。基板5は、モールド材Mでモールド(封止)された複数の電子部品E、再配線層R(RDL(Redistribution Layer))、及びバンプBを有する。本実施形態の基板5は、ファンアウト型パッケージ構造を有する封止体基板である。基板5は、固片化(ダイシング)され、複数の電子装置10となる(図9(B)参照)。
ここで、接着層4は、この基板5の中に備えられるモールド材Mと電子部品はEとの組合せにより断続的に構成される部材で、その大部分が被覆されることとなる。
(substrate)
The substrate 5 is formed on the adhesive layer 4. The substrate 5 has a plurality of electronic components E molded (sealed) with a molding material M, a redistribution layer R (RDL (Redistribution Layer)), and bumps B. The substrate 5 of the present embodiment is a sealing substrate having a fan-out type package structure. The substrate 5 is cut into pieces (dicing) to form a plurality of electronic devices 10 (see FIG. 9B).
Here, the adhesive layer 4 is a member which is intermittently formed by a combination of the molding material M and the electronic component provided in the substrate 5 and is mostly covered.

各電子部品Eは、モールド材Mでモールドされる。モールド材Mは、電子部品Eを覆うようにモールドする。モールド材Mは、各電子部品Eにおいて、接着層4に対して反対の面(+Z側の面)及び側面(±X側の面および±Y側の面)をモールドする。モールド材Mの厚さは、特に限定されず任意である。モールド材Mの形成材料は、特に限定されず任意である。モールド材Mの形成材料は、例えば、エポキシ系の樹脂、シリコン系の樹脂などである。また、電子部品Eは、特に限定されず任意である。例えば、電子部品Eは、半導体チップ、MEMS(Micro Electro Mechanical Systems)、トランジスタ、コンデンサ、抵抗等である。なお、複数の電子部品Eは、同一の種類でもよいし、異なっていてもよい。このようなモールド材Mでモールドされた電子部品Eは、例えば、モールド材Mでモールドされた複数の電子部品E(モールドウエハ)でもよいし、モールド材Mでモールドされた個々の電子部品Eでもよい。また、モールド材Mでモールドされた電子部品Eは、単層でもよいし、多層でもよい。   Each electronic component E is molded with a molding material M. The molding material M is molded to cover the electronic component E. The molding material M molds the surface (the surface on the + Z side) and the side surface (the surface on the ± X side and the surface on the ± Y side) opposite to the adhesive layer 4 in each electronic component E. The thickness of the molding material M is not particularly limited and is arbitrary. The forming material of the molding material M is not particularly limited and is optional. The forming material of the molding material M is, for example, an epoxy resin, a silicon resin, or the like. Further, the electronic component E is not particularly limited and is optional. For example, the electronic component E is a semiconductor chip, a micro electro mechanical system (MEMS), a transistor, a capacitor, a resistor, or the like. The plurality of electronic components E may be of the same type or may be different. The electronic components E molded with such a molding material M may be, for example, a plurality of electronic components E (mold wafers) molded with the molding material M, or even individual electronic components E molded with the molding material M Good. The electronic component E molded with the molding material M may be a single layer or a multilayer.

再配線層Rは、電子部品Eの端子T等に接続する配線を構成する薄膜の配線体である。再配線層Rは、誘電体Raに、導電体Rbによって配線が形成されたものである。再配線層Rの配線構造は、任意に設定可能である。例えば、再配線層Rは、単層でもよいし、複数層の構造でもよい。誘電体Ra及び導電体Rbの材料は、それぞれ、特に限定されず任意である。誘電体Raの材料は、例えば、ポリイミド系樹脂、酸化シリコン(SiOx)、感光性エポキシ等の感光性樹脂等である。導電体Rbの材料は、例えば、アルミニウム、銅、チタン、ニッケル、金等の金属等である。再配線層Rの厚さは、特に限定されず任意であり、例えば、安定性、基板5の薄膜化の観点から、数μm以上数10μm程度に設定される。   The rewiring layer R is a thin film wiring body constituting a wiring connected to the terminal T or the like of the electronic component E. In the rewiring layer R, a wiring is formed by a conductor Rb on a dielectric Ra. The wiring structure of the redistribution layer R can be set arbitrarily. For example, the redistribution layer R may have a single layer structure or a multiple layer structure. The materials of the dielectric Ra and the conductor Rb are not particularly limited and are optional. The material of the dielectric Ra is, for example, a polyimide resin, silicon oxide (SiOx), or a photosensitive resin such as photosensitive epoxy. The material of the conductor Rb is, for example, a metal such as aluminum, copper, titanium, nickel, gold or the like. The thickness of the rewiring layer R is not particularly limited and is arbitrary. For example, from the viewpoint of stability and thinning of the substrate 5, the thickness is set to several micrometers or more and several tens of micrometers or so.

バンプBは、再配線層Rに接続されて形成され、他の電子部品との接続などに用いられる電極である。バンプBの形状、大きさ、種類は、それぞれ、特に限定されず任意である。バンプBの形成材料は、特に限定されず任意であり、例えば、金、銀、銅、錫及び半田材料などを用いることができる。   The bump B is an electrode which is formed to be connected to the redistribution layer R and used for connection with other electronic components. The shape, size, and type of the bumps B are not particularly limited and are arbitrary. The material for forming the bumps B is not particularly limited and is arbitrary, and, for example, gold, silver, copper, tin, a solder material, and the like can be used.

基板5は、上記したように、その熱膨張係数が、支持体2の熱膨張係数と所定の関係を満たすのが好ましい。また、基板5の厚さは、特に限定されないが、積層体1の反りを抑制する観点から、100μm以上1000μm以下であるのが好ましい。   As described above, the substrate 5 preferably has a thermal expansion coefficient that satisfies a predetermined relationship with the thermal expansion coefficient of the support 2. The thickness of the substrate 5 is not particularly limited, but is preferably 100 μm or more and 1000 μm or less from the viewpoint of suppressing the warpage of the laminate 1.

なお、上記の基板5は一例であって、他の形態でもよい。例えば、基板5は、少なくとも電子部品Eを備えていればよく、例えば、再配線層R、及びバンプBの少なくとも1つは備えなくてもよい。また、基板5の形状は任意であり、層状、板状でなくてもよい。   In addition, said board | substrate 5 is an example, Comprising: Another form may be sufficient. For example, the substrate 5 may include at least the electronic component E. For example, the substrate 5 may not include at least one of the redistribution layer R and the bump B. Further, the shape of the substrate 5 is arbitrary and may not be layered or plate-like.

(積層体の反り)
積層体1は、単位長さあたりの反り量が、10μm/mm以下であり、好ましくは5.0μm/mm以下、より好ましくは3.0μm/mm以下である。なお、「単位長さあたりの反り量」とは、支持体2の分離層3を積層しない側の面の所定の断面における最大高低差をDとし、所定の断面の長さ(両端の距離)をLとしたときのD/Lで表される量である。この最大高低差Dは、レーザ変位計等で測定可能である。このように本実施形態の積層体1は、反りが抑制されたものである。これにより、積層体1は、位置ずれなどが抑制され、製造する電子部品E(電子装置10)の歩留まりを高くすることができる。このため、積層体1は、後に説明する電子装置10の製造などに好適に用いることができる。
(Warpage of laminate)
The amount of warpage per unit length of the laminate 1 is 10 μm / mm or less, preferably 5.0 μm / mm or less, and more preferably 3.0 μm / mm or less. Here, “the amount of warpage per unit length” means the maximum height difference in a predetermined cross section of the surface of the support 2 on the side where the separation layer 3 is not laminated is D, and the length of the predetermined cross section (distance between both ends) Is an amount represented by D / L when L is L. The maximum height difference D can be measured by a laser displacement meter or the like. Thus, the laminated body 1 of this embodiment is that by which curvature was suppressed. As a result, in the laminate 1, misalignment and the like can be suppressed, and the yield of the manufactured electronic component E (electronic device 10) can be increased. For this reason, the laminate 1 can be suitably used, for example, in the manufacture of the electronic device 10 described later.

[積層体の製造方法]
次に、本実施形態に係る積層体の製造方法を説明する。本積層体の製造方法は、上記した本実施形態の積層体1を製造する方法である。図2及び図3は、本実施形態の積層体の製造方法を示すフローチャートである。図4から図6は、本実施形態の積層体の製造方法を説明する図である。なお、本積層体の製造方法において、積層体1の各部(分離層3、接着層4、基板5)の特性などの上記した本実施形態の積層体1と同様の部分については、説明を適宜省略する。
[Method of manufacturing laminate]
Next, the manufacturing method of the layered product concerning this embodiment is explained. The manufacturing method of this laminated body is a method of manufacturing the laminated body 1 of above-mentioned this embodiment. FIG.2 and FIG.3 is a flowchart which shows the manufacturing method of the laminated body of this embodiment. 4 to 6 are diagrams for explaining the method of manufacturing the laminate of the present embodiment. In the manufacturing method of the present laminate, the same parts as those of the above-described embodiment 1 of the present embodiment, such as the characteristics of each part (separation layer 3, adhesive layer 4, substrate 5) of the laminate 1 will be described appropriately. I omit it.

積層体の製造方法は、図2(A)のステップS1に示すように、モールド材Mでモールドされた電子部品Eを有する基板5と、熱膨張係数が3ppm/K以上14ppm/K以下である支持体2とを、所定の処理により変質する分離層3を介して積層することを含む。   In the method of manufacturing the laminate, as shown in step S1 of FIG. 2A, the substrate 5 having the electronic component E molded by the mold material M and the thermal expansion coefficient are 3 ppm / K or more and 14 ppm / K or less It includes laminating the support 2 via the separation layer 3 which is denatured by a predetermined treatment.

例えば、ステップS1は、図2(B)に示すステップS2に示すように、上記した支持体2と、分離層3と、接着層4と、基板5とを、この順番で積層することを含む。ステップS2は、例えば、図2(B)に示すステップS3からステップS5により行う。   For example, step S1 includes, as shown in step S2 shown in FIG. 2B, laminating the support 2, the separation layer 3, the adhesive layer 4 and the substrate 5 in this order. . Step S2 is performed, for example, by steps S3 to S5 shown in FIG. 2 (B).

ステップS3では、支持体2に分離層3を積層する。ステップS3では、まず、上記した支持体2を準備する(図4(A)参照)。この際、上記したように、支持体2は、(支持体2の熱膨張係数/基板5の熱膨張係数)をXとしたとき、Xは0.5≦X≦1.2を満たすのが好ましい。   In step S3, the separation layer 3 is laminated on the support 2. In step S3, first, the above-described support 2 is prepared (see FIG. 4A). At this time, as described above, assuming that (the thermal expansion coefficient of the support 2 / the thermal expansion coefficient of the substrate 5) is X, X satisfies 0.5 ≦ X ≦ 1.2. preferable.

また、支持体2の熱膨張係数は、複数の異なる熱膨張係数の支持体2を用いて製造した積層体1の反り量に基づいて設定されるのが好ましい。これは、積層体1の反りは、積層体1を構成する材料、大きさ、厚み、製造方法(処理方法)等の複数の要因により変化しうるからである。本願発明者は、後に参考例として説明するように、積層体1において、支持体2以外の構成及び製造方法が同じ場合、積層体1の反り量は、支持体2の熱膨張係数と相関することを見出している。例えば、熱膨張係数がA1の支持体2を用いて製造した積層体の反り量がW1であり、熱膨張係数がA2の支持体2を用いて製造した積層体の反り量がW2であった場合、上記熱膨張係数(A1、A2)と反り量(W1、W2)とが相関関係を有する。これにより、用いる支持体2の熱膨張係数は、上記の相関関係に基づいて、積層体1の反り量が少なくなる支持体2の熱膨張係数を予測し設定することができる。この場合、積層体1の反りを、確実に抑制することができる。   Moreover, it is preferable that the thermal expansion coefficient of the support body 2 is set based on the curvature amount of the laminated body 1 manufactured using the support body 2 of a several different thermal expansion coefficient. This is because the warpage of the laminate 1 can be changed due to a plurality of factors such as the material, size, thickness, manufacturing method (processing method) and the like that constitute the laminate 1. The inventor of the present application, as will be described later as a reference example, in the laminate 1 when the configuration and manufacturing method are the same except for the support 2, the amount of warpage of the laminate 1 correlates with the thermal expansion coefficient of the support 2. Have found that. For example, the amount of warpage of a laminate manufactured using support 2 having a thermal expansion coefficient of A1 is W1, and the amount of warpage of a laminate manufactured using support 2 having a thermal expansion coefficient of A2 is W2 In the case, the thermal expansion coefficient (A1, A2) and the amount of warpage (W1, W2) have a correlation. Thereby, the thermal expansion coefficient of the support body 2 to be used can estimate and set the thermal expansion coefficient of the support body 2 in which the curvature amount of the laminated body 1 becomes small based on said correlation. In this case, the warpage of the laminate 1 can be reliably suppressed.

次に、準備した支持体2に分離層3を積層する。例えば、上記した分離層3の形成材料を溶剤で溶解させた分離層3を形成する液を、支持体2の一方の面に塗布し、乾燥させて溶剤を蒸発させることにより、図4(B)に示すように、支持体2上に分離層3を積層する。塗布の方法は、例えば、スピンコート、ディッピング、ローラブレード、スプレー塗布、スリット塗布等の方法を用いることができる。   Next, the separation layer 3 is laminated on the prepared support 2. For example, a solution for forming the separation layer 3 in which the material for forming the separation layer 3 described above is dissolved is applied to one surface of the support 2 and dried to evaporate the solvent, as shown in FIG. As shown in 2.), the separation layer 3 is laminated on the support 2. As the method of application, for example, methods such as spin coating, dipping, roller blade, spray application, slit application and the like can be used.

続いて、ステップS4において、分離層3に接着層4を積層する。例えば、上記した接着層4の形成材料を溶剤で溶解させた接着層4を形成する液を、分離層3上に塗布し、乾燥させて溶剤を蒸発させることにより、図4(C)に示すように、分離層3に接着層4を積層する。塗布の方法は、ステップS3と同様である。なお、上記のように分離層3が接着層4を兼ねている場合、ステップS4を行わなくてもよい。   Subsequently, in step S4, the adhesive layer 4 is laminated on the separation layer 3. For example, as shown in FIG. 4C, a solution for forming the adhesive layer 4 in which the material for forming the adhesive layer 4 described above is dissolved is coated on the separation layer 3 and dried to evaporate the solvent. Thus, the adhesive layer 4 is laminated on the separation layer 3. The method of application is the same as in step S3. When the separation layer 3 doubles as the adhesive layer 4 as described above, step S4 may not be performed.

続いて、ステップS5において、接着層4に、モールド材Mでモールドされた電子部品Eを有する基板5を積層する。本実施形態の積層体の製造方法では、ステップS5は、ファンアウト型パッケージの製造方法の中で、いわゆるチップファースト(RDLラスト)と呼ばれる電子部品Eに対して再配線層Rを形成する方法を説明するが、他の態様でもよい。例えば、接着層4に上記基板5を積層する方法としては、いわゆるRDLファーストと呼ばれる再配線層Rを形成した後に、再配線層Rに対して電子部品Eを積層する方法を用いてもよいし、予めモールド材Mでモールドされた複数の電子部品E(モールドウエハ)を接着層4に積層してもよいし、予めモールド材Mでモールドされた個々の電子部品Eを複数、接着層4に積層してもよい。   Subsequently, in step S5, the substrate 5 having the electronic component E molded by the mold material M is laminated on the adhesive layer 4. In the method of manufacturing a laminate according to this embodiment, in step S5, a method of forming a redistribution layer R for an electronic component E called a chip first (RDL last) in the method of manufacturing a fan-out type package is disclosed. Although it demonstrates, another aspect may be sufficient. For example, as a method of laminating the substrate 5 on the adhesive layer 4, a method of laminating the electronic component E on the rewiring layer R may be used after forming the so-called RDL first rewiring layer R. A plurality of electronic components E (mold wafers) previously molded with a molding material M may be stacked on the adhesive layer 4, or a plurality of individual electronic components E molded with a molding material M in advance, on the bonding layer 4. It may be stacked.

例えば、ステップS5は、図3に示すステップS6からステップS10により行う。例えば、ステップS6において、接着層4に電子部品Eを積層する。図5(A)に示すように、接着層4には、複数の電子部品Eが所定の配列で配列される。例えば、接着層4への電子部品Eの積層は、予め複数の電子部品Eを所定の配列で接着性の支持体等に配列し、これを接着層4に転写することにより行われる。なお、接着層4への電子部品Eを積層する方法は、上記の方法に限定されず任意である。   For example, step S5 is performed by steps S6 to S10 shown in FIG. For example, in step S6, the electronic component E is laminated on the adhesive layer 4. As shown in FIG. 5A, in the adhesive layer 4, a plurality of electronic components E are arranged in a predetermined arrangement. For example, lamination of the electronic component E on the adhesive layer 4 is performed by arranging a plurality of electronic components E in a predetermined arrangement in advance on an adhesive support or the like and transferring the same to the adhesive layer 4. In addition, the method of laminating | stacking the electronic component E to the contact bonding layer 4 is not limited to said method, It is arbitrary.

続いて、図3のステップS7において、電子部品Eをモールド材Mでモールドする。例えば、上記したモールド材Mの形成材料を、溶剤で溶解させたモールド材料を、塗布装置により電子部品Eを覆うように塗布し、乾燥させ溶剤を蒸発させることにより、図5(B)に示すように、電子部品E全体をモールド材Mでモールドする。モールド材Mの熱膨張係数は、4ppm/K以上12ppm/K以下であるのが好ましく、5ppm/K以上10ppm/K以下であるのがより好ましい。なお、接着層4への電子部品Eの積層は、上記の方法に限定されず他の方法でもよい。例えば、接着層4への電子部品Eの積層は、複数の電子部品Eが所定の配列で配列された状態で、封止材シート等のモールド材Mでモールドされた電子部品Eの層を予め作成し、この層を接着層4に積層してもよい。   Subsequently, in step S7 of FIG. 3, the electronic component E is molded with the molding material M. For example, as shown in FIG. 5B, a mold material obtained by dissolving the above-described forming material of the mold material M with a solvent is applied to cover the electronic component E by a coating device, and dried to evaporate the solvent. Thus, the entire electronic component E is molded with the molding material M. The thermal expansion coefficient of the molding material M is preferably 4 ppm / K or more and 12 ppm / K or less, and more preferably 5 ppm / K or more and 10 ppm / K or less. In addition, lamination | stacking of the electronic component E to the contact bonding layer 4 is not limited to said method, Another method may be used. For example, in the lamination of the electronic component E on the adhesive layer 4, the layer of the electronic component E molded with the molding material M such as a sealing material sheet is previously made in a state where the plurality of electronic components E are arranged in a predetermined arrangement. The layer may be made and laminated to the adhesive layer 4.

続いて、図3のステップS8において、電子部品Eの端子Tをモールド材Mから露出させる。例えば、図5(C)に示すように、モールド材Mの表面(+Z側の面)に対して、研削、研磨、切削などの処理を施すことにより、電子部品Eの端子をモールド材Mから露出させる。   Subsequently, in step S8 of FIG. 3, the terminal T of the electronic component E is exposed from the molding material M. For example, as shown in FIG. 5C, the surface of the molding material M (the surface on the + Z side) is subjected to processing such as grinding, polishing, cutting, etc., whereby the terminals of the electronic component E are removed from the molding material M Exposed.

続いて、図3のステップS9において、電子部品Eの端子Tを露出させたモールド材Mに再配線層Rを形成する。再配線層Rの形成方法は、特に限定されず、任意である。例えば、本実施形態では、まず、電子部品Eの端子Tを露出させたモールド材M上に、サブトラクト法、アディティブ法等により、導電体Rbの層を形成し、導電体Rbの層上に所定のパターンのレジストを形成し、不要な導電体Rbをエッチングした後、レジストを剥離して所定の配線パターンを形成する。そして、配線パターン上に誘電体Raの保護層を形成して、図6(A)に示すような、誘電体Raに導電体Rbの配線パターンを形成した再配線層Rを形成する。なお、再配線層Rの形成方法は、上記の方法に限定されず、任意の方法を用いることができる。   Subsequently, in step S9 of FIG. 3, the rewiring layer R is formed on the mold material M in which the terminals T of the electronic component E are exposed. The method for forming the redistribution layer R is not particularly limited and is arbitrary. For example, in the present embodiment, first, the layer of the conductor Rb is formed on the mold material M in which the terminals T of the electronic component E are exposed by the subtract method, the additive method or the like, and a predetermined layer is formed on the layer of the conductor Rb. After forming a resist of the pattern of and etching unnecessary conductors Rb, the resist is peeled off to form a predetermined wiring pattern. Then, a protective layer of the dielectric Ra is formed on the wiring pattern, and a rewiring layer R in which the wiring pattern of the conductor Rb is formed on the dielectric Ra is formed as shown in FIG. In addition, the formation method of the redistribution layer R is not limited to said method, Arbitrary methods can be used.

続いて、図3のステップS10において、再配線層RにバンプBを形成する。例えば、バンプBは、誘電体Raの層の所定の部分を除去して再配線層Rを露出させ、露出させた部分にバンプBの材料を供給することにより、図6(B)に示すように、再配線層RにバンプBを形成する。以上のステップにより、図1に示す、上記した本実施形態の積層体1を製造することができる。なお、バンプBを形成するか否かは任意である。   Subsequently, bumps B are formed on the redistribution layer R in step S10 of FIG. For example, as shown in FIG. 6B, the bump B is formed by removing a predetermined portion of the dielectric Ra layer to expose the redistribution layer R and supplying the material of the bump B to the exposed portion. Then, the bumps B are formed on the redistribution layer R. Through the above steps, the laminate 1 of the above-described embodiment shown in FIG. 1 can be manufactured. Note that whether or not to form the bumps B is optional.

[電子装置の製造方法]
次に、本実施形態の電子装置の製造方法を説明する。本電子装置の製造方法は、上記した本実施形態の積層体1を用いて電子装置10を製造する方法である。図7は、本実施形態の電子装置の製造方法を示すフローチャートである。図8及び図9は、本実施形態の電子装置の製造方法を説明する図である。なお、本明細書において、「電子装置」とは、電子部品Eを備える装置、素子、部品を意味する、
[Method of manufacturing electronic device]
Next, a method of manufacturing the electronic device of the present embodiment will be described. The method of manufacturing the electronic device is a method of manufacturing the electronic device 10 using the laminate 1 of the above-described embodiment. FIG. 7 is a flowchart showing the method of manufacturing the electronic device of the present embodiment. 8 and 9 are views for explaining the method of manufacturing the electronic device of this embodiment. In the present specification, the “electronic device” means a device, an element, and a component provided with the electronic component E.

電子装置の製造方法は、上記した積層体の製造方法により積層体を製造することと、分離層3を変質させて、積層体1から支持体2を分離することと、基板5から接着層4及び分離層3を除去して、電子部品Eを含む電子装置10を得ることと、を含む。電子装置の製造方法は、例えば、図7に示すステップS11からステップS15により行うことができる。   The method of manufacturing the electronic device includes manufacturing a laminate by the above-described method of manufacturing a laminate, degenerating the separation layer 3 to separate the support 2 from the laminate 1, and bonding layer 4 from the substrate 5. And removing the separation layer 3 to obtain the electronic device 10 including the electronic component E. The method of manufacturing the electronic device can be performed, for example, by steps S11 to S15 shown in FIG.

例えば、ステップS11において、上記した基板5を支持部材8で支持する。例えば、支持部材8は、粘着性を有するテープ(シート)などの基板5を支持し且つ基板5から取り外し可能な部材を用いることができる。   For example, in step S11, the substrate 5 described above is supported by the support member 8. For example, the support member 8 can use a member that supports the substrate 5 such as adhesive tape (sheet) and is removable from the substrate 5.

続いて、ステップS12において、分離層3を所定の処理により変質させる。この所定の処理は、分離層3の性質に基づいて決定される。例えば、この所定の処理は、分離層3が光を吸収して変質する場合、分離層3に光を吸収させる処理であり、分離層3が加熱により変質する場合、分離層3を加熱する処理であり、分離層3が化合物により変質する処理の場合、分離層3に化合物を作用させる(接触させる)処理である。中でも、電子装置の製造方法では、支持体2は光が透過する材料で形成され、且つ分離層3は光を吸収して変質する材料で形成され、所定の処理は支持体2を通して光を照射することにより分離層3に光を吸収させる処理であるのが好ましい。この場合、分離層3を特異的に簡単な処理で変質させることができる。例えば、図8(B)に示すように、分離層3を変質させる波長の光を発生させるレーザ等により、支持体2を通して分離層3に光を照射する。分離層3は、わずかな外力を受けて破壊される状態に変質するのが好ましい。なお、図8(B)において、符号「3a」は、変質した状態を示している。   Subsequently, in step S12, the separation layer 3 is altered by a predetermined process. The predetermined processing is determined based on the nature of the separation layer 3. For example, the predetermined process is a process of allowing the separation layer 3 to absorb light when the separation layer 3 absorbs light and is degraded, and a process of heating the separation layer 3 when the separation layer 3 is degraded by heating That is, in the case where the separation layer 3 is denatured by a compound, the separation layer 3 is treated (contacted) with the compound. Among them, in the method of manufacturing an electronic device, the support 2 is formed of a material that transmits light, and the separation layer 3 is formed of a material that absorbs light to deteriorate, and light is irradiated through the support 2 in a predetermined process. It is preferable to be a process which makes the separation layer 3 absorb light by carrying out. In this case, the separation layer 3 can be specifically altered by a simple process. For example, as shown in FIG. 8B, the separation layer 3 is irradiated with light through the support 2 by a laser or the like that generates light of a wavelength that alters the separation layer 3. It is preferable that the separation layer 3 be transformed into a state of being broken by receiving a slight external force. In FIG. 8 (B), reference numeral "3a" indicates a state of deterioration.

続いて、ステップS13において、積層体1から支持体2を分離する。本実施形態では、分離層3は、わずかな外力を受けて破壊される状態に変質しており、例えば、図8(C)に示すように、支持体2を分離層3に対して移動させることで、分離層3が破壊され、基板5を支持体2から容易に分離させることができる。   Subsequently, in step S13, the support 2 is separated from the laminate 1. In the present embodiment, the separation layer 3 is denatured into a broken state by receiving a slight external force. For example, as shown in FIG. 8C, the support 2 is moved relative to the separation layer 3 Thus, the separation layer 3 is broken, and the substrate 5 can be easily separated from the support 2.

続いて、ステップS14において、分離層3及び接着層4を基板5から除去する。本実施形態では、上記したように、分離層3及び接着層4は、所定の溶剤により溶解するように設定され、図9(A)に示すように、所定の溶剤により処理を行うことにより分離層3及び接着層4を基板5から除去する。分離層3及び接着層4を除去した後、溶剤を洗浄し、乾燥させる。   Subsequently, in step S14, the separation layer 3 and the adhesive layer 4 are removed from the substrate 5. In the present embodiment, as described above, the separation layer 3 and the adhesive layer 4 are set so as to be dissolved by a predetermined solvent, and are separated by performing treatment with a predetermined solvent as shown in FIG. The layer 3 and the adhesive layer 4 are removed from the substrate 5. After the separation layer 3 and the adhesive layer 4 are removed, the solvent is washed and dried.

続いて、ステップS15において、基板5をダイシングする。例えば、ステップS15において、図9(B)に示すように、基板5を所定の単位で、ダイシングする。ダイシングの方法は、特に限定されず任意である。例えば、このダイシングは、ブレードダイシング、レーザダイシング等により行うことができる。これにより、積層体1の基板5を固片化した電子装置10が製造される。本実施形態では、反りが抑制された積層体1を用いるので、製造する電子部品の歩留まりを高くすることができる。   Subsequently, in step S15, the substrate 5 is diced. For example, in step S15, as shown in FIG. 9B, the substrate 5 is diced in predetermined units. The method of dicing is not particularly limited and is optional. For example, this dicing can be performed by blade dicing, laser dicing or the like. Thereby, the electronic device 10 which solidified the board | substrate 5 of the laminated body 1 is manufactured. In the present embodiment, since the laminate 1 in which warpage is suppressed is used, the yield of the electronic component to be manufactured can be increased.

以上説明したように、本実施形態の積層体の製造方法は、反りを抑制した積層体を製造することができる。また、本発明の積層体は、反りが抑制される。また、本実施形態の電子装置の製造方法は、反りが抑制された積層体を用いるので、製造する電子部品の歩留まりを高くすることができる。   As explained above, the method of manufacturing a laminate according to the present embodiment can manufacture a laminate in which warpage is suppressed. Further, in the laminate of the present invention, warpage is suppressed. Moreover, since the manufacturing method of the electronic device of this embodiment uses the laminated body by which curvature was suppressed, the yield of the electronic component to manufacture can be made high.

以下に、実施例によって本発明をさらに詳細に説明するが、本発明は、これらの例によってなんら限定されるものではない。   Hereinafter, the present invention will be described in more detail by way of examples, but the present invention is not limited by these examples.

[実施例1〜6]
実施例1〜6では、熱膨張係数が異なる複数の支持体を用いて、図1に示す積層体1を製造し、積層体1の反りを評価した。
[Examples 1 to 6]
In Examples 1 to 6, the laminate 1 shown in FIG. 1 was manufactured using a plurality of supports having different thermal expansion coefficients, and the warpage of the laminate 1 was evaluated.

(積層体の製造)
実施例1〜6の積層体1は、以下のように、上記本実施形態の積層体の製造方法を用いて製造した。各実施例の積層体は、以下の材料を用いて製造した。各実施例において、支持体2は、直径が200mm、厚さが700μm、熱膨張係数が3.2〜10.5ppm/K(図10に示す)、円板状のガラスとした。分離層3は、形成材料をフルオロカーボン系分離層とし、厚さを0.4μmとした。接着層4は、東京応化工業株式会社製、TZNR(登録商標)−A4017(モジュラス0.27MPa)を用いて、厚さ30μmで形成した。基板5は、複数の電子部品Eがモールド材Mでモールドされたものである。基板5の厚さは、各実施例において300μm及び490μmとした。なお、実施例1〜6において、基板5の熱膨張係数は8〜10ppm/Kの範囲であった。分離層3、及び接着層4は、材料を溶解させた材料液を塗布装置により塗布した後、加熱することにより形成した。また、基板5と接着層4との積層は、モールド材Mでモールドした複数の電子部品E(モールドウエハ)を有する基板5を、積層体1に積層することにより行った。
(Production of laminate)
The layered product 1 of Examples 1-6 was manufactured using the manufacturing method of the layered product of the above-mentioned this embodiment as follows. The laminate of each example was manufactured using the following materials. In each example, the support 2 was a disk-shaped glass having a diameter of 200 mm, a thickness of 700 μm, and a thermal expansion coefficient of 3.2 to 10.5 ppm / K (shown in FIG. 10). The separation layer 3 was formed of a fluorocarbon separation layer and had a thickness of 0.4 μm. The adhesive layer 4 was formed with a thickness of 30 μm using TZNR (registered trademark) -A4017 (modulus 0.27 MPa) manufactured by Tokyo Ohka Kogyo Co., Ltd. The substrate 5 is formed by molding a plurality of electronic components E with a molding material M. The thickness of the substrate 5 was 300 μm and 490 μm in each example. In Examples 1 to 6, the thermal expansion coefficient of the substrate 5 was in the range of 8 to 10 ppm / K. The separation layer 3 and the adhesive layer 4 were formed by applying a material liquid in which the material is dissolved by a coating apparatus and then heating. In addition, lamination of the substrate 5 and the adhesive layer 4 was performed by laminating the substrate 5 having a plurality of electronic components E (mold wafers) molded by the molding material M on the laminate 1.

(反りの測定)
製造した積層体1を定盤上に載置し、積層体1の所定の断面における最大高低差Dをレーザ変位計により測定した。なお、所定の断面は、円板状の積層体1の直径方向とした。各実施例における積層体1の反りを図10に示す。なお、図10において、積層体1の反りの「+」の符号は、図1に示す積層体1が上方に向いて突出する方向の反りを示し(スマイル)、積層体1の反りの「−」の符号は、図1に示す積層体1が下方に向いて突出する方向の反り(クライ)を示している。
(Measurement of warpage)
The manufactured laminated body 1 was mounted on a surface plate, and the maximum height difference D in a predetermined cross section of the laminated body 1 was measured by a laser displacement meter. The predetermined cross section was in the diameter direction of the disc-like laminate 1. Warpage of the laminate 1 in each example is shown in FIG. In FIG. 10, the sign “+” of the warpage of the laminate 1 indicates the warpage in the direction in which the laminate 1 shown in FIG. 1 protrudes upward (Smile), and the “-” of the warpage of the laminate 1 The symbol “” indicates a warp in the direction in which the laminate 1 shown in FIG. 1 protrudes downward and protrudes.

なお、接着層4に積層する前の状態における基板5の反りもレーザ変位計で計測した。その結果、厚さが300μmの基板5は、下方に向いて中央が突出する方向(−方向)に沿っており、最大高低差が2022μm(単位長さあたりの反り量が10.1μm/mm)であり、厚さが490μmの基板は、上方に向いて中央が突出する方向(+方向)に沿っており、最大高低差が3429μm(単位長さあたりの反り量が17.1μm/mm)であった。   In addition, the curvature of the board | substrate 5 in the state before laminating | stacking on the contact bonding layer 4 was also measured with the laser displacement meter. As a result, the substrate 5 having a thickness of 300 μm is directed downward and along the direction (-direction) in which the center protrudes, and the maximum height difference is 2022 μm (the amount of warpage per unit length is 10.1 μm / mm) The substrate with a thickness of 490 μm is directed upward and along the direction in which the center protrudes (+ direction), and the maximum height difference is 3429 μm (the amount of warpage per unit length is 17.1 μm / mm). there were.

また、実施例1〜6において、積層体1の単位長さあたりの反り量を下記の式により求めた。
式:「積層体1の単位長さあたりの反り量」=「積層体1の反り量の絶対値(μm)」/支持体の直径(200mm)
その結果を以下に示す。また、反りの方向も示す。
実施例1:
300μm厚の基板:1544μm/200mm=7.720μm/mm(+方向)
490μm厚の基板:1989μm/200mm=9.945μm/mm(+方向)
実施例2:
300μm厚の基板:1665μm/200mm=8.325μm/mm(+方向)
490μm厚の基板:1602μm/200mm=8.010μm/mm(+方向)
実施例3:
300μm厚の基板:972μm/200mm=4.86μm/mm(+方向)
490μm厚の基板:1063μm/200mm=5.315μm/mm(+方向)
実施例4:
300μm厚の基板:660μm/200mm=3.3μm/mm(+方向)
490μm厚の基板:658μm/200mm=3.29μm/mm(+方向)
実施例5:
300μm厚の基板:810μm/200mm=4.05μm/mm(−方向)
490μm厚の基板:222μm/200mm=1.11μm/mm(−方向)
実施例6:
300μm厚の基板:2012μm/200mm=10.06μm/mm(−方向)
490μm厚の基板:1842μm/200mm=9.21μm/mm(−方向)
In Examples 1 to 6, the amount of warpage per unit length of the laminate 1 was determined by the following equation.
Formula: “warpage amount per unit length of laminate 1” = “absolute value of warpage amount of laminate 1 (μm)” / diameter of support (200 mm)
The results are shown below. It also indicates the direction of warpage.
Example 1:
300 μm thick substrate: 1544 μm / 200 mm = 7.720 μm / mm (plus direction)
490 μm thick substrate: 1989 μm / 200 mm = 9.945 μm / mm (plus direction)
Example 2:
300 μm thick substrate: 1665 μm / 200 mm = 8.325 μm / mm (plus direction)
490 μm thick substrate: 1602 μm / 200 mm = 8.010 μm / mm (plus direction)
Example 3:
Substrate of 300 μm thickness: 972 μm / 200 mm = 4.86 μm / mm (plus direction)
490 μm thick substrate: 1063 μm / 200 mm = 5.315 μm / mm (plus direction)
Example 4:
Substrate of 300 μm thickness: 660 μm / 200 mm = 3.3 μm / mm (+ direction)
490 μm thick substrate: 658 μm / 200 mm = 3.29 μm / mm (plus direction)
Example 5:
Substrate of 300 μm thickness: 810 μm / 200 mm = 4.05 μm / mm (-direction)
490 μm thick substrate: 222 μm / 200 mm = 1.11 μm / mm (-direction)
Example 6:
300 μm thick substrate: 2012 μm / 200 mm = 10.06 μm / mm (-direction)
490 μm thick substrate: 1842 μm / 200 mm = 9.21 μm / mm (-direction)

(結果)
本実施形態の積層体1は、図10に示すように、反りが抑制されていることが確認される。また、実施例1〜6の結果から、積層体1の反りは、支持体2の熱膨張係数に依存して、反りの方向が連続的に変化することが確認された。また、実施例1〜6で行った複数の異なる熱膨張係数の支持体2を用いて製造した積層体1の反り量は、支持体2の熱膨張係数と相関があることが確認され、積層体1の反り量は支持体2の熱膨張係数が6.5程度でゼロに近くなると予測される。
(result)
As shown in FIG. 10, in the laminate 1 of the present embodiment, it is confirmed that the warpage is suppressed. Further, from the results of Examples 1 to 6, it was confirmed that the direction of warpage of the laminate 1 changes continuously depending on the thermal expansion coefficient of the support 2. It is also confirmed that the amount of warpage of the laminate 1 manufactured using the supports 2 of a plurality of different thermal expansion coefficients performed in Examples 1 to 6 has a correlation with the thermal expansion coefficient of the support 2, The amount of warpage of the body 1 is predicted to be close to zero at a thermal expansion coefficient of the support 2 of about 6.5.

なお、本発明の技術範囲は、上述の実施形態などで説明した態様に限定されるものではない。上述の実施形態などで説明した要件の1つ以上は、省略されることがある。また、上述の実施形態などで説明した要件は、適宜組み合わせることができる。また、法令で許容される限りにおいて、上述の実施形態などで引用した全ての文献の開示を援用して本文の記載の一部とする。   The technical scope of the present invention is not limited to the aspect described in the above-described embodiment and the like. One or more of the requirements described in the above embodiments and the like may be omitted. Further, the requirements described in the above-described embodiment and the like can be combined as appropriate. In addition, the disclosures of all the documents cited in the above-described embodiments and the like are incorporated as part of the description of the text as far as the laws and regulations permit.

1・・・積層体
2・・・支持体
3・・・分離層
4・・・接着層
5・・・基板
8・・・支持部材
10・・・電子装置
B・・・バンプ
E・・・電子部品
M・・・モールド材
R・・・再配線層
Ra・・・誘電体
Rb・・・導電体
T・・・端子
Reference Signs List 1 laminate 2 support 3 separation layer 4 adhesive layer 5 substrate 8 support member 10 electronic device B bump E Electronic component M: mold material R: rewiring layer Ra: dielectric Rb: conductor T: terminal

Claims (11)

モールド材でモールドされた電子部品を有する基板と、熱膨張係数が3ppm/K以上14ppm/K以下である支持体とを、所定の処理により変質する分離層を介して積層することを含む、積層体の製造方法。   A laminate comprising laminating a substrate having an electronic component molded with a mold material and a support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less via a separation layer which is denatured by a predetermined treatment How to make the body. 前記支持体と、前記分離層と、接着層と、前記基板とを、この順番で積層すること、を含む請求項1に記載の積層体の製造方法。   The manufacturing method of the laminated body of Claim 1 including laminating | stacking the said support body, the said isolation | separation layer, an adhesive layer, and the said board | substrate in this order. 前記接着層は、熱可塑性の材料により構成される、請求項2に記載の積層体の製造方法。   The method for manufacturing a laminate according to claim 2, wherein the adhesive layer is made of a thermoplastic material. 前記接着層は、モジュラスが0.05MPa以上5.00MPa以下である、請求項2又は請求項3に記載の積層体の製造方法。   The method for manufacturing a laminate according to claim 2, wherein the adhesive layer has a modulus of 0.05 MPa or more and 5.00 MPa or less. 前記支持体の熱膨張係数と前記基板の熱膨張係数との関係が、
0.5≦(支持体の熱膨張係数/基板の熱膨張係数)≦1.2
の関係を満たす、請求項1から請求項4のいずれか一項に記載の積層体の製造方法。
The relationship between the thermal expansion coefficient of the support and the thermal expansion coefficient of the substrate is
0.5 ≦ (thermal expansion coefficient of support / thermal expansion coefficient of substrate) ≦ 1.2
The manufacturing method of the laminated body as described in any one of Claim 1 to 4 which satisfy | fills the relationship of (1).
前記基板の厚さは、100μm以上1000μm以下であり、
前記支持体の厚さは、400μm以上1200μm以下であり、且つ前記基板の厚さよりも厚い、請求項1から請求項5のいずれか一項に記載の積層体の製造方法。
The thickness of the substrate is 100 μm or more and 1000 μm or less.
The method for manufacturing a laminate according to any one of claims 1 to 5, wherein a thickness of the support is 400 μm or more and 1200 μm or less, and is thicker than a thickness of the substrate.
前記支持体は、光が透過する材料で形成され、
前記分離層は、光の吸収により変質する、請求項1から請求項6のいずれか一項に記載の積層体の製造方法。
The support is formed of a light transmitting material,
The method for producing a laminate according to any one of claims 1 to 6, wherein the separation layer is denatured by absorption of light.
前記支持体はガラスである、請求項1から請求項7のいずれか一項に記載の積層体の製造方法。   The method for manufacturing a laminate according to any one of claims 1 to 7, wherein the support is glass. 前記基板は、前記電子部品と、前記電子部品と接続される再配線層とを備え、
前記電子部品をモールド材でモールドすることと、
前記再配線層を形成することと、を含む、請求項1から請求項8のいずれか一項に記載の積層体の製造方法。
The substrate includes the electronic component and a redistribution layer connected to the electronic component.
Molding the electronic component with a molding material;
The method for manufacturing a laminate according to any one of claims 1 to 8, comprising forming the rewiring layer.
熱膨張係数が3ppm/K以上14ppm/K以下である支持体と、所定の処理により変質する分離層と、接着層と、基板とが、この順番で積層された積層体。   A laminate in which a support having a thermal expansion coefficient of 3 ppm / K or more and 14 ppm / K or less, a separation layer which is denatured by a predetermined treatment, an adhesive layer, and a substrate are laminated in this order. 請求項1から請求項9のいずれか一項に記載の積層体の製造方法により積層体を製造することと、
前記分離層を変質させて、前記積層体から前記支持体を分離することと、
前記基板から前記接着層及び前記分離層を除去して、前記電子部品を含む電子装置を得ることと、を含む、電子装置の製造方法。
Producing a laminate by the method for producing a laminate according to any one of claims 1 to 9;
Degrading the separation layer to separate the support from the laminate;
Removing the adhesive layer and the separation layer from the substrate to obtain an electronic device including the electronic component.
JP2018001895A 2018-01-10 2018-01-10 Method of manufacturing laminate, laminate, and method of manufacturing electronic device Pending JP2019121733A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018001895A JP2019121733A (en) 2018-01-10 2018-01-10 Method of manufacturing laminate, laminate, and method of manufacturing electronic device
KR1020180141938A KR20190085469A (en) 2018-01-10 2018-11-16 Method of manufacturing laminate, laminate, and method of manufacturing electronic device
TW108100792A TWI784117B (en) 2018-01-10 2019-01-09 Manufacturing method of laminated body, laminated body, and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018001895A JP2019121733A (en) 2018-01-10 2018-01-10 Method of manufacturing laminate, laminate, and method of manufacturing electronic device

Publications (1)

Publication Number Publication Date
JP2019121733A true JP2019121733A (en) 2019-07-22

Family

ID=67307415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018001895A Pending JP2019121733A (en) 2018-01-10 2018-01-10 Method of manufacturing laminate, laminate, and method of manufacturing electronic device

Country Status (3)

Country Link
JP (1) JP2019121733A (en)
KR (1) KR20190085469A (en)
TW (1) TWI784117B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129419A (en) * 2010-12-16 2012-07-05 Shinko Electric Ind Co Ltd Semiconductor package and method for manufacturing the same
JP2016178272A (en) * 2014-06-19 2016-10-06 株式会社ジェイデバイス Semiconductor package and manufacturing method of the same
JP2017098481A (en) * 2015-11-27 2017-06-01 日立化成株式会社 Semiconductor device manufacturing method
WO2017150320A1 (en) * 2016-02-29 2017-09-08 富士フイルム株式会社 Temporary adhesive composition and laminate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496445B2 (en) 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129419A (en) * 2010-12-16 2012-07-05 Shinko Electric Ind Co Ltd Semiconductor package and method for manufacturing the same
JP2016178272A (en) * 2014-06-19 2016-10-06 株式会社ジェイデバイス Semiconductor package and manufacturing method of the same
JP2017098481A (en) * 2015-11-27 2017-06-01 日立化成株式会社 Semiconductor device manufacturing method
WO2017150320A1 (en) * 2016-02-29 2017-09-08 富士フイルム株式会社 Temporary adhesive composition and laminate

Also Published As

Publication number Publication date
KR20190085469A (en) 2019-07-18
TW201938394A (en) 2019-10-01
TWI784117B (en) 2022-11-21

Similar Documents

Publication Publication Date Title
US10416557B2 (en) Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus
TWI242176B (en) Flexible electronic device and production method of the same
KR101561359B1 (en) Stacked body and method for detaching stacked body
US9312151B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
US20150107764A1 (en) Process for producing adhesive sheet having singulated adhesive layer, process for producing wiring substrate using the adhesive sheet, method of manufacturing semiconductor equipment, and equipment for producing adhesive sheet
US8592257B2 (en) Method for manufacturing semiconductor modules
TW201227937A (en) Image sensor chip package and method for forming the same
US20180025955A1 (en) Semiconductor device and method
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2011044587A (en) Method of manufacturing semiconductor package
JP5803276B2 (en) Manufacturing method of semiconductor device
US10910268B2 (en) Method of manufacturing a chip package
TW201906024A (en) Semiconductor package and semiconductor package process method
TWI305950B (en) Flip-attached and underfilled semiconductor device and method
WO2019041366A1 (en) Method for manufacturing coil, coil, and electronic device
JP2019121733A (en) Method of manufacturing laminate, laminate, and method of manufacturing electronic device
JP2016048768A (en) Wiring board and manufacturing method of semiconductor device
US9362255B2 (en) Method for manufacturing a multilayer structure on a substrate
US10199366B2 (en) Methods of manufacturing semiconductor packages
JP2010199624A (en) Method of manufacturing connection substrate using thin plate type article, connection substrate, method of manufacturing multilayer wiring board, multilayer wiring board, method of manufacturing substrate for semiconductor package, method of manufacturing substrate for semiconductor package and semiconductor package, and semiconductor package
US10504850B2 (en) Semiconductor processing method
TW201907494A (en) Semiconductor device manufacturing method and semiconductor device intermediate
JP2008016606A (en) Semiconductor device, and its manufacturing method
JP6447073B2 (en) Wiring board and laminating apparatus
KR20190036161A (en) transferring and packaging apparatus for fabricating flexible electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222