JP2019121676A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019121676A JP2019121676A JP2018000242A JP2018000242A JP2019121676A JP 2019121676 A JP2019121676 A JP 2019121676A JP 2018000242 A JP2018000242 A JP 2018000242A JP 2018000242 A JP2018000242 A JP 2018000242A JP 2019121676 A JP2019121676 A JP 2019121676A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- semiconductor device
- sic substrate
- hexagonal sic
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本明細書で開示する技術は、半導体装置に関する。 The technology disclosed herein relates to a semiconductor device.
ＳｉＣの半導体基板上に、二酸化珪素膜（ＳｉＯ２）の絶縁膜が形成された半導体装置が知られている。このＳｉＣの半導体基板の表面とＳｉＯ２の絶縁膜との界面には、遷移領域が形成される。遷移領域の内部では欠陥が多いために、界面準位密度が高く、キャリア移動度が劣位である。対策として、例えば、窒素を含むガス（アンモニア、亜酸化窒素、一酸化窒素など）の雰囲気中で熱処理することにより、ＳｉＣ／ＳｉＯ２界面に窒素を含ませることで、遷移層の欠陥を少なくして、キャリア移動度を向上させることが知られている。 There is known a semiconductor device in which an insulating film of silicon dioxide film (SiO 2 ) is formed on a semiconductor substrate of SiC. A transition region is formed at the interface between the surface of the semiconductor substrate of SiC and the insulating film of SiO 2 . Since there are many defects inside the transition region, the interface state density is high and the carrier mobility is inferior. As a countermeasure, for example, heat treatment is performed in an atmosphere of a gas containing nitrogen (ammonia, nitrous oxide, nitrogen monoxide or the like) to cause nitrogen in the SiC / SiO 2 interface to reduce defects in the transition layer. It is known to improve carrier mobility.
例えば、特許文献１には、一酸化窒素（ＮＯ）などのガス雰囲気下で熱処理を行うことで、ＳｉＣ／ＳｉＯ２界面の近傍に有する遷移領域に窒素を含ませた絶縁膜構造体が開示されている。 For example, Patent Document 1 discloses an insulating film structure in which nitrogen is contained in the transition region in the vicinity of the SiC / SiO 2 interface by performing heat treatment in a gas atmosphere such as nitrogen monoxide (NO). ing.
特許文献１の半導体装置においても、十分なキャリア移動度が得られない場合がある。本明細書は、キャリア移動度を十分に向上させた半導体装置を提供することを目的とする。 Also in the semiconductor device of Patent Document 1, sufficient carrier mobility may not be obtained. An object of the present specification is to provide a semiconductor device with sufficiently improved carrier mobility.
本明細書で開示する半導体装置の一実施形態は、二酸化珪素の絶縁膜を介して六方晶ＳｉＣ基板とゲート電極とが接している絶縁ゲートを備えたＳｉＣ半導体装置である。絶縁膜と六方晶ＳｉＣ基板との界面をＸ線吸収分光法により分析した場合に、六方晶ＳｉＣ基板の最表面における第１隣接原子を示すピーク波形の高さが、六方晶ＳｉＣ基板のバルクにおける第１隣接原子を示すピーク波形の高さに対して、８５〜１１５％の範囲内である。 One embodiment of the semiconductor device disclosed in the present specification is a SiC semiconductor device provided with an insulating gate in which a hexagonal SiC substrate and a gate electrode are in contact via an insulating film of silicon dioxide. When the interface between the insulating film and the hexagonal SiC substrate is analyzed by X-ray absorption spectroscopy, the peak waveform indicating the first adjacent atom in the outermost surface of the hexagonal SiC substrate has a height in the bulk of the hexagonal SiC substrate With respect to the height of the peak waveform indicating the first adjacent atom, it is in the range of 85 to 115%.
上記のようなピーク波形を有する界面は、最表面のＳｉ原子が４つの第１隣接原子と結合している構造を有する界面である。このような界面では、界面準位密度を低減することができ、キャリア移動度を向上させることができる。 The interface having the peak waveform as described above is an interface having a structure in which the Si atom on the outermost surface is bonded to four first adjacent atoms. At such an interface, interface state density can be reduced and carrier mobility can be improved.
界面をＸ線吸収分光法により分析した場合に、六方晶ＳｉＣ基板の最表面における第１隣接原子を示すピーク波形の半値幅が、六方晶ＳｉＣ基板のバルクにおける第１隣接原子を示すピーク波形の半値幅に対して、９０〜１３０％の範囲内であってもよい。効果の詳細は実施例で説明する。 When the interface is analyzed by X-ray absorption spectroscopy, the half width of the peak waveform indicating the first adjacent atom on the outermost surface of the hexagonal SiC substrate is the peak waveform indicating the first adjacent atom in the bulk of the hexagonal SiC substrate It may be in the range of 90 to 130% with respect to the half width. Details of the effect will be described in the examples.
六方晶ＳｉＣ基板の最表面に位置しているシリコン原子に結合している第１隣接原子に、窒素原子が含まれていてもよい。効果の詳細は実施例で説明する。 The first adjacent atom bonded to the silicon atom located on the outermost surface of the hexagonal SiC substrate may contain a nitrogen atom. Details of the effect will be described in the examples.
界面における六方晶ＳｉＣ基板側の表面が、略ｍ面、略ａ面、略Ｓｉ面および略Ｃ面のうちのいずれかであってもよい。効果の詳細は実施例で説明する。 The surface on the hexagonal SiC substrate side at the interface may be any of approximately m plane, approximately a plane, approximately Si plane, and approximately C plane. Details of the effect will be described in the examples.
絶縁ゲートはトレンチゲート構造を備えており、六方晶ＳｉＣ基板の表面は（０００１）面であり、六方晶ＳｉＣ基板の表面に［０００１］方向を深さ方向として形成されているトレンチを備えており、トレンチの内壁面がｍ面あるいはａ面であり、絶縁膜はトレンチの内壁面に形成されていてもよい。 The insulated gate has a trench gate structure, and the surface of the hexagonal SiC substrate has a (0001) plane, and the trench formed with the surface of the hexagonal SiC substrate with the [0001] direction as the depth direction is provided. The inner wall surface of the trench may be an m plane or an a plane, and the insulating film may be formed on the inner wall surface of the trench.
（半導体装置の構造）
図１は、本実施形態の炭化珪素半導体装置３００の一例を表す模式図である。炭化珪素半導体装置３００は、ＳｉＣ半導体基板３１上にＳｉＯ２絶縁膜３３が設けられており、その上にゲート電極３５が設けられている。また、ＳｉＣ半導体基板３１とＳｉＯ２絶縁膜３３との間には、界面３９が存在する。ＳｉＣ半導体基板３１は、六方晶ＳｉＣを材料とする基板である。本実施形態では、４Ｈ−ＳｉＣを用いる場合を説明する。
(Structure of semiconductor device)
FIG. 1: is a schematic diagram showing an example of the silicon carbide semiconductor device 300 of this embodiment. In the silicon carbide semiconductor device 300, the SiO 2 insulating film 33 is provided on the SiC semiconductor substrate 31, and the gate electrode 35 is provided thereon. Further, an interface 39 exists between the SiC semiconductor substrate 31 and the SiO 2 insulating film 33. The SiC semiconductor substrate 31 is a substrate made of hexagonal SiC. In the present embodiment, the case of using 4H-SiC will be described.
本明細書中において、ＳｉＣ半導体基板３１とＳｉＯ２絶縁膜３３との「界面３９」は、以下の範囲であることを意味する。「界面３９」は、ＳｉＯ２とＳｉＣとの遷移領域において、酸素濃度が、ＳｉＯ２中での酸素濃度として５０％となる位置を中心として、その中心から、炭化珪素側に５ｎｍ以内までの範囲、および二酸化珪素側に５ｎｍ以内までの範囲を表す。 In the present specification, “the interface 39” between the SiC semiconductor substrate 31 and the SiO 2 insulating film 33 means that it is in the following range. The “interface 39” is a range from the center to the silicon carbide side within 5 nm from the center at a position where the oxygen concentration is 50% as the oxygen concentration in SiO 2 in the transition region between SiO 2 and SiC And the silicon dioxide side represents a range up to 5 nm.
ＳｉＣ半導体基板３１の表面は略ｍ面、略ａ面、略Ｓｉ面および略Ｃ面のうちのいずれかであることが好ましい。略ｍ面、略ａ面、略Ｓｉ面および略Ｃ面は、他の面に比してキャリア移動度が高いためである。本明細書中において、ｍ面は（１−１００面）、ａ面は（１１−２０）面、Ｓｉ面（０００１）、Ｃ面は（０００−１）面を表す。また略ｍ面とは、基板表面がｍ面に対して±１０°の範囲内でずれている（すなわちオフ角を有する）面である。略ａ面、略Ｓｉ面および略Ｃ面についても同様である。なお、ＳｉＣ半導体基板３１の表面は略ｍ面であることがより好ましい。ｍ面はキャリア移動度が高いことが知られているためである。本実施形態では、ＳｉＣ半導体基板３１の表面が略ｍ面である場合を説明する。 The surface of the SiC semiconductor substrate 31 is preferably any one of approximately m-plane, approximately a-plane, approximately Si-plane and approximately C-plane. The approximately m plane, the approximately a plane, the approximately Si plane, and the approximately C plane have higher carrier mobility than the other planes. In the present specification, the m-plane represents a (1-100 plane), the a-plane represents a (11-20) plane, the Si plane (0001), and the C plane represents a (000-1) plane. Further, the substantially m-plane is a plane in which the substrate surface is deviated within ± 10 ° with respect to the m-plane (ie, having an off angle). The same applies to the substantially a-face, the substantially Si-face and the substantially C-face. The surface of the SiC semiconductor substrate 31 is more preferably substantially m-plane. This is because the m plane is known to have high carrier mobility. In the present embodiment, the case where the surface of the SiC semiconductor substrate 31 is approximately m-plane will be described.
（半導体装置の製造方法）
図２を参照して、炭化珪素半導体装置３００の製造方法について説明する。まず、４ＨポリタイプのＳｉＣ半導体基板３１を準備する。ＳｉＣ半導体基板３１の表面はｍ面である。
(Method of manufacturing semiconductor device)
A method of manufacturing silicon carbide semiconductor device 300 will be described with reference to FIG. First, a 4H polytype SiC semiconductor substrate 31 is prepared. The surface of the SiC semiconductor substrate 31 is m-plane.
図２のフローチャートのステップＳＴ１において、ＳｉＣ半導体基板３１の表面に、ＳｉＯ２絶縁膜３３を形成する。ＳｉＯ２絶縁膜３３は、例えば、ＳｉＣ半導体基板３１を熱酸化することによって形成される。熱酸化の条件は、例えば、酸素ガスを用いて、乾燥雰囲気下、１１００℃〜１３００℃（例えば１２００℃）の温度で熱酸化を行ってもよい。また、例えば、水蒸気を含む湿潤雰囲気下、１０００℃〜１３００℃（例えば１１００℃）の温度で熱酸化を行ってもよい。熱酸化の処理時間は目的とする絶縁膜の膜厚によって設定すればよい。本実施形態では、熱酸化の条件は、乾燥酸素雰囲気下、１３００℃、０．１時間である。なお、ＳｉＯ２絶縁膜３３は、熱酸化膜に限定されず、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積して、形成してもよい。 In step ST1 of the flowchart of FIG. 2, the SiO 2 insulating film 33 is formed on the surface of the SiC semiconductor substrate 31. The SiO 2 insulating film 33 is formed, for example, by thermally oxidizing the SiC semiconductor substrate 31. The thermal oxidation may be performed, for example, using oxygen gas at a temperature of 1100 ° C. to 1300 ° C. (eg, 1200 ° C.) in a dry atmosphere. Further, for example, thermal oxidation may be performed at a temperature of 1000 ° C. to 1300 ° C. (eg, 1100 ° C.) in a wet atmosphere containing water vapor. The processing time of thermal oxidation may be set according to the target thickness of the insulating film. In the present embodiment, the thermal oxidation conditions are 1300 ° C. and 0.1 hours in a dry oxygen atmosphere. Note that the SiO 2 insulating film 33 is not limited to a thermal oxide film, and may be formed, for example, by deposition using a CVD (Chemical Vapor Deposition) method.
ステップＳＴ２において、熱処理（アニール）工程を行う。熱処理工程では、ＳｉＯ２絶縁膜３３を設けたＳｉＣ半導体基板３１を、窒素原子を含むガス雰囲気下で熱処理する。これにより界面３９において、ＳｉＣ側の２つのＳｉ原子のみと結合する炭素サイトの少なくとも一部に、窒素原子を配位させることができる。換言すると、ＳｉＣ半導体基板３１の「最表面」の炭素サイトの少なくとも一部に、窒素原子を配位させることができる。 In step ST2, a heat treatment (annealing) step is performed. In the heat treatment step, the SiC semiconductor substrate 31 provided with the SiO 2 insulating film 33 is heat treated in a gas atmosphere containing nitrogen atoms. As a result, at the interface 39, a nitrogen atom can be coordinated to at least a part of the carbon site bonded to only two Si atoms on the SiC side. In other words, a nitrogen atom can be coordinated to at least a part of the “uppermost surface” carbon site of the SiC semiconductor substrate 31.
なお、２つのＳｉ原子のみと結合する炭素サイトの少なくとも一部に窒素原子が配位されるとは、２つのＳｉ原子のみと結合している炭素原子と置換された状態であること以外にも、２つのＳｉ原子のみと結合する炭素原子が欠陥となっている炭素サイトに、窒素原子が導入されていることも包含する概念である。 In addition, the fact that the nitrogen atom is coordinated to at least a part of the carbon site bonded to only two Si atoms is not limited to the state of being substituted with a carbon atom bonded to only two Si atoms. Also, it is a concept encompassing that a nitrogen atom is introduced to a carbon site where a carbon atom bonded to only two Si atoms is defective.
窒素原子を含むガスは、例えば、ＮＯ、Ｎ２Ｏ、ＮＯ２等の窒素酸化物ガス、ＮＨ３、などが挙げられる。これらの窒素原子を含むガスは、１種単独で用いてもよく、２種以上を併用して用いてもよい。また、窒素原子を含むガスとともに、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガスを併用してもよい。 Examples of the gas containing nitrogen atoms include nitrogen oxide gas such as NO, N 2 O, and NO 2 , NH 3 , and the like. The gas containing these nitrogen atoms may be used alone or in combination of two or more. In addition to the gas containing nitrogen atoms, an inert gas such as nitrogen gas, argon gas, or helium gas may be used in combination.
窒素原子を含むガス雰囲気下での熱処理温度は、例えば、１２５０℃〜１３５０℃の範囲であってもよい。熱処理の温度が低すぎる場合は、窒素原子が配位する速度が遅すぎてしまい、安定した半導体素子特性が得られ難くなる。また、熱処理の温度が高すぎる場合は、窒素原子を含むガスが例えば窒素酸化物である場合、窒素酸化物が分解して、かえって熱酸化が進行してしまうことが考えられる。なお、熱処理工程での熱処理時間としては、例えば、１０分〜１０時間の範囲が挙げられる。 The heat treatment temperature under a gas atmosphere containing nitrogen atoms may be, for example, in the range of 1250 ° C. to 1350 ° C. If the temperature of the heat treatment is too low, the speed at which the nitrogen atoms are coordinated is too slow, making it difficult to obtain stable semiconductor device characteristics. When the temperature of the heat treatment is too high, for example, when the gas containing nitrogen atoms is nitrogen oxide, it is conceivable that nitrogen oxide is decomposed and thermal oxidation proceeds instead. In addition, as heat processing time in a heat processing process, the range of 10 minutes-10 hours is mentioned, for example.
本実施形態では、ＳｉＯ２絶縁膜３３を形成したＳｉＣ半導体基板３１に対し、濃度１０％の一酸化窒素中で、１２５０℃以上の温度となるように、０．５時間の条件で熱処理（アニール処理）を行う。 In the present embodiment, heat treatment (annealing) is performed on the SiC semiconductor substrate 31 on which the SiO 2 insulating film 33 is formed, in nitrogen monoxide at a concentration of 10%, for 0.5 hours so that the temperature is 1250 ° C. Process).
ステップＳＴ３において、ゲート電極形成工程を行う。ゲート電極形成工程は、ＳｉＯ２絶縁膜３３上に、ゲート電極３５を形成する工程である。ゲート電極３５は、不純物がドープされたポリシリコンでもよい。ゲート電極３５は、ｐ型ポリシリコンおよびｎ型ポリシリコンのいずれでもよい。また、ゲート電極３５は、アルミニウム等の金属及び金属化合物（例えば、ＴｉＳｉ）でもよい。本実施形態では、ＣＶＤ法などにより、不純物がドープされたポリシリコンによってゲート電極３５が形成される。以上の工程を経て、本実施形態の炭化珪素半導体装置３００が得られる。 In step ST3, a gate electrode formation step is performed. The gate electrode formation step is a step of forming the gate electrode 35 on the SiO 2 insulating film 33. The gate electrode 35 may be polysilicon doped with an impurity. The gate electrode 35 may be either p-type polysilicon or n-type polysilicon. The gate electrode 35 may also be a metal such as aluminum and a metal compound (for example, TiSi). In the present embodiment, the gate electrode 35 is formed of polysilicon doped with an impurity by a CVD method or the like. Through the above steps, the silicon carbide semiconductor device 300 of the present embodiment is obtained.
なお、本実施形態の炭化珪素半導体装置３００は、上記で説明した各層以外に、公知の層を形成してもよい。公知の層を設ける方法は特に限定されず、公知の方法によって形成すればよい。 In addition to the layers described above, the silicon carbide semiconductor device 300 of the present embodiment may have known layers. The method for providing the known layer is not particularly limited, and the layer may be formed by a known method.
（評価）
得られた炭化珪素半導体装置３００について、Ｘ線吸収分光分析装置により分析を行った。測定条件は、例えば、N. Isomura et al., Appl. Phys. Express 9, 101301 (2016)に記載の条件に従ってもよい。
(Evaluation)
The obtained silicon carbide semiconductor device 300 was analyzed by an X-ray absorption spectrometer. Measurement conditions may follow, for example, the conditions described in N. Isomura et al., Appl. Phys. Express 9, 101301 (2016).
図３に、Ｘ線吸収分光法による原子構造分析の結果を示す。実線Ｌ３は、本実施形態の炭化珪素半導体装置３００において、界面３９におけるＳｉＣ半導体基板３１の表面（ｍ面）を測定した結果である。一方、点線Ｌ２は、第１比較例の炭化珪素半導体装置において、界面におけるＳｉＣ半導体基板３１の表面（ｍ面）を測定した結果である。第１比較例の炭化珪素半導体装置は、本実施形態の炭化珪素半導体装置３００と同様の構造を有するとともに、上述したステップＳＴ２の熱処理工程を行っていない装置である。また破線Ｌ１は、ＳｉＣ半導体基板３１のバルクを測定した結果である。なお図３において、横軸は実際の距離を示していない。図３の測定結果では、約１．３オングストロームのピークが、ＳｉＣ半導体基板３１の最表面における、Ｓｉ原子の第１隣接原子を示している。またピーク高さが、Ｓｉ原子との結合原子数を反映している。 FIG. 3 shows the results of atomic structure analysis by X-ray absorption spectroscopy. The solid line L3 is the result of measuring the surface (m-plane) of the SiC semiconductor substrate 31 at the interface 39 in the silicon carbide semiconductor device 300 of the present embodiment. On the other hand, dotted line L2 is the result of measuring the surface (m-plane) of SiC semiconductor substrate 31 at the interface in the silicon carbide semiconductor device of the first comparative example. The silicon carbide semiconductor device of the first comparative example is a device having the same structure as the silicon carbide semiconductor device 300 of the present embodiment and not performing the heat treatment process of step ST2 described above. The broken line L1 is the result of measuring the bulk of the SiC semiconductor substrate 31. In FIG. 3, the horizontal axis does not indicate the actual distance. In the measurement results of FIG. 3, a peak of about 1.3 angstroms indicates the first adjacent atom of Si atoms on the outermost surface of the SiC semiconductor substrate 31. Also, the peak height reflects the number of bonding atoms with Si atoms.
破線Ｌ１のバルクの測定結果を説明する。図４に、ＳｉＯ２絶縁膜とＳｉＣ半導体基板との界面近傍の原子構造の模式図を示す。１１は珪素（Ｓｉ）原子、１２は炭素（Ｃ）原子を表す。図４は、ＳｉＣ半導体基板３１のａ面から見た原子構造である。すなわち、紙面に垂直な方向が［１１−２０］、上方向が［１−１００］である。ＳｉＣ半導体基板３１の正面がａ面であり、上部側はｍ面を表している。なお、図４において、ＳｉＯ２絶縁膜３３の原子構造は複雑であるため、省略している。 The measurement results of the bulk of the broken line L1 are described. FIG. 4 is a schematic view of an atomic structure in the vicinity of the interface between the SiO 2 insulating film and the SiC semiconductor substrate. 11 represents a silicon (Si) atom and 12 represents a carbon (C) atom. FIG. 4 shows an atomic structure of the SiC semiconductor substrate 31 as viewed from the a-plane. That is, the direction perpendicular to the paper surface is [11-20], and the upward direction is [1-100]. The front of the SiC semiconductor substrate 31 is an a-plane, and the upper side represents an m-plane. In FIG. 4, the atomic structure of the SiO 2 insulating film 33 is omitted because it is complicated.
バルクは、例えば、図４における内部領域Ａ１である。バルクでは、Ｓｉ原子が４つの第１隣接原子と結合している。その模式図を図５に示す。図５は、Ｓｉ原子が４つのＣ原子と結合している構造を示している。なお、図５は平面で表した模式図であるため、結合手の角度には意味を持たせていない。以上より、図３のバルクの測定結果を示す破線Ｌ１において、約１．３オングストロームのピーク高さＨ１が、Ｓｉ原子が４つの第１隣接原子と結合している場合のピーク高さを示していることが分かる。 The bulk is, for example, the inner area A1 in FIG. In the bulk, Si atoms are bonded to the four first adjacent atoms. The schematic diagram is shown in FIG. FIG. 5 shows a structure in which a Si atom is bonded to four C atoms. In addition, since FIG. 5 is a schematic diagram represented with a plane, the meaning of the angle of the bonding hand is not given. From the above, in the broken line L1 showing the measurement result of the bulk in FIG. 3, the peak height H1 of about 1.3 angstrom shows the peak height when the Si atom is bonded to the four first adjacent atoms. I understand that
次に、点線Ｌ２（第１比較例の炭化珪素半導体装置における、ｍ面最表面の測定結果）を説明する。図４は、第１比較例の炭化珪素半導体装置の原子構造を示している。ＳｉＣ半導体基板３１のｍ面最表面において、ダングリングボンドＢ１が存在している。これは、前述したステップＳＴ２の熱処理を行っていないため、ダングリングボンドが存在する場合に、そのダングリングボンドに窒素原子を配位させることができないためである。すなわち、点線Ｌ２は、ｍ面最表面のＳｉ原子において、結合している第１隣接原子が４つに満たない構造を測定した結果を示している。 Next, dotted line L2 (the measurement result of the m-plane outermost surface in the silicon carbide semiconductor device of the first comparative example) will be described. FIG. 4 shows the atomic structure of the silicon carbide semiconductor device of the first comparative example. Dangling bond B1 is present at the m-plane outermost surface of SiC semiconductor substrate 31. This is because the heat treatment of step ST2 described above is not performed, and therefore, when a dangling bond is present, the nitrogen atom can not be coordinated to the dangling bond. That is, the dotted line L2 indicates the result of measurement of a structure in which less than four bonded first adjacent atoms are present in Si atoms on the m-plane outermost surface.
以上より、図３の第１比較例におけるｍ面最表面の測定結果を示す点線Ｌ２において、約１．３オングストロームのピーク高さＨ２が、Ｓｉ原子の結合している第１隣接原子が４つに満たない場合のピーク高さを示していることが分かる。ここで、Ｓｉ原子が４つの第１隣接原子と結合している場合のピーク高さＨ１に対する８５〜１１５％の範囲を範囲Ｒ１とする。すると図４に示すように、ピーク高さＨ２は範囲Ｒ１の範囲外である。 From the above, in dotted line L2 showing the measurement result of the m-plane outermost surface in the first comparative example of FIG. 3, the peak height H2 of about 1.3 angstroms has four first adjacent atoms to which Si atoms are bonded. It shows that the peak height in the case of less than is shown. Here, the range of 85 to 115% of the peak height H1 when the Si atom is bonded to four first adjacent atoms is taken as a range R1. Then, as shown in FIG. 4, the peak height H2 is out of the range of the range R1.
また、実線Ｌ３（本実施形態の炭化珪素半導体装置３００における、ｍ面最表面の測定結果）を説明する。図６に、本実施形態の炭化珪素半導体装置３００における、ＳｉＯ２絶縁膜３３とＳｉＣ半導体基板３１との界面３９近傍の原子構造の模式図を示す。図６の観察方向は、前述した図４と同様である。１３は窒素（Ｎ）原子を表す。ＳｉＣ半導体基板３１のｍ面最表面において、領域Ａ１１に示すように、２つのＳｉ原子のみと結合する炭素サイトの少なくとも一部に窒素原子１３が配位されている。すなわち、図４と比較した場合、窒素原子１３によってダングリングボンドＢ１を終端することができている。これは前述したステップＳＴ２の熱処理の効果である。 Further, solid line L3 (a measurement result of the m-plane outermost surface in silicon carbide semiconductor device 300 of the present embodiment) will be described. FIG. 6 is a schematic view of an atomic structure in the vicinity of the interface 39 between the SiO 2 insulating film 33 and the SiC semiconductor substrate 31 in the silicon carbide semiconductor device 300 of the present embodiment. The observation direction of FIG. 6 is the same as that of FIG. 4 described above. 13 represents a nitrogen (N) atom. At the outermost surface of the m-plane of the SiC semiconductor substrate 31, as shown in the region A11, the nitrogen atom 13 is coordinated to at least a part of the carbon site bonded to only two Si atoms. That is, when compared with FIG. 4, the dangling bond B1 can be terminated by the nitrogen atom 13. This is the effect of the heat treatment of step ST2 described above.
これにより、界面３９において、ダングリングボンドが少なくなり、キャリアのトラップが減少する。すなわち、界面準位密度を低減することができ、キャリア移動度を向上させることができる。また界面３９において、図９で後述するような結晶構造の歪みが発生していない。これによっても界面準位密度を低減することができる。その結果、炭化珪素半導体装置３００のオン抵抗を低減することが可能となる。 This reduces dangling bonds at the interface 39 and reduces carrier traps. That is, interface state density can be reduced, and carrier mobility can be improved. In the interface 39, distortion of the crystal structure as described later in FIG. 9 does not occur. The interface state density can also be reduced by this. As a result, the on-resistance of silicon carbide semiconductor device 300 can be reduced.
以上に説明したように、本実施形態の炭化珪素半導体装置３００では、ｍ面最表面のＳｉ原子が４つの第１隣接原子と結合している。その模式図を図７に示す。図７は、Ｓｉ原子が３つのＣ原子および１つのＮ原子と結合している構造を示している。なお図７は平面で表した模式図であるため、結合手の角度には意味を持たせていない。以上より、図３の本実施形態の炭化珪素半導体装置３００の測定結果を示す実線Ｌ３において、約１．３オングストロームのピーク高さＨ３が、Ｓｉ原子が４つの第１隣接原子と結合している場合のピーク高さを示していることが分かる。そして、ピーク高さＨ３とＨ１は、ほぼ同等のピーク高さである。これは、ピーク高さＨ３およびＨ１は、Ｓｉ原子が４つの第１隣接原子と結合している場合の測定結果であるためである。 As described above, in the silicon carbide semiconductor device 300 of the present embodiment, the Si atom at the outermost surface of the m-plane is bonded to the four first adjacent atoms. The schematic diagram is shown in FIG. FIG. 7 shows a structure in which a Si atom is bonded to three C atoms and one N atom. In addition, since FIG. 7 is a schematic diagram represented by a plane, the angle of the bonding hand has no meaning. As mentioned above, in solid line L3 which shows the measurement result of silicon carbide semiconductor device 300 of this embodiment of Drawing 3, about 1.3 angstroms of peak height H3 has Si atoms joined with four 1st adjacent atoms. It can be seen that the peak height of the case is shown. The peak heights H3 and H1 are substantially equal peak heights. This is because the peak heights H3 and H1 are measurement results when the Si atom is bonded to four first adjacent atoms.
約１．３オングストロームのピーク高さは、前述したように、Ｓｉ原子との結合原子数と対応している。従って、Ｓｉ原子が３つのＣ原子および１つのＮ原子と結合している構造（図７）におけるピーク高さＨ３は、Ｓｉ原子が４つのＣ原子と結合しているバルク構造（図５）のピーク高さＨ１を基準として、８５〜１１５％の範囲Ｒ１内に存在する。一方、Ｓｉ原子と結合している第１隣接原子が４つに満たない構造（図４のダングリングボンドＢ１参照）におけるピーク高さＨ２は、範囲Ｒ１内に存在しない。 The peak height of about 1.3 angstroms corresponds to the number of bonding atoms with Si atoms as described above. Therefore, the peak height H3 in the structure in which Si atoms are bonded to three C atoms and one N atom (FIG. 7) is a bulk structure in which Si atoms are bonded to four C atoms (FIG. 5) It exists in the range R1 of 85-115% on the basis of peak height H1. On the other hand, the peak height H2 in the structure (see dangling bond B1 in FIG. 4) having less than four first adjacent atoms bonded to Si atoms does not exist in the range R1.
以上より、Ｘ線吸収分光法の測定結果によって、ＳｉＣ半導体基板の表面において、Ｓｉ原子が４つの第１隣接原子と結合しているか否かの構造を特定することが可能であることが分かる。具体的には、ＳｉＣ半導体基板のバルクおよび表面を、Ｘ線吸収分光法で測定すればよい。そして、Ｓｉ原子との結合原子数と対応しているピーク高さ（すなわち約１．３オングストロームのピーク高さ）を、バルクと表面とで比較すればよい。バルクのピーク高さの８５〜１１５％の範囲内に、表面のピーク高さが存在する場合には、ＳｉＣ半導体基板の表面において、Ｓｉ原子が４つの第１隣接原子と結合していると特定することが可能である。 From the above, it can be understood from the measurement results of X-ray absorption spectroscopy that it is possible to specify the structure as to whether or not Si atoms are bonded to four first adjacent atoms on the surface of the SiC semiconductor substrate. Specifically, the bulk and the surface of the SiC semiconductor substrate may be measured by X-ray absorption spectroscopy. Then, the peak height (that is, the peak height of about 1.3 angstroms) corresponding to the number of bonding atoms to Si atoms may be compared between the bulk and the surface. When the peak height of the surface exists within the range of 85 to 115% of the peak height of the bulk, it is specified that Si atoms are bonded to four first adjacent atoms on the surface of the SiC semiconductor substrate It is possible.
また、第２比較例の炭化珪素半導体装置における、ｍ面最表面の測定結果を説明する。図９に、第２比較例の炭化珪素半導体装置の原子構造を示す。第２比較例の炭化珪素半導体装置は、原子間距離の異なる２つのＳｉ−Ｃ結合が存在することで、結晶構造が歪んでいる装置である。図９の観察方向は、前述した図４と同様である。 In addition, measurement results of the m-plane outermost surface in the silicon carbide semiconductor device of the second comparative example will be described. FIG. 9 shows the atomic structure of the silicon carbide semiconductor device of the second comparative example. The silicon carbide semiconductor device of the second comparative example is a device in which the crystal structure is distorted due to the presence of two Si—C bonds having different interatomic distances. The observation direction of FIG. 9 is the same as that of FIG. 4 described above.
領域Ａ１２に示すように、ＳｉＣ半導体基板３１の「最表面ではない」炭素サイトに、窒素原子が配位されている。結合手の数は、炭素原子は４本であり、窒素原子は３本である。よって最表面ではない炭素サイトに窒素原子が配位されると、結合手が１本不足するため、隣接するＳｉ原子ＳＡと結合することができなくなる。従って、原子構造に歪みが発生する。また、結晶格子間に酸素原子１４が入りこんでいる。これによっても、原子構造に歪みが発生する。 As shown in the region A12, a nitrogen atom is coordinated to the “not the outermost surface” carbon site of the SiC semiconductor substrate 31. The number of bonds is four carbon atoms and three nitrogen atoms. Therefore, when a nitrogen atom is coordinated to a carbon site that is not the outermost surface, one bond is insufficient, and thus it can not be bonded to the adjacent Si atom SA. Therefore, distortion occurs in the atomic structure. In addition, oxygen atoms 14 enter between crystal lattices. This also causes distortion in the atomic structure.
また図８に、第２比較例の炭化珪素半導体装置における、ｍ面最表面のＸ線吸収分光法での測定結果を示す。１．３オングストローム近傍のピーク波形の形状を、図３および図８で比較すると、図３ではピークは一つであるが、図８ではピークＰ１およびＰ２の２つのピークが存在している。これは、ピーク波形の形状がＳｉ原子の第１隣接原子を示しているため、原子構造に歪みが発生すると、ピーク波形形状も歪むためである。 Further, FIG. 8 shows the measurement result of the m-plane outermost surface in the silicon carbide semiconductor device of the second comparative example by X-ray absorption spectroscopy. When the shapes of peak waveforms near 1.3 angstroms are compared in FIGS. 3 and 8, although there is one peak in FIG. 3, two peaks P1 and P2 are present in FIG. This is because, since the shape of the peak waveform indicates the first adjacent atom of Si atom, when distortion occurs in the atomic structure, the peak waveform shape is also distorted.
ここで、図３において、原子構造に歪みがないバルク構造（図４の内部領域Ａ１参照）を示す破線Ｌ１において、１．３オングストローム近傍のピーク波形の半値幅をＷ１とする。また図８において、原子構造に歪みがある構造（図９）を示す実線Ｌ４において、１．３オングストローム近傍のピーク波形の半値幅をＷ２とする。半値幅Ｗ２は、半値幅Ｗ１に対して約１６１％の幅を有している。 Here, in FIG. 3, in the broken line L1 showing a bulk structure (see the inner area A1 in FIG. 4) having no distortion in the atomic structure, the half width of the peak waveform near 1.3 angstroms is W1. Further, in FIG. 8, in a solid line L4 showing a structure having a distorted atomic structure (FIG. 9), a half width of a peak waveform in the vicinity of 1.3 angstroms is W2. The half width W2 is about 161% of the half width W1.
以上より、Ｘ線吸収分光法の測定結果によって、ＳｉＣ半導体基板の表面において、原子構造に歪みがあるか否かの構造を特定することが可能であることが分かる。具体的には、ＳｉＣ半導体基板のバルクおよび表面を、Ｘ線吸収分光法で測定すればよい。そして、Ｓｉ原子との結合原子数と対応しているピーク波形（すなわち約１．３オングストローム近傍のピーク波形）の半値幅を、バルクと表面とで比較すればよい。例えば、バルクの波形の半値幅の９０〜１３０％の範囲内に、表面の波形の半値幅が存在する場合には、原子構造の歪みが十分に小さいと特定することが可能である。一方、本実施形態のように、表面の波形の半値幅Ｗ２がバルクの波形の半値幅Ｗ１の１６１％である場合には、バルクの波形の半値幅の９０〜１３０％の範囲内に、表面の波形の半値幅が存在しない。この場合、原子構造の歪みが大きいと特定することが可能である。 From the above, it can be understood from the measurement results of X-ray absorption spectroscopy that it is possible to specify a structure as to whether or not there is a distortion in the atomic structure on the surface of the SiC semiconductor substrate. Specifically, the bulk and the surface of the SiC semiconductor substrate may be measured by X-ray absorption spectroscopy. Then, the half value width of the peak waveform (that is, the peak waveform near about 1.3 angstrom) corresponding to the number of bonding atoms with Si atoms may be compared between the bulk and the surface. For example, when the half width of the surface waveform is within the range of 90 to 130% of the half width of the bulk waveform, it is possible to specify that the distortion of the atomic structure is sufficiently small. On the other hand, when the half width W2 of the surface waveform is 161% of the half width W1 of the bulk waveform as in the present embodiment, the surface is within 90 to 130% of the half width of the bulk waveform. Half width of the waveform does not exist. In this case, it is possible to specify that the distortion of the atomic structure is large.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.
（変形例）
本明細書に記載の半導体装置の絶縁ゲートの構造は、プレーナ型に限られず、様々な構造であってよい。例えば、図１０の炭化珪素半導体装置４００に示すような、トレンチ構造を有していてもよい。炭化珪素半導体装置４００は、六方晶のＳｉＣ半導体基板４１の上面から下面に向かって伸びるトレンチが設けられている。ＳｉＣ半導体基板４１の上面は、（０００１）面である。トレンチは、［０００１］方向を深さ方向として形成されている。トレンチの内壁面は、｛１−１００｝面（すなわちｍ面）である。また、トレンチ内壁面には、ＳｉＯ２絶縁膜４３が設けられている。そして、トレンチが設けられている部分には、ＳｉＯ２絶縁膜４３と接するように、ゲート電極４５が設けられている。これにより、図４において、Ｍで示される部分には、図３に示される炭化珪素半導体装置３００の構造と同じ構造が形成されている。すなわち、炭化珪素半導体装置４００は、ＳｉＣ半導体基板４１上に、ＳｉＯ２絶縁膜４３が設けられており、その上にゲート電極４５が設けられている構造を備えている。ＳｉＣ半導体基板４１とＳｉＯ２絶縁膜４３との間には、界面４９が存在する。なお、トレンチの内壁面はｍ面に限られず、例えば｛１１−２０｝面（すなわちａ面）であってもよい。
(Modification)
The structure of the insulated gate of the semiconductor device described in the present specification is not limited to the planar type, and may be various structures. For example, it may have a trench structure as shown in the silicon carbide semiconductor device 400 of FIG. Silicon carbide semiconductor device 400 is provided with a trench extending from the upper surface to the lower surface of hexagonal SiC semiconductor substrate 41. The upper surface of the SiC semiconductor substrate 41 is a (0001) plane. The trench is formed with the [0001] direction as the depth direction. The inner wall surface of the trench is a {1-100} plane (i.e., m plane). Further, an SiO 2 insulating film 43 is provided on the inner wall surface of the trench. A gate electrode 45 is provided in a portion where the trench is provided so as to be in contact with the SiO 2 insulating film 43. Thereby, in the part shown by M in FIG. 4, the same structure as the structure of silicon carbide semiconductor device 300 shown in FIG. 3 is formed. That is, the silicon carbide semiconductor device 400 has a structure in which the SiO 2 insulating film 43 is provided on the SiC semiconductor substrate 41 and the gate electrode 45 is provided thereon. An interface 49 exists between the SiC semiconductor substrate 41 and the SiO 2 insulating film 43. The inner wall surface of the trench is not limited to the m plane, and may be, for example, a {11-20} plane (that is, an a plane).
図１０の炭化珪素半導体装置４００のゲート電極４５は、例えば、次のようにして形成することができる。ＳｉＣ半導体基板４１の表面をドライエッチング等により、トレンチを形成する。次に、前述の熱酸化、またはＣＶＤ法により、トレンチを形成したＳｉＣ半導体基板上に、ＳｉＯ２絶縁膜４３を形成する。次に、ＳｉＯ２絶縁膜４３が形成されたトレンチの内部に、例えば、不純物がドープされたポリシリコンを堆積することで、ゲート電極４５が形成される。 The gate electrode 45 of the silicon carbide semiconductor device 400 of FIG. 10 can be formed, for example, as follows. Trenches are formed on the surface of the SiC semiconductor substrate 41 by dry etching or the like. Next, a SiO 2 insulating film 43 is formed on the SiC semiconductor substrate in which the trench is formed by the above-described thermal oxidation or CVD method. Next, for example, polysilicon doped with an impurity is deposited in the inside of the trench in which the SiO 2 insulating film 43 is formed, whereby the gate electrode 45 is formed.
本実施形態の炭化珪素半導体装置は、例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有していてもよく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）構造を有していてもよい。本実施形態の炭化珪素半導体装置において、ゲート電極、ＳｉＯ２絶縁膜、及びＳｉＣ半導体基板以外の構造は、目的とする構造に応じて、公知の構造を採用すればよい。また、ゲート電極、ＳｉＯ２絶縁膜、及びＳｉＣ半導体基板以外の構造を設けるときの方法は、公知の方法を採用すればよい。 The silicon carbide semiconductor device of the present embodiment may have, for example, a MOS (Metal Oxide Semiconductor) structure, or may have an IGBT (Insulated Gate Bipolar Transistor) structure. In the silicon carbide semiconductor device of the present embodiment, as the structure other than the gate electrode, the SiO 2 insulating film, and the SiC semiconductor substrate, a known structure may be adopted according to the target structure. Further, as a method for providing a structure other than the gate electrode, the SiO 2 insulating film, and the SiC semiconductor substrate, a known method may be adopted.
ＳｉＣ半導体基板に用いる六方晶ＳｉＣは、例えば、２Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣが挙げられる。これらの中でも、例えばキャリア電子移動度等の点で、４Ｈ−ＳｉＣが好ましい。 Examples of hexagonal SiC used for the SiC semiconductor substrate include 2H-SiC, 4H-SiC, and 6H-SiC. Among these, 4H-SiC is preferable, for example, in terms of carrier electron mobility and the like.
ＳｉＯ２絶縁膜は、ＳｉＣ半導体基板のｍ面、ａ面、Ｓｉ面およびＣ面のうちのいずれか一つの面に対して形成すればよい。 The SiO 2 insulating film may be formed on any one of the m plane, the a plane, the Si plane, and the C plane of the SiC semiconductor substrate.
３１および４１：ＳｉＣ半導体基板、３３および４３：ＳｉＯ２絶縁膜、３５および４５：ゲート電極、３９および４９：界面、３００ 炭化珪素半導体装置、Ｈ１〜Ｈ３：ピーク高さ、Ｒ１：範囲、Ｗ１およびＷ２：半値幅 31 and 41: SiC semiconductor substrate, 33 and 43: SiO 2 insulating film, 35 and 45: gate electrode, 39 and 49: interface, 300 silicon carbide semiconductor device, H1 to H3: peak height, R1: range, W1 and W2: Half width
Claims (5)
前記絶縁膜と前記六方晶ＳｉＣ基板との界面をＸ線吸収分光法により分析した場合に、前記六方晶ＳｉＣ基板の最表面における第１隣接原子を示すピーク波形の高さが、前記六方晶ＳｉＣ基板のバルクにおける第１隣接原子を示すピーク波形の高さに対して、８５〜１１５％の範囲内である、半導体装置。 A SiC semiconductor device comprising an insulating gate in which a hexagonal SiC substrate and a gate electrode are in contact with each other through an insulating film of silicon dioxide,
When the interface between the insulating film and the hexagonal SiC substrate is analyzed by X-ray absorption spectroscopy, the peak waveform indicating the first adjacent atom on the outermost surface of the hexagonal SiC substrate has the height of the hexagonal SiC. The semiconductor device which exists in the range of 85 to 115% with respect to the height of the peak waveform which shows the 1st adjacent atom in the bulk of a board | substrate.
前記六方晶ＳｉＣ基板の表面は（０００１）面であり、
前記六方晶ＳｉＣ基板の表面に［０００１］方向を深さ方向として形成されているトレンチを備えており、
前記トレンチの内壁面がｍ面あるいはａ面であり、
前記絶縁膜は前記トレンチの内壁面に形成されている、請求項１〜４の何れか１項に記載の半導体装置。
The insulated gate comprises a trench gate structure,
The surface of the hexagonal SiC substrate is a (0001) plane,
A trench is formed on the surface of the hexagonal SiC substrate with the [0001] direction as the depth direction,
The inner wall surface of the trench is an m plane or an a plane,
The semiconductor device according to any one of claims 1 to 4, wherein the insulating film is formed on an inner wall surface of the trench.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018000242A JP2019121676A (en) | 2018-01-04 | 2018-01-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018000242A JP2019121676A (en) | 2018-01-04 | 2018-01-04 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019121676A true JP2019121676A (en) | 2019-07-22 |
Family
ID=67306458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018000242A Pending JP2019121676A (en) | 2018-01-04 | 2018-01-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019121676A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077713A (en) * | 2019-11-06 | 2021-05-20 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010103820A1 (en) * | 2009-03-11 | 2010-09-16 | 三菱電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| JP2017216306A (en) * | 2016-05-30 | 2017-12-07 | 株式会社東芝 | Semiconductor device, method of manufacturing the same, inverter circuit, drive device, vehicle, and elevator |
-
2018
- 2018-01-04 JP JP2018000242A patent/JP2019121676A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010103820A1 (en) * | 2009-03-11 | 2010-09-16 | 三菱電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| JP2017216306A (en) * | 2016-05-30 | 2017-12-07 | 株式会社東芝 | Semiconductor device, method of manufacturing the same, inverter circuit, drive device, vehicle, and elevator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077713A (en) * | 2019-11-06 | 2021-05-20 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device |
| US11430870B2 (en) | 2019-11-06 | 2022-08-30 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6835192B2 (en) | Silicon carbide semiconductor device | |
| JP6025007B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPWO2007086196A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6908160B2 (en) | Silicon Carbide epitaxial substrate, silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device | |
| JP2011165941A (en) | Semiconductor device and method of fabricating the same | |
| JP2009187966A (en) | Method of manufacturing semiconductor device | |
| JP6075120B2 (en) | Silicon carbide semiconductor device | |
| JP7074629B2 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, inverter circuits, drives, vehicles, and elevators | |
| WO2015178120A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2008205296A (en) | Silicon carbide semiconductor element and its manufacturing method | |
| JPWO2011089687A1 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP6500628B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP2019121676A (en) | Semiconductor device | |
| JP2018010995A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP6785202B2 (en) | Silicon carbide semiconductor device | |
| JP7082558B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| WO2019159680A1 (en) | Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device | |
| JPWO2016114055A1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| WO2021085078A1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| JP7304577B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
| WO2014041879A1 (en) | Silicon carbide semiconductor device | |
| US20210280677A1 (en) | SiC WAFER AND MANUFACTURING METHOD THEREOF | |
| WO2017006594A1 (en) | Silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device | |
| JP6939959B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211214 |