JP2019110173A - Optical receiver - Google Patents
Optical receiver Download PDFInfo
- Publication number
- JP2019110173A JP2019110173A JP2017241161A JP2017241161A JP2019110173A JP 2019110173 A JP2019110173 A JP 2019110173A JP 2017241161 A JP2017241161 A JP 2017241161A JP 2017241161 A JP2017241161 A JP 2017241161A JP 2019110173 A JP2019110173 A JP 2019110173A
- Authority
- JP
- Japan
- Prior art keywords
- tia
- substrate
- power supply
- optical receiver
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、光ファイバを用いて通信を行う光通信技術の分野に属する光受信器に関する。 The present invention relates to an optical receiver belonging to the field of optical communication technology that performs communication using an optical fiber.
近年、通信技術の劇的な発展に伴い、通信容量の不断の増大が求められている。これに伴い、数百km以上の長距離の都市間を結ぶ基幹回線ばかりでなく、100km未満の都市間や、データセンタ間を結ぶ比較的近距離の回線にも、大容量の通信装置が必要とされてくるようになった。 In recent years, with the dramatic development of communication technology, a constant increase in communication capacity is required. Along with this, a large-capacity communication device is required not only for backbone links connecting cities over a long distance of several hundred kilometers, but also for relatively short links between cities less than 100 km and data centers. It came to be considered.
そのため、従来では基幹回線のみに用いられてきた大容量ディジタルコヒーレント通信技術は、分散耐力や高い受信感度などの優れた特性のため、これらの近距離の通信でも使われるようになってきている。通信網は末端になるほど細かく分かれているため、これらの近距離で用いられる通信機器の数は基幹回線装置に比べてはるかに多く、同時に近距離用通信機器に対するサイズの縮小やコスト要求は遠距離用のものと比較するとずっと厳しいものになる。 Therefore, large-capacity digital coherent communication technology, which has conventionally been used only for trunk lines, has come to be used also for short-distance communication because of excellent characteristics such as dispersion tolerance and high reception sensitivity. Since the communication network is divided into smaller portions at the end, the number of communication devices used in these short distances is much larger than that of the trunk line device, and at the same time the size reduction and cost requirements for the short distance communication devices are long distances It will be a lot tougher than the one for.
これらの通信機器を実現するために必要なデバイスにおいて、ICチップ自体及びその実装時のサイズを縮小し、またコストを下げる技術として、フリップチップ実装技術が着目されている。 Among devices required to realize these communication devices, flip chip mounting technology is focused on as a technology for reducing the size and reducing the size of the IC chip itself and its mounting.
図5(A)に、従来のワイヤボンディングを用いた光受信器の上面図を示し、図5(B)に、この光受信器の側面図を示す。また、図6(A)に、従来のフリップチップ実装技術を用いた光受信器の上面図を示し、図6(B)に、この光受信器の側面図を示す。 FIG. 5A shows a top view of an optical receiver using conventional wire bonding, and FIG. 5B shows a side view of the optical receiver. 6A shows a top view of an optical receiver using a conventional flip chip mounting technique, and FIG. 6B shows a side view of the optical receiver.
光受信器は、DPOH211(dual polarization optical hybrid:二重偏波光ハイブリッド)および4対のデュアルフォトダイオード212から構成される光半導体チップ210と、4チャネルのトランスインピーダンスアンプ231(TIA:transimpedance amplifier)を搭載するTIA IC230を1つのパッケージ基板240に実装した形態をとっている。
The optical receiver includes an
デュアルフォトダイオード212は、アノードS1、S2及びカソードCAがパッケージ基板240と接続されている。TIA IC230は、差動入力端子T1、T2及びバイアス電源供給部VPDがパッケージ基板240と接続されている。
In the
従来のIC実装方法を用いた図5(A)、(B)に示す光受信器では、光半導体チップ210とTIA IC230とがボンディングワイヤで接続されているが、他の素子ともICの周辺に配置された電極パッドに対するワイヤボンディングによって電気的に接続する必要がある(例えば、非特許文献1参照)。
In the optical receiver shown in FIGS. 5A and 5B using the conventional IC mounting method, the
一方、フリップチップ実装技術を用いた図6(A)、(B)に示す光受信器では、図5(A)、(B)に示す従来のIC実装方法と異なり、ICのパッド部分に金属バンプ250を載せてそのままセラミック等のパッケージ内の電極に接続される。このため、ICのサイズ全面が接続用のパッドとして使用でき、IC周辺のみにパッドが制限されていたワイヤボンディング用のICよりも、特にパッド数が多い場合にICのサイズが縮小できる利点がある。
On the other hand, in the optical receiver shown in FIGS. 6A and 6B using flip chip mounting technology, unlike the conventional IC mounting method shown in FIGS. 5A and 5B, the metal pad portion of the IC is used. The
さらにワイヤボンディングでICから接続する際に、ICよりも外側のパッケージ基板上にICに接続するためのパッドを形成することが不要になるため、IC実装面積を縮小することができてパッケージの小型化にもつながる。これらのICやパッケージサイズの縮小はコスト低減にもつながる。 Furthermore, when connecting from the IC by wire bonding, it becomes unnecessary to form a pad for connecting to the IC on the package substrate outside the IC, so the IC mounting area can be reduced and the package can be miniaturized It also leads to The reduction in the size of these ICs and packages leads to cost reduction.
光受信器の場合にも、このフリップチップ実装技術を、フォトダイオードを含むシリコンフォトニクス等によって作製した光半導体チップとTIA ICの実装に適用することで、光受信器の小型化・低コスト化が可能になる。 In the case of an optical receiver, this flip chip mounting technology can be applied to the mounting of an optical semiconductor chip manufactured by silicon photonics and the like including a photodiode and a TIA IC, thereby achieving miniaturization and cost reduction of the optical receiver. It will be possible.
このように、光受信器にフリップチップ実装技術を用いる場合は、DPOH111(dual polarization optical hybrid:二重偏波光ハイブリッド)211およびフォトダイオード212を含む光半導体チップ210とTIA131を含むTIA IC230とを、パッケージの線路220を介して接続する必要がある。
Thus, when using a flip chip mounting technique for the optical receiver, the
この線路220の重要で基本となるパラメータの1つは特性インピーダンスであり、金属層の間の絶縁体の誘電率、金属層の間隔、金属構造体の形状やサイズ(信号線の幅、信号線と接地線との間の距離など)といった様々な独立したパラメータにより決まる。フォトダイオードとTIAの間をつなぐ線路に一定の長さがある場合、この線路の特性インピーダンスは全体の周波数特性に大きな影響を与える。
One of the important and basic parameters of the
図6(C)に、TIA IC230の入力インピーダンスに対して特性インピーダンスが低い線路を介してTIAとフォトダイオードを接続した場合の光変調器の光/電気応答(O/Eレスポンス)の周波数特性を示す。フォトダイオード212やTIA231の帯域が20GHz程度あるにも拘らず、全体の周波数特性がこれよりも大幅に低下してしまっている。この例は差動インピーダンス100Ωの場合の図である。このO/Eレスポンスの周波数特性を改善するためには、線路の特性インピーダンスをTIA231の入力インピーダンスに対して高くする必要がある。
FIG. 6C shows the frequency characteristics of the optical / electrical response (O / E response) of the optical modulator when TIA and photodiode are connected via a line whose characteristic impedance is lower than the input impedance of TIA IC 230. Show. Although the bandwidth of the
しかしながら、小型化の要求から線路のサイズには制限があるため、この線路の特性インピーダンスをトランスインピーダンスアンプの入力インピーダンスに対して高インピーダンス化することが難しい。つまり、通常行われる基板パターン技術の限界により、線路幅・線路スペースなどについて、十分な再現性を持たせて作成するためには、線路幅を一定以上に保つ必要がある。一方、線路間の間隔を広げすぎるとサイズが大きくなり、小型化の妨げになる。そのため、例えば、差動数百Ω程度以上のインピーダンスが必要となる場合、このような値を小型化と同時に実現することが難しいという課題があった。 However, since the size of the line is limited due to the demand for miniaturization, it is difficult to increase the characteristic impedance of the line to the input impedance of the transimpedance amplifier. That is, due to the limitations of the substrate pattern technology that is usually performed, it is necessary to maintain the line width at a certain level or more in order to create the line width, the line space, etc. with sufficient reproducibility. On the other hand, if the distance between the lines is too wide, the size becomes large, which hinders miniaturization. Therefore, for example, in the case where an impedance of approximately several hundreds Ω or more is required, there is a problem that it is difficult to realize such a value simultaneously with downsizing.
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、フリップチップ実装されたIC間を接続する線路がICの入力インピーダンスに対して高インピーダンスである光受信器を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide an optical receiver in which a line connecting between flip-chip mounted ICs has a high impedance to the input impedance of the IC. It is to provide.
上記の課題を解決するために、本発明の一態様は、複数チャネルに対応する複数のフォトダイオードを含む光半導体チップと、複数チャネルに対応する複数のトランスインピーダンスアンプ(TIA)を含むTIA ICとがフリップチップの形態で基板上に実装され、前記光半導体チップと前記TIA ICとが電気的に接続されている光受信器であって、前記チャネル毎に、前記フォトダイオードのアノードと前記TIAの入力端子とをそれぞれ接続する前記基板の表面上に形成された信号線路と、前記フォトダイオードのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された電源線路とを備えたことを特徴する。 In order to solve the above problems, one aspect of the present invention is an optical semiconductor chip including a plurality of photodiodes corresponding to a plurality of channels, and a TIA IC including a plurality of transimpedance amplifiers (TIAs) corresponding to a plurality of channels. Is an optical receiver mounted on a substrate in the form of a flip chip, wherein the optical semiconductor chip and the TIA IC are electrically connected, and for each of the channels, the anode of the photodiode and the TIA A signal line formed on the surface of the substrate connecting to the input terminal respectively, and a surface of the inner layer or substrate of the substrate connecting the cathode of the photodiode and the bias power supply unit respectively And a power supply line formed at a position distant from the line relative to the signal line spacing.
本発明の別の態様では、さらに前記フォトダイオードは、デュアルフォトダイオードであり、前記チャネル毎に、前記デュアルフォトダイオードの2つのカソードが、前記光半導体チップ上の容量を介して互いに接続されているもしくは直接接続されていることを特徴とする。 In another aspect of the present invention, the photodiodes are dual photodiodes, and for each channel, two cathodes of the dual photodiodes are connected to each other via a capacitor on the optical semiconductor chip. Or it is characterized by being directly connected.
本発明の他の一態様は、複数チャネルに対応する複数のデュアルフォトダイオードを含む光半導体チップと、複数チャネルに対応するトランスインピーダンスアンプ(TIA)を含むTIA ICとがフリップチップの形態で基板上に実装され、前記光半導体チップと前記TIA ICとが電気的に接続されている光受信器であって、前記チャネル毎に、前記デュアルフォトダイオードの2つのアノードと前記TIAの差動入力端子とをそれぞれ接続する2本の信号線路であって、前記2本の信号線路の一方が前記基板の表面上に形成され、前記2本の信号線路の他方が前記基板の内層に形成された2本の信号線路と、前記デュアルフォトダイオードの2つのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された2本の電源線路とを備えたことを特徴する。 In another aspect of the present invention, an optical semiconductor chip including a plurality of dual photodiodes corresponding to a plurality of channels and a TIA IC including transimpedance amplifiers (TIAs) corresponding to a plurality of channels are provided on a substrate in the form of flip chips. Mounted on the optical semiconductor chip and the TIA IC electrically connected, and for each of the channels, two anodes of the dual photodiode and a differential input terminal of the TIA. Of the two signal lines formed on the surface of the substrate, and the other of the two signal lines formed in the inner layer of the substrate. An inner layer of the substrate of the substrate which connects the signal line of the dual photodiode, the two cathodes of the dual photodiode, and the bias power supply unit respectively. The present invention is characterized in that it comprises two power supply lines formed on the surface of the substrate and away from the signal line from the signal line.
本発明の別の態様では、さらに前記チャネル毎に、前記電源線路が、前記光半導体チップおよび前記TIA ICの周囲に配置されたことを特徴とする。 According to another aspect of the present invention, the power supply line is disposed around the optical semiconductor chip and the TIA IC for each of the channels.
本発明の別の態様では、さらに前記チャネル毎に、前記デュアルフォトダイオードの2つのカソードが、前記光半導体チップ上の容量を介して互いに接続されているもしくは直接接続されていることを特徴とする。 Another aspect of the present invention is characterized in that, for each channel, two cathodes of the dual photodiode are connected to each other or directly connected via a capacitor on the optical semiconductor chip. .
本発明の別の態様では、さらに前記基板の表面上に形成された前記信号線路および前記電源線路の少なくとも一部がボンディングワイヤであることを特徴とする。 According to another aspect of the present invention, at least a part of the signal line and the power supply line formed on the surface of the substrate is a bonding wire.
本発明の光受信器は、フリップチップ実装されたIC間を接続する線路がICの入力インピーダンスに対して高インピーダンスとすることで、優れた周波数特性を有する。 The optical receiver according to the present invention has excellent frequency characteristics because the line connecting between flip-chip mounted ICs has high impedance with respect to the input impedance of the IC.
以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
(第1の実施形態)
図1(A)に本発明の第1の実施形態に係る光受信器の上面図を示し、図1(B)に図1(A)のBB断面図を示す。図1(A)に示す光受信器の構成例は、コヒーレント光受信器を示している。このコヒーレント光受信器は、DPOH111(dual polarization optical hybrid:二重偏波光ハイブリッド)および4対のデュアルフォトダイオード112から構成される光半導体チップ110と、4チャネルのトランスインピーダンスアンプ131(TIA:transimpedance amplifier)を搭載するTIA IC130を1つのパッケージ基板140に実装した形態をとっている。
First Embodiment
FIG. 1 (A) shows a top view of the optical receiver according to the first embodiment of the present invention, and FIG. 1 (B) shows a cross-sectional view taken along line BB of FIG. 1 (A). The configuration example of the optical receiver shown in FIG. 1A shows a coherent optical receiver. This coherent optical receiver comprises an
第1の実施形態では、光半導体チップ110とTIA IC130がフリップチップの形態でパッケージ基板140上に実装されている。前述したようにこの光受信器内には4チャネルのデュアルフォトダイオード112と4チャネルのトランスインピーダンスアンプ131を有しているが、図1(A)では4個のチャネルのうち1個のチャネルのみその内部の構成を表示している。
In the first embodiment, the
デュアルフォトダイオード112は、アノードS1、S2及びカソードCA1、CA2がパッケージ基板140と接続されている。TIA IC130は、差動入力端子T1、T2及びバイアス電源供給端子VPD1、VPD2がパッケージ基板140と接続されている。VPD1、VPD2は、TIA IC130の外部のバイアス電源供給部と接続される引き出し用端子132−1、132−2とそれぞれ接続されている。CA1、CA2は、VPD1、VPD2を介さずに直接外部のバイアス電源供給部と接続されてもよい。
In the
なお、TIA131は信号出力端子・電源端子・制御端子・モニタ端子など実際は他にも多数の端子を有しているが、図1(A)では便宜上不図示とした。
Although the
また図1(B)に示すように、S1とT1、S2とT2を接続する信号線路121は、バンプ151を介して半導体チップ110と電気的に接続するようにパッケージ基板140の表面上に形成されている。また、CA1とVPD1、CA2とVPD2を接続する電源線路122は、バンプ151と接続したパッドからビア152を介してTIA IC130と電気的に接続するようにパッケージ基板140の内層に形成されている。なお、バンプ151およびビア152としては、端子S1、S2、T1、T2、CA1、CA2、VPD1、VPD2の一部に対応するもののみを図示し、その他のビアについては便宜上不図示とした。
Further, as shown in FIG. 1B, the
これら信号線路121と電源線路122との間の距離は、パッケージ基板140表面上に形成された信号線路121同士間、つまり信号線路121−1、121−2間の距離よりも長くなるよう配置されている。そのため、信号線路121の特性インピーダンスは、より影響の大きい信号線路121−1、121−2の間隔で概ね決まることになるが、各チャネルにおいて信号線路121、電源線路122を同じ平面内に設けた場合と比べて、信号線路121−1、121−2の間隔を広げることが可能になる。これにより、線路120を長くすることなく、線路120の特性インピーダンスを高くすることができる。
The distance between the
図1(C)に、本発明の第1の実施形態に係る光受信器におけるO/Eレスポンスの周波数特性例を示す。3dB帯域特性が20GHz以上確保できている様子が確認できる。この例は差動インピーダンス200Ωの場合の図である。 FIG. 1C shows an example of the frequency characteristic of the O / E response in the optical receiver according to the first embodiment of the present invention. It can be confirmed that the 3 dB band characteristic can be secured at 20 GHz or more. This example is a diagram for a differential impedance of 200 Ω.
(第2の実施形態)
図2(A)に、本発明の第2の実施形態に係る光受信器の上面図を示し、図2(B)に、図2(A)に示す光受信器の側面図を示す。第1の実施形態では、信号線路121をパッケージ基板140の表面上に形成する一方、電源線路122をパッケージ基板140の内層に通すことで、信号線路121と電源線路122との間隔を取っている。これに対し第2の実施形態では、図2に示すように電源線路122を水平方向に迂回させて片側に寄せることで、信号線路121と電源線路122との間隔を広げる構成としている。これは信号線路121と、電源線路122や他のグランドとの間隔が広がるほど信号線路121のインピーダンスを高くすることができるためである。さらに信号線路121と電源線路122との間隔を広げるために、電源線路122を、光半導体チップ110とTIA IC130とをチップの下部分で接続するのではなく、これらのチップの周囲を迂回させるように配置してもよい。
Second Embodiment
FIG. 2 (A) shows a top view of an optical receiver according to a second embodiment of the present invention, and FIG. 2 (B) shows a side view of the optical receiver shown in FIG. 2 (A). In the first embodiment, while the
また、各チャネル内において2本の信号線路121同士を隣接するように配置し、電源線路122を信号線路121よりも隣接するチャネルに近い位置に配置することで、チャネル間の高周波分離性能を向上させている。
Further, by arranging the two
(第3の実施形態)
図3に、本発明の第3の実施形態に係る光受信器の上面図を示す。図2に示す第2の実施の形態ではCA1、CA2を独立とすることで、フォトダイオードの電流を個別にモニタすることができる利点があるが、図3に示す第3の実施形態のように、カソードCA1、CA2を直結して電源線路122を1本にすることで、電源線路に必要な領域を小さくし、信号線路121と電源線路122との間隔をより広くとることができるため、線路12のインピーダンスをより高くすることができる。
Third Embodiment
FIG. 3 shows a top view of an optical receiver according to a third embodiment of the present invention. In the second embodiment shown in FIG. 2, by making CA1 and CA2 independent, there is an advantage that the current of the photodiode can be monitored separately, but as in the third embodiment shown in FIG. By connecting the cathodes CA1 and CA2 directly to one
なお、第1〜第3の実施形態のいずれについても、チャネル間の高周波分離性能をさらに改善させるために、光半導体チップ110、TIA IC130およびパッケージ基板140の各チャネル間に分離用のグランド線路を挿入することもできる。
In any of the first to third embodiments, in order to further improve the high frequency separation performance between the channels, a ground line for separation is provided between each channel of the
また、第1〜第3の実施形態において、同一面上に水平方向に並列に形成した信号線路121−1、121−2のいずれか一方をパッケージ基板140の内層に配置することもできる。このように垂直方向に信号線路121−1、121−2を構成することにより、チャネル間の信号線路121の間隔を広げることもできる。同様に、電源線路122も一方をパッケージ基板140の表面上に配置し、他方をパッケージ基板140の内層に配置し、それら2本の電源線路122をチャネル内の片側に寄せて配置することで、信号線路121と電源線路122との間隔を広くすることができる。
In the first to third embodiments, any one of the signal lines 121-1 and 121-2 formed in parallel in the horizontal direction on the same surface can be disposed in the inner layer of the
さらに、第1〜第3の実施形態において、パッケージ基板140の表面上に形成された線路については、図4(A)、(B)のように線路120の一部にボンディングワイヤ160を併用することも可能である。図4(A)では、フリップチップを実施する前にパッケージ基板140の表面上に形成した線路120の一部をボンディングワイヤ160で接続することもできる。また、図4(B)では、フリップチップの裏面にバンプ151を設けているが、光半導体チップ110とTIA IC130との接続はボンディングワイヤ160のみで接続してもよい。ボンディングワイヤ160を用いると、基板上にパターニングするのと比較して線路幅を狭くでき、また線路の周囲を誘電率の低い空気にできるため高いインピーダンスを実現しやすい。
Furthermore, in the first to third embodiments, with respect to the line formed on the surface of the
また、第1〜第3の実施形態では、TIA131は差動型とし、フォトダイオードもデュアルフォトダイオード112としているが、TIA131は必ずしも差動型で無くてもよく、TIA131が差動型で無く、デュアルフォトダイオード112は単一のフォトダイオードとしてもよい。そのときは、信号線路、電源線路はそれぞれ1本となる。
In the first to third embodiments, the
110、210 光半導体チップ
111、211 DPOH
112、212 デュアルフォトダイオード
120、220 線路
121、221 信号線路
122、222 電源線路
130、230 TIA IC
140、240 パッケージ基板
151、251 バンプ
152 ビア
160 ボンディングワイヤ
110, 210
112, 212
140, 240
Claims (6)
前記フォトダイオードのアノードと前記TIAの入力端子とをそれぞれ接続する前記基板の表面上に形成された信号線路と、
前記フォトダイオードのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された電源線路と
を備えたことを特徴する光受信器。 An optical semiconductor chip including a plurality of photodiodes corresponding to a plurality of channels and a TIA IC including a plurality of transimpedance amplifiers (TIAs) corresponding to a plurality of channels are mounted on a substrate in the form of flip chip, and the optical semiconductor chip An optical receiver in which the TIA IC and the TIA IC are electrically connected, and for each channel,
A signal line formed on the surface of the substrate, which connects the anode of the photodiode and the input terminal of the TIA, respectively;
A power supply line formed on a surface of the substrate or the inner layer of the substrate which connects the cathode of the photodiode and the bias power supply unit, respectively, at a position away from the signal line with respect to the signal line interval An optical receiver characterized by comprising.
前記デュアルフォトダイオードの2つのアノードと前記TIAの差動入力端子とをそれぞれ接続する2本の信号線路であって、前記2本の信号線路の一方が前記基板の表面上に形成され、前記2本の信号線路の他方が前記基板の内層に形成された2本の信号線路と、
前記デュアルフォトダイオードの2つのカソードとバイアス電源供給部とをそれぞれ接続する前記基板の前記基板の内層もしくは基板の表面であって信号線路から、信号線路間隔と比べて離れた位置に形成された2本の電源線路と
を備えたことを特徴する光受信器。 An optical semiconductor chip including a plurality of dual photodiodes corresponding to a plurality of channels and a TIA IC including a transimpedance amplifier (TIA) corresponding to a plurality of channels are mounted on a substrate in the form of flip chip, An optical receiver electrically connected to the TIA IC, wherein for each channel:
Two signal lines respectively connecting two anodes of the dual photodiode and the differential input terminal of the TIA, wherein one of the two signal lines is formed on the surface of the substrate; Two signal lines, the other of which is formed in the inner layer of the substrate;
2 formed on the inner layer or surface of the substrate of the substrate connecting the two cathodes of the dual photodiode and the bias power supply unit respectively and at a distance from the signal line as compared to the signal line distance 2 An optical receiver comprising: a book power supply line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241161A JP6740206B2 (en) | 2017-12-15 | 2017-12-15 | Optical receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241161A JP6740206B2 (en) | 2017-12-15 | 2017-12-15 | Optical receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019110173A true JP2019110173A (en) | 2019-07-04 |
JP6740206B2 JP6740206B2 (en) | 2020-08-12 |
Family
ID=67180100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017241161A Active JP6740206B2 (en) | 2017-12-15 | 2017-12-15 | Optical receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6740206B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019205014A (en) * | 2018-05-21 | 2019-11-28 | 日本電信電話株式会社 | Optical communication device |
-
2017
- 2017-12-15 JP JP2017241161A patent/JP6740206B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019205014A (en) * | 2018-05-21 | 2019-11-28 | 日本電信電話株式会社 | Optical communication device |
Also Published As
Publication number | Publication date |
---|---|
JP6740206B2 (en) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11221452B2 (en) | Communication receiver | |
JP6247169B2 (en) | Optical receiver circuit and optical receiver | |
JP2003134051A (en) | Optical receiving module, optical receiver and optical fiber communication equipment | |
US20130101251A1 (en) | Optical Module and Multilayer Substrate | |
JP6806733B2 (en) | Optical communication device | |
JP2007201213A (en) | Optical receiving module | |
CN110380787A (en) | Receiver assembly | |
JP5296838B2 (en) | Optical receiver circuit | |
JP6740206B2 (en) | Optical receiver | |
US10135545B2 (en) | Optical receiver module and optical module | |
JP2013229801A (en) | Optical reception module and optical receiver | |
JP5825917B2 (en) | Optical receiver module | |
US20060024067A1 (en) | Optical I/O chip for use with distinct electronic chip | |
JP2017034184A (en) | Optical receiver module | |
JP2011187508A (en) | Optical receiver device | |
JP5291144B2 (en) | Optical receiver circuit | |
JP7372557B2 (en) | optical receiver circuit | |
JP2014212228A (en) | Optical receiver module | |
JP2004254125A (en) | Light receiving module | |
KR102446419B1 (en) | Optical communication module | |
KR102138250B1 (en) | Optical communication module | |
US11953375B2 (en) | Light receiving module comprising stem and block on an upper surface of the stem | |
WO2023112165A1 (en) | Light-receiving element | |
CN110034076B (en) | Optoelectronic device and packaging structure thereof | |
US20230244045A1 (en) | OPTO-Electronic Integrated Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6740206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |