JP2019102609A - 半導体装置、電子機器、輸送機器および半導体装置の製造方法 - Google Patents
半導体装置、電子機器、輸送機器および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019102609A JP2019102609A JP2017230866A JP2017230866A JP2019102609A JP 2019102609 A JP2019102609 A JP 2019102609A JP 2017230866 A JP2017230866 A JP 2017230866A JP 2017230866 A JP2017230866 A JP 2017230866A JP 2019102609 A JP2019102609 A JP 2019102609A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- conductive layer
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置の信頼性の向上に有利な技術を提供する。【解決手段】基板と、基板の上に配された配線層と、基板と配線層との間に配された絶縁膜と、基板を貫通し配線層に達する孔と、孔の側面、および、孔の底面を覆うように配され、配線層と電気的に接続された導電膜と、を含む半導体装置であって、孔の側面は、絶縁膜で構成された第1の領域と、基板で構成された第2の領域と、を含み、導電膜は、底面を覆う第1の部分と、第1の領域を覆う第2の部分と、第2の領域を覆う第3の部分と、を含み、第1の部分の底面に直交する方向の膜厚および第2の部分の側面に直交する方向の膜厚が、第3の部分の側面に直交する方向の膜厚よりも小さい。【選択図】図1
Description
本発明は、半導体装置、電子機器、輸送機器および半導体装置の製造方法に関する。
半導体パッケージ技術として、ウェーハレベルチップサイズパッケージ(WLCSP)と呼ばれる技術がある。WLCSPは、ウェーハを個片化する前に配線や電極端子などを形成するパッケージング工程を行った後に、それぞれの半導体装置ごとにウェーハを切り出す技術である。WLCSPでは、半導体素子が形成された基板の表面と支持基板とを貼り合わせ、基板の裏面から基板を貫通する孔を形成し、この孔の中に半導体素子の電極パッドと接続するための電極を形成する。孔の側面には基板と導電性の電極とを電気的に絶縁するための絶縁膜が形成されるが、絶縁膜の膜厚が十分に確保されない場合、基板と電極との間の絶縁不良や、基板と電極との間の密着性が不足し電極が剥がれてしまう可能性がある。特許文献1には、段差被覆性、絶縁耐圧性、基板との密着性、電極との密着性をそれぞれ考慮し、膜質の異なる複数の絶縁膜を基板と電極との間に形成することが示されている。
特許文献1において、基板と層間絶縁膜との積層構造に形成される孔は、まず、基板を層間絶縁膜が露出するまでエッチングし、次いで、層間絶縁膜を電極パッドが露出するまでエッチングする。その後、孔の内面に絶縁膜を形成した後、電極パッドPAD上の絶縁膜を除去し、電極となる導電膜を形成する。
発明者は、上述の電極の形成において、図4に示すように、基板401をエッチングし層間絶縁膜402を露出させる際に、基板401と層間絶縁膜402との境目に、サイドエッチング403が入る場合があることを見出した。めっき法を用いて孔404の表面を覆う導電膜405を形成する際、このサイドエッチングされた部分に電界が集中し、孔404の底部(電極パッドの側)の導電膜405の膜厚が、孔404の上部の導電膜405の膜厚よりも厚くなる場合がある。孔404の底部の導電膜405の膜厚が厚くなると、発生する応力の量が増えるため、導電膜405が剥離する可能性や、導電膜405内においてクラックが発生する可能性が高くなり、半導体装置の信頼性を下げてしまう場合がある。
本発明は、半導体装置の信頼性の向上に有利な技術を提供することを目的とする。
上記課題に鑑みて、本発明の実施形態に係る半導体装置は、基板と、基板の上に配された配線層と、基板と配線層との間に配された絶縁膜と、基板を貫通し配線層に達する孔と、孔の側面、および、孔の底面を覆うように配され、配線層と電気的に接続された導電膜と、を含む半導体装置であって、孔の側面は、絶縁膜で構成された第1の領域と、基板で構成された第2の領域と、を含み、導電膜は、底面を覆う第1の部分と、第1の領域を覆う第2の部分と、第2の領域を覆う第3の部分と、を含み、第1の部分の底面に直交する方向の膜厚および第2の部分の側面に直交する方向の膜厚が、第3の部分の側面に直交する方向の膜厚よりも小さいことを特徴とする。
本発明によれば、半導体装置の信頼性の向上に有利な技術を提供することができる。
以下、本発明に係る撮像装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図1(a)〜3(c)を参照して、本発明の実施形態による半導体装置の構造および製造方法について説明する。図1(a)は、本発明の実施形態における半導体装置100の構造を示す断面図である。
半導体装置100は、表面112に半導体素子180が配された基板110と、基板110の表面112の上に配された配線層150と、基板110と配線層150との間に配された層間絶縁膜120と、を含む。層間絶縁膜120は、半導体素子180と配線層150との間だけでなく、配線層150の上も覆いうる。また、層間絶縁膜120は、基板110の表面112の全体を覆いうる。また、半導体装置100は、基板110の表面112とは反対の側の裏面113から基板110を貫通し配線層150に達する孔190を含む。さらに、半導体装置100は、孔190の側面、および、配線層150のうち孔190の底面に配された部分を覆うように配され、配線層150と電気的に接続された導電膜170と、を含む。ここで、配線層150のうち孔190の底面に配され、導電膜170と電気的に接続された部分を配線層151と呼ぶ。また、孔190の側面とは、孔190のうち表面112、または、裏面113と交差する方向の壁面(側壁)でありうる。
また、半導体装置100は、基板110と導電膜170との間の絶縁性を保持するための絶縁部材160を含む。絶縁部材160は、孔190の側面および基板110の裏面113に配される。基板110の裏面113の孔190の外には、導電パターン176が配される。導電パターン176は、導電膜170と電気的に接続されてもよい。図1(a)は、導電パターン176のうち導電膜170と接続されている部分を示す。基板110と導電パターン176とは、絶縁部材160によって電気的に絶縁される。後述するが、導電膜170と導電パターン176とは、一体的に形成される。また、半導体装置100は、基板110を支持するための支持基板140を含み、層間絶縁膜120を覆うように接着層130を介して基板110と張り合わされる。
孔190の側面は、層間絶縁膜120で構成された絶縁膜領域191と、基板110で構成された基板領域192と、を含む。導電膜170は、孔190の底面を覆い配線層151と電気的に接続するための部分171と、絶縁膜領域191を覆う部分172と、基板領域192を覆う部分173と、を含む。ここで、部分171の孔190の底面に直交する方向の膜厚および部分172の孔190の側面に直交する方向の膜厚が、部分173の孔190の側面に直交する方向の膜厚よりも小さい。孔190の底部に配される導電膜170の膜厚を薄くすることによって、応力によって導電膜170が剥離することや、導電膜170内でクラックが発生することを抑制することが可能となる。これによって、半導体装置100の信頼性が向上しうる。
基板110は、例えば、シリコンやゲルマニウム、ガリウムヒ素、炭化シリコンなど半導体基板でありうる。基板110の表面112には、半導体装置100の備える機能に応じて、トランジスタや光電変換部など種々の半導体素子180が配される。半導体素子180は、ウェル領域181、素子分離部182、ゲート電極183などを含む。
層間絶縁膜120は、半導体素子180が形成された基板110の表面112の全体を覆うように配されうる。例えば、層間絶縁膜120は、複数の絶縁膜によって構成され、複数の絶縁膜の間に導電膜170と接続される配線層151を含む配線層150が配された、多層配線構造を有していてもよい。層間絶縁膜120には、例えば、酸化シリコンが用いられる。また、炭化シリコンや窒化シリコン、酸窒化シリコンなどが、層間絶縁膜120に用いられうる。また、層間絶縁膜120は、上述の材料の用いた積層構造を有しうる。
支持基板140は、基板110を薄化する工程や孔190や導電膜170を形成する工程、また、それぞれのチップに個片化した際に、基板110を支持できれば、どのような材料が用いられてもよい。支持基板140には、例えば、ガラスやプラスチック、金属などが用いられうる。半導体素子180が上述のように光電変換部を含む場合、支持基板140や接着層130、層間絶縁膜120は、光を透過する材料で構成されうる。この場合、支持基板140は、石英ガラスやソーダガラス、種々の光を透過するプラスチックなどが用いられうる。
配線層150、151は、金属などによって構成され、例えば、アルミニウムや銅、窒化チタンなどが用いられうる。配線層150と半導体素子180とを電気的に接続するためのコンタクトプラグ152は、例えばタングステンなどの金属で構成される。また、図1(a)には不図示であるが、配線層150、151やコンタクトプラグ152に用いられる金属が基板110中に拡散しないように、チタンやタンタル、および、それらの窒化物などで構成されたバリアメタルがさらに用いられてもよい。また、図1(a)の構成では、配線層150、151は1層構造となっているが、複数の配線層が積層された積層構造を有していてもよい。
次いで、図2(a)〜(e)、図3(a)〜(c)を用いて、半導体装置100の製造方法について説明する。図2(a)〜(e)、図3(a)〜(c)は、半導体装置100を製造する各工程を説明するための模式図である。半導体装置100の製造には、公知の半導体製造プロセスが用いられればよい。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理などが必要に応じてなされうる。
まず、図3(a)に示される工程において、基板110としてシリコン基板を準備し、トランジスタや光電変換部などの半導体素子180が形成される。基板110には、STI(Shallow Trench Isolation)などの素子分離部182が形成されていてもよく、それぞれ半導体素子180間は素子分離部182によって電気的に分離されうる。また、必要に応じてウェル形成や光電変換部を構成するフォトダイオードを形成するためのイオン注入や熱処理などを行い、半導体素子180が形成される。この工程によって、半導体素子180および配線層150、151が形成された基板110が準備される。
次いで、半導体素子180が形成された基板110の表面112に、層間絶縁膜120と、配線層150、151、配線層150と半導体素子180を電気的に接続するためのコンタクトプラグ152などの導電部材を形成する。層間絶縁膜120には、上述のように酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコンなどが用いられる。本実施例においては層間絶縁膜120として、まず準常圧CVD法によってBPSG(Boron Phosphorus Silicon Glass)膜を形成した。層間絶縁膜120の内部にはタングステンなどの導電材料が埋め込まれたコンタクトプラグ152が形成される。配線層150、151は、例えば、Alなどの導電材料をスパッタリング法によって成膜し、ドライエッチングを用いてパターニングすることで形成される。配線層150、151の上には、例えば、プラズマCVD法などを用いて酸化シリコンを形成することによって、図2(b)に示す断面形状が得られる。
層間絶縁膜120の形成後、図2(c)に示される工程において、配線層150、151の上であり、層間絶縁膜120の基板110とは反対の側に接着層130を形成し、基板110を支持するための支持基板140を貼り合わせる。支持基板140を貼り合わせた後、必要に応じてバックグラインド処理によって半導体基板を薄化してもよい。例えば、半導体素子180に光電変換部が含まれる場合、支持基板140として0.5mm厚の石英ガラスを基板110に接着層130を介して貼り合せ、その後、基板110をバックグラインド処理により0.2mm厚まで薄化してもよい。
次いで、基板110の裏面113の側にマスクパターン201を形成し、基板110の裏面113の側からエッチングを行う。このエッチングの工程によって、基板110の裏面113から配線層151に達する孔190が形成される。マスクパターン201は、レジストマスクを用いてもよいし、無機物を用いたハードマスクを用いてもよい。孔190のエッチングは、まず基板110を、例えば、いわゆるボッシュプロセスを用いてエッチングする。これによって、孔190のうち基板領域192が形成される。次いで、層間絶縁膜120のエッチングが行われる。層間絶縁膜120のエッチングには、例えば、ドライエッチング(例えば、CF4、C4F8、O2、Ar混合ガス系を用いた容量結合型RIEなど)などの異方性のエッチングが用いられうる。これによって、図2(d)に示すように、配線層150のうち、後の工程で導電膜170と接続される配線層151の部分が露出する。このとき、孔190の側面の絶縁膜領域191と基板領域192の境界部分には、サイドエッチングが入りうる。
孔190を開口した後、孔190の側面および配線層151の露出する部分、基板110の裏面113の全面に絶縁部材160を形成する。絶縁部材160は、酸化シリコンや窒化シリコンなどの絶縁性の材料を用いることができる。例えば、絶縁部材160として、プラズマCVD法によって、基板110の裏面113上の膜厚で1.5μmの酸化シリコンが成膜されてもよい。その後、絶縁部材160のうち配線層151を覆う部分をエッチングし、図2(e)に示されるように、配線層151を露出させる。このエッチングには、例えば、ドライエッチング(例えば、CF4、C4F8、O2、Ar混合ガス系を用いた容量結合型RIEなど)が用いられうる。
次いで、絶縁部材160および配線層151の上にバリアメタルおよびシードメタルとして利用する導電層174をスパッタリング法などによって形成する。導電層174は、孔190の配線層151が露出する部分および側面に形成される部分、および、基板110の裏面113の導電パターン176の一部を構成する部分に形成される。導電層174の形成後、導電層174の上にマスクパターン301を形成する。マスクパターン301は、導電層174のうち配線層151を覆う部分と絶縁膜領域191を覆う部分とを覆うように形成される。換言すると、マスクパターン301は、孔190の底部を覆うように形成される。また、マスクパターン301は、基板110の裏面113のうち導電パターン176を形成しない部分に形成される。マスクパターン301が形成されたときの断面図を図3(a)に示す。
導電層174は、例えば、バリアメタル層としてチタン、シードメタル層として銅を、それぞれスパッタリング法を用いて形成してもよい。また、マスクパターン301は、例えば、フォトレジストを用いて露光量を調整し、孔190の底部にフォトレジストを残し、基板領域192のフォトレジストを溶解除去させることによって、形成してもよい。マスクパターン301は、絶縁体などの材料を用いた層を成膜後、所定の部分をエッチングすることで形成してもよいが、フォトレジストを使用することで簡便に形成することができる。
マスクパターン301を形成した後、めっき法を用いて導電層175を形成する。導電層175は、例えば、銅や銅合金であってもよい。導電層175は、孔190の側面の基板領域192に形成される部分、および、基板110の裏面113の導電パターン176の一部を構成する部分に形成される。次いで、マスクパターン301を除去し、さらに、導電層174を形成する工程および導電層175を形成する工程で形成された孔190の外の部分の導電層のうちマスクパターン301に覆われていた部分の導電層をエッチングする。つまり、基板110の裏面113のマスクパターン301によってメッキされていない(導電層175が形成されない)導電層174をウエットエッチングによって除去する。このとき、基板110を、例えば、枚葉のスピンチャンバを用いて回転させながらウエットエッチングする。薬液処理時の薬液量や回転数を制御することによって、ウエットエッチングを行うための薬液が、孔190の底部まで入り込むことを防ぎ、孔190内には、導電膜170(導電層174)のうち部分171および部分172のエッチングが抑制される。また、例えば、孔190の深さが200μm以上であってもよい。孔190が、ある程度の深さを有することによって、薬液が孔190の底部まで入り込むことを抑制することができる。この工程によって、図3(b)に示されるように、導電膜170と、導電層174および導電層175を含む導電パターン176と、が形成される。
以上の工程を用いることによって、導電膜170の部分173は、導電層174と導電層174を覆う導電層175とを含む積層構造を有する。また、導電膜170の部分171および部分172は、導電層174を含み、導電層175を含まない。結果として、孔190の側面と直交する方向に、導電膜170の部分173の膜厚は、部分172の膜厚よりも厚くなる。また、導電膜170の部分171の配線層151の表面に直交する方向の膜厚が、部分173の孔190の側面に直交する方向の膜厚よりも薄くなる。孔190の底部の導電膜170の膜厚を薄くすることによって、応力によって導電膜170が剥離することや、導電膜170内でクラックの発生を抑制できる。これによって、半導体装置100の信頼性を向上させることが可能となる。また、導電膜170の部分173と導電パターン176とは、同じ積層構造を有することになる。
導電膜170の形成後、公知の半導体製造プロセスによって、ソルダーレジスト塗布、はんだボール302の設置などが行われる。さらにダイシング303などの、それぞれのチップに個片化するための工程が行われ、半導体装置100の製造が完了する。上述の製造方法を用いることによって、導電層の底部の導電膜170の膜厚を薄くすることにより、導電膜170に生じる応力を低下させることがでる。これによって、孔190内を埋め込まずに、孔190の中には、部分171、部分172および部分173に面する空間が配された構造を備える導電膜170において、クラックや膜剥がれの発生を抑制し、歩留りの向上および信頼性の向上が図られる。
図1(a)、図3(b)、(c)に示す構成において、導電膜170の部分172が絶縁膜領域191の全体を覆い、また、部分172と部分173との境界が、絶縁膜領域191と基板領域192との境界に配されている。しかしながら、導電膜170の厚さを変化させる部分が、絶縁膜領域191と基板領域192との境界ではない部分に配されてもよい。例えば、絶縁膜領域191と基板領域192との境界に形成されうるサイドエッチングを考慮し、導電膜170の部分173よりも膜厚が小さい領域を絶縁膜領域191と基板領域192との境界部分よりも裏面113の側に広げてもよい。つまり、図1(b)に示すように、導電膜170のうち絶縁膜領域191と基板領域192との境界の上に位置する部分の孔190の側面に直交する方向の膜厚が、部分173の膜厚よりも小さくてもよい。図3(a)に示す工程において、マスクパターン301が、導電膜170のうち絶縁膜領域191および基板領域192の境界部分と、基板領域192のうち境界部分に隣接する領域と、をさらに覆うように形成されることで、図1(b)に示す構成が実現できる。めっき法によって導電層175を形成する際に、絶縁膜領域191と基板領域192との境界部分がマスクパターン301によって覆われることによって、サイドエッチングされた部分に起因する電界集中が起こらず、導電層175の膜厚の均一性が向上する。これによって、導電膜170の膜厚の増加による半導体装置100の歩留まりおよび信頼性の低下が抑制できる。
以下、上述の実施形態に係る半導体装置100の応用例として、この半導体装置100が組み込まれたカメラやスマートフォンなどの電子機器、自動車などの輸送機器について例示的に説明する。例えば、半導体装置100の基板110に配された半導体素子180が光電変換部を含み、半導体装置100が撮像装置として組み込まれていてもよい。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置(例えば、パーソナルコンピュータやタブレットのような携帯端末など)も含まれる。
図5は、半導体装置100を搭載した機器EQPの模式図である。機器EQPの一例は、カメラやスマートフォンなどの電子機器(情報機器)、自動車や飛行機などの輸送機器である。半導体装置100は、光電変換部を含む画素PIXがアレイ状に配された撮像領域500が設けられた半導体チップを含む半導体デバイスICの他に、半導体デバイスICを収容するパッケージPKGを含みうる。パッケージPKGは、半導体デバイスICが固定された基体と、半導体デバイスICに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスICに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器EQPは、光学系OPT、制御装置CTRL、処理装置PRCS、表示装置DSPL、記憶装置MMRYの少なくともいずれかをさらに備え得る。光学系OPTは半導体装置100に結像するものであり、例えばレンズやシャッタ、ミラーである。制御装置CTRLは半導体装置100の動作を制御するものであり、例えばASICなどの半導体デバイスである。処理装置PRCSは半導体装置100から出力された信号を処理するものであり、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体デバイスである。表示装置DSPLは半導体装置100で得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。記憶装置MMRYは、半導体装置100で得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置MMRYは、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置MCHNはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置MCHNはズーミングや合焦、シャッタ動作のために光学系OPTの部品を駆動することができる。機器EQPでは、半導体装置100から出力された信号を表示装置DSPLに表示したり、機器EQPが備える通信装置(不図示)によって外部に送信したりする。そのために、機器EQPは、半導体装置100が有する制御/信号処理回路501などに含まれる記憶回路部や演算回路部とは別に、記憶装置MMRYや処理装置PRCSを更に備えていてもよい。
また、光電変換部を備える半導体装置100の組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどにも適用されうる。ここでは、半導体装置100が組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器2100は、例えば、図6(a)、6(b)に示す車載カメラ2101を備えた自動車である。図6(a)は、輸送機器2100の外観と主な内部構造を模式的に示している。輸送機器2100は、光電変換装置2102、撮像システム用集積回路(ASIC:Application Specific Integrated Circuit)2103、警報装置2112、制御装置2113を備える。
光電変換装置2102には、上述の光電変換部を含む半導体装置100が用いられる。警報装置2112は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置2113は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器2100が制御装置2113を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う(例えばCAN規格)。
図6(b)は、輸送機器2100のシステム構成を示すブロック図である。輸送機器2100は、第1の光電変換装置2102と第2の光電変換装置2102とを含む。つまり、本実施形態の車載カメラはステレオカメラである。光電変換装置2102には、光学部2114により被写体像が結像される。光電変換装置2102から出力された画素信号は、画像前処理部2115によって処理され、そして、撮像システム用集積回路2103に伝達される。画像前処理部2115は、S−N演算や、同期信号付加などの処理を行う。上述の信号処理部902は、画像前処理部2115および撮像システム用集積回路2103の少なくとも一部に相当する。
撮像システム用集積回路2103は、画像処理部2104、メモリ2105、光学測距部2106、視差演算部2107、物体認知部2108、異常検出部2109、および、外部インターフェース(I/F)部2116を備える。画像処理部2104は、光電変換装置2102のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部2104は、画像信号の補正や異常画素の補完を行う。メモリ2105は、画像信号を一時的に保持する。また、メモリ2105は、既知の光電変換装置2102の異常画素の位置を記憶していてもよい。光学測距部2106は、画像信号を用いて被写体の合焦または測距を行う。視差演算部2107は、視差画像の被写体照合(ステレオマッチング)を行う。物体認知部2108は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部2109は、光電変換装置2102の故障、あるいは、誤動作を検知する。異常検出部2109は、故障や誤動作を検知した場合には、制御装置2113へ異常を検知したことを示す信号を送る。外部I/F部2116は、撮像システム用集積回路2103の各部と、制御装置2113あるいは種々の制御ユニット等との間での情報の授受を仲介する。
輸送機器2100は、車両情報取得部2110および運転支援部2111を含む。車両情報取得部2110は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
運転支援部2111は、衝突判定部を含む。衝突判定部は、光学測距部2106、視差演算部2107、物体認知部2108からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部2106や視差演算部2107は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
運転支援部2111が他の物体と衝突しないように輸送機器2100を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
輸送機器2100は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器2100は、それらの制御ユニットを含む。制御ユニットは、制御装置2113の制御信号に基づいて、対応する駆動装置を制御する。
本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの輸送機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム(ITS)など、広く物体認識を利用する機器に適用することができる。
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。
100:半導体装置、110:基板、120:層間絶縁膜、150,151:配線層、170:導電膜、190:孔、191:絶縁膜領域、192:基板領域
Claims (18)
- 基板と、前記基板の上に配された配線層と、前記基板と前記配線層との間に配された絶縁膜と、前記基板を貫通し前記配線層に達する孔と、前記孔の側面、および、前記孔の底面を覆うように配され、前記配線層と電気的に接続された導電膜と、を含む半導体装置であって、
前記孔の前記側面は、前記絶縁膜で構成された第1の領域と、前記基板で構成された第2の領域と、を含み、
前記導電膜は、前記底面を覆う第1の部分と、前記第1の領域を覆う第2の部分と、前記第2の領域を覆う第3の部分と、を含み、
前記第1の部分の前記底面に直交する方向の膜厚および前記第2の部分の前記側面に直交する方向の膜厚が、前記第3の部分の前記側面に直交する方向の膜厚よりも小さいことを特徴とする半導体装置。 - 前記孔の中には、前記第1の部分、前記第2の部分および前記第3の部分に面する空間が配されることを特徴とする請求項1に記載の半導体装置。
- 前記導電膜は、第1の導電層と第2の導電層とを含み、
前記第3の部分は、前記第1の導電層と前記第1の導電層を覆う前記第2の導電層とを含む積層構造を有し、
前記第1の部分および前記第2の部分は、前記第1の導電層を含み、前記第2の導電層を含まないことを特徴とする請求項1または2に記載の半導体装置。 - 前記半導体装置は、前記孔の外に配される導電パターンを更に含み、
前記導電パターンが、前記第1の導電層および前記第2の導電層を含むことを特徴とする請求項3に記載の半導体装置。 - 前記第2の部分が、前記第1の領域の全体を覆うことを特徴とする請求項1乃至4の何れか1項に記載の半導体装置。
- 前記導電膜が、前記第1の領域と前記第2の領域との境界を覆い、
前記導電膜のうち前記境界の上に位置する部分の前記側面に直交する方向の膜厚が、前記第3の部分の膜厚よりも小さいことを特徴とする請求項1乃至5の何れか1項に記載の半導体装置。 - 前記孔の深さが200μm以上であることを特徴とする請求項1乃至6の何れか1項に記載の半導体装置。
- 前記基板が、光電変換部を含むことを特徴とする請求項1乃至7の何れか1項に記載の半導体装置。
- 請求項1乃至8の何れか1項に記載の半導体装置と、
前記半導体装置から出力された信号を処理する処理装置と、
を備えることを特徴とする電子機器。 - 駆動装置を具備する輸送機器であって、請求項1乃至8の何れか1項に記載の半導体装置を搭載し、前記半導体装置で得られた情報に基づいて前記駆動装置を制御する制御装置を備えることを特徴とする輸送機器。
- 基板と、前記基板の上に配された配線層と、前記基板と前記配線層との間に配された絶縁膜と、前記基板を貫通し前記配線層に達する孔と、前記孔の側面、および、前記孔の底面を覆うように配され、前記配線層と電気的に接続された導電膜と、を含む半導体装置の製造方法であって、
前記配線層が形成された前記基板を準備する工程と、
前記孔を形成する工程と、
前記孔に絶縁部材を形成する工程と、
前記絶縁部材のうち前記配線層を覆う部分をエッチングし、前記配線層を露出させる工程と、
前記孔に、前記導電膜を形成する工程と、を含み、
前記孔の前記側面は、前記絶縁膜で構成された第1の領域と、前記基板で構成された第2の領域と、を含み、
前記導電膜は、前記底面を覆う第1の部分と、前記第1の領域を覆う第2の部分と、前記第2の領域を覆う第3の部分と、を含み、
前記第1の部分の前記底面に直交する方向の膜厚および前記第2の部分の前記側面に直交する方向の膜厚が、前記第3の部分の前記側面に直交する方向の膜厚よりも小さいことを特徴とする製造方法。 - 前記導電膜は、第1の導電層と第2の導電層とを含み、
前記導電膜を形成する工程は、
前記第1の導電層を形成する工程と、
前記第1の導電層のうち前記底面を覆う部分と前記第1の領域を覆う部分とを覆うようにマスクパターンを形成する工程と、
前記第1の導電層のうち前記マスクパターンに覆われていない領域を覆うように前記第2の導電層を形成する工程と、
前記第2の導電層を形成する工程の後に、前記マスクパターンを除去することによって、前記第1の導電層に覆われた前記第1の部分および前記第2の部分と、前記第1の導電層および前記第2の導電層に覆われた前記第3の部分を形成する工程と、
を含むことを特徴とする請求項11に記載の製造方法。 - 前記マスクパターンを形成する工程において、前記マスクパターンが、前記導電膜のうち前記第1の領域および前記第2の領域の境界部分と、前記第2の領域のうち前記境界部分に隣接する領域と、をさらに覆うように形成されることを特徴とする請求項12に記載の製造方法。
- 前記第1の導電層が、スパッタリング法によって形成されることを特徴とする請求項12または13に記載の製造方法。
- 前記第2の導電層が、めっき法によって形成されることを特徴とする請求項12乃至14の何れか1項に記載の製造方法。
- 前記半導体装置は、前記孔の外に配される導電パターンを更に含み、
前記第1の導電層を形成する工程において、前記導電パターンの一部を構成する導電層が形成され、
前記マスクパターンを形成する工程において、前記孔の外のうち前記導電パターンを形成しない部分にマスクパターンがさらに形成され、
前記第2の導電層を形成する工程において、前記導電パターンの一部を構成する導電層が形成され、
前記製造方法は、前記マスクパターンを除去する工程の後に、前記第1の導電層を形成する工程および前記第2の導電層を形成する工程で形成された前記孔の外の導電層のうち前記マスクパターンに覆われていた部分をエッチングする工程をさらに含み、
前記マスクパターンに覆われていた部分をエッチングする工程が、前記基板を回転させながらウエットエッチングすることを特徴とする請求項12乃至15の何れか1項に記載の製造方法。 - 前記製造方法が、前記マスクパターンに覆われていた部分をエッチングする工程の後に、前記基板を、それぞれの半導体装置ごとに個片化する工程をさらに含むことを特徴とする請求項16に記載の製造方法。
- 前記製造方法が、前記孔を形成する工程の前に、前記配線層の上に前記基板を支持するための支持基板を貼り合わせる工程をさらに含むことを特徴とする請求項11乃至17の何れか1項に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230866A JP2019102609A (ja) | 2017-11-30 | 2017-11-30 | 半導体装置、電子機器、輸送機器および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230866A JP2019102609A (ja) | 2017-11-30 | 2017-11-30 | 半導体装置、電子機器、輸送機器および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019102609A true JP2019102609A (ja) | 2019-06-24 |
Family
ID=66974088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017230866A Pending JP2019102609A (ja) | 2017-11-30 | 2017-11-30 | 半導体装置、電子機器、輸送機器および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019102609A (ja) |
-
2017
- 2017-11-30 JP JP2017230866A patent/JP2019102609A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7250427B2 (ja) | 光電変換装置、撮像システム、および移動体 | |
US10031038B2 (en) | Micromechanical pressure sensor device including, formed side-by-side in a micromechanical functional layer, first and second micromechanical functional regions that correspond to a pressure sensor and another sensor, and corresponding manufacturing method | |
US20240105743A1 (en) | Imaging device, manufacturing method thereof, and electronic apparatus | |
WO2020054545A1 (ja) | 固体撮像装置および電子機器 | |
US11990402B2 (en) | Semiconductor apparatus and equipment | |
US10854654B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP2019149475A (ja) | 撮像装置 | |
CN111886855B (zh) | 摄像装置和电子设备 | |
US20190355769A1 (en) | Imaging device and method of manufacturing imaging device | |
US11276723B2 (en) | Semiconductor device, apparatus, and method for producing semiconductor device | |
JP2019102609A (ja) | 半導体装置、電子機器、輸送機器および半導体装置の製造方法 | |
JP7381223B2 (ja) | 光電変換装置 | |
JP2014068012A (ja) | 半導体装置および半導体装置の製造方法 | |
US11495629B2 (en) | Photoelectric conversion apparatus and equipment | |
US11101309B2 (en) | Imaging element, method for manufacturing imaging element, and electronic device | |
US20230395638A1 (en) | Photoelectric conversion apparatus, method for manufacturing photoelectric conversion apparatus, device, and substrate | |
WO2023145445A1 (ja) | 半導体装置およびその製造方法、並びに電子機器 | |
US20220238588A1 (en) | Photoelectric conversion device, method for producing the same, and appliance | |
WO2023248606A1 (ja) | パッケージ、半導体装置およびパッケージの製造方法 | |
JP2024044280A (ja) | 電子デバイスおよび電子デバイスの製造方法 | |
WO2022181161A1 (ja) | 固体撮像装置及びその製造方法 | |
EP4117031A2 (en) | Semiconductor device, equipment, and manufacturing method of semiconductor device | |
WO2023248974A1 (ja) | 光検出素子および光検出素子の製造方法 | |
TW202422864A (zh) | 半導體設備及製造半導體設備之方法 | |
JP2023010578A (ja) | 半導体装置、機器、および半導体装置の製造方法 |