JP2019102609A - 半導体装置、電子機器、輸送機器および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の信頼性の向上に有利な技術を提供する。【解決手段】基板と、基板の上に配された配線層と、基板と配線層との間に配された絶縁膜と、基板を貫通し配線層に達する孔と、孔の側面、および、孔の底面を覆うように配され、配線層と電気的に接続された導電膜と、を含む半導体装置であって、孔の側面は、絶縁膜で構成された第１の領域と、基板で構成された第２の領域と、を含み、導電膜は、底面を覆う第１の部分と、第１の領域を覆う第２の部分と、第２の領域を覆う第３の部分と、を含み、第１の部分の底面に直交する方向の膜厚および第２の部分の側面に直交する方向の膜厚が、第３の部分の側面に直交する方向の膜厚よりも小さい。【選択図】図１

Description

本発明は、半導体装置、電子機器、輸送機器および半導体装置の製造方法に関する。

半導体パッケージ技術として、ウェーハレベルチップサイズパッケージ（ＷＬＣＳＰ）と呼ばれる技術がある。ＷＬＣＳＰは、ウェーハを個片化する前に配線や電極端子などを形成するパッケージング工程を行った後に、それぞれの半導体装置ごとにウェーハを切り出す技術である。ＷＬＣＳＰでは、半導体素子が形成された基板の表面と支持基板とを貼り合わせ、基板の裏面から基板を貫通する孔を形成し、この孔の中に半導体素子の電極パッドと接続するための電極を形成する。孔の側面には基板と導電性の電極とを電気的に絶縁するための絶縁膜が形成されるが、絶縁膜の膜厚が十分に確保されない場合、基板と電極との間の絶縁不良や、基板と電極との間の密着性が不足し電極が剥がれてしまう可能性がある。特許文献１には、段差被覆性、絶縁耐圧性、基板との密着性、電極との密着性をそれぞれ考慮し、膜質の異なる複数の絶縁膜を基板と電極との間に形成することが示されている。

特開２０１０−１６１２１５号公報

特許文献１において、基板と層間絶縁膜との積層構造に形成される孔は、まず、基板を層間絶縁膜が露出するまでエッチングし、次いで、層間絶縁膜を電極パッドが露出するまでエッチングする。その後、孔の内面に絶縁膜を形成した後、電極パッドＰＡＤ上の絶縁膜を除去し、電極となる導電膜を形成する。

発明者は、上述の電極の形成において、図４に示すように、基板４０１をエッチングし層間絶縁膜４０２を露出させる際に、基板４０１と層間絶縁膜４０２との境目に、サイドエッチング４０３が入る場合があることを見出した。めっき法を用いて孔４０４の表面を覆う導電膜４０５を形成する際、このサイドエッチングされた部分に電界が集中し、孔４０４の底部（電極パッドの側）の導電膜４０５の膜厚が、孔４０４の上部の導電膜４０５の膜厚よりも厚くなる場合がある。孔４０４の底部の導電膜４０５の膜厚が厚くなると、発生する応力の量が増えるため、導電膜４０５が剥離する可能性や、導電膜４０５内においてクラックが発生する可能性が高くなり、半導体装置の信頼性を下げてしまう場合がある。

本発明は、半導体装置の信頼性の向上に有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る半導体装置は、基板と、基板の上に配された配線層と、基板と配線層との間に配された絶縁膜と、基板を貫通し配線層に達する孔と、孔の側面、および、孔の底面を覆うように配され、配線層と電気的に接続された導電膜と、を含む半導体装置であって、孔の側面は、絶縁膜で構成された第１の領域と、基板で構成された第２の領域と、を含み、導電膜は、底面を覆う第１の部分と、第１の領域を覆う第２の部分と、第２の領域を覆う第３の部分と、を含み、第１の部分の底面に直交する方向の膜厚および第２の部分の側面に直交する方向の膜厚が、第３の部分の側面に直交する方向の膜厚よりも小さいことを特徴とする。

本発明によれば、半導体装置の信頼性の向上に有利な技術を提供することができる。

本発明の実施形態に係る半導体装置の構造例を示す図。 図１の半導体装置の製造方法を示す図。 図１の半導体装置の製造方法を示す図。 本発明の課題を説明するための図。 図１の半導体装置が組み込まれたカメラの構成例を示す図。 図１の半導体装置が組み込まれたカメラが搭載された自動車の構成例を示す図。

以下、本発明に係る撮像装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。

図１（ａ）〜３（ｃ）を参照して、本発明の実施形態による半導体装置の構造および製造方法について説明する。図１（ａ）は、本発明の実施形態における半導体装置１００の構造を示す断面図である。

半導体装置１００は、表面１１２に半導体素子１８０が配された基板１１０と、基板１１０の表面１１２の上に配された配線層１５０と、基板１１０と配線層１５０との間に配された層間絶縁膜１２０と、を含む。層間絶縁膜１２０は、半導体素子１８０と配線層１５０との間だけでなく、配線層１５０の上も覆いうる。また、層間絶縁膜１２０は、基板１１０の表面１１２の全体を覆いうる。また、半導体装置１００は、基板１１０の表面１１２とは反対の側の裏面１１３から基板１１０を貫通し配線層１５０に達する孔１９０を含む。さらに、半導体装置１００は、孔１９０の側面、および、配線層１５０のうち孔１９０の底面に配された部分を覆うように配され、配線層１５０と電気的に接続された導電膜１７０と、を含む。ここで、配線層１５０のうち孔１９０の底面に配され、導電膜１７０と電気的に接続された部分を配線層１５１と呼ぶ。また、孔１９０の側面とは、孔１９０のうち表面１１２、または、裏面１１３と交差する方向の壁面（側壁）でありうる。

また、半導体装置１００は、基板１１０と導電膜１７０との間の絶縁性を保持するための絶縁部材１６０を含む。絶縁部材１６０は、孔１９０の側面および基板１１０の裏面１１３に配される。基板１１０の裏面１１３の孔１９０の外には、導電パターン１７６が配される。導電パターン１７６は、導電膜１７０と電気的に接続されてもよい。図１（ａ）は、導電パターン１７６のうち導電膜１７０と接続されている部分を示す。基板１１０と導電パターン１７６とは、絶縁部材１６０によって電気的に絶縁される。後述するが、導電膜１７０と導電パターン１７６とは、一体的に形成される。また、半導体装置１００は、基板１１０を支持するための支持基板１４０を含み、層間絶縁膜１２０を覆うように接着層１３０を介して基板１１０と張り合わされる。

孔１９０の側面は、層間絶縁膜１２０で構成された絶縁膜領域１９１と、基板１１０で構成された基板領域１９２と、を含む。導電膜１７０は、孔１９０の底面を覆い配線層１５１と電気的に接続するための部分１７１と、絶縁膜領域１９１を覆う部分１７２と、基板領域１９２を覆う部分１７３と、を含む。ここで、部分１７１の孔１９０の底面に直交する方向の膜厚および部分１７２の孔１９０の側面に直交する方向の膜厚が、部分１７３の孔１９０の側面に直交する方向の膜厚よりも小さい。孔１９０の底部に配される導電膜１７０の膜厚を薄くすることによって、応力によって導電膜１７０が剥離することや、導電膜１７０内でクラックが発生することを抑制することが可能となる。これによって、半導体装置１００の信頼性が向上しうる。

基板１１０は、例えば、シリコンやゲルマニウム、ガリウムヒ素、炭化シリコンなど半導体基板でありうる。基板１１０の表面１１２には、半導体装置１００の備える機能に応じて、トランジスタや光電変換部など種々の半導体素子１８０が配される。半導体素子１８０は、ウェル領域１８１、素子分離部１８２、ゲート電極１８３などを含む。

層間絶縁膜１２０は、半導体素子１８０が形成された基板１１０の表面１１２の全体を覆うように配されうる。例えば、層間絶縁膜１２０は、複数の絶縁膜によって構成され、複数の絶縁膜の間に導電膜１７０と接続される配線層１５１を含む配線層１５０が配された、多層配線構造を有していてもよい。層間絶縁膜１２０には、例えば、酸化シリコンが用いられる。また、炭化シリコンや窒化シリコン、酸窒化シリコンなどが、層間絶縁膜１２０に用いられうる。また、層間絶縁膜１２０は、上述の材料の用いた積層構造を有しうる。

支持基板１４０は、基板１１０を薄化する工程や孔１９０や導電膜１７０を形成する工程、また、それぞれのチップに個片化した際に、基板１１０を支持できれば、どのような材料が用いられてもよい。支持基板１４０には、例えば、ガラスやプラスチック、金属などが用いられうる。半導体素子１８０が上述のように光電変換部を含む場合、支持基板１４０や接着層１３０、層間絶縁膜１２０は、光を透過する材料で構成されうる。この場合、支持基板１４０は、石英ガラスやソーダガラス、種々の光を透過するプラスチックなどが用いられうる。

配線層１５０、１５１は、金属などによって構成され、例えば、アルミニウムや銅、窒化チタンなどが用いられうる。配線層１５０と半導体素子１８０とを電気的に接続するためのコンタクトプラグ１５２は、例えばタングステンなどの金属で構成される。また、図１（ａ）には不図示であるが、配線層１５０、１５１やコンタクトプラグ１５２に用いられる金属が基板１１０中に拡散しないように、チタンやタンタル、および、それらの窒化物などで構成されたバリアメタルがさらに用いられてもよい。また、図１（ａ）の構成では、配線層１５０、１５１は１層構造となっているが、複数の配線層が積層された積層構造を有していてもよい。

次いで、図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）を用いて、半導体装置１００の製造方法について説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）は、半導体装置１００を製造する各工程を説明するための模式図である。半導体装置１００の製造には、公知の半導体製造プロセスが用いられればよい。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理などが必要に応じてなされうる。

まず、図３（ａ）に示される工程において、基板１１０としてシリコン基板を準備し、トランジスタや光電変換部などの半導体素子１８０が形成される。基板１１０には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離部１８２が形成されていてもよく、それぞれ半導体素子１８０間は素子分離部１８２によって電気的に分離されうる。また、必要に応じてウェル形成や光電変換部を構成するフォトダイオードを形成するためのイオン注入や熱処理などを行い、半導体素子１８０が形成される。この工程によって、半導体素子１８０および配線層１５０、１５１が形成された基板１１０が準備される。

次いで、半導体素子１８０が形成された基板１１０の表面１１２に、層間絶縁膜１２０と、配線層１５０、１５１、配線層１５０と半導体素子１８０を電気的に接続するためのコンタクトプラグ１５２などの導電部材を形成する。層間絶縁膜１２０には、上述のように酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコンなどが用いられる。本実施例においては層間絶縁膜１２０として、まず準常圧ＣＶＤ法によってＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成した。層間絶縁膜１２０の内部にはタングステンなどの導電材料が埋め込まれたコンタクトプラグ１５２が形成される。配線層１５０、１５１は、例えば、Ａｌなどの導電材料をスパッタリング法によって成膜し、ドライエッチングを用いてパターニングすることで形成される。配線層１５０、１５１の上には、例えば、プラズマＣＶＤ法などを用いて酸化シリコンを形成することによって、図２（ｂ）に示す断面形状が得られる。

層間絶縁膜１２０の形成後、図２（ｃ）に示される工程において、配線層１５０、１５１の上であり、層間絶縁膜１２０の基板１１０とは反対の側に接着層１３０を形成し、基板１１０を支持するための支持基板１４０を貼り合わせる。支持基板１４０を貼り合わせた後、必要に応じてバックグラインド処理によって半導体基板を薄化してもよい。例えば、半導体素子１８０に光電変換部が含まれる場合、支持基板１４０として０．５ｍｍ厚の石英ガラスを基板１１０に接着層１３０を介して貼り合せ、その後、基板１１０をバックグラインド処理により０．２ｍｍ厚まで薄化してもよい。

次いで、基板１１０の裏面１１３の側にマスクパターン２０１を形成し、基板１１０の裏面１１３の側からエッチングを行う。このエッチングの工程によって、基板１１０の裏面１１３から配線層１５１に達する孔１９０が形成される。マスクパターン２０１は、レジストマスクを用いてもよいし、無機物を用いたハードマスクを用いてもよい。孔１９０のエッチングは、まず基板１１０を、例えば、いわゆるボッシュプロセスを用いてエッチングする。これによって、孔１９０のうち基板領域１９２が形成される。次いで、層間絶縁膜１２０のエッチングが行われる。層間絶縁膜１２０のエッチングには、例えば、ドライエッチング（例えば、ＣＦ_４、Ｃ_４Ｆ_８、Ｏ_２、Ａｒ混合ガス系を用いた容量結合型ＲＩＥなど）などの異方性のエッチングが用いられうる。これによって、図２（ｄ）に示すように、配線層１５０のうち、後の工程で導電膜１７０と接続される配線層１５１の部分が露出する。このとき、孔１９０の側面の絶縁膜領域１９１と基板領域１９２の境界部分には、サイドエッチングが入りうる。

孔１９０を開口した後、孔１９０の側面および配線層１５１の露出する部分、基板１１０の裏面１１３の全面に絶縁部材１６０を形成する。絶縁部材１６０は、酸化シリコンや窒化シリコンなどの絶縁性の材料を用いることができる。例えば、絶縁部材１６０として、プラズマＣＶＤ法によって、基板１１０の裏面１１３上の膜厚で１．５μｍの酸化シリコンが成膜されてもよい。その後、絶縁部材１６０のうち配線層１５１を覆う部分をエッチングし、図２（ｅ）に示されるように、配線層１５１を露出させる。このエッチングには、例えば、ドライエッチング（例えば、ＣＦ_４、Ｃ_４Ｆ_８、Ｏ_２、Ａｒ混合ガス系を用いた容量結合型ＲＩＥなど）が用いられうる。

次いで、絶縁部材１６０および配線層１５１の上にバリアメタルおよびシードメタルとして利用する導電層１７４をスパッタリング法などによって形成する。導電層１７４は、孔１９０の配線層１５１が露出する部分および側面に形成される部分、および、基板１１０の裏面１１３の導電パターン１７６の一部を構成する部分に形成される。導電層１７４の形成後、導電層１７４の上にマスクパターン３０１を形成する。マスクパターン３０１は、導電層１７４のうち配線層１５１を覆う部分と絶縁膜領域１９１を覆う部分とを覆うように形成される。換言すると、マスクパターン３０１は、孔１９０の底部を覆うように形成される。また、マスクパターン３０１は、基板１１０の裏面１１３のうち導電パターン１７６を形成しない部分に形成される。マスクパターン３０１が形成されたときの断面図を図３（ａ）に示す。

導電層１７４は、例えば、バリアメタル層としてチタン、シードメタル層として銅を、それぞれスパッタリング法を用いて形成してもよい。また、マスクパターン３０１は、例えば、フォトレジストを用いて露光量を調整し、孔１９０の底部にフォトレジストを残し、基板領域１９２のフォトレジストを溶解除去させることによって、形成してもよい。マスクパターン３０１は、絶縁体などの材料を用いた層を成膜後、所定の部分をエッチングすることで形成してもよいが、フォトレジストを使用することで簡便に形成することができる。

マスクパターン３０１を形成した後、めっき法を用いて導電層１７５を形成する。導電層１７５は、例えば、銅や銅合金であってもよい。導電層１７５は、孔１９０の側面の基板領域１９２に形成される部分、および、基板１１０の裏面１１３の導電パターン１７６の一部を構成する部分に形成される。次いで、マスクパターン３０１を除去し、さらに、導電層１７４を形成する工程および導電層１７５を形成する工程で形成された孔１９０の外の部分の導電層のうちマスクパターン３０１に覆われていた部分の導電層をエッチングする。つまり、基板１１０の裏面１１３のマスクパターン３０１によってメッキされていない（導電層１７５が形成されない）導電層１７４をウエットエッチングによって除去する。このとき、基板１１０を、例えば、枚葉のスピンチャンバを用いて回転させながらウエットエッチングする。薬液処理時の薬液量や回転数を制御することによって、ウエットエッチングを行うための薬液が、孔１９０の底部まで入り込むことを防ぎ、孔１９０内には、導電膜１７０（導電層１７４）のうち部分１７１および部分１７２のエッチングが抑制される。また、例えば、孔１９０の深さが２００μｍ以上であってもよい。孔１９０が、ある程度の深さを有することによって、薬液が孔１９０の底部まで入り込むことを抑制することができる。この工程によって、図３（ｂ）に示されるように、導電膜１７０と、導電層１７４および導電層１７５を含む導電パターン１７６と、が形成される。

以上の工程を用いることによって、導電膜１７０の部分１７３は、導電層１７４と導電層１７４を覆う導電層１７５とを含む積層構造を有する。また、導電膜１７０の部分１７１および部分１７２は、導電層１７４を含み、導電層１７５を含まない。結果として、孔１９０の側面と直交する方向に、導電膜１７０の部分１７３の膜厚は、部分１７２の膜厚よりも厚くなる。また、導電膜１７０の部分１７１の配線層１５１の表面に直交する方向の膜厚が、部分１７３の孔１９０の側面に直交する方向の膜厚よりも薄くなる。孔１９０の底部の導電膜１７０の膜厚を薄くすることによって、応力によって導電膜１７０が剥離することや、導電膜１７０内でクラックの発生を抑制できる。これによって、半導体装置１００の信頼性を向上させることが可能となる。また、導電膜１７０の部分１７３と導電パターン１７６とは、同じ積層構造を有することになる。

導電膜１７０の形成後、公知の半導体製造プロセスによって、ソルダーレジスト塗布、はんだボール３０２の設置などが行われる。さらにダイシング３０３などの、それぞれのチップに個片化するための工程が行われ、半導体装置１００の製造が完了する。上述の製造方法を用いることによって、導電層の底部の導電膜１７０の膜厚を薄くすることにより、導電膜１７０に生じる応力を低下させることがでる。これによって、孔１９０内を埋め込まずに、孔１９０の中には、部分１７１、部分１７２および部分１７３に面する空間が配された構造を備える導電膜１７０において、クラックや膜剥がれの発生を抑制し、歩留りの向上および信頼性の向上が図られる。

図１（ａ）、図３（ｂ）、（ｃ）に示す構成において、導電膜１７０の部分１７２が絶縁膜領域１９１の全体を覆い、また、部分１７２と部分１７３との境界が、絶縁膜領域１９１と基板領域１９２との境界に配されている。しかしながら、導電膜１７０の厚さを変化させる部分が、絶縁膜領域１９１と基板領域１９２との境界ではない部分に配されてもよい。例えば、絶縁膜領域１９１と基板領域１９２との境界に形成されうるサイドエッチングを考慮し、導電膜１７０の部分１７３よりも膜厚が小さい領域を絶縁膜領域１９１と基板領域１９２との境界部分よりも裏面１１３の側に広げてもよい。つまり、図１（ｂ）に示すように、導電膜１７０のうち絶縁膜領域１９１と基板領域１９２との境界の上に位置する部分の孔１９０の側面に直交する方向の膜厚が、部分１７３の膜厚よりも小さくてもよい。図３（ａ）に示す工程において、マスクパターン３０１が、導電膜１７０のうち絶縁膜領域１９１および基板領域１９２の境界部分と、基板領域１９２のうち境界部分に隣接する領域と、をさらに覆うように形成されることで、図１（ｂ）に示す構成が実現できる。めっき法によって導電層１７５を形成する際に、絶縁膜領域１９１と基板領域１９２との境界部分がマスクパターン３０１によって覆われることによって、サイドエッチングされた部分に起因する電界集中が起こらず、導電層１７５の膜厚の均一性が向上する。これによって、導電膜１７０の膜厚の増加による半導体装置１００の歩留まりおよび信頼性の低下が抑制できる。

以下、上述の実施形態に係る半導体装置１００の応用例として、この半導体装置１００が組み込まれたカメラやスマートフォンなどの電子機器、自動車などの輸送機器について例示的に説明する。例えば、半導体装置１００の基板１１０に配された半導体素子１８０が光電変換部を含み、半導体装置１００が撮像装置として組み込まれていてもよい。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータやタブレットのような携帯端末など）も含まれる。

図５は、半導体装置１００を搭載した機器ＥＱＰの模式図である。機器ＥＱＰの一例は、カメラやスマートフォンなどの電子機器（情報機器）、自動車や飛行機などの輸送機器である。半導体装置１００は、光電変換部を含む画素ＰＩＸがアレイ状に配された撮像領域５００が設けられた半導体チップを含む半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは半導体装置１００に結像するものであり、例えばレンズやシャッタ、ミラーである。制御装置ＣＴＲＬは半導体装置１００の動作を制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは半導体装置１００から出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは半導体装置１００で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、半導体装置１００で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、半導体装置１００から出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、半導体装置１００が有する制御／信号処理回路５０１などに含まれる記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えていてもよい。

また、光電変換部を備える半導体装置１００の組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどにも適用されうる。ここでは、半導体装置１００が組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器２１００は、例えば、図６（ａ）、６（ｂ）に示す車載カメラ２１０１を備えた自動車である。図６（ａ）は、輸送機器２１００の外観と主な内部構造を模式的に示している。輸送機器２１００は、光電変換装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、制御装置２１１３を備える。

光電変換装置２１０２には、上述の光電変換部を含む半導体装置１００が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器２１００が制御装置２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。

図６（ｂ）は、輸送機器２１００のシステム構成を示すブロック図である。輸送機器２１００は、第１の光電変換装置２１０２と第２の光電変換装置２１０２とを含む。つまり、本実施形態の車載カメラはステレオカメラである。光電変換装置２１０２には、光学部２１１４により被写体像が結像される。光電変換装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。上述の信号処理部９０２は、画像前処理部２１１５および撮像システム用集積回路２１０３の少なくとも一部に相当する。

撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、光電変換装置２１０２のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の光電変換装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、光電変換装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、制御装置２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、制御装置２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。

輸送機器２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。

運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

運転支援部２１１１が他の物体と衝突しないように輸送機器２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。

輸送機器２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器２１００は、それらの制御ユニットを含む。制御ユニットは、制御装置２１１３の制御信号に基づいて、対応する駆動装置を制御する。

本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの輸送機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。

以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。

１００：半導体装置、１１０：基板、１２０：層間絶縁膜、１５０，１５１：配線層、１７０：導電膜、１９０：孔、１９１：絶縁膜領域、１９２：基板領域

Claims (18)

1. 基板と、前記基板の上に配された配線層と、前記基板と前記配線層との間に配された絶縁膜と、前記基板を貫通し前記配線層に達する孔と、前記孔の側面、および、前記孔の底面を覆うように配され、前記配線層と電気的に接続された導電膜と、を含む半導体装置であって、
   前記孔の前記側面は、前記絶縁膜で構成された第１の領域と、前記基板で構成された第２の領域と、を含み、
   前記導電膜は、前記底面を覆う第１の部分と、前記第１の領域を覆う第２の部分と、前記第２の領域を覆う第３の部分と、を含み、
   前記第１の部分の前記底面に直交する方向の膜厚および前記第２の部分の前記側面に直交する方向の膜厚が、前記第３の部分の前記側面に直交する方向の膜厚よりも小さいことを特徴とする半導体装置。
2. 前記孔の中には、前記第１の部分、前記第２の部分および前記第３の部分に面する空間が配されることを特徴とする請求項１に記載の半導体装置。
3. 前記導電膜は、第１の導電層と第２の導電層とを含み、
   前記第３の部分は、前記第１の導電層と前記第１の導電層を覆う前記第２の導電層とを含む積層構造を有し、
   前記第１の部分および前記第２の部分は、前記第１の導電層を含み、前記第２の導電層を含まないことを特徴とする請求項１または２に記載の半導体装置。
4. 前記半導体装置は、前記孔の外に配される導電パターンを更に含み、
   前記導電パターンが、前記第１の導電層および前記第２の導電層を含むことを特徴とする請求項３に記載の半導体装置。
5. 前記第２の部分が、前記第１の領域の全体を覆うことを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
6. 前記導電膜が、前記第１の領域と前記第２の領域との境界を覆い、
   前記導電膜のうち前記境界の上に位置する部分の前記側面に直交する方向の膜厚が、前記第３の部分の膜厚よりも小さいことを特徴とする請求項１乃至５の何れか１項に記載の半導体装置。
7. 前記孔の深さが２００μｍ以上であることを特徴とする請求項１乃至６の何れか１項に記載の半導体装置。
8. 前記基板が、光電変換部を含むことを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
9. 請求項１乃至８の何れか１項に記載の半導体装置と、
   前記半導体装置から出力された信号を処理する処理装置と、
   を備えることを特徴とする電子機器。
10. 駆動装置を具備する輸送機器であって、請求項１乃至８の何れか１項に記載の半導体装置を搭載し、前記半導体装置で得られた情報に基づいて前記駆動装置を制御する制御装置を備えることを特徴とする輸送機器。
11. 基板と、前記基板の上に配された配線層と、前記基板と前記配線層との間に配された絶縁膜と、前記基板を貫通し前記配線層に達する孔と、前記孔の側面、および、前記孔の底面を覆うように配され、前記配線層と電気的に接続された導電膜と、を含む半導体装置の製造方法であって、
    前記配線層が形成された前記基板を準備する工程と、
    前記孔を形成する工程と、
    前記孔に絶縁部材を形成する工程と、
    前記絶縁部材のうち前記配線層を覆う部分をエッチングし、前記配線層を露出させる工程と、
    前記孔に、前記導電膜を形成する工程と、を含み、
    前記孔の前記側面は、前記絶縁膜で構成された第１の領域と、前記基板で構成された第２の領域と、を含み、
    前記導電膜は、前記底面を覆う第１の部分と、前記第１の領域を覆う第２の部分と、前記第２の領域を覆う第３の部分と、を含み、
    前記第１の部分の前記底面に直交する方向の膜厚および前記第２の部分の前記側面に直交する方向の膜厚が、前記第３の部分の前記側面に直交する方向の膜厚よりも小さいことを特徴とする製造方法。
12. 前記導電膜は、第１の導電層と第２の導電層とを含み、
    前記導電膜を形成する工程は、
    前記第１の導電層を形成する工程と、
    前記第１の導電層のうち前記底面を覆う部分と前記第１の領域を覆う部分とを覆うようにマスクパターンを形成する工程と、
    前記第１の導電層のうち前記マスクパターンに覆われていない領域を覆うように前記第２の導電層を形成する工程と、
    前記第２の導電層を形成する工程の後に、前記マスクパターンを除去することによって、前記第１の導電層に覆われた前記第１の部分および前記第２の部分と、前記第１の導電層および前記第２の導電層に覆われた前記第３の部分を形成する工程と、
    を含むことを特徴とする請求項１１に記載の製造方法。
13. 前記マスクパターンを形成する工程において、前記マスクパターンが、前記導電膜のうち前記第１の領域および前記第２の領域の境界部分と、前記第２の領域のうち前記境界部分に隣接する領域と、をさらに覆うように形成されることを特徴とする請求項１２に記載の製造方法。
14. 前記第１の導電層が、スパッタリング法によって形成されることを特徴とする請求項１２または１３に記載の製造方法。
15. 前記第２の導電層が、めっき法によって形成されることを特徴とする請求項１２乃至１４の何れか１項に記載の製造方法。
16. 前記半導体装置は、前記孔の外に配される導電パターンを更に含み、
    前記第１の導電層を形成する工程において、前記導電パターンの一部を構成する導電層が形成され、
    前記マスクパターンを形成する工程において、前記孔の外のうち前記導電パターンを形成しない部分にマスクパターンがさらに形成され、
    前記第２の導電層を形成する工程において、前記導電パターンの一部を構成する導電層が形成され、
    前記製造方法は、前記マスクパターンを除去する工程の後に、前記第１の導電層を形成する工程および前記第２の導電層を形成する工程で形成された前記孔の外の導電層のうち前記マスクパターンに覆われていた部分をエッチングする工程をさらに含み、
    前記マスクパターンに覆われていた部分をエッチングする工程が、前記基板を回転させながらウエットエッチングすることを特徴とする請求項１２乃至１５の何れか１項に記載の製造方法。
17. 前記製造方法が、前記マスクパターンに覆われていた部分をエッチングする工程の後に、前記基板を、それぞれの半導体装置ごとに個片化する工程をさらに含むことを特徴とする請求項１６に記載の製造方法。
18. 前記製造方法が、前記孔を形成する工程の前に、前記配線層の上に前記基板を支持するための支持基板を貼り合わせる工程をさらに含むことを特徴とする請求項１１乃至１７の何れか１項に記載の製造方法。

Images