JP2019096676A - Electronic component built-in structure and manufacturing method of electronic component built-in structure - Google Patents

Electronic component built-in structure and manufacturing method of electronic component built-in structure Download PDF

Info

Publication number
JP2019096676A
JP2019096676A JP2017223039A JP2017223039A JP2019096676A JP 2019096676 A JP2019096676 A JP 2019096676A JP 2017223039 A JP2017223039 A JP 2017223039A JP 2017223039 A JP2017223039 A JP 2017223039A JP 2019096676 A JP2019096676 A JP 2019096676A
Authority
JP
Japan
Prior art keywords
electronic component
layer
main surface
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017223039A
Other languages
Japanese (ja)
Other versions
JP6926983B2 (en
Inventor
高章 森田
Takaaki Morita
高章 森田
吉田 健一
Kenichi Yoshida
健一 吉田
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017223039A priority Critical patent/JP6926983B2/en
Publication of JP2019096676A publication Critical patent/JP2019096676A/en
Application granted granted Critical
Publication of JP6926983B2 publication Critical patent/JP6926983B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To provide an electronic component built-in structure capable of reducing the impact of heat of external electronic component on the electronic component, and to provide a manufacturing method of an electronic component built-in structure.SOLUTION: In an electronic component built-in structure 1, when heat is generated in an external electronic component 50, that heat is transmitted in the order of a second electrode terminal 44, an electronic component 10, and a first electrode terminal 42, and since the heat conductivity of a material composing a second electrode layer 12 located on the second principal surface 1b side is lower than the heat conductivity of a material composing a first electrode layer 11 located on the first principal surface 1a side, heat transmission in the first electrode layer 11 is faster than heat transmission in the second electrode layer 12. Furthermore, since the second electrode layer 12 is composed of a material of relatively low heat conductivity, rapid conduction of the heat generated in the external electronic component 50 to the electronic component 10 is restrained. Consequently, impact of the heat of the external electronic component 50 on the electronic component 10 can be reduced.SELECTED DRAWING: Figure 1

Description

本発明は、電子部品内蔵構造体及び電子部品内蔵構造体の製造方法に関する。   The present invention relates to an electronic component built-in structure and a method of manufacturing an electronic component built-in structure.

従来より、電子部品を内蔵する電子部品内蔵構造体の一つとして、構造体の両面に電極端子を設けた電子部品内蔵構造体が知られている。たとえば特許文献1には、一方の主面に形成されて外部の基板等と接続されるべき複数の第1電極端子と、他方の主面上に形成された該主面に搭載された外部電子部品(たとえば半導体チップ)と接続されるべき複数の第2電極端子とを備え、内蔵する電子部品(内蔵電子部品)を介して第1電極端子と第2電極端子とが接続された電子部品内蔵構造体が開示されている。   Conventionally, an electronic component built-in structure in which electrode terminals are provided on both sides of the structure is known as one of the electronic component built-in structures incorporating electronic components. For example, in Patent Document 1, a plurality of first electrode terminals formed on one main surface to be connected to an external substrate and the like, and external electrons mounted on the main surface formed on the other main surface. A built-in electronic component including a plurality of second electrode terminals to be connected to a component (for example, a semiconductor chip), and in which the first electrode terminal and the second electrode terminal are connected via the embedded electronic component (built-in electronic component) A structure is disclosed.

特開2015−213199号公報JP, 2015-213199, A

特許文献1に記載の電子部品内蔵構造体では、電子部品内蔵構造体に搭載される外部電子部品において熱が発生すると、電子部品内蔵構造体では、その熱が、第2電極端子、内蔵電子部品、第1電極端子の順に伝わる。発明者らは、鋭意研究の末、外部電子部品の熱が内蔵電子部品に及ぼす影響を低減することができる技術を新たに見出した。   In the electronic component built-in structure described in Patent Document 1, when heat is generated in the external electronic component mounted on the electronic component built-in structure, the heat in the electronic component built-in structure is the second electrode terminal, the built-in electronic component , And the order of the first electrode terminal. As a result of intensive research, the inventors have newly found a technology capable of reducing the influence of the heat of the external electronic component on the built-in electronic component.

本発明は、外部電子部品の熱による電子部品への影響を低減することが可能な電子部品内蔵構造体及び電子部品内蔵構造体の製造方法を提供することを目的とする。   An object of the present invention is to provide an electronic component built-in structure and a method of manufacturing an electronic component built-in structure capable of reducing the influence of heat of an external electronic component on an electronic component.

本発明の一形態に係る電子部品内蔵構造体は、第1の主面と、第1の主面とは反対側の第2の主面とを有し、第2の主面側に外部電子部品が搭載される電子部品内蔵構造体であって、第1の主面を構成する第1絶縁層と、第1絶縁層に対して積層された接続部と、接続部に対して搭載され、積層方向において第1の主面側に位置すると共に接続部と電気的に接続された第1電極層と、積層方向において第2の主面側に位置する第2電極層とを有する電子部品と、第1絶縁層及び電子部品を一体的に覆う第2絶縁層と、第1の主面に設けられた複数の第1電極端子と、第2の主面に設けられ、外部電子部品と接続されるべき複数の第2電極端子と、積層方向に延びて第1絶縁層を貫通し、接続部と第1電極端子とを電気的に接続する複数の第1ビア導体と、積層方向に延びて第2絶縁層を貫通し、電子部品の第2電極層と第2電極端子とを電気的に接続する複数の第2ビア導体と、を備え、第2電極層を構成する材料の熱伝導率は、第1電極層を構成する材料の熱伝導率より低い。   An electronic component built-in structure according to an embodiment of the present invention has a first main surface and a second main surface opposite to the first main surface, and an external electron is provided on the second main surface side. An electronic component built-in structure on which a component is mounted, the first insulating layer constituting the first main surface, a connecting portion stacked on the first insulating layer, and the connecting portion; An electronic component having a first electrode layer located on the first main surface side in the stacking direction and electrically connected to the connection portion, and a second electrode layer located on the second main surface side in the stacking direction A second insulating layer integrally covering the first insulating layer and the electronic component, a plurality of first electrode terminals provided on the first main surface, and a second main surface, which are connected to the external electronic component And a plurality of first electrode terminals extending in the stacking direction and penetrating through the first insulating layer to electrically connect the connection portion and the first electrode terminal. And a plurality of second via conductors extending in the stacking direction and penetrating through the second insulating layer to electrically connect the second electrode layer of the electronic component to the second electrode terminal, and the second electrode The thermal conductivity of the material constituting the layer is lower than the thermal conductivity of the material constituting the first electrode layer.

この電子部品内蔵構造体においては、電子部品内蔵構造体に搭載される外部電子部品において熱が発生すると、その熱は、第2電極端子、電子部品、第1電極端子の順に伝わるが、第2の主面側に位置する第2電極層を構成する材料の熱伝導率が、第1の主面側に位置する第1電極層を構成する材料の熱伝導率より低くなっているため、第2電極層における熱移動よりも、第1電極層における熱移動のほうが速い。また、第2電極層が、熱伝導率が相対的に低い材料で構成されていることにより、第2電極層における熱移動は相対的に遅く、外部電子部品で発生した熱が急激に電子部品に伝導されることが抑制されている。したがって、外部電子部品の熱による電子部品への影響を低減することが可能である。   In the electronic component built-in structure, when heat is generated in the external electronic component mounted on the electronic component built-in structure, the heat is transmitted in the order of the second electrode terminal, the electronic component, and the first electrode terminal. The thermal conductivity of the material forming the second electrode layer located on the main surface side of the first layer is lower than the thermal conductivity of the material forming the first electrode layer located on the first main surface side. The heat transfer in the first electrode layer is faster than the heat transfer in the two electrode layers. Further, since the second electrode layer is made of a material having a relatively low thermal conductivity, the heat transfer in the second electrode layer is relatively slow, and the heat generated in the external electronic component is rapidly generated in the electronic component Conduction is suppressed. Therefore, it is possible to reduce the influence of the heat of the external electronic component on the electronic component.

一形態において、第2電極層の厚さは、第1電極層の厚さより大きい。この場合、第1電極層に比べ、第2電極層の熱容量が大きくなっている。したがって、外部電子部品で発生した熱による第2電極層の急激な温度上昇が抑制され、それにより、電子部品の急激な温度上昇も抑制され得る。   In one form, the thickness of the second electrode layer is greater than the thickness of the first electrode layer. In this case, the heat capacity of the second electrode layer is larger than that of the first electrode layer. Therefore, the rapid temperature rise of the second electrode layer due to the heat generated in the external electronic component can be suppressed, whereby the rapid temperature rise of the electronic component can also be suppressed.

一形態において、第2絶縁層は、第1絶縁層の側から順に積層された第1層と第2層とで構成されており、第1層が、接続部が露出するように開口したキャビティ部を有し、該キャビティ部内に電子部品が配置されている。電子部品を第2絶縁層のキャビティ部内に配置することで、電子部品内蔵構造体の低背化が図られている。   In one embodiment, the second insulating layer is composed of a first layer and a second layer stacked in order from the side of the first insulating layer, and the first layer is a cavity opened so that the connection portion is exposed. And an electronic component is disposed in the cavity. By arranging the electronic component in the cavity portion of the second insulating layer, the height of the electronic component built-in structure can be reduced.

本発明の一形態に係る電子部品内蔵構造体の製造方法は、第1電極端子が形成された第1の主面と、第1の主面とは反対側に位置し、第2電極端子が形成された第2の主面とを有し、第2の主面側において第2電極端子と接続されるように外部電子部品が搭載される電子部品内蔵構造体の製造方法であって、第1電極端子に接続されるべき第1ビア導体、及び第1ビア導体に接続された接続部が形成され、第1の主面を構成する第1絶縁層を準備する第1工程と、第1電極層及び第1電極層とは反対側に設けられた第2電極層を有する電子部品を、第1電極層が第1の主面側に位置すると共に接続部と電気的に接続されるように接続部に対して搭載する第2工程と、第1絶縁層及び電子部品を一体的に覆い、第2の主面を構成する第2絶縁層を形成する第3工程と、第2絶縁層を貫通し、第2電極端子に接続されるべき第2ビア導体を形成する第4工程と、を含み、第2電極層を構成する材料の熱伝導率は、第1電極層を構成する材料の熱伝導率より低い。   In a method of manufacturing an electronic component built-in structure according to an aspect of the present invention, a first main surface on which a first electrode terminal is formed, and a second electrode terminal located opposite to the first main surface. A method of manufacturing an electronic component-embedded structure having an external electronic component mounted thereon so as to be connected to a second electrode terminal on the side of the second main surface, and having the formed second main surface, A first via conductor to be connected to the first electrode terminal, and a connection portion connected to the first via conductor are formed, and a first step of preparing a first insulating layer constituting a first main surface; An electronic component having a second electrode layer provided on the side opposite to the electrode layer and the first electrode layer, such that the first electrode layer is located on the first main surface side and electrically connected to the connection portion A second step of integrally mounting the first insulating layer and the electronic component and forming a second main surface, A third step of forming, and a fourth step of penetrating the second insulating layer and forming a second via conductor to be connected to the second electrode terminal, wherein the thermal conduction of the material constituting the second electrode layer The rate is lower than the thermal conductivity of the material constituting the first electrode layer.

この電子部品内蔵構造体の製造方法では、電子部品の第1電極層及び第2電極層が、積層方向に関して、第1の主面側及び第2の主面側にそれぞれ位置し、かつ、第2電極層を構成する材料の熱伝導率は、第1電極層を構成する材料の熱伝導率より低い電子部品内蔵構造体が製造される。電子部品内蔵構造体に搭載される外部電子部品において熱が発生すると、その熱は、第2電極端子、電子部品、第1電極端子の順に伝わるが、第2電極層における熱移動よりも、第1電極層における熱移動のほうが速い。また、第2電極層が、熱伝導率が相対的に低い材料で構成されていることにより、第2電極層における熱移動は相対的に遅く、外部電子部品で発生した熱が急激に電子部品に伝導されることが抑制される。したがって、外部電子部品の熱による電子部品への影響を低減することが可能である。   In the method of manufacturing an electronic component built-in structure, the first electrode layer and the second electrode layer of the electronic component are respectively positioned on the first main surface side and the second main surface side in the stacking direction, and The thermal conductivity of the material which comprises 2 electrode layers is lower than the thermal conductivity of the material which comprises a 1st electrode layer, and the electronic component built-in structure is manufactured. When heat is generated in the external electronic component mounted on the electronic component built-in structure, the heat is transmitted in the order of the second electrode terminal, the electronic component, and the first electrode terminal, but the heat is transferred from the heat transfer in the second electrode layer. Heat transfer in one electrode layer is faster. Further, since the second electrode layer is made of a material having a relatively low thermal conductivity, the heat transfer in the second electrode layer is relatively slow, and the heat generated in the external electronic component is rapidly generated in the electronic component Conduction is suppressed. Therefore, it is possible to reduce the influence of the heat of the external electronic component on the electronic component.

本発明によれば、外部電子部品の熱による電子部品への影響を低減することが可能な電子部品内蔵構造体及び電子部品内蔵構造体の製造方法が提供される。   According to the present invention, an electronic component built-in structure and a method of manufacturing an electronic component built-in structure capable of reducing the influence of heat of an external electronic component on an electronic component are provided.

本発明の一実施形態に係る電子部品内蔵構造体を概略的に示す断面図である。It is a sectional view showing roughly an electronic component built-in structure concerning one embodiment of the present invention. 図1に示した電子部品内蔵構造体の実装状態の一例を示した断面図である。It is sectional drawing which showed an example of the mounting state of the electronic component built-in structure shown in FIG. 図1に示した電子部品内蔵構造体の電子部品の一部を拡大して示した断面図である。It is sectional drawing which expanded and showed a part of electronic component of the electronic component built-in structure shown in FIG. 図1に示した電子部品内蔵構造体の製造方法の各工程を示した図である。It is the figure which showed each process of the manufacturing method of the electronic component built-in structure shown in FIG. 図1に示した電子部品内臓構造体の製造方法の各工程を示した図である。It is the figure which showed each process of the manufacturing method of the electronic component internal structure shown in FIG. 図1に示した電子部品内臓構造体の製造方法の各工程を示した図である。It is the figure which showed each process of the manufacturing method of the electronic component internal structure shown in FIG. 図1に示した電子部品内蔵構造体の製造方法の各工程を示した図である。It is the figure which showed each process of the manufacturing method of the electronic component built-in structure shown in FIG. 図1に示した電子部品内蔵構造体の製造方法の変形例を示した図である。It is the figure which showed the modification of the manufacturing method of the electronic component built-in structure shown in FIG.

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。   Hereinafter, various embodiments will be described in detail with reference to the drawings. In the drawings, the same or corresponding portions are denoted by the same reference numerals and redundant description will be omitted.

図1は、本発明の一実施形態にかかる電子部品内蔵構造体を概略的に示す断面図である。図1に示されるように、電子部品内蔵構造体1は、後述する電子部品10を内蔵する構造体であり、例えば通信端末等に使用される。電子部品内蔵構造体1は、第1絶縁層20上に第2絶縁層30が積層された積層構造を有している。第1絶縁層20及び第2絶縁層30は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、又はフェノール樹脂等の絶縁性材料によって構成される。なお、第2絶縁層30を構成する絶縁性材料は、例えば、熱硬化性樹脂又は光硬化性樹脂等といった、特定の処理によって硬度が変化する材料であってもよい。第1絶縁層20の下面が、電子部品内蔵構造体1の一方の主面(第1の主面)1aを構成し、第2絶縁層30の上面が、第1の主面1aとは反対側の主面(第2の主面)1bを構成している。   FIG. 1 is a cross-sectional view schematically showing an electronic component built-in structure according to an embodiment of the present invention. As shown in FIG. 1, the electronic component built-in structure 1 is a structure incorporating an electronic component 10 described later, and is used, for example, in a communication terminal or the like. The electronic component built-in structure 1 has a stacked structure in which the second insulating layer 30 is stacked on the first insulating layer 20. The first insulating layer 20 and the second insulating layer 30 are made of, for example, an insulating material such as an epoxy resin, a polyimide resin, an acrylic resin, or a phenol resin. The insulating material constituting the second insulating layer 30 may be, for example, a material such as a thermosetting resin or a photocurable resin whose hardness is changed by a specific treatment. The lower surface of the first insulating layer 20 constitutes one main surface (first main surface) 1a of the electronic component built-in structure 1, and the upper surface of the second insulating layer 30 is opposite to the first main surface 1a. The side main surface (second main surface) 1b is configured.

電子部品内蔵構造体1の第1の主面1aには、複数の第1電極端子42が設けられている。第1電極端子42は、例えばCu等の導電性材料によって構成される。本実施形態では、各第1電極端子42は、主面1aに重なるように設けられているが、第1絶縁層20内に埋め込まれた状態で設けられていてもよい。各第1電極端子42には、図2に示すように、例えば半田バンプ43が設けられる。そして、各第1電極端子42は、電子部品内蔵構造体1の第1の主面1aと対面する外部の基板(図示せず)と、半田バンプ43を介して接続される。   A plurality of first electrode terminals 42 are provided on the first main surface 1 a of the electronic component built-in structure 1. The first electrode terminal 42 is made of, for example, a conductive material such as Cu. In the present embodiment, each first electrode terminal 42 is provided so as to overlap the main surface 1 a, but may be provided embedded in the first insulating layer 20. Each of the first electrode terminals 42 is provided with, for example, a solder bump 43 as shown in FIG. Each first electrode terminal 42 is connected to an external substrate (not shown) facing the first main surface 1 a of the electronic component built-in structure 1 via the solder bump 43.

図1に戻って、電子部品内蔵構造体1の第2の主面1bにも、複数の第2電極端子44が設けられている。第2電極端子44は、第1電極端子42同様、例えばCu等の導電性材料によって構成される。本実施形態では、各第2電極端子44は、主面1bに重なるように設けられているが、第2絶縁層30内に埋め込まれた状態で設けられていてもよい。各第2電極端子44には、図2に示すように、例えば半田バンプ45が設けられる。そして、各第2電極端子44は、電子部品内蔵構造体1の第2の主面1b上に搭載されるIC等の外部電子部品50と、半田バンプ45を介して接続される。   Returning to FIG. 1, a plurality of second electrode terminals 44 are also provided on the second major surface 1 b of the electronic component built-in structure 1. Similar to the first electrode terminal 42, the second electrode terminal 44 is made of, for example, a conductive material such as Cu. In the present embodiment, each second electrode terminal 44 is provided so as to overlap the main surface 1 b, but may be provided embedded in the second insulating layer 30. Each second electrode terminal 44 is provided with, for example, a solder bump 45 as shown in FIG. Each second electrode terminal 44 is connected to an external electronic component 50 such as an IC mounted on the second main surface 1 b of the electronic component built-in structure 1 via a solder bump 45.

図1に示されるように、第1絶縁層20上には、配線46及び接続部48が形成されている。配線46及び接続部48はいずれも、後述のとおり、導電層のパターニングにより形成されるため、配線46及び接続部48は同一層内に存在するとともに同一厚さを有する。配線46及び接続部48は、例えばCu等の導電性材料により構成される。本実施形態では、電子部品内蔵構造体1は一対の接続部48を有する。配線46及び接続部48のそれぞれは、第1絶縁層20の厚さ方向(すなわち、電子部品内蔵構造体1の積層方向)に延びるように第1絶縁層20に貫設された複数の第1ビア導体62を介して、第1電極端子42と電気的に接続されている。   As shown in FIG. 1, the wiring 46 and the connection portion 48 are formed on the first insulating layer 20. Since both the interconnections 46 and the connection portions 48 are formed by patterning the conductive layer as described later, the interconnections 46 and the connection portions 48 exist in the same layer and have the same thickness. The wiring 46 and the connection portion 48 are made of, for example, a conductive material such as Cu. In the present embodiment, the electronic component built-in structure 1 has a pair of connection parts 48. Each of the wiring 46 and the connection portion 48 is formed of a plurality of first insulating layers 20 penetrating through the first insulating layer 20 so as to extend in the thickness direction of the first insulating layer 20 (that is, the stacking direction of the electronic component built-in structure 1). The via conductor 62 is electrically connected to the first electrode terminal 42.

電子部品10は、一対の接続部48上において一対の接続部48にまたがるように設けられている。電子部品10は、一対の接続部48それぞれに対応するように下側に設けられた一対の第1電極層11と、上側に設けられた一対の第2電極層12とを有している。本実施形態では、電子部品10は、一対の第1電極層11と一対の第2電極層12との間に配置された誘電体層13を含む薄膜コンデンサであり、コンデンサ構造を2つ含んでいる。誘電体層13は、電子部品10の機能層として含まれている。電子部品10は、半田層などの導電材料層15を介して接続部48と接続されている。   The electronic component 10 is provided so as to straddle the pair of connecting portions 48 on the pair of connecting portions 48. The electronic component 10 has a pair of first electrode layers 11 provided on the lower side so as to correspond to each of the pair of connecting portions 48, and a pair of second electrode layers 12 provided on the upper side. In the present embodiment, the electronic component 10 is a thin film capacitor including the dielectric layer 13 disposed between the pair of first electrode layers 11 and the pair of second electrode layers 12 and includes two capacitor structures. There is. The dielectric layer 13 is included as a functional layer of the electronic component 10. The electronic component 10 is connected to the connection portion 48 via a conductive material layer 15 such as a solder layer.

図3に示されるように、電子部品10の第2電極層の厚さT2は、第1電極層の厚さT1より大きくなっている。一例として、電子部品10の全体厚さが10μm〜80μm、第1電極層11の厚さを0.1μm〜20μm、第2電極層12の厚さを0.1μm〜30μm、誘電体層13の厚さが0.05μm〜0.4μmとなるように設計され得る。   As shown in FIG. 3, the thickness T2 of the second electrode layer of the electronic component 10 is larger than the thickness T1 of the first electrode layer. As an example, the entire thickness of the electronic component 10 is 10 μm to 80 μm, the thickness of the first electrode layer 11 is 0.1 μm to 20 μm, the thickness of the second electrode layer 12 is 0.1 μm to 30 μm, and the thickness of the dielectric layer 13 is It can be designed to have a thickness of 0.05 μm to 0.4 μm.

第2電極層12を構成する材料の熱伝導率は、第1電極層11を構成する材料の熱伝導率より低くなっている。図3において矢印に示されるように、外部電子部品50で発生した熱はまず第2電極層12に伝導され、その後誘電体層13、第1電極層11の順に伝導される。第1電極層11の材料としては、例えばCu又はCu合金が用いられ得る。本実施形態では、第1電極層11はCuによって構成され、その熱伝導率は例えば350〜372W/(m・K)程度である。第2電極層12の材料としては、例えばNi又はNi合金が用いられうる。本実施形態では、第2電極層12はNiよって構成され、その熱伝導率は例えば59W/(m・K)程度である。誘電体層13の材料には、一例として、ペロブスカイト系の誘電体材料が用いられる。特にチタン酸バリウム(BaTiO)等のような、比較的低温にキュリー点を持つ強誘電体材料を誘電体層13に使用した薄膜コンデンサは、温度によるキャパシタンス等の特性変化が大きいため、本発明の埋め込み方法による効果がより顕著に得られる傾向がある。なお、電子部品10の機能層は、複数の誘電体層13及び複数の内部電極層が交互に積層された積層構造を有する、いわゆる多層薄膜コンデンサであってもよい。 The thermal conductivity of the material forming the second electrode layer 12 is lower than the thermal conductivity of the material forming the first electrode layer 11. As indicated by arrows in FIG. 3, the heat generated by the external electronic component 50 is first conducted to the second electrode layer 12, and then conducted in the order of the dielectric layer 13 and the first electrode layer 11. As a material of the first electrode layer 11, for example, Cu or a Cu alloy can be used. In the present embodiment, the first electrode layer 11 is made of Cu, and the thermal conductivity thereof is, for example, about 350 to 372 W / (m · K). As a material of the second electrode layer 12, for example, Ni or a Ni alloy can be used. In the present embodiment, the second electrode layer 12 is made of Ni, and the thermal conductivity thereof is, for example, about 59 W / (m · K). As a material of the dielectric layer 13, for example, a perovskite-based dielectric material is used. In particular, a thin film capacitor using a dielectric material having a Curie point at a relatively low temperature, such as barium titanate (BaTiO 3 ), for the dielectric layer 13 has a large change in characteristics such as capacitance due to temperature, so the present invention The effect of the embedding method tends to be more prominent. The functional layer of the electronic component 10 may be a so-called multilayer thin film capacitor having a laminated structure in which a plurality of dielectric layers 13 and a plurality of internal electrode layers are alternately laminated.

図1に戻り、第2絶縁層30は、第1層32と第2層34とからなる2層構造を有する。すなわち、第2絶縁層30は、第1絶縁層20の側から順に積層された第1層32と第2層34とで構成されている。   Returning to FIG. 1, the second insulating layer 30 has a two-layer structure including the first layer 32 and the second layer 34. That is, the second insulating layer 30 is composed of the first layer 32 and the second layer 34 stacked in order from the side of the first insulating layer 20.

第2絶縁層30の第1層32は、第1絶縁層20上に形成された各配線46を覆うとともに、第1絶縁層20上に形成された接続部48に対応する領域にキャビティ部33を有する。キャビティ部33は、積層方向において第1層32を貫通しており、第1絶縁層20上の接続部48が露出するように開口している。キャビティ部33の開口寸法は、電子部品10の寸法よりも大きくなるように設計されており、電子部品10はキャビティ部33内に収容されるとともに、キャビティ部33内において電子部品10の第1電極層11が接続部48に接続される。   The first layer 32 of the second insulating layer 30 covers the wires 46 formed on the first insulating layer 20, and the cavity 33 in a region corresponding to the connecting portion 48 formed on the first insulating layer 20. Have. The cavity portion 33 penetrates the first layer 32 in the stacking direction, and is opened so that the connection portion 48 on the first insulating layer 20 is exposed. The opening dimension of the cavity portion 33 is designed to be larger than the dimension of the electronic component 10, and the electronic component 10 is accommodated in the cavity portion 33, and the first electrode of the electronic component 10 in the cavity portion 33. Layer 11 is connected to connection 48.

電子部品10の下方には、キャビティ部33内に収容された電子部品10と第1絶縁層20とで画成された空間Vが存在する。空間Vは、絶縁性樹脂70で充たされている。絶縁性樹脂70は、例えば低誘電率材料(フィラーを含むエポキシ樹脂)やアンダーフィル材で構成される。電子部品10の下方に位置する配線46それぞれは絶縁性樹脂70で覆われている。   Below the electronic component 10, a space V defined by the electronic component 10 housed in the cavity 33 and the first insulating layer 20 is present. The space V is filled with the insulating resin 70. The insulating resin 70 is made of, for example, a low dielectric constant material (an epoxy resin containing a filler) or an underfill material. Each of the wirings 46 located below the electronic component 10 is covered with the insulating resin 70.

第2絶縁層30の第2層34は、第1層32、及び、キャビティ部33内に収容された電子部品10を一体的に覆っている。第2層34には、その厚さ方向(すなわち、電子部品内蔵構造体1の積層方向)に延びるように複数の第2ビア導体64が貫設されており、これらの第2ビア導体64を介して、電子部品10の第2電極層12が第2電極端子44と電気的に接続されている。なお、複数の第2ビア導体64には、図1及び図2に示した第2層34のみを貫通する第2ビア導体64以外に、図1及び図2では示されていないが第2絶縁層30(第1層32および第2層34)を貫通して配線46と第2電極端子44とを接続する第2ビア導体64も含み得る。   The second layer 34 of the second insulating layer 30 integrally covers the first layer 32 and the electronic component 10 accommodated in the cavity 33. In the second layer 34, a plurality of second via conductors 64 are provided so as to extend in the thickness direction (that is, the stacking direction of the electronic component built-in structure 1). The second electrode layer 12 of the electronic component 10 is electrically connected to the second electrode terminal 44 via the second electrode terminal 44. The plurality of second via conductors 64 are not shown in FIGS. 1 and 2 except for the second via conductors 64 penetrating only the second layer 34 shown in FIGS. It may also include a second via conductor 64 connecting the wire 46 and the second electrode terminal 44 through the layer 30 (the first layer 32 and the second layer 34).

次に、図4〜図7を参照して、電子部品内蔵構造体1の製造方法について説明する。   Next, a method of manufacturing the electronic component built-in structure 1 will be described with reference to FIGS.

図4〜図7では、一つの電子部品内蔵構造体1を製造する製造方法を示しているが、実際には一枚のウェハ上において電子部品内蔵構造体1の構造を複数形成した後に個片化して一度に複数の電子部品内蔵構造体1が製造される。そのため、図4〜図7では、ウェハの一部(一つの電子部品内蔵構造体1に相当する部分)を拡大して示している。   FIGS. 4 to 7 show a manufacturing method of manufacturing one electronic component built-in structure 1, but in practice, after forming a plurality of structures of the electronic component built-in structure 1 on one wafer, individual pieces And the plurality of electronic component built-in structures 1 are manufactured at one time. Therefore, in FIGS. 4 to 7, a part of the wafer (a part corresponding to one electronic component built-in structure 1) is shown in an enlarged manner.

電子部品内蔵構造体1を製造する際には、まず、第1電極端子42に接続されるべき第1ビア導体62、及び第1ビア導体62に接続された接続部48が形成され、第1の主面1aを構成する第1絶縁層20を準備する(第1工程)。具体的には、図4(a)に示されるように、支持基板としての機能を有するウェハWを準備し、ウェハW上に仮接着層Lを形成する。ウェハWの材料は特に限定されず、例えばガラスウェハ等を用いることができる。仮接着層Lは、スピンコート等の公知の方法によって形成され得る。なお、仮接着層Lが予め形成されたウェハWを準備してもよい。   When manufacturing the electronic component built-in structure 1, first, the first via conductor 62 to be connected to the first electrode terminal 42 and the connection portion 48 connected to the first via conductor 62 are formed, and the first The first insulating layer 20 constituting the main surface 1a of the first embodiment is prepared (first step). Specifically, as shown in FIG. 4A, a wafer W having a function as a support substrate is prepared, and a temporary adhesive layer L is formed on the wafer W. The material of the wafer W is not particularly limited, and for example, a glass wafer or the like can be used. The temporary adhesive layer L can be formed by a known method such as spin coating. In addition, you may prepare the wafer W in which the temporary adhesion layer L was formed previously.

次に、図4(b)に示されるように、仮接着層L上にシード層Sを形成する。シード層Sは、例えばCu等の導電性材料で構成される。さらに、図4(c)に示されるように、シード層S上に第1絶縁層20を積層するとともに第1絶縁層20を公知のパターニング技術を用いてパターニングして、上述した各第1ビア導体62を形成する位置の第1絶縁層20に貫通孔20aを設ける。そして、パターニングされた第1絶縁層20に、電解めっきによりめっき層を形成する。めっき層のうち、第1絶縁層20の貫通孔20a内に形成されためっき層が第1ビア導体62を構成し、第1絶縁層20上に形成されためっき層が配線46及び接続部48を構成する。   Next, as shown in FIG. 4B, a seed layer S is formed on the temporary adhesive layer L. The seed layer S is made of, for example, a conductive material such as Cu. Furthermore, as shown in FIG. 4C, the first insulating layer 20 is laminated on the seed layer S, and the first insulating layer 20 is patterned using a known patterning technique to form the first vias described above. A through hole 20 a is provided in the first insulating layer 20 at a position where the conductor 62 is to be formed. Then, a plated layer is formed on the patterned first insulating layer 20 by electrolytic plating. Among the plating layers, the plating layer formed in the through hole 20a of the first insulating layer 20 constitutes the first via conductor 62, and the plating layer formed on the first insulating layer 20 is the wiring 46 and the connection portion 48. Configure

次に、図5(a)に示されるように、めっき層が形成された第1絶縁層20を全体的に覆うように、第2絶縁層30の第1層32を形成する。第2絶縁層30の第1層32は、公知のパターニング技術を用いてパターニングされて、第1絶縁層20上に形成された接続部48に対応する領域にキャビティ部33が設けられる。   Next, as shown in FIG. 5A, the first layer 32 of the second insulating layer 30 is formed so as to entirely cover the first insulating layer 20 on which the plating layer is formed. The first layer 32 of the second insulating layer 30 is patterned using a known patterning technique, and the cavity 33 is provided in a region corresponding to the connecting portion 48 formed on the first insulating layer 20.

次に、第1電極層11及び第1電極層11とは反対に設けられた第2電極層12を有する電子部品10を、第1電極層11が第1の主面1a側に位置するとともに接続部48と電気的に接続されるように接続部48に対して搭載する(第2工程)。具体的には、図5(b)に示されるように、電子部品10がキャビティ部33内に設置され、キャビティ部33内において電子部品10となるべき部品18が導電材料層15を介して接続部48に接続される。電子部品10となるべき部品18は、一対の第2電極層12となるべき1つのNi厚膜電極12Aを有する。電子部品10となるべき部品18が設置される前又は設置された後に、電子部品10となるべき部品18と第1絶縁層20とで画成された空間Vを絶縁性樹脂70で充たす。それにより、電子部品10となるべき部品18の下方に位置する配線46それぞれが絶縁性樹脂70で覆われる。   Next, the electronic component 10 having the second electrode layer 12 provided opposite to the first electrode layer 11 and the first electrode layer 11 is disposed with the first electrode layer 11 located on the first main surface 1 a side. It mounts with respect to the connection part 48 so that it may be electrically connected with the connection part 48 (2nd process). Specifically, as shown in FIG. 5 (b), the electronic component 10 is placed in the cavity 33, and the component 18 to be the electronic component 10 in the cavity 33 is connected via the conductive material layer 15. It is connected to the unit 48. The component 18 to be the electronic component 10 has one Ni thick film electrode 12A to be the pair of second electrode layers 12. Before or after the component 18 to be the electronic component 10 is installed, the space V defined by the component 18 to be the electronic component 10 and the first insulating layer 20 is filled with the insulating resin 70. As a result, each of the wirings 46 located below the component 18 to be the electronic component 10 is covered with the insulating resin 70.

そして、図5(c)に示されるように、電子部品10となるべき部品18の周囲を囲むようにレジスト82を設けてエッチング処理をおこない、Ni厚膜電極12Aの厚さを薄くする。そして、図6(a)に示されるように、レジスト82及びNi厚膜電極12Aのうちの第2電極層12となるべき領域を覆うようにレジスト84を設けてエッチング処理をおこなう。その結果、図6(b)に示されるように、一対の第2電極層12を有する電子部品10が得られる。なお、上記エッチング処理の後、レジスト82、84は除去される。   Then, as shown in FIG. 5C, a resist 82 is provided so as to surround the periphery of the component 18 to be the electronic component 10 and etching is performed to thin the thickness of the Ni thick film electrode 12A. Then, as shown in FIG. 6A, the resist 84 is provided so as to cover the region to be the second electrode layer 12 of the resist 82 and the Ni thick film electrode 12A, and the etching process is performed. As a result, as shown in FIG. 6B, an electronic component 10 having a pair of second electrode layers 12 is obtained. The resists 82 and 84 are removed after the etching process.

次に、図7(a)に示されるように、第1層32、及び、キャビティ部33内に収容された電子部品10を一体的に覆い、第2の主面1bを構成する第2絶縁層の第2層34を形成する(第3工程)。そして、第2層34を公知のパターニング技術を用いてパターニングして、上述した各第2ビア導体64を形成する位置の第2層34に貫通孔34aを設ける。これにより、第2絶縁層30が形成された状態となる。   Next, as shown in FIG. 7A, the first layer 32 and the electronic component 10 housed in the cavity portion 33 are integrally covered to form a second insulation 1b that constitutes the second main surface 1b. A second layer 34 of layers is formed (third step). Then, the second layer 34 is patterned using a known patterning technique to form through holes 34 a in the second layer 34 at positions where the above-described second via conductors 64 are formed. As a result, the second insulating layer 30 is formed.

そして、第2絶縁層30(第2層34)を貫通し、第2電極端子44に接続されるべき第2ビア導体64を形成する(第4工程)。具体的には、図7(b)に示されるように、パターニングされた第2絶縁層30の第2層34に、電解めっきによりめっき層を形成する。めっき層のうち、第2絶縁層30の第2層34の貫通孔34a内に形成されためっき層が第2ビア導体64を構成し、第2絶縁層30の第2層34上に形成されためっき層が第2電極端子44を構成する。   Then, the second via conductor 64 to be connected to the second electrode terminal 44 is formed through the second insulating layer 30 (second layer 34) (fourth step). Specifically, as shown in FIG. 7B, a plating layer is formed on the second layer 34 of the patterned second insulating layer 30 by electrolytic plating. Among the plating layers, the plating layer formed in the through hole 34 a of the second layer 34 of the second insulating layer 30 constitutes the second via conductor 64, and is formed on the second layer 34 of the second insulating layer 30. The plated layer constitutes the second electrode terminal 44.

最後に、仮接着層L及びウェハWを除去し、除去により露出した第1の主面1a上に第1電極端子42を設けることで、上述した電子部品内蔵構造体1が完成する。その後、電子部品内蔵構造体1に対して外部電子部品50(図2参照)を搭載する。このとき、外部電子部品50は、半田バンプ45を介して第2電極端子44に電気的に接続される。そして、樹脂などを用いて外部電子部品50を封止する。   Finally, the temporary adhesive layer L and the wafer W are removed, and the first electrode terminal 42 is provided on the first main surface 1a exposed by the removal, whereby the electronic component built-in structure 1 described above is completed. Thereafter, the external electronic component 50 (see FIG. 2) is mounted on the electronic component built-in structure 1. At this time, the external electronic component 50 is electrically connected to the second electrode terminal 44 through the solder bump 45. Then, the external electronic component 50 is sealed using a resin or the like.

なお、上述した製法とは異なり、図7(b)に示した第2電極端子44の形成工程の後に、図8に示されるように、第2の主面1b上に外部電子部品50を搭載して樹脂封止を行った後に、仮接着層L及びウェハWを除去してもよい。その後、除去により露出した第1の主面1a上に第1電極端子42を設けることで、電子部品内蔵構造体1が完成する。   Unlike the manufacturing method described above, after the step of forming the second electrode terminal 44 shown in FIG. 7B, as shown in FIG. 8, the external electronic component 50 is mounted on the second main surface 1b. After resin sealing is performed, the temporary adhesive layer L and the wafer W may be removed. Thereafter, the first electrode terminal 42 is provided on the first main surface 1a exposed by the removal, whereby the electronic component built-in structure 1 is completed.

以上説明したように、この電子部品内蔵構造体1においては、電子部品内蔵構造体1に搭載される外部電子部品50において熱が発生すると、その熱は、第2電極端子44、電子部品10、第1電極端子42の順に伝わるが、第2の主面1b側に位置する第2電極層12を構成する材料の熱伝導率が、第1の主面1a側に位置する第1電極層11を構成する材料の熱伝導率より低くなっている。このため、第2電極層12における熱移動よりも、第1電極層11における熱移動のほうが速い。これにより、電子部品10においては第2電極層12、誘電体層13、第1電極層11の順に熱が伝わる(図3参照)が、第2電極層12から誘電体層13への熱移動に比べ、誘電体層13から第1電極層11への熱移動は速くなっている。また、第2電極層12が、熱伝導率が相対的に低い材料で構成されていることにより、第2電極層12における熱移動は相対的に遅く、外部電子部品50で発生した熱が急激に電子部品10に伝導されることが抑制されている。したがって、外部電子部品50の熱による電子部品10への影響を低減することが可能である。   As described above, in the electronic component built-in structure 1, when heat is generated in the external electronic component 50 mounted on the electronic component built-in structure 1, the heat is transmitted to the second electrode terminal 44, the electronic component 10, The heat conductivity of the material constituting the second electrode layer 12 located on the second main surface 1 b side, which is transmitted in the order of the first electrode terminal 42, is the first electrode layer 11 located on the first main surface 1 a side It is lower than the thermal conductivity of the material of which Therefore, the heat transfer in the first electrode layer 11 is faster than the heat transfer in the second electrode layer 12. Thereby, in the electronic component 10, the heat is transmitted in the order of the second electrode layer 12, the dielectric layer 13 and the first electrode layer 11 (see FIG. 3), but the heat transfer from the second electrode layer 12 to the dielectric layer 13 The heat transfer from the dielectric layer 13 to the first electrode layer 11 is faster than that in FIG. Further, since the second electrode layer 12 is made of a material having a relatively low thermal conductivity, the heat transfer in the second electrode layer 12 is relatively slow, and the heat generated in the external electronic component 50 is rapid. Conduction to the electronic component 10 is suppressed. Therefore, the influence of the heat of the external electronic component 50 on the electronic component 10 can be reduced.

また、電子部品内蔵構造体1では、第2電極層12の厚さT2は、第1電極層11の厚さT1より大きくなっている。これにより、第1電極層11に比べ、第2電極層12の熱容量が大きくなっている。したがって、外部電子部品50で発生した熱による第2電極層12の急激な温度上昇が抑制され、それにより、電子部品10の急激な温度上昇も抑制され得る。   Further, in the electronic component built-in structure 1, the thickness T 2 of the second electrode layer 12 is larger than the thickness T 1 of the first electrode layer 11. Thereby, the heat capacity of the second electrode layer 12 is larger than that of the first electrode layer 11. Therefore, the rapid temperature rise of the second electrode layer 12 due to the heat generated in the external electronic component 50 can be suppressed, whereby the rapid temperature rise of the electronic component 10 can also be suppressed.

また、電子部品内蔵構造体1では、第2絶縁層30は、第1絶縁層20の側から順に積層された第1層32と第2層34とで構成されている。そして、第1層32が、接続部48が露出するように開口したキャビティ部33を有し、そのキャビティ部33内に電子部品10が配置されている。このように電子部品10を第2絶縁層30のキャビティ部33内に配置することで、電子部品内蔵構造体1の低背化が図られている。   Further, in the electronic component built-in structure 1, the second insulating layer 30 is configured of the first layer 32 and the second layer 34 sequentially stacked from the side of the first insulating layer 20. Then, the first layer 32 has a cavity 33 opened so that the connection 48 is exposed, and the electronic component 10 is disposed in the cavity 33. By arranging the electronic component 10 in the cavity 33 of the second insulating layer 30 as described above, the height of the electronic component built-in structure 1 can be reduced.

また、電子部品内蔵構造体1の製造方法では、電子部品10の第1電極層11及び第2電極層12が、積層方向に関して、第1の主面1a側及び第2の主面1b側にそれぞれ位置し、かつ、第2電極層12を構成する材料の熱伝導率は、第1電極層11を構成する材料の熱伝導率より低い電子部品内蔵構造体1が製造される。電子部品内蔵構造体1に搭載される外部電子部品50において熱が発生すると、その熱は、第2電極端子44、電子部品10、第1電極端子42の順に伝わるが、第2の主面1b側に位置する第2電極層12を構成する材料の熱伝導率が、第1の主面1a側に位置する第1電極層11を構成する材料の熱伝導率より低くなっている。このため、第2電極層12における熱移動よりも、第1電極層11における熱移動のほうが速い。これにより、電子部品10においては第2電極層12、誘電体層13、第1電極層11の順に熱が伝わる(図3参照)が、第2電極層12から誘電体層13への熱移動に比べ、誘電体層13から第1電極層11への熱移動は速くなっている。また、第2電極層12が、熱伝導率が相対的に低い材料で構成されていることにより、第2電極層12における熱移動は相対的に遅く、外部電子部品50で発生した熱が急激に電子部品10に伝導されることが抑制されている。したがって、外部電子部品50の熱による電子部品10への影響を低減することが可能である。   Further, in the method of manufacturing the electronic component built-in structure 1, the first electrode layer 11 and the second electrode layer 12 of the electronic component 10 are on the first main surface 1a side and the second main surface 1b side in the stacking direction. The thermal conductivity of the material positioned respectively and constituting the second electrode layer 12 is lower than the thermal conductivity of the material constituting the first electrode layer 11, whereby the electronic component built-in structure 1 is manufactured. When heat is generated in the external electronic component 50 mounted on the electronic component built-in structure 1, the heat is transmitted in the order of the second electrode terminal 44, the electronic component 10, and the first electrode terminal 42, but the second main surface 1b The thermal conductivity of the material forming the second electrode layer 12 located on the side is lower than the thermal conductivity of the material forming the first electrode layer 11 located on the first main surface 1 a side. Therefore, the heat transfer in the first electrode layer 11 is faster than the heat transfer in the second electrode layer 12. Thereby, in the electronic component 10, the heat is transmitted in the order of the second electrode layer 12, the dielectric layer 13 and the first electrode layer 11 (see FIG. 3), but the heat transfer from the second electrode layer 12 to the dielectric layer 13 The heat transfer from the dielectric layer 13 to the first electrode layer 11 is faster than that in FIG. Further, since the second electrode layer 12 is made of a material having a relatively low thermal conductivity, the heat transfer in the second electrode layer 12 is relatively slow, and the heat generated in the external electronic component 50 is rapid. Conduction to the electronic component 10 is suppressed. Therefore, the influence of the heat of the external electronic component 50 on the electronic component 10 can be reduced.

1…電子部品内蔵構造体、1a…第1の主面、1b…第2の主面、10…電子部品、11…第1電極層、12…第2電極層、13…誘電体層、20…第1絶縁層、30…第2絶縁層、32…第1層、33…キャビティ部、34…第2層、42…第1電極端子、44…第2電極端子、48…接続部、62…第1ビア導体、64…第2ビア導体、T1,T2…厚さ。 DESCRIPTION OF SYMBOLS 1 ... electronic component built-in structure, 1a ... 1st main surface, 1b ... 2nd main surface, 10 ... Electronic component, 11 ... 1st electrode layer, 12 ... 2nd electrode layer, 13 ... dielectric material layer, 20 ... first insulating layer, 30 ... second insulating layer, 32 ... first layer, 33 ... cavity portion, 34 ... second layer, 42 ... first electrode terminal, 44 ... second electrode terminal, 48 ... connection portion, 62 ... 1st via conductor, 64 ... 2nd via conductor, T1, T2 ... thickness.

Claims (4)

第1の主面と、前記第1の主面とは反対側の第2の主面とを有し、前記第2の主面側に外部電子部品が搭載される電子部品内蔵構造体であって、
前記第1の主面を構成する第1絶縁層と、
前記第1絶縁層に対して積層された接続部と、
前記接続部に対して搭載され、積層方向において前記第1の主面側に位置すると共に前記接続部と電気的に接続された第1電極層と、積層方向において前記第2の主面側に位置する第2電極層とを有する電子部品と、
前記第1絶縁層及び前記電子部品を一体的に覆う第2絶縁層と、
前記第1の主面に設けられた複数の第1電極端子と、
前記第2の主面に設けられ、前記外部電子部品と接続されるべき複数の第2電極端子と、
前記積層方向に延びて前記第1絶縁層を貫通し、前記接続部と前記第1電極端子とを電気的に接続する複数の第1ビア導体と、
前記積層方向に延びて前記第2絶縁層を貫通し、前記電子部品の前記第2電極層と前記第2電極端子とを電気的に接続する複数の第2ビア導体と、を備え、
前記第2電極層を構成する材料の熱伝導率は、前記第1電極層を構成する材料の熱伝導率より低い、電子部品内蔵構造体。
An electronic component built-in structure having a first main surface and a second main surface opposite to the first main surface, and an external electronic component being mounted on the second main surface side. ,
A first insulating layer constituting the first main surface;
A connection portion stacked on the first insulating layer;
A first electrode layer mounted on the connection portion and located on the first main surface side in the stacking direction and electrically connected to the connection portion; and on the second main surface side in the stacking direction An electronic component having a second electrode layer located thereon;
A second insulating layer integrally covering the first insulating layer and the electronic component;
A plurality of first electrode terminals provided on the first main surface;
A plurality of second electrode terminals provided on the second main surface and to be connected to the external electronic component;
A plurality of first via conductors which extend in the stacking direction and penetrate the first insulating layer and electrically connect the connection portion and the first electrode terminal;
And a plurality of second via conductors extending in the stacking direction, penetrating through the second insulating layer, and electrically connecting the second electrode layer of the electronic component and the second electrode terminal.
The electronic component built-in structure whose thermal conductivity of the material which comprises the said 2nd electrode layer is lower than the thermal conductivity of the material which comprises the said 1st electrode layer.
前記第2電極層の厚さは、前記第1電極層の厚さより大きい、請求項1に記載の電子部品内蔵構造体。   The electronic component built-in structure according to claim 1, wherein a thickness of the second electrode layer is larger than a thickness of the first electrode layer. 前記第2絶縁層は、前記第1絶縁層の側から順に積層された第1層と第2層とで構成されており、
前記第1層が、前記接続部が露出するように開口したキャビティ部を有し、該キャビティ部内に前記電子部品が配置されている、請求項1又は2に記載の電子部品内蔵構造体。
The second insulating layer is composed of a first layer and a second layer stacked in order from the side of the first insulating layer,
The electronic component built-in structure according to claim 1 or 2, wherein the first layer has a cavity portion opened so as to expose the connection portion, and the electronic component is disposed in the cavity portion.
第1電極端子が形成された第1の主面と、前記第1の主面とは反対側に位置し、第2電極端子が形成された第2の主面とを有し、前記第2の主面側において前記第2電極端子と接続されるように外部電子部品が搭載される電子部品内蔵構造体の製造方法であって、
前記第1電極端子に接続されるべき第1ビア導体、及び前記第1ビア導体に接続された接続部が形成され、前記第1の主面を構成する第1絶縁層を準備する第1工程と、
第1電極層及び前記第1電極層とは反対側に設けられた第2電極層を有する電子部品を、前記第1電極層が前記第1の主面側に位置すると共に前記接続部と電気的に接続されるように前記接続部に対して搭載する第2工程と、
前記第1絶縁層及び前記電子部品を一体的に覆い、前記第2の主面を構成する第2絶縁層を形成する第3工程と、
前記第2絶縁層を貫通し、前記第2電極端子に接続されるべき第2ビア導体を形成する第4工程と、を含み、
前記第2電極層を構成する材料の熱伝導率は、前記第1電極層を構成する材料の熱伝導率より低い、電子部品内蔵構造体の製造方法。
A first main surface on which a first electrode terminal is formed, and a second main surface opposite to the first main surface and on which a second electrode terminal is formed; A method of manufacturing an electronic component built-in structure in which an external electronic component is mounted so as to be connected to the second electrode terminal on the main surface side of
A first via conductor to be connected to the first electrode terminal, and a connection portion connected to the first via conductor are formed, and a first step of preparing a first insulating layer constituting the first main surface When,
In the electronic component having a first electrode layer and a second electrode layer provided on the opposite side to the first electrode layer, the first electrode layer is positioned on the first main surface side and the electrical connection with the connection portion A second step of mounting the connection portion so as to be connected
A third step of integrally covering the first insulating layer and the electronic component to form a second insulating layer constituting the second main surface;
And forming a second via conductor penetrating the second insulating layer and connected to the second electrode terminal.
A method of manufacturing an electronic component built-in structure, wherein a thermal conductivity of a material forming the second electrode layer is lower than a thermal conductivity of a material forming the first electrode layer.
JP2017223039A 2017-11-20 2017-11-20 Manufacturing method of electronic component built-in structure and electronic component built-in structure Active JP6926983B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017223039A JP6926983B2 (en) 2017-11-20 2017-11-20 Manufacturing method of electronic component built-in structure and electronic component built-in structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017223039A JP6926983B2 (en) 2017-11-20 2017-11-20 Manufacturing method of electronic component built-in structure and electronic component built-in structure

Publications (2)

Publication Number Publication Date
JP2019096676A true JP2019096676A (en) 2019-06-20
JP6926983B2 JP6926983B2 (en) 2021-08-25

Family

ID=66973129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017223039A Active JP6926983B2 (en) 2017-11-20 2017-11-20 Manufacturing method of electronic component built-in structure and electronic component built-in structure

Country Status (1)

Country Link
JP (1) JP6926983B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227177A (en) * 2007-03-13 2008-09-25 Nec Corp Interposer, semiconductor module, and manufacturing method thereof
JP2011040499A (en) * 2009-08-07 2011-02-24 Seiko Instruments Inc Electronic device, and method of manufacturing the same
JP2015198212A (en) * 2014-04-03 2015-11-09 凸版印刷株式会社 glass interposer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227177A (en) * 2007-03-13 2008-09-25 Nec Corp Interposer, semiconductor module, and manufacturing method thereof
JP2011040499A (en) * 2009-08-07 2011-02-24 Seiko Instruments Inc Electronic device, and method of manufacturing the same
JP2015198212A (en) * 2014-04-03 2015-11-09 凸版印刷株式会社 glass interposer

Also Published As

Publication number Publication date
JP6926983B2 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
JP4361826B2 (en) Semiconductor device
JP2016207958A (en) Wiring board and manufacturing method for wiring board
JP6606331B2 (en) Electronic equipment
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
KR20160066311A (en) semi-conductor package and manufacturing method thereof
KR20150137829A (en) Package board and method for manufacturing the same
JP2018022824A (en) Electronic component built-in substrate, manufacturing method, and electronic component device
JP2015228480A (en) Package substrate, package, lamination package, and method of manufacturing package substrate
JP2009267149A (en) Part built-in wiring board, and method for manufacturing part built-in wiring board
KR101043328B1 (en) Electro device embedded printed circuit board and manufacturing method thereof
TWI724339B (en) Structure with built-in electronic parts
JP6533066B2 (en) Electronic device
KR102117477B1 (en) Semiconductor package and manufacturing method thereof
JP2010272563A (en) Wiring board with built-in component and method of manufacturing the same
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2018006450A (en) Electronic component built-in substrate, manufacturing method thereof and electronic component device
JP6926983B2 (en) Manufacturing method of electronic component built-in structure and electronic component built-in structure
TWI658557B (en) Load circuit board and methord for manufacturing the same
JP6361145B2 (en) Wiring board
JP4558257B2 (en) Solid electrolytic capacitor
JP6907898B2 (en) Structure with built-in electronic components
JP5601413B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2006344631A (en) Component built-in substrate
JP5997197B2 (en) Wiring board
JP2015170676A (en) Wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6926983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150