JP2019086454A - Semiconductor testing device and method for separating semiconductor element - Google Patents

Semiconductor testing device and method for separating semiconductor element Download PDF

Info

Publication number
JP2019086454A
JP2019086454A JP2017216297A JP2017216297A JP2019086454A JP 2019086454 A JP2019086454 A JP 2019086454A JP 2017216297 A JP2017216297 A JP 2017216297A JP 2017216297 A JP2017216297 A JP 2017216297A JP 2019086454 A JP2019086454 A JP 2019086454A
Authority
JP
Japan
Prior art keywords
semiconductor element
main surface
spacer
semiconductor
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017216297A
Other languages
Japanese (ja)
Other versions
JP6956598B2 (en
Inventor
幸博 徳
Sachihiro Toku
幸博 徳
武彦 中原
Takehiko Nakahara
武彦 中原
忠之 酒井
Tadayuki Sakai
忠之 酒井
伊藤 嘉教
Yoshinori Ito
嘉教 伊藤
勇史 海老池
Yuji Ebiike
勇史 海老池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017216297A priority Critical patent/JP6956598B2/en
Publication of JP2019086454A publication Critical patent/JP2019086454A/en
Application granted granted Critical
Publication of JP6956598B2 publication Critical patent/JP6956598B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

To provide a semiconductor testing device which can separate a semiconductor element from the semiconductor testing device without human intervention, and a method for separating the semiconductor element.SOLUTION: A semiconductor testing device 1 includes a pressurization conduction unit 3 and a separation unit 6. The pressurization conduction unit 3 runs an electric test while pressurizing the semiconductor element 11 by a first intermediate material 21 and a second intermediate material 25. The separation unit 6 has adsorption pads 61a to 61c and cylinders 62a and 62b. The positions of the adsorption pads 61b and 61c are changed by the cylinders 62b and 62c while the second intermediate material 25, for example, is being held by the adsorption pads 61a to 61c.SELECTED DRAWING: Figure 1

Description

本発明は、半導体試験装置および半導体素子の分離方法に関し、特に、半導体素子に直流の大電流を通電する半導体試験装置と、半導体試験装置から半導体素子を分離する半導体素子の分離方法とに関するものである。   The present invention relates to a semiconductor test apparatus and a method of separating semiconductor elements, and more particularly to a semiconductor test apparatus which applies a large direct current to semiconductor elements and a method of separating semiconductor elements which separates semiconductor elements from semiconductor test apparatus. is there.

従来より、大電流が流される用途の半導体素子では、あらかじめ、半導体素子に大電流を通電することによって電気的特性を評価することが行われている。電気的特性を評価するため、半導体試験装置が用いられている。そのような半導体試験装置を開示した特許文献として、たとえば、特許文献1および特許文献2がある。   2. Description of the Related Art Conventionally, in a semiconductor device for use in which a large current flows, it has been performed in advance to evaluate the electrical characteristics by supplying a large current to the semiconductor device. Semiconductor test equipment is used to evaluate electrical characteristics. As patent documents which disclosed such a semiconductor testing device, there are patent documents 1 and patent documents 2, for example.

特許文献1に開示された半導体試験装置では、半導体素子の上に加圧板を直接載置し、加圧板によって半導体素子に下向きの押圧力を加えながら半導体素子に大電流を流すよう構成されている。また、特許文献2に開示されている半導体試験装置では、半導体素子と加圧板との間に、積層金属箔等の間材を挟み込んだ状態で通電試験を行う手法が提案されている。   In the semiconductor test apparatus disclosed in Patent Document 1, a pressing plate is directly mounted on the semiconductor element, and a large current is caused to flow through the semiconductor element while applying a downward pressing force to the semiconductor element by the pressing plate. . Further, in the semiconductor test apparatus disclosed in Patent Document 2, a method is proposed in which an electrical conduction test is performed in a state in which an intermediate material such as a laminated metal foil is sandwiched between the semiconductor element and the pressure plate.

国際公開第2014/148294号International Publication No. 2014/148294 特開2016−11862号公報JP, 2016-11862, A

半導体試験装置では、半導体素子を試験する際には、半導体素子に大電流が流されることになる。このため、特許文献2に開示された半導体試験装置では、積層金属箔等の間材が、半導体素子と加圧板とに溶着してしまうことが想定される。   In the semiconductor test apparatus, a large current flows in the semiconductor element when the semiconductor element is tested. For this reason, in the semiconductor testing device disclosed in Patent Document 2, it is assumed that an interlayer material of laminated metal foil or the like will be welded to the semiconductor element and the pressure plate.

間材と半導体素子等とが溶着した場合には、たとえば、間材および半導体素子等のうちの一方を吸着させ、その状態で、他方を人の手によって引っ張ることで、他方を一方から分離する必要がある。このように、半導体試験装置から半導体素子を分離するのに、人手によって行うことは手間と時間とを要し、工程の自動化を妨げる要因となる。   When the interlayer and the semiconductor element or the like are welded, for example, one of the interlayer and the semiconductor element or the like is adsorbed, and in that state, the other is separated by pulling the other by a human hand. There is a need. As described above, manually separating the semiconductor elements from the semiconductor test apparatus requires labor and time, which is a factor that hinders the automation of the process.

本発明はこのような問題点に鑑みてなされたものであり、一つの目的は、人手を要することなく半導体試験装置から半導体素子を分離することができる半導体試験装置を提供することであり、他の目的は、半導体試験装置から半導体素子を分離する半導体素子の分離方法を提供することである。   The present invention has been made in view of such problems, and it is an object of the present invention to provide a semiconductor test apparatus capable of separating a semiconductor element from a semiconductor test apparatus without requiring manual operation. It is an object of the present invention to provide a method of separating semiconductor devices for separating semiconductor devices from a semiconductor test apparatus.

本発明に係る半導体試験装置は、加圧通電部と分離部とを有する。加圧通電部は、互いに対向する第1主面および第2主面を有する半導体素子を、間材を介して加圧しながら半導体素子に電気的試験をする。分離部は、半導体素子と間材とを分離する。分離部は、保持部と位置変更部とを備えている。保持部は、間材を保持する。位置変更部は、間材を保持した状態で保持部の位置を変更し、間材と半導体素子との間に隙間を生じさせることによって、半導体素子を間材から分離させる。   A semiconductor test apparatus according to the present invention has a pressure application unit and a separation unit. The pressure application unit electrically tests the semiconductor element while pressing the semiconductor element having the first main surface and the second main surface facing each other through the spacer. The separation part separates the semiconductor element and the interlayer. The separation unit includes a holding unit and a position changing unit. The holding portion holds the spacer. The position changing portion changes the position of the holding portion while holding the spacer, and separates the semiconductor element from the spacer by creating a gap between the spacer and the semiconductor element.

本発明に係る半導体素子の分離方法は、半導体試験装置において、互いに対向する第1主面および第2主面を有する半導体素子を、間材を介して加圧しながら電気的試験を行った後に、半導体素子を間材から分離する半導体素子の分離方法であって、以下の動作を行う。間材として、半導体素子の第1主面側に第1主面側間材を配置する。第1主面側間材における第1位置を保持するとともに、第1位置から距離を隔てられた第2位置を保持する。第1主面側間材における第1位置および第2位置を保持した状態で、距離を縮めることによって第1主面側間材を変形させ、第1主面側間材と半導体素子との間に隙間を生じさせて、半導体素子を第1主面側間材から分離する。   The method for separating a semiconductor device according to the present invention is an semiconductor test apparatus which performs an electrical test while pressing a semiconductor device having a first main surface and a second main surface facing each other through an interlayer. A method for separating a semiconductor element, which separates the semiconductor element from the spacer, and the following operation is performed. As a spacer, the spacer on the first major surface side is disposed on the side of the first major surface of the semiconductor element. The first position on the first main surface side interspace material is held, and the second position spaced from the first position is held. The first main surface side interspace material is deformed by shortening the distance while holding the first position and the second position in the first main surface side interspace material, and between the first main surface side interspace material and the semiconductor element To separate the semiconductor element from the first main surface side interspace material.

本発明に係る半導体試験装置によれば、分離部によって、間材を保持した状態で保持部の位置を変更することで、間材と半導体素子との間に隙間が生じる。これにより、人手を要さずに、半導体素子と間材とを分離させることができる。   According to the semiconductor test apparatus of the present invention, the gap between the spacer and the semiconductor element is generated by changing the position of the holder while the spacer is held by the separation unit. Thus, the semiconductor element and the spacer can be separated without requiring any manual operation.

本発明に係る半導体素子の分離方法によれば、第1主面側間材をそれぞれ保持した第1位置と第2位置との距離を縮めることによって、第1主面側間材が変形して、第1主面側間材と半導体素子との間に隙間が生じる。これにより、人手を要さずに、半導体素子と第1主面側間材とを分離することができる。   According to the method of separating semiconductor elements of the present invention, the first main surface side interspace material is deformed by reducing the distance between the first position and the second position holding the first main surface side interspace material respectively. A gap is generated between the first main surface side interspace material and the semiconductor element. Thereby, the semiconductor element and the first main surface side interspace material can be separated without requiring manual work.

実施の形態1に係る半導体試験装置の斜視図である。FIG. 1 is a perspective view of a semiconductor test apparatus according to a first embodiment. 同実施の形態において、半導体試験装置の試験対象となる半導体素子の一例を示す斜視図である。FIG. 5 is a perspective view showing an example of a semiconductor element to be tested with the semiconductor test apparatus in the embodiment. 同実施の形態において、半導体試験装置に配置されている加圧通電部を示す、一部断面を含む正面図である。FIG. 7 is a front view including a partial cross section showing a pressure application unit disposed in the semiconductor test apparatus in the embodiment. 同実施の形態において、半導体試験装置に配置されている分離部を示す斜視図である。In the embodiment, it is a perspective view showing the separation part arranged in the semiconductor testing device. 同実施の形態において、半導体試験装置による動作を説明するための一動作を示す断面図である。FIG. 21 is a cross-sectional view showing an operation for describing an operation of the semiconductor test device in the embodiment. 同実施の形態において、図5に示す動作の後に行われる動作を示す断面図である。FIG. 6 is a cross-sectional view showing an operation performed after the operation shown in FIG. 5 in the first embodiment. 同実施の形態において、図6に示す動作の後に行われる動作を示す断面図である。FIG. 7 is a cross-sectional view showing an operation performed after the operation shown in FIG. 6 in the first embodiment. 同実施の形態において、図7に示す動作の後に行われる動作を示す断面図である。FIG. 8 is a cross-sectional view showing an operation performed after the operation shown in FIG. 7 in the first embodiment. 同実施の形態において、図8に示す動作の後に行われる動作を示す、一部断面を含む正面図である。FIG. 9 is a front view including a partial cross section showing an operation performed after the operation shown in FIG. 8 in the embodiment. 同実施の形態において、図9に示す動作の後に行われる動作を示す、一部断面を含む正面図である。FIG. 10 is a front view including a partial cross section showing an operation performed after the operation shown in FIG. 9 in the embodiment. 同実施の形態において、図10に示す動作の後に行われる動作を示す正面図および上面図である。FIG. 11 is a front view and a top view showing an operation performed after the operation shown in FIG. 10 in the embodiment. 同実施の形態において、図11に示す動作の後に行われる動作を示す正面図および上面図である。FIG. 12 is a front view and a top view showing an operation performed after the operation shown in FIG. 11 in the embodiment. 同実施の形態において、図12に示す動作の後に行われる動作を示す正面図および上面図である。FIG. 13 is a front view and a top view showing an operation performed after the operation shown in FIG. 12 in the embodiment. 同実施の形態において、図13に示す動作の後に行われる動作を行うための爪部を含む機構を示す正面図である。FIG. 14 is a front view showing a mechanism including a claw portion for performing an operation performed after the operation shown in FIG. 13 in the embodiment. 同実施の形態において、爪部による動作を説明するための第3間材の形状の一例を示す平面図である。In the embodiment, it is a top view which shows an example of the shape of the 3rd spacer for demonstrating the operation | movement by a nail | claw part. 同実施の形態において、爪部による動作を説明するための、第3間材および半導体素子を含む位置決めガイドの上面図である。FIG. 21 is a top view of a positioning guide including a third spacer and a semiconductor element, for explaining the operation by the claws in the embodiment. 同実施の形態において、図13に示す動作の後に行われる動作を示す正面図である。FIG. 14 is a front view showing an operation performed after the operation shown in FIG. 13 in the embodiment. 同実施の形態において、図17に示す動作の後に行われる動作を示す正面図である。FIG. 18 is a front view showing an operation performed after the operation shown in FIG. 17 in the embodiment. 実施の形態2に係る半導体試験装置における分離部を示す斜視図である。FIG. 16 is a perspective view showing a separation unit in a semiconductor test apparatus according to a second embodiment. 同実施の形態において、半導体試験装置による動作を説明するための一動作を示す上面図である。FIG. 16 is a top view showing an operation for describing an operation of the semiconductor test device in the embodiment. 同実施の形態において、半導体試験装置による動作を説明するための一動作を示す正面図である。FIG. 17 is a front view showing one operation for describing the operation of the semiconductor test device in the embodiment.

実施の形態1.
実施の形態1に係る半導体試験装置の一例について説明する。実施の形態に係る半導体試験装置は、大電流を流す用途で用いられる半導体素子の電気的特性を評価するために用いられる。
Embodiment 1
An example of the semiconductor test apparatus according to the first embodiment will be described. The semiconductor test apparatus according to the embodiment is used to evaluate the electrical characteristics of a semiconductor device used in applications where a large current flows.

図1に示すように、半導体試験装置1は、加圧通電部3、通電制御部4、移送部5、分離部6および回収部7を備えている。加圧通電部3、通電制御部4、移送部5、分離部6および回収部7は、土台2に配置されている。   As shown in FIG. 1, the semiconductor test apparatus 1 includes a pressure application unit 3, an application control unit 4, a transfer unit 5, a separation unit 6, and a collection unit 7. The pressurizing and energizing unit 3, the energization control unit 4, the transfer unit 5, the separation unit 6, and the recovery unit 7 are disposed on the base 2.

加圧通電部3は、冷却板31、位置決めガイド32、加圧通電プローブ33、加圧板34および精密サーボプレス35を備えている。精密サーボプレス35は、支柱36に支持されている。通電制御部4は、プログラマブルロジックコントローラ41、グラフィックオペレーションターミナル42、プレスコントローラ43、通電電源44および電源コントローラ45を備えている。   The pressure application unit 3 includes a cooling plate 31, a positioning guide 32, a pressure application probe 33, a pressure plate 34, and a precision servo press 35. The precision servo press 35 is supported by the support 36. The energization control unit 4 includes a programmable logic controller 41, a graphic operation terminal 42, a press controller 43, an energization power supply 44, and a power supply controller 45.

移送部5は、X方向移送機構51、Y方向移送機構52、搬送台53およびZ方向移送機構54を備えている。分離部6は、吸着パッド61a、61b、61c、シリンダ62a、62bおよびエアーチューブ63を備えている。回収部7は、半導体素子回収トレイ71および間材回収箱72を備えている。   The transfer unit 5 includes an X-direction transfer mechanism 51, a Y-direction transfer mechanism 52, a transfer stand 53, and a Z-direction transfer mechanism 54. The separation unit 6 includes suction pads 61 a, 61 b, 61 c, cylinders 62 a, 62 b and an air tube 63. The recovery unit 7 includes a semiconductor element recovery tray 71 and an interlayer material recovery box 72.

図2に示すように、電気的特性が評価される半導体素子11は、互いに対向する第1主面としての表面11aと、第2主面としての裏面11bとを有している。表面11aには表面電極12が配置されている。裏面11bには裏面電極13が配置されている。半導体素子11が、たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の場合には、表面電極12としてソース電極およびゲート電極が配置される。裏面電極13としてドレイン電極が配置される。なお、表面電極12の形状および裏面電極13の形状は、一例に過ぎず、これらの形状に限られるものではない。   As shown in FIG. 2, the semiconductor element 11 whose electrical characteristics are to be evaluated has a surface 11 a as a first main surface facing each other and a back surface 11 b as a second main surface. The surface electrode 12 is disposed on the surface 11 a. The back surface electrode 13 is arrange | positioned at the back surface 11b. In the case where the semiconductor element 11 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a source electrode and a gate electrode are disposed as the surface electrode 12. A drain electrode is disposed as the back electrode 13. In addition, the shape of the surface electrode 12 and the shape of the back surface electrode 13 are only an example, and are not limited to these shapes.

次に、加圧通電部3について、具体的に説明する。図3に示すように、加圧通電部3は、冷却板31、位置決めガイド32、第1主面側間材第2部としての第1間材21、第1主面側間材第1部としての第2間材23、第2主面側間材としての第3間材25、加圧通電プローブ33、加圧板34および精密サーボプレス35を備えている。   Next, the pressure applying unit 3 will be specifically described. As shown in FIG. 3, the pressure applying unit 3 includes a cooling plate 31, a positioning guide 32, a first spacer 21 as a first main surface side spacer second portion, and a first main surface side spacer first portion. A second spacer 23 as a second spacer, a third spacer 25 as a second major surface spacer, a pressure application probe 33, a pressure plate 34 and a precision servo press 35 are provided.

冷却板31は、半導体素子11が載置される板状の部材である。冷却板31は、矩形の平面形状を有する。冷却板31は、半導体試験装置において通電評価を行う際に発熱した半導体素子11を冷却するための部材である。   The cooling plate 31 is a plate-like member on which the semiconductor element 11 is mounted. The cooling plate 31 has a rectangular planar shape. The cooling plate 31 is a member for cooling the semiconductor element 11 that generates heat when conducting evaluation in the semiconductor test apparatus.

冷却板31の中央には、凸部31aが設けられている。冷却板31は、熱伝導性が高く、導電性を有する材料が好ましく、たとえば、アルミニウム、銅およびカーボンからなる群から選ばれるいずれかの材料によって形成されていることが好ましい。   A convex portion 31 a is provided at the center of the cooling plate 31. The cooling plate 31 is preferably a material having high thermal conductivity and conductivity, and is preferably made of, for example, any material selected from the group consisting of aluminum, copper and carbon.

位置決めガイド32は、冷却板31における半導体素子11の位置を決めるための部材である。位置決めガイド32の中央には、穴32aが設けられている。その穴32aに冷却板31の凸部31aが嵌め込まれる。さらに、その穴32aに、後述する第3間材25と半導体素子11とが嵌め込まれる。こうして、半導体素子11の冷却板31における位置決めが行われる。   The positioning guide 32 is a member for determining the position of the semiconductor element 11 on the cooling plate 31. A hole 32 a is provided at the center of the positioning guide 32. The convex portion 31a of the cooling plate 31 is fitted into the hole 32a. Furthermore, the third spacer 25 and the semiconductor element 11 described later are fitted into the holes 32a. Thus, positioning of the semiconductor element 11 on the cooling plate 31 is performed.

位置決めガイド32の材料(材質)としては、半導体素子11への通電を分流させないようにするため、絶縁性、耐熱性および耐摩耗性を有する材料であればよく、たとえば、セラミックス系の高分子材料が好ましい。また、銅またはアルミニウム等の金属材料の表面に、絶縁性の膜をコーティングしたものを適用してもよい。絶縁性の膜としては、たとえば、絶縁テープ、セラミックスコーティング、ガラスコーティング等が好ましい。これらの材料を適用することで、たとえば、電流の分流等、通電検査のプロセスに影響を及ぼす要因を、安価に排除することができる。   The material (material) of the positioning guide 32 may be any material having insulation properties, heat resistance and wear resistance so as not to divide the current flow to the semiconductor element 11. For example, a ceramic polymer material Is preferred. In addition, a metal material such as copper or aluminum coated with an insulating film may be applied. As an insulating film, an insulating tape, ceramic coating, glass coating etc. are preferable, for example. By applying these materials, for example, factors that affect the process of the conduction inspection, such as current diversion, can be inexpensively eliminated.

第1間材21は、半導体素子11と後述する加圧通電プローブ33との間に配置される。第1間材21には、半導体素子11への通電によって発生する熱を裏面内において均等に分布させるとともに、半導体素子11を冷却させる機能をもたせる必要がある。このため、第1間材21のサイズとしては、半導体素子11の平面視のサイズと同等のサイズを有していることが好ましい。   The first spacer 21 is disposed between the semiconductor element 11 and a pressure application probe 33 described later. The first spacer 21 needs to have a function of cooling the semiconductor element 11 as well as evenly distributing the heat generated by the energization of the semiconductor element 11 in the back surface. Therefore, the size of the first spacer 21 is preferably equal to the size of the semiconductor element 11 in plan view.

第1間材21の厚さとしては、耐久性の観点からは厚い方が好ましいが、冷却性の観点からは、厚さを厚くしすぎると冷却性が悪化する。このため、半導体素子11の厚さと同程度の厚さか、半導体素子11の厚さよりも薄く、通電試験中に破壊されない程度の厚さが好ましい。   The thickness of the first interlayer 21 is preferably thicker from the viewpoint of durability, but from the viewpoint of cooling, if the thickness is too thick, the cooling deteriorates. For this reason, it is preferable that the thickness is about the same as the thickness of the semiconductor element 11 or thinner than the thickness of the semiconductor element 11 and not broken during the energization test.

第1間材21には、加圧通電プローブ33が接触するため、第1間材21と加圧通電プローブ33との接触面積を増やすには、第1間材21の面粗さを小さくすることが好ましい。第1間材21の面粗さとしては、たとえば、平面度10μm程度が好ましい。また、第1間材21は、下降した加圧通電プローブ33の底面と半導体素子11との平行度のずれを吸収する役割を有する。   Since the pressure application probe 33 is in contact with the first interlayer 21, the surface roughness of the first interlayer 21 is reduced to increase the contact area between the first interlayer 21 and the pressure application probe 33. Is preferred. The surface roughness of the first spacer 21 is, for example, preferably about 10 μm. In addition, the first spacer 21 has a role of absorbing a deviation in parallelism between the semiconductor element 11 and the bottom surface of the lowered pressure application probe 33.

特に、複数の加圧通電プローブ33を適用する場合には、加圧通電プローブ33の長さにばらつきがある場合がある。複数の加圧通電プローブ33による加圧力を均一化するには、第1間材21の厚さとして所望の厚さが必要とされる。第1間材21の厚さが薄い場合には、塑性変形を起こしやすく、均一な加圧力を得ることが難しくなる。また、半導体素子11を破損させてしまうおそれがある。さらに、通電を行う際に電流が局所的に流れてしまい、半導体素子11の裏面が酸化しやすくなる。   In particular, when applying a plurality of pressure application probes 33, the length of the pressure application probes 33 may vary. In order to equalize the pressure applied by the plurality of pressure applying probes 33, a desired thickness is required as the thickness of the first spacer 21. If the thickness of the first interlayer 21 is thin, plastic deformation is likely to occur, making it difficult to obtain a uniform pressing force. In addition, the semiconductor element 11 may be damaged. Furthermore, when current flows, a current flows locally, and the back surface of the semiconductor element 11 is easily oxidized.

第2間材23は、半導体素子11と加圧通電プローブ33との間に配置され、特に、半導体素子11と第1間材21との間に配置される。第2間材23は、半導体素子11の表面電極12に接触する。   The second interlayer 23 is disposed between the semiconductor element 11 and the pressure application probe 33, and in particular, disposed between the semiconductor element 11 and the first interlayer 21. The second spacer 23 contacts the surface electrode 12 of the semiconductor element 11.

第2間材23のサイズとしては、半導体素子11を覆うことができるサイズであればよいが、後述するように、第2間材23を変形させて、半導体素子11と第2間材23との間に隙間を生じさせるには、長手方向と短手方向とを有するサイズであることが好ましい。第2間材23の厚さとしては、半導体素子11の表面11aに形成されている表面電極の数μm程度の段差を吸収しうる程度の厚さが必要とされる。第2間材23の厚さが薄すぎる場合には、通電試験中に第2間材23が破断してしまい、通電試験を行うことができないおそれが生じる。   The size of the second interlayer 23 may be any size that can cover the semiconductor element 11, but as described later, the second interlayer 23 is deformed to form the semiconductor element 11 and the second interlayer 23. In order to create a gap between the two, it is preferable to have a size having a longitudinal direction and a short direction. The thickness of the second spacer 23 is required to be able to absorb a step of about several μm of the surface electrode formed on the surface 11 a of the semiconductor element 11. If the thickness of the second spacer 23 is too thin, the second spacer 23 may be broken during the energization test, which may make it impossible to conduct the energization test.

一方、第2間材23の厚さが厚すぎる場合には、加圧通電試験の際の発熱によって、圧延方向に熱膨張が大きくなる。このため、第2間材23の熱膨張と半導体素子11の熱膨張とで熱膨張差が生じ、半導体素子11に傷がつきやすくなる。また、第2間材23の剛性が高くなることで、加圧通電試験の際に、半導体素子11の表面形状に対応した変形によって空隙ができるおそれがある。その結果、放熱性が悪化し、半導体素子11の裏面11b(図2参照)が酸化しやすくなる。   On the other hand, when the thickness of the second interlayer 23 is too thick, thermal expansion in the rolling direction becomes large due to heat generation in the pressure application test. For this reason, a thermal expansion difference occurs due to the thermal expansion of the second interlayer 23 and the thermal expansion of the semiconductor element 11, and the semiconductor element 11 is easily scratched. In addition, when the rigidity of the second interlayer 23 is increased, there is a possibility that a void may be formed due to the deformation corresponding to the surface shape of the semiconductor element 11 in the pressure conduction test. As a result, the heat dissipation property is deteriorated, and the back surface 11b (see FIG. 2) of the semiconductor element 11 is easily oxidized.

第3間材25は、冷却板31の凸部31aと半導体素子11との間に配置される。第3間材25は、半導体素子11の裏面電極13に接触する。第3間材25は、裏面電極13と通電電源44との電気的な接続を行っている。第3間材25は、冷却板31を介して、通電電源44の正極または負極に電気的に接続されている。第1間材21、第2間材23および第3間材25の材料(材質)としては、電気伝導度が高く、耐熱性を有し、耐摩耗性を有する材料が好ましく、たとえば、銅、アルミニウム等が好ましい。   The third interlayer 25 is disposed between the convex portion 31 a of the cooling plate 31 and the semiconductor element 11. The third interlayer 25 contacts the back surface electrode 13 of the semiconductor element 11. The third spacer 25 electrically connects the back electrode 13 to the power supply 44. The third spacer 25 is electrically connected to the positive electrode or the negative electrode of the power supply 44 via the cooling plate 31. As materials (materials) of the first spacer 21, the second spacer 23 and the third spacer 25, materials having high electric conductivity, heat resistance and wear resistance are preferable, for example, copper, Aluminum and the like are preferred.

加圧通電プローブ33は、第1間材21の直上に配置されている。加圧通電プローブ33は、通電電源44と電気的に接続されている。加圧通電プローブ33が第1間材21に接触することによって、半導体素子11へ大電流が供給されることになる。加圧通電プローブ33は、Z方向に延在する円筒形状をしている。加圧通電プローブ33は加圧板34に固定されている。加圧板34には、精密サーボプレス35が取り付けられている。精密サーボプレス35によって、加圧通電プローブ33が上下方向(Z方向)に移動する。   The pressure application probe 33 is disposed immediately above the first spacer 21. The pressurizing and energizing probe 33 is electrically connected to the energizing power supply 44. When the pressure applying probe 33 contacts the first spacer 21, a large current is supplied to the semiconductor element 11. The pressure applying probe 33 has a cylindrical shape extending in the Z direction. The pressure application probe 33 is fixed to the pressure plate 34. The precision servo press 35 is attached to the pressure plate 34. The pressing probe 33 moves in the vertical direction (Z direction) by the precision servo press 35.

加圧通電プローブ33の材料としては、電気伝導度が高く、耐熱性、耐摩耗性および耐荷重を有する材料が好ましく、たとえば、カーボンフィラー等を含んだ導電性樹脂材料、真鍮またはステンレス等が好ましい。また、加圧通電プローブ33は、たとえば、タングステン等の炭素工具鋼によって形成されていてもよい。   As a material of the pressure applying probe 33, a material having high electric conductivity and having heat resistance, abrasion resistance and load resistance is preferable. For example, a conductive resin material containing a carbon filler or the like, brass, stainless steel or the like is preferable. . The pressure application probe 33 may be formed of, for example, a carbon tool steel such as tungsten.

加圧通電プローブ33として、ここでは、3本の加圧通電プローブ33が示されているが、加圧通電プローブ33一本当たりの荷重と電流密度に耐えることができれば、一本の加圧通電プローブ33によって加圧通電するようにしてもよい。また、3本に限られず、複数本の加圧通電プローブ33によって加圧通電するようにしてもよい。   Here, three pressure application probes 33 are shown as the pressure application probes 33. However, if it is possible to withstand the load and current density per one pressure application probe 33, one pressure application is applied. The probe 33 may be used to apply a pressure. Further, the invention is not limited to three, and a plurality of pressure application probes 33 may be used to apply a pressure.

加圧板34の材料としては、加圧通電プローブ33との電気的な接続と、発熱した加圧通電プローブ33を冷却するために、電気伝導度が高く、耐熱性および耐摩耗性を有する材料が好ましく、たとえば、銅またはアルミニウム等が好ましい。また、加圧板34は、たとえば、炭素工具鋼によって形成されていてもよい。   As the material of the pressure plate 34, a material having high electric conductivity, heat resistance and wear resistance is used to electrically connect the pressure application probe 33 and to cool the generated pressure application probe 33. Preferred is, for example, copper or aluminum. The pressure plate 34 may be made of, for example, carbon tool steel.

次に、移送部5について、具体的に説明する。搬送台53には、冷却板31等が配置される。Y方向移送機構は、搬送台53または半導体素子11等をY方向に移送する。搬送台53は、加圧通電プローブ33の直下の位置にまで移動可能とされる。X方向移送機構51は、半導体素子11等をX方向に移送する。Z方向移送機構54は、半導体素子11等をZ方向に移送する。   Next, the transfer unit 5 will be specifically described. The cooling plate 31 and the like are disposed on the transport stand 53. The Y-direction transfer mechanism transfers the carrier table 53 or the semiconductor element 11 or the like in the Y direction. The carrier table 53 is movable to a position immediately below the pressure application probe 33. The X-direction transfer mechanism 51 transfers the semiconductor element 11 and the like in the X direction. The Z direction transfer mechanism 54 transfers the semiconductor element 11 and the like in the Z direction.

次に、分離部6について、具体的に説明する。図4に示すように、分離部6は、保持部としての吸着パッド61a、61b、61cと、位置変更部としてのシリンダ62a、62bとを有する。吸着パッド61aは、第1間材21に吸着する。吸着パッド61bは、第2間材23の一端側を吸着する。吸着パッド61cは、第2間材23の他端側を吸着する。   Next, the separation unit 6 will be specifically described. As shown in FIG. 4, the separation unit 6 has suction pads 61a, 61b, and 61c as holding units, and cylinders 62a and 62b as position changing units. The suction pad 61 a sucks the first spacer 21. The suction pad 61 b sucks one end side of the second spacer 23. The suction pad 61 c sucks the other end side of the second spacer 23.

吸着パッド61a、61b、61cには、エアーチューブ63が接続されている。シリンダ62aは、吸着パッド61bと吸着パッド61aとの間の距離が変えられるよう駆動する。シリンダ62bは、吸着パッド61cと吸着パッド61aとの間の距離が変えられるよう駆動する。   An air tube 63 is connected to the suction pads 61a, 61b, 61c. The cylinder 62a is driven to change the distance between the suction pad 61b and the suction pad 61a. The cylinder 62b is driven to change the distance between the suction pad 61c and the suction pad 61a.

次に、通電制御部4について、具体的に説明する。通電制御部4は、移送部5の駆動と、加圧通電部3への通電とを制御する。プログラマブルロジックコントローラ41では、移送部5の駆動と、加圧通電部3への通電と、分離部6の駆動とを制御する一連のプログラムがインストールされている。グラフィックオペレーションターミナル42を通じて、プログラマブルロジックコントローラ41を操作する。なお、グラフィックオペレーションターミナル42として、たとえば、三菱電機製のグラフィックオペレーションターミナルが用いられる。   Next, the energization control unit 4 will be specifically described. The energization control unit 4 controls the driving of the transfer unit 5 and the energization of the pressure applying unit 3. In the programmable logic controller 41, a series of programs for controlling the drive of the transfer unit 5, the energization of the pressure application unit 3, and the drive of the separation unit 6 are installed. The programmable logic controller 41 is operated through the graphic operation terminal 42. For example, a graphic operation terminal manufactured by Mitsubishi Electric is used as the graphic operation terminal 42.

通電制御部4は、以下に示す機能を有する。プレスコントローラ43によって、加圧通電部3の精密サーボプレス35の駆動が制御される。通電電源44から必要な電力が供給される。電源コントローラ45によって、通電電源44からの電力の供給が制御される。   The energization control unit 4 has the following function. The press controller 43 controls the drive of the precision servo press 35 of the pressure application unit 3. Necessary power is supplied from the power supply 44. The power supply controller 45 controls the supply of power from the energizing power supply 44.

プログラマブルロジックコントローラ41からの指示によって、プレスコントローラ43にあらかじめ設定されている条件を読み込むことで、精密サーボプレス35が駆動し加圧板34を下降させる。加圧板34が下降することで、加圧通電プローブ33が第1間材21に接触する。次に、プログラマブルロジックコントローラ41からの指示によって、加圧通電プローブ33の加圧力を、任意に設定された規定の荷重値(25kg〜100kg)まで上昇させる。   The precision servo press 35 is driven to lower the pressure plate 34 by reading the conditions set in advance in the press controller 43 according to the instruction from the programmable logic controller 41. As the pressure plate 34 descends, the pressure application probe 33 contacts the first spacer 21. Next, in accordance with an instruction from the programmable logic controller 41, the pressure of the pressure application probe 33 is increased to an arbitrarily set specified load value (25 kg to 100 kg).

次に、電源コントローラ45にあらかじめ設定されている条件を読み込むことで、通電電源44から、任意に設定された電流を第1間材21等を介して半導体素子11へ順方向に流す。電流密度は、たとえば、120A/cm以上400A/cm以下に設定される。電流を流す際には、半導体素子11の温度は、たとえば、150℃以上230℃以下に設定されている。 Next, by reading conditions set in advance in the power supply controller 45, a current arbitrarily set from the energization power supply 44 is caused to flow in the forward direction to the semiconductor element 11 via the first spacer 21 and the like. The current density is set to, for example, 120 A / cm 2 or more and 400 A / cm 2 or less. When current flows, the temperature of the semiconductor element 11 is set to, for example, 150 ° C. or more and 230 ° C. or less.

冷却板31の凸部31aには、熱電対(図示せず)が取り付けられている。通電加圧中の半導体素子11の温度は、この熱電対によって常時測定される。測定される温度が規定の温度範囲(150℃以上230℃以下)から外れた場合には、プログラマブルロジックコントローラ41から、プレスコントローラ43と電源コントローラ45とへ、通電加圧を停止する信号が送られる。   A thermocouple (not shown) is attached to the convex portion 31 a of the cooling plate 31. The temperature of the semiconductor element 11 during energization and pressurization is constantly measured by this thermocouple. When the temperature to be measured deviates from the prescribed temperature range (150 ° C. or more and 230 ° C. or less), the programmable logic controller 41 sends a signal for stopping energization / pressurization to the press controller 43 and the power supply controller 45 .

また、電流密度が規定の電流範囲(120A/cm以上400A/cm以下)から外れた場合には、電源コントローラ45は、加圧通電中の半導体素子11が不良品であると判定し、その結果がプログラマブルロジックコントローラ41に送信される。プログラマブルロジックコントローラ41からは、プレスコントローラ43と電源コントローラ45とへ、通電加圧を停止する信号が送られる。この通電加圧を、異常発生時に停止させることで、周辺機構部へのダメージが抑制されることになる。実施の形態1に係る半導体試験装置は上記のように構成される。 If the current density deviates from the specified current range (120 A / cm 2 or more and 400 A / cm 2 or less), the power supply controller 45 determines that the semiconductor element 11 being energized under pressure is defective. The result is sent to the programmable logic controller 41. From the programmable logic controller 41, a signal for stopping energization and pressurization is sent to the press controller 43 and the power supply controller 45. By stopping the energization and pressurization when an abnormality occurs, damage to the peripheral mechanism can be suppressed. The semiconductor test apparatus according to the first embodiment is configured as described above.

次に、上述した半導体試験装置の動作の一例について説明する。まず、加圧通電部3の動作について説明する。図5に示すように、位置決めガイド32の穴32aに、冷却板31の凸部31aを嵌め込む態様で、位置決めガイド32を冷却板31に配置する。次に、第3間材25を、穴32a内に位置する凸部31aの上に載置する。   Next, an example of the operation of the above-described semiconductor test apparatus will be described. First, the operation of the pressure applying unit 3 will be described. As shown in FIG. 5, the positioning guide 32 is disposed on the cooling plate 31 in such a manner that the convex portion 31 a of the cooling plate 31 is fitted into the hole 32 a of the positioning guide 32. Next, the third spacer 25 is placed on the convex portion 31a located in the hole 32a.

次に、図6に示すように、第3間材25の上に半導体素子11を載置する。次に、図7に示すように、半導体素子11を覆うように、第2間材23を載置する。次に、図8に示すように、第2間材23の上に第1間材21を載置する。次に、図9に示すように、第1間材21が載置された冷却板31等を、加圧通電プローブ33の直下に配置する。冷却板31等は、搬送台53(図1参照)に載置されている。   Next, as shown in FIG. 6, the semiconductor element 11 is placed on the third spacer 25. Next, as shown in FIG. 7, the second spacer 23 is placed so as to cover the semiconductor element 11. Next, as shown in FIG. 8, the first spacer 21 is placed on the second spacer 23. Next, as shown in FIG. 9, the cooling plate 31 or the like on which the first spacer 21 is placed is disposed immediately below the pressure application probe 33. The cooling plate 31 and the like are placed on the carrier table 53 (see FIG. 1).

次に、図10に示すように、通電制御部4からの信号により、精密サーボプレス35を駆動させて、加圧板34等を下降させ、加圧通電プローブ33を第1間材21に接触させる。このとき、加圧通電プローブ33の加圧力を、規定の荷重値(25kg〜100kg)まで上昇させる。また、半導体素子11の温度が、たとえば、150℃以上230℃以下に設定される。   Next, as shown in FIG. 10, the precision servo press 35 is driven by the signal from the energization control unit 4 to lower the pressure plate 34 and the like, and the pressure energization probe 33 is brought into contact with the first spacer 21. . At this time, the pressurizing force of the pressurizing and energizing probe 33 is increased to a prescribed load value (25 kg to 100 kg). In addition, the temperature of the semiconductor element 11 is set to, for example, 150 ° C. or more and 230 ° C. or less.

次に、通電電源44から、第1間材21等を介して半導体素子11へ電流を順方向に流す。このとき、電流密度は、たとえば、120A/cm以上400A/cm以下に設定される。 Next, current flows from the energization power source 44 in the forward direction to the semiconductor element 11 through the first spacer 21 and the like. At this time, the current density is set to, for example, 120 A / cm 2 or more and 400 A / cm 2 or less.

なお、半導体素子11の温度が規定の温度範囲(150℃以上230℃以下)から外れた場合には、加圧通電が停止される。また、電流密度が規定の電流範囲(120A/cm以上400A/cm以下)から外れた場合には、通電加圧中の半導体素子11が不良品であると判定されて、加圧通電が停止される。 When the temperature of the semiconductor element 11 deviates from a prescribed temperature range (150 ° C. or more and 230 ° C. or less), the energization with pressure is stopped. When the current density deviates from the specified current range (120 A / cm 2 or more and 400 A / cm 2 or less), it is determined that the semiconductor element 11 during the energization and pressurization is a defective product, and the pressurization and energization is performed. It is stopped.

この加圧通電による試験において、半導体素子11と第2間材23とが溶着することがある。第2間材23と第1間材21とが溶着することがある。半導体素子11と第3間材25とが溶着することがある。   The semiconductor element 11 and the second spacer 23 may be welded in the test by the pressure application. The second spacer 23 and the first spacer 21 may be welded. The semiconductor element 11 and the third spacer 25 may be welded.

加圧通電部3による半導体素子11の試験が完了すると、半導体素子11を搭載した冷却板31等を、搬送台53とともにY方向移送機構52によって、分離部6が配置されている位置(Y方向)へ搬送する(図1参照)。次に、X方向移送機構51によって、分離部6を、冷却板31等が配置されている位置(X方向)へ搬送する(図1参照)。   When the test of the semiconductor element 11 by the pressurizing and energizing unit 3 is completed, the position where the separation unit 6 is disposed by the Y direction transfer mechanism 52 together with the transport table 53 with the cooling plate 31 etc. mounting the semiconductor element 11 (Y direction Transport to) (see Figure 1). Next, the separation unit 6 is transported by the X-direction transport mechanism 51 to a position (X direction) where the cooling plate 31 and the like are disposed (see FIG. 1).

次に、図11に示すように、Z方向移送機構54(図1参照)によって、分離部6を下降させて、吸着パッド61a、61b、61cを第1間材21または第2間材23に接触させる。このとき、吸着パッド61aを、第1間材21に接触させる。吸着パッド61bを、第2間材23の一端部に接触させる。吸着パッド61cを、第2間材23の他端部に接触させる。次に、吸着パッド61a、61b、61cによる吸着を同時に開始する。   Next, as shown in FIG. 11, the separating portion 6 is lowered by the Z-direction transfer mechanism 54 (see FIG. 1) to set the suction pads 61a, 61b, 61c to the first spacer 21 or the second spacer 23. Make contact. At this time, the suction pad 61 a is brought into contact with the first spacer 21. The suction pad 61 b is brought into contact with one end of the second spacer 23. The suction pad 61 c is brought into contact with the other end of the second spacer 23. Next, suction by the suction pads 61a, 61b, 61c is simultaneously started.

次に、図12に示すように、吸着パッド61a、61b、61cによる吸着状態を維持しながら、シリンダ62aを駆動させることによって、吸着パッド61aと吸着パッド61bとの距離(間隔)を縮める。第1間材21を吸着する吸着パッド61aと第2間材23の一端部を吸着する吸着パッド61bとの間隔が狭まることで、第2間材23が変形を起こし、第2間材23と半導体素子11との間に隙間が生じる。   Next, as shown in FIG. 12, the distance (interval) between the suction pad 61a and the suction pad 61b is reduced by driving the cylinder 62a while maintaining the suction state by the suction pads 61a, 61b, 61c. By narrowing the distance between the suction pad 61a for suctioning the first spacer 21 and the suction pad 61b for suctioning one end of the second spacer 23, the second spacer 23 is deformed, and the second spacer 23 and the second spacer 23 are deformed. A gap is generated between the semiconductor device 11 and the semiconductor device 11.

次に、図13に示すように、さらに、シリンダ62bを駆動させることによって、吸着パッド61aと吸着パッド61cとの距離(間隔)を縮める。第1間材21を吸着する吸着パッド61aと第2間材23の他端部を吸着する吸着パッド61cとの間隔が狭まることで、第2間材23がさらに変形を起こし、第2間材23と半導体素子11との間の隙間がさらに広がる。   Next, as shown in FIG. 13, the cylinder 62b is further driven to reduce the distance (interval) between the suction pad 61a and the suction pad 61c. As the space between the suction pad 61a for suctioning the first spacer 21 and the suction pad 61c for suctioning the other end of the second spacer 23 is narrowed, the second spacer 23 is further deformed, and the second spacer 23 is formed. The gap between the semiconductor device 23 and the semiconductor element 11 further widens.

次に、第2間材23と半導体素子11との間に隙間が生じた状態から、たとえば、位置決めガイド32に半導体素子11の側面を接触させて、半導体素子11を第2間材23から分離させる。分離した半導体素子11は冷却板31へ落下する。第1間材21および第2間材23は、吸着パッド61a、61b、61cに吸着された状態で搬送されて、間材回収箱72に回収される。   Next, from the state in which a gap is generated between the second spacer 23 and the semiconductor element 11, for example, the side surface of the semiconductor element 11 is brought into contact with the positioning guide 32 to separate the semiconductor element 11 from the second spacer 23. Let The separated semiconductor element 11 falls onto the cooling plate 31. The first spacer 21 and the second spacer 23 are transported in a state of being adsorbed by the suction pads 61 a, 61 b and 61 c, and are collected in the spacer collection box 72.

冷却板31に落下した半導体素子11には、第3間材25が溶着していることがある。次に、図14に示すように、半導体素子11に溶着した第3間材25を、爪部69a、69bによって分離する。図14および図15に示すように、第3間材25には、半導体素子11が載置された状態で、半導体素子11から面方向に突出する突出部25aが設けられている。   The third spacer 25 may be welded to the semiconductor element 11 dropped to the cooling plate 31. Next, as shown in FIG. 14, the third spacer 25 welded to the semiconductor element 11 is separated by the claws 69 a and 69 b. As shown in FIGS. 14 and 15, the third spacer 25 is provided with a protrusion 25a that protrudes in the surface direction from the semiconductor element 11 in a state where the semiconductor element 11 is mounted.

図16に示すように、半導体素子11が冷却板31に落下した状態(載置されている状態)で、位置決めガイド32には、この突出部25aを露出させる部分が設けられている。第3間材25は、爪部69a、69bを突出部25aに引っ掛けることで、半導体素子11と分離される。   As shown in FIG. 16, the positioning guide 32 is provided with a portion for exposing the projecting portion 25 a in a state where the semiconductor element 11 is dropped onto the cooling plate 31 (a state where the semiconductor element 11 is placed). The third spacer 25 is separated from the semiconductor element 11 by hooking the claws 69a and 69b to the projection 25a.

図17に示すように、爪部69aを第3間材25の一端側の突出部25aに当接させ、爪部69bを第3間材25の他端側の突出部25aに当接させる。次に、図18に示すように、爪部69a、69bを突出部25aに当接させた状態で、半導体素子11を上方に引き上げる。これは、たとえば、吸着パッド61aを半導体素子11に吸着させて行うことができる。   As shown in FIG. 17, the claws 69a are brought into contact with the projections 25a on one end side of the third spacer 25, and the claws 69b are brought into contact with the projections 25a on the other end of the third spacer 25. Next, as shown in FIG. 18, the semiconductor element 11 is pulled upward with the claws 69a and 69b in contact with the projection 25a. This can be performed, for example, by adsorbing the suction pad 61 a to the semiconductor element 11.

第3間材25と分離された半導体素子11は、半導体素子回収トレイ71に回収される。一方、分離された第3間材25は、間材回収箱72に回収される。こうして、半導体試験装置1による一連の加圧通電試験が完了する。   The semiconductor element 11 separated from the third spacer 25 is collected by the semiconductor element collection tray 71. On the other hand, the separated third spacer 25 is collected in the spacer collection box 72. Thus, a series of pressure application tests by the semiconductor test apparatus 1 are completed.

上述した半導体試験装置1では、分離部6を備えていることで、半導体素子11に第2間材23等が溶着した場合であっても、人の手を要さずに、半導体素子11と第2間材23等とを自動で分離させることができる。これにより、半導体素子11と第2間材23等とを分離させる作業を含む一連の加圧通電試験に要する時間を短縮することができ、生産能力の増強および省人化に寄与することができる。   In the semiconductor test apparatus 1 described above, by providing the separation portion 6, even when the second spacer 23 and the like are welded to the semiconductor element 11, the semiconductor element 11 and the semiconductor element 11 are not required. The second spacer 23 and the like can be separated automatically. Thereby, the time required for a series of pressure application tests including the operation of separating the semiconductor element 11 and the second spacer 23 can be shortened, which can contribute to the enhancement of production capacity and labor saving. .

従来、半導体素子11と第2間材23等とが溶着した場合には、溶着した際の接着力以上の接着力を有する粘着テープを使って、半導体素子11と第2間材23等とを分離することが行われていた。このため、粘着テープを使用した場合には、粘着テープの新生面を使用できるように、使用した箇所をカットして廃棄する機構が必要とされた。また、粘着テープの新生面を取り出すためのローラ等が必要とされた。上述した半導体試験装置1では、その機構等が不要になり、ランニングコストを抑えることができる。   Conventionally, when the semiconductor element 11 and the second interlayer 23 or the like are welded, a pressure-sensitive adhesive tape having an adhesive force higher than the adhesive force at the time of welding is used to form the semiconductor element 11 and the second interlayer 23 or the like. Separation was being done. For this reason, when an adhesive tape was used, a mechanism for cutting and discarding the used portion was required so that the new surface of the adhesive tape could be used. In addition, a roller or the like is required to take out the new surface of the adhesive tape. In the semiconductor test apparatus 1 described above, the mechanism and the like become unnecessary, and the running cost can be suppressed.

また、上述した半導体試験装置の分離部6のシリンダ62a、62bとして、電動のシリンダを適用してもよい。この場合には、吸着パッド61a、61b、61cによって吸着搬送される対象ワーク(半導体素子11および第2間材23等)のサイズに応じて、吸着パッド61a、61b、61cによる吸着位置を容易に変えることができる。このため、対象ワークのサイズに対応させるための分離部6における吸着部分の改造が不要になる。また、対象ワークのサイズに対応した他の分離部を搭載する必要もなくなる。これらの結果、半導体試験装置1の省スペース化と低コスト化とを図ることができる。   In addition, electric cylinders may be applied as the cylinders 62a and 62b of the separation unit 6 of the semiconductor test apparatus described above. In this case, the suction position by the suction pads 61a, 61b, 61c can be easily made according to the size of the target work (the semiconductor element 11 and the second spacer 23 etc.) suctioned and transported by the suction pads 61a, 61b, 61c. It can be changed. For this reason, there is no need to remodel the suction portion in the separation unit 6 to correspond to the size of the target work. In addition, it is not necessary to mount another separation unit corresponding to the size of the target work. As a result of these, space saving and cost reduction of the semiconductor test apparatus 1 can be achieved.

さらに、分離部6の吸着パッド61a、吸着パッド61bおよび吸着パッド61cの配置位置として、たとえば、図4に示される矩形状の第2間材23の対角線に沿って配置してもよい。すなわち、吸着パッド61bのY方向位置を、吸着パッド61aのY方向位置よりも負側の位置に配置し、吸着パッド61cのY方向位置を、吸着パッド61aのY方向位置よりも正側の位置に配置してもよい。この場合には、シリンダ62a、62bが動作をすると、第2間材23にねじり方向の力が加えられて、半導体素子11と第2間材23との間に隙間を生じさせやすくすることができる。その結果、半導体素子11と第2間材23等とを確実に分離させることができる。   Furthermore, the suction pads 61a, the suction pads 61b, and the suction pads 61c of the separation unit 6 may be disposed, for example, along the diagonal of the rectangular second spacer 23 shown in FIG. That is, the Y-direction position of the suction pad 61b is disposed on the negative side of the Y-direction position of the suction pad 61a, and the Y-direction position of the suction pad 61c is on the positive side of the Y-direction position of the suction pad 61a. It may be located at In this case, when the cylinders 62a and 62b operate, a force in the twisting direction is applied to the second spacer 23 so that a gap is easily generated between the semiconductor element 11 and the second spacer 23. it can. As a result, the semiconductor element 11 and the second spacer 23 and the like can be reliably separated.

なお、上述した半導体試験装置1では、シリンダ62aおよびシリンダ62bの双方を動作させる場合について説明したが、シリンダ62aおよびシリンダ62bのうちの一方だけを動作させても、半導体素子11と第2間材23等とを分離させることができる。   In the semiconductor test apparatus 1 described above, the case where both the cylinder 62a and the cylinder 62b are operated has been described, but even if only one of the cylinder 62a and the cylinder 62b is operated, the semiconductor element 11 and the second interlayer It can be separated from 23 mag.

また、上述した半導体試験装置1では、位置決めガイド32に半導体素子11の側面を接触させて半導体素子11を第2間材23等から分離させる場合について説明したが、必ずしも位置決めガイド32に半導体素子11の側面を接触させる必要はない。たとえば、第2間材23と半導体素子11との間に十分な隙間が生じた場合には、半導体素子11は第2間材23から容易に分離して、冷却板31へ落下することになる。   In the semiconductor test apparatus 1 described above, the case where the side surface of the semiconductor element 11 is in contact with the positioning guide 32 to separate the semiconductor element 11 from the second spacer 23 or the like has been described. There is no need to touch the sides of the. For example, when a sufficient gap is generated between the second spacer 23 and the semiconductor element 11, the semiconductor element 11 is easily separated from the second spacer 23 and falls onto the cooling plate 31. .

実施の形態2.
前述した半導体試験装置の分離部では、吸着パッドをシリンダによって動作させる場合について説明した。ここでは、吸着パッドをモータとギア等によって動作させる分離部を備えた半導体試験装置の一例について説明する。
Second Embodiment
In the separation unit of the semiconductor test apparatus described above, the case where the suction pad is operated by the cylinder has been described. Here, an example of a semiconductor test apparatus provided with a separation unit that operates the suction pad with a motor, a gear, and the like will be described.

図19に示すように、半導体試験装置の分離部6は、ピニオンギア64、モータ65、ラック66a、66b、リニアガイドブロック67およびリニアガイドレール68を備えている。ピニオンギア64はモータ65によって回転する。ラック66a、66bは、ピニオンギア64に噛み合うように配置されている。ラック66a、66bには、リニアガイドブロック67およびリニアガイドレール68が固定されている。   As shown in FIG. 19, the separation unit 6 of the semiconductor test apparatus includes a pinion gear 64, a motor 65, racks 66a and 66b, a linear guide block 67, and a linear guide rail 68. The pinion gear 64 is rotated by the motor 65. The racks 66 a, 66 b are arranged to mesh with the pinion gear 64. The linear guide block 67 and the linear guide rail 68 are fixed to the racks 66a and 66b.

リニアガイドブロック67は、ラック66a、66bにおける歯が配置されている面とは反対側の面に固定されている。リニアガイドブロック67は、リニアガイドレール37に沿って直線状(X方向)にスライドする。リニアガイドレール37は、たとえば、X方向に延在するようにラック66a、66bに固定されている。なお、これ以外の構成については、図1に示す半導体試験装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。   The linear guide block 67 is fixed to the surface of the rack 66a, 66b opposite to the surface on which the teeth are disposed. The linear guide block 67 slides linearly (in the X direction) along the linear guide rail 37. The linear guide rails 37 are fixed to the racks 66a and 66b, for example, to extend in the X direction. The remaining structure is similar to that of the semiconductor test apparatus 1 shown in FIG. 1, and therefore, the same members are denoted by the same reference characters, and the description thereof will not be repeated unless necessary.

次に、上述した半導体試験装置の動作の一例について説明する。前述したように、加圧通電部3による半導体素子11の試験が行われ、その試験が完了すると、半導体素子11を搭載した冷却板31等が、分離部6の直下の位置に搬送される(図19参照)。   Next, an example of the operation of the above-described semiconductor test apparatus will be described. As described above, the test of the semiconductor element 11 is performed by the pressure applying unit 3, and when the test is completed, the cooling plate 31 or the like on which the semiconductor element 11 is mounted is conveyed to a position directly below the separation unit 6 ( See Figure 19).

次に、図19に示すように、吸着パッド61aを第1間材21に接触させる。吸着パッド61bを、第2間材23の一端部に接触させ、吸着パッド61cを、第2間材23の他端部に接触させる。次に、吸着パッド61a、61b、61cによる吸着を同時に開始する。   Next, as shown in FIG. 19, the suction pad 61 a is brought into contact with the first spacer 21. The suction pad 61 b is brought into contact with one end of the second spacer 23, and the suction pad 61 c is brought into contact with the other end of the second spacer 23. Next, suction by the suction pads 61a, 61b, 61c is simultaneously started.

次に、図20および図21に示すように、吸着パッド61a、61b、61cによる吸着状態を維持しながら、モータ65によりピニオンギア64を回転させる。ピニオンギア64が回転することで、ラック66aはX方向(正)へスライドし、ラック66bはX方向(負)へスライドする。すなわち、ラック66aとラック66bとは同期してスライドすることになる。   Next, as shown in FIGS. 20 and 21, the pinion gear 64 is rotated by the motor 65 while maintaining the suction state by the suction pads 61a, 61b, 61c. As the pinion gear 64 rotates, the rack 66a slides in the X direction (positive), and the rack 66b slides in the X direction (negative). That is, the racks 66a and 66b slide in synchronization.

この動作により、吸着パッド61bは吸着パッド61aへ接近するとともに、吸着パッド61cは吸着パッド61aへ接近する。吸着パッド61bと吸着パッド61aとの間隔が縮まるとともに、吸着パッド61cと吸着パッド61aとの間隔が縮まることで、図13に示されるのと同様にして、第2間材23が変形を起こし、第2間材23と半導体素子11との間に隙間が生じる。   By this operation, the suction pad 61b approaches the suction pad 61a, and the suction pad 61c approaches the suction pad 61a. The space between the suction pad 61b and the suction pad 61a is reduced, and the space between the suction pad 61c and the suction pad 61a is reduced, so that the second spacer 23 is deformed in the same manner as shown in FIG. A gap is generated between the second spacer 23 and the semiconductor element 11.

その後、前述した動作と同様にして、たとえば、位置決めガイド32に半導体素子11の側面を接触させて、第2間材23から半導体素子11を分離させる。さらに、爪部により、半導体素子11を第3間材25から分離させる。こうして、半導体試験装置1による一連の加圧通電試験が完了する。   Thereafter, in the same manner as the operation described above, for example, the side surface of the semiconductor element 11 is brought into contact with the positioning guide 32 to separate the semiconductor element 11 from the second spacer 23. Furthermore, the semiconductor element 11 is separated from the third spacer 25 by the claws. Thus, a series of pressure application tests by the semiconductor test apparatus 1 are completed.

上述した半導体試験装置では、前述した効果に加えて、次のような効果が得られる。すなわち、分離部6では、モータ65の回転を、ピニオンギア64およびラック66a、66bによって、吸着パッド61bと吸着パッド61cとの同期したスライド動作に変換させることができる。これにより、吸着パッド61bと吸着パッド61cとを個別に動作させる場合と比べて、駆動軸の数を減らすことができる。   In addition to the effects described above, the following effects can be obtained in the semiconductor test apparatus described above. That is, in the separation unit 6, the rotation of the motor 65 can be converted to the sliding movement synchronized with the suction pad 61b and the suction pad 61c by the pinion gear 64 and the racks 66a and 66b. Thereby, the number of drive axes can be reduced as compared with the case where the suction pads 61b and the suction pads 61c are operated individually.

なお、吸着パッド61bと吸着パッド61cとを同期させてスライド動作させる必要は必ずしもなく、吸着パッド61bおよび吸着パッド61cのうち、一方を先にスライド動作させ、他方を遅れてスライド動作させるようにしてもよい。たとえば、リニアガイドレール68を1本として、吸着パッド61bと吸着パッド61cとを、非同期に2つのステージをもってスライド動作させる機構としてもよい。   The suction pad 61b and the suction pad 61c do not necessarily have to slide in synchronization with each other, and one of the suction pad 61b and the suction pad 61c is caused to slide first, and the other is caused to slide later. It is also good. For example, one linear guide rail 68 may be provided, and the suction pad 61b and the suction pad 61c may be slidingly operated with two stages asynchronously.

また、分離部6ではモータ65を駆動源としたが、モータの代わりに、たとえば、シリンダ等の駆動源を別途配置させて、ローラチェーンまたはベルト等によって駆動力を伝達するようにしてもよい。   Further, although the motor 65 is used as the drive source in the separation unit 6, instead of the motor, for example, a drive source such as a cylinder may be separately disposed to transmit the driving force by a roller chain or a belt.

さらに、吸着パッド61a、61b、61cによって、第2間材23等を吸着させる場合について説明したが、第2間材23等を保持することができれば、吸着パッド61a、61b、61cに限られるものではなく、他の保持部でもよい。   Furthermore, although the case where the second spacer 23 and the like are adsorbed by the suction pads 61a, 61b and 61c has been described, if the second spacer 23 and the like can be held, it is limited to the suction pads 61a, 61b and 61c. Instead, other holding parts may be used.

各実施の形態において説明した、分離部を備えた半導体試験装置については、必要に応じて種々組み合わせることが可能である。   The semiconductor test apparatus provided with the separation unit described in each embodiment can be variously combined as needed.

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is an example and is not limited thereto. The present invention is not the scope described above, is shown by the claims, and is intended to include all modifications within the meaning and scope equivalent to the claims.

本発明は、半導体素子に直流の大電流を通電する半導体試験装置に有効に利用される。   The present invention is effectively utilized in a semiconductor test apparatus which applies a large direct current to a semiconductor element.

1 半導体試験装置、2 土台、3 加圧通電部、4 通電制御部、5 移送部、6 分離部、7 回収部、11 半導体素子、11a 表面、11b 裏面、12 表面電極、13 裏面電極、21 第1間材、23 第2間材、25 第3間材、25a 突出部、31 冷却板、31a 凸部、32 位置決めガイド、33 加圧通電プローブ、34 加圧板、35 精密サーボプレス、36 支柱、41 プログラマブルロジックコントローラ、42 グラフィックオペレーションターミナル、43 プレスコントローラ、44 通電電源、45 電源コントローラ、51 X方向移送機構、52 Y方向移送機構、53 搬送台、54 Z方向移送機構、61a、61b、61c 吸着パッド、62a、62b シリンダ、63 エアーチューブ、64 ピニオンギア、65 モータ、66a、66b ラック、67 リニアガイドブロック、68 リニアガイドレール、69a、69b 爪部、71 半導体素子回収トレイ、72 間材回収箱。   DESCRIPTION OF SYMBOLS 1 semiconductor test apparatus, 2 bases, 3 pressurization electricity supply part, 4 electricity supply control parts, 5 transport parts, 6 separation parts, 7 collection parts, 11 semiconductor elements, 11a surface, 11b back surface, 12 front surface electrode, 13 back surface electrode, 21 1st spacer, 23 2nd spacer, 25 3rd spacer, 25a protrusion, 31 cooling plate, 31a protrusion, 32 positioning guide, 33 pressure application probe, 34 pressure plate, 35 precision servo press, 36 support 41 programmable logic controller 42 graphic operation terminal 43 press controller 44 power supply 45 power supply controller 51 X direction transfer mechanism 52 Y direction transfer mechanism 53 transport table 54 Z direction transfer mechanism 61a, 61b, 61c Suction pad, 62a, 62b cylinder, 63 air tube, 64 pini Ngia, 65 motor, 66a, 66b rack 67 linear guide blocks 68 linear guide rail, 69a, 69b claw portion, 71 the semiconductor device collecting tray, 72 between material collecting box.

Claims (14)

互いに対向する第1主面および第2主面を有する半導体素子を、間材を介して加圧しながら前記半導体素子に電気的試験をする加圧通電部と、
前記半導体素子から前記間材を分離する分離部と
を有し、
前記分離部は、
前記間材を保持する保持部と、
前記間材を保持した状態で前記保持部の位置を変更し、前記間材と前記半導体素子との間に隙間を生じさせることによって、前記半導体素子を前記間材から分離させる位置変更部と
を備えた、半導体試験装置。
A pressure applying unit for performing an electrical test on the semiconductor element while pressing the semiconductor element having the first main surface and the second main surface facing each other through the spacer;
And a separation unit for separating the spacer from the semiconductor element;
The separation unit is
A holding unit for holding the spacer;
A position changing unit for separating the semiconductor element from the spacer by changing the position of the holding portion while holding the spacer and creating a gap between the spacer and the semiconductor element; Semiconductor test equipment equipped.
前記間材は、前記加圧通電部に載置される前記半導体素子の前記第1主面に接触するように配置され、長手方向と短手方向とを有する第1主面側間材を含み、
前記分離部では、
前記保持部は、
前記第1主面側間材の前記長手方向における第1位置を保持する第1保持部と、
前記第1主面側間材の前記長手方向における前記第1位置から第1距離を隔てられた第2位置を保持する第2保持部と
を有し、
前記位置変更部では、前記第1距離を縮めることによって、前記第1主面側間材を変形させる、請求項1記載の半導体試験装置。
The spacer is disposed to be in contact with the first main surface of the semiconductor element mounted on the pressure applying portion, and includes a first main surface side spacer having a longitudinal direction and a short direction. ,
In the separation unit,
The holding unit is
A first holding portion for holding a first position in the longitudinal direction of the first main surface side interspace material;
And a second holding portion for holding a second position separated by a first distance from the first position in the longitudinal direction of the first main surface side interspace material,
The semiconductor test apparatus according to claim 1, wherein the position change unit deforms the first main surface side interspace material by reducing the first distance.
前記分離部では、
前記保持部は、
前記第1主面側間材の前記長手方向における、前記第2位置とは前記第1位置を挟んで反対側に位置し、前記第1位置から第2距離を隔てられた第3位置を保持する第3保持部と
を有し、
前記位置変更部では、前記第2距離を縮めることによって、前記第1主面側間材を変形させる、請求項2記載の半導体試験装置。
In the separation unit,
The holding unit is
In the longitudinal direction of the first main surface side interspace material, the second position is located on the opposite side across the first position, and is held at a third position spaced a second distance from the first position And a third holding unit
The semiconductor test apparatus according to claim 2, wherein the position changing unit deforms the first main surface side interspace material by reducing the second distance.
前記第1主面側間材は、
前記半導体素子に接触する第1主面側間材第1部と、
前記第1主面側間材第1部に接触する第1主面側間材第2部と
を含む、請求項2または3に記載の半導体試験装置。
The first main surface side interspace material is
A first main surface side interspace material first portion in contact with the semiconductor element;
The semiconductor test device according to claim 2, further comprising: a first main surface side interspace material second portion contacting the first main surface side interspace material first portion.
前記間材は、前記加圧通電部に載置される前記半導体素子の前記第2主面に接触するように配置され、前記半導体素子から突出して前記半導体素子の前記第2主面に接触しない突出部を有する第2主面側間材を含み、
前記分離部は、前記第2主面側間材の前記突出部に当接する爪部を有し、
前記分離部では、前記爪部を前記第2主面側間材の前記突出部に当接させた状態で、前記保持部によって保持した前記半導体素子を前記第2主面側間材から引き離すことによって、前記半導体素子から前記第2主面側間材を分離させる、請求項1記載の半導体試験装置。
The intermediate material is disposed to be in contact with the second main surface of the semiconductor element mounted on the pressure applying portion, and does not contact the second main surface of the semiconductor element by protruding from the semiconductor element Including a second main surface side interspace material having a protrusion,
The separation portion has a claw portion that is in contact with the protrusion of the intermediate material on the second main surface side,
In the separation portion, the semiconductor element held by the holding portion is separated from the second main surface side material while the claw portion is in contact with the protrusion of the second main surface side material. The semiconductor test device according to claim 1, wherein the second main surface side interspace material is separated from the semiconductor element by the step of:
前記位置変更部は、シリンダによって前記保持部の位置を変更する機構を含む、請求項1記載の半導体試験装置。   The semiconductor test apparatus according to claim 1, wherein the position changing unit includes a mechanism that changes the position of the holding unit by a cylinder. 前記位置変更部は、ラックおよびピニオンギアによって前記保持部の位置を変更する機構を含む、請求項1記載の半導体試験装置。   The semiconductor test apparatus according to claim 1, wherein the position changing unit includes a mechanism that changes the position of the holding unit by a rack and a pinion gear. 前記加圧通電部は、
前記半導体素子が載置される冷却板と、
前記冷却板の上に配置され、前記冷却板に対する前記半導体素子の位置を合わせをする位置決めガイドと
を有する、請求項1記載の半導体試験装置。
The pressure applying unit is
A cooling plate on which the semiconductor element is mounted;
The semiconductor test apparatus according to claim 1, further comprising: a positioning guide disposed on the cooling plate to align the semiconductor element with the cooling plate.
前記半導体素子への通電を制御する通電制御部を有する、請求項1記載の半導体試験装置。   The semiconductor test apparatus according to claim 1, further comprising an energization control unit configured to control energization of the semiconductor element. 前記加圧通電部から前記分離部へ前記半導体素子を移送する移送部を有する、請求項1記載の半導体試験装置。   The semiconductor test apparatus according to claim 1, further comprising: a transfer unit configured to transfer the semiconductor element from the pressure application unit to the separation unit. 前記半導体素子および前記間材をそれぞれを回収する回収部を有する、請求項1記載の半導体試験装置。   The semiconductor test apparatus according to claim 1, further comprising a recovery unit configured to recover the semiconductor element and the spacer. 半導体試験装置において、互いに対向する第1主面および第2主面を有する半導体素子を、間材を介して加圧しながら電気的試験を行った後に、前記半導体素子を前記間材から分離する前記半導体素子の分離方法であって、
前記間材として、前記半導体素子の前記第1主面側に第1主面側間材を配置する動作と
前記第1主面側間材における第1位置を保持するとともに、前記第1位置から距離を隔てられた第2位置を保持する動作と、
前記第1主面側間材における前記第1位置および前記第2位置を保持した状態で、前記距離を縮めることによって前記第1主面側間材を変形させ、前記第1主面側間材と前記半導体素子との間に隙間を生じさせて、前記半導体素子を前記第1主面側間材から分離する動作と
を備えた、半導体素子の分離方法。
In the semiconductor test apparatus, after performing an electrical test while pressing a semiconductor element having a first main surface and a second main surface facing each other through an interlayer, the semiconductor element is separated from the interlayer A method of separating semiconductor elements, comprising
As the spacer, an operation of disposing the spacer on the first major surface side of the semiconductor element on the first major surface side and holding the first position in the spacer on the first major surface side from the first position An operation of holding a second position separated by a distance;
The first main surface side interspace material is deformed by reducing the distance while holding the first position and the second position in the first main surface side interspace material. A method of separating a semiconductor device, comprising: an operation of separating the semiconductor device from the first main surface side interspace material by forming a gap between the first semiconductor device and the semiconductor device.
前記第1位置および前記第2位置をそれぞれ保持する動作では、前記第1主面側間材が、前記半導体素子の前記第1主面と対向している面と反対側の表面の部分が保持される、請求項12記載の半導体素子の分離方法。   In the operation of holding the first position and the second position, a portion of the surface on the opposite side to the surface facing the first main surface of the semiconductor element holds the first main surface side interspace material. The method of separating a semiconductor device according to claim 12, wherein 前記間材として、前記半導体素子における前記第2主面に接触する第2主面側間材を係止するとともに、前記半導体素子を保持しながら、前記第2主面側間材を前記半導体素子から引き離す動作を備えた、請求項12記載の半導体素子の分離方法。
As the spacer, the second main surface side spacer in contact with the second main surface of the semiconductor element is locked, and the second main surface side spacer is held as the semiconductor element while holding the semiconductor element. The method for separating a semiconductor device according to claim 12, comprising an operation of pulling away from the semiconductor device.
JP2017216297A 2017-11-09 2017-11-09 Separation method of semiconductor test equipment and semiconductor elements Active JP6956598B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017216297A JP6956598B2 (en) 2017-11-09 2017-11-09 Separation method of semiconductor test equipment and semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216297A JP6956598B2 (en) 2017-11-09 2017-11-09 Separation method of semiconductor test equipment and semiconductor elements

Publications (2)

Publication Number Publication Date
JP2019086454A true JP2019086454A (en) 2019-06-06
JP6956598B2 JP6956598B2 (en) 2021-11-02

Family

ID=66762845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216297A Active JP6956598B2 (en) 2017-11-09 2017-11-09 Separation method of semiconductor test equipment and semiconductor elements

Country Status (1)

Country Link
JP (1) JP6956598B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022003323A (en) * 2020-06-23 2022-01-11 三菱電機株式会社 Semiconductor testing device and method of manufacturing semiconductor device
WO2023167013A1 (en) * 2022-03-04 2023-09-07 三菱電機株式会社 Semiconductor test apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196040A (en) * 2000-12-25 2002-07-10 Ando Electric Co Ltd Automatic handler and control method for automatic handler
JP2011080796A (en) * 2009-10-05 2011-04-21 Mitsubishi Electric Corp Package of semiconductor element, and socket for testing the semiconductor element
US20150318200A1 (en) * 2014-05-03 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Substrate separation apparatus for stacked body
JP2016011862A (en) * 2014-06-27 2016-01-21 三菱電機株式会社 Semiconductor tester

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196040A (en) * 2000-12-25 2002-07-10 Ando Electric Co Ltd Automatic handler and control method for automatic handler
JP2011080796A (en) * 2009-10-05 2011-04-21 Mitsubishi Electric Corp Package of semiconductor element, and socket for testing the semiconductor element
US20150318200A1 (en) * 2014-05-03 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Substrate separation apparatus for stacked body
JP2015213131A (en) * 2014-05-03 2015-11-26 株式会社半導体エネルギー研究所 Substrate peeling device for laminate
JP2016011862A (en) * 2014-06-27 2016-01-21 三菱電機株式会社 Semiconductor tester

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022003323A (en) * 2020-06-23 2022-01-11 三菱電機株式会社 Semiconductor testing device and method of manufacturing semiconductor device
JP7298553B2 (en) 2020-06-23 2023-06-27 三菱電機株式会社 Semiconductor test equipment and semiconductor device manufacturing method
WO2023167013A1 (en) * 2022-03-04 2023-09-07 三菱電機株式会社 Semiconductor test apparatus

Also Published As

Publication number Publication date
JP6956598B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
JP5797240B2 (en) Printed circuit board inspection equipment
KR102426032B1 (en) Flexible substrate inspecting apparatus
TWI554766B (en) Handler and inspection apparatus
JP5328638B2 (en) Electronic component pressing device and electronic component testing device
CN103163031A (en) Tester apparatus for obtaining forming limit diagram and forming limit diagram test method
KR101191594B1 (en) Holding member for inspection and method for manufacturing holding member for inspection
KR101616564B1 (en) Probe Mobile Apparatus
JP2019086454A (en) Semiconductor testing device and method for separating semiconductor element
JP2015036625A5 (en)
JP2009128189A (en) Device and method for testing element
TWI491896B (en) Array test apparatus having a plurality of head units
JP2016011862A (en) Semiconductor tester
CN109946100B (en) Ultrathin heat pipe testing clamp and testing method thereof
TW201804163A (en) Electronic component operating device and test handler using the same capable of improving operational production performance and saving cost
JP6144074B2 (en) Charge / discharge inspection system, detachable unit
KR102343647B1 (en) Flexible display divice bonding table structure
JP2004219298A (en) Lighting inspection device for display panel
JP2007198966A (en) Plate temperature-conditioning type environment tester
JP4196065B2 (en) Display panel lighting inspection device
JP4281336B2 (en) Display panel lighting inspection device
JP2013015403A (en) Semiconductor inspection device
JP4639694B2 (en) Display panel lighting inspection device
JP4196066B2 (en) Display panel lighting inspection device
JP4196082B2 (en) Display panel lighting inspection device
CN105137296A (en) Insulation test tool used for IGBT module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200908

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211005

R150 Certificate of patent or registration of utility model

Ref document number: 6956598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150