JP2019080081A - Solid-state imaging device and imaging apparatus - Google Patents
Solid-state imaging device and imaging apparatus Download PDFInfo
- Publication number
- JP2019080081A JP2019080081A JP2019024276A JP2019024276A JP2019080081A JP 2019080081 A JP2019080081 A JP 2019080081A JP 2019024276 A JP2019024276 A JP 2019024276A JP 2019024276 A JP2019024276 A JP 2019024276A JP 2019080081 A JP2019080081 A JP 2019080081A
- Authority
- JP
- Japan
- Prior art keywords
- boundary
- photodiode
- dark current
- guard layer
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像素子および撮像装置に関する。 The present invention relates to a solid-state imaging device and an imaging device.
近年、ビデオカメラや電子スチルカメラが広く一般に普及している。これらのカメラに
は、CCD型やCMOS型などの増幅型の固体撮像素子が使用されており、一般的な半導
体プロセスを通じて製造される。
In recent years, video cameras and electronic still cameras have become widespread widely. As these cameras, amplification type solid-state imaging devices such as CCD type and CMOS type are used, and they are manufactured through a general semiconductor process.
固体撮像素子は、画素が二次元状に複数配置された画素領域と、画素から光信号を外部
に出力する周辺回路とを有している。各画素に配置される光電変換部(たとえば、フォト
ダイオード)などで入射光に応じた電荷が蓄積され、転送トランジスタにより電荷検出部
に転送された後、周辺回路を通じて外部へ読み出される。
The solid-state imaging device has a pixel region in which a plurality of pixels are two-dimensionally arranged, and a peripheral circuit that outputs an optical signal from the pixel to the outside. A charge corresponding to incident light is accumulated in a photoelectric conversion unit (for example, a photodiode) or the like arranged in each pixel, transferred to a charge detection unit by a transfer transistor, and then read out through a peripheral circuit.
固体撮像素子は、入射光に応じた出力が読み出される事が望ましいが、入射光が無くて
も出力が生ずる現象が起きることが知られている。この現象は、一般に暗電流と呼ばれて
いる。暗電流は、蓄積時間に応じて増大するため、たとえば夜景撮影において長時間露光
するときなどに特に問題となる。
Although it is desirable for the solid state imaging device to read out the output according to the incident light, it is known that the phenomenon that the output occurs even if there is no incident light occurs. This phenomenon is generally called dark current. Since the dark current increases in accordance with the accumulation time, it becomes a problem particularly when exposed for a long time in night scene photography, for example.
暗電流の主な原因は、半導体と絶縁体との界面(境界)に存在する結晶の未結合手(ダ
ングリングボンド)から発生する電子の流入である。たとえば、光電変換部の周囲に絶縁
体である素子分離領域を設けた場合、光電変換部と素子分離領域との境界は大きな暗電流
発生源となる。この暗電流成分の対策として、光電変換部と素子分離領域との境界付近に
逆導電型のガード層を設け、光電変換部の空乏層が界面に到達するのを防ぐ技術が知られ
ている(特許文献1)。
The main cause of the dark current is the influx of electrons generated from dangling bonds of the crystal present at the interface (boundary) between the semiconductor and the insulator. For example, when an element isolation region which is an insulator is provided around the photoelectric conversion portion, the boundary between the photoelectric conversion portion and the element isolation region becomes a large dark current generation source. As a countermeasure against this dark current component, there is known a technique in which a guard layer of the opposite conductivity type is provided in the vicinity of the boundary between the photoelectric conversion portion and the element isolation region to prevent the depletion layer of the photoelectric conversion portion from reaching the interface Patent Document 1).
ガード層は、光電変換部と素子分離領域との境界に設けるものであり、光電変換部の外
周のうち素子分離領域が形成されない転送トランジスタの近傍にはガード層を形成させる
必要がない。そのため、特許文献1では、光電変換部の外周のうち転送トランジスタの周
囲にだけガード層が形成されておらず、非対称な形状となっている。以降、転送方向をY
軸方向と称し、転送方向に直交する方向をX軸方向と称する。
The guard layer is provided at the boundary between the photoelectric conversion portion and the element isolation region, and it is not necessary to form the guard layer in the vicinity of the transfer transistor where the element isolation region is not formed in the outer periphery of the photoelectric conversion portion. Therefore, in
It is called an axial direction, and a direction orthogonal to the transfer direction is called an X-axis direction.
固体撮像素子では、素子特性が均一となるように、アライメントや寸法のずれに対して
ロバスト性を有する設計にしておくことが望まれる。たとえば、光電変換部やガード層注
入時のアライメントや寸法のずれに対してもロバスト性を有する設計にしておくことが望
まれている。
In a solid-state imaging device, it is desirable to design it to be robust against alignment and dimensional deviation so that the device characteristics become uniform. For example, it is desired that the design be robust to the alignment and dimensional deviation at the time of injection of the photoelectric conversion unit and the guard layer.
ガード層は、光電変換部と素子分離領域との境界を跨ぐように設けられるが、ガード層
の幅全体(A0とする)のうち境界から光電変換部側の幅に応じて暗電流の抑制能力が変
化する。この境界から光電変換部側の幅(A1とする)は、ガード層注入時のアライメン
トや寸法のずれにより変化する。たとえば、Y軸方向にアライメントのずれが発生すると
、Y軸方向の片側では境界から光電変換部側の幅A1が増加し暗電流が減少するが、その
反対側では境界から光電変換部側の幅A1が減少し暗電流が増加する。
The guard layer is provided across the boundary between the photoelectric conversion unit and the element isolation region, but the suppression capability of dark current according to the width from the boundary to the photoelectric conversion unit side in the entire width of the guard layer (A0). Changes. The width (referred to as A1) on the photoelectric conversion portion side from this boundary changes due to the alignment at the time of injection of the guard layer and the dimensional deviation. For example, when misalignment occurs in the Y-axis direction, the width A1 on the photoelectric conversion unit side increases from the boundary on one side in the Y-axis direction and the dark current decreases, but the width on the photoelectric conversion unit side from the boundary on the opposite side A1 decreases and dark current increases.
特許文献1のように、転送トランジスタの周囲にガード層が形成されておらずガード層
が非対称な形状である場合、非対称な形状がY軸方向にアライメントや寸法のずれが発生
すると、幅A1の変化に伴い光電変換部に流入する暗電流の総量が増減してしまう。この
暗電流の総量の増減は、素子特性のばらつきとして現れる。
As in
本発明の一態様による固体撮像素子は、撮像面に複数の画素が2次元配列され、前記複数の画素の各々に、入射光量に応じた信号電荷を蓄積する光電変換部と、前記信号電荷を検出する電荷検出部と、前記光電変換部から前記電荷検出部に前記信号電荷を転送する転送トランジスタとが設けられるアクティブ領域と、前記アクティブ領域の周囲に形成される分離領域と、前記光電変換部の周囲の一部に設けられ、前記アクティブ領域と前記分離領域との境界部に形成されるガード層と、を有し、前記光電変換部は、第1端に前記転送トランジスタが接続され、前記ガード層は、前記境界部のうち、前記第1端に対向する前記光電変換部の第2端の周辺の一部には形成されないことを特徴とする。 In a solid-state imaging device according to one aspect of the present invention, a plurality of pixels are two-dimensionally arranged on an imaging surface, and each of the plurality of pixels has a photoelectric conversion unit that stores signal charges according to incident light quantity; An active region provided with a charge detection unit to be detected, a transfer transistor for transferring the signal charge from the photoelectric conversion unit to the charge detection unit, a separation region formed around the active region, and the photoelectric conversion unit And a guard layer formed at a boundary between the active region and the separation region, and the photoelectric conversion unit is connected to the transfer transistor at a first end, The guard layer is characterized in that it is not formed on a part of the periphery of the second end of the photoelectric conversion unit facing the first end in the boundary portion.
本発明によれば、アライメントや寸法のずれによる暗電流の増減を抑制することができ
る。
According to the present invention, it is possible to suppress an increase or decrease in dark current due to alignment or dimensional deviation.
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電子カメラ1を示す概略ブロック図である。
電子カメラ1には撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aに
よってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像装置3
の構成の一つであるイメージセンサ30の撮像面が配置される。
First Embodiment
FIG. 1 is a schematic block diagram showing an
A photographing lens 2 is attached to the
The imaging surface of the
固体撮像装置3は、撮像制御部4から出力される駆動信号によって駆動され、信号を出
力する。固体撮像装置3から出力される信号は、信号処理部5、及び、A/D変換部6を
介して処理された後、メモリ7に一旦蓄積される。
The solid-
メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マ
イクロプロセッサ9、焦点演算部10、記録部11、画像圧縮部12及び画像処理部13
なども接続される。撮像制御部4は、図面には示していないがタイミングジェネレータ等
で構成され、固体撮像装置3の各部に駆動信号等を供給する。マイクロプロセッサ9には
、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11
aが着脱自在に装着される。
The memory 7 is connected to the bus 8. A
Etc. are also connected. Although not shown in the drawings, the imaging control unit 4 includes a timing generator and the like, and supplies drive signals and the like to each unit of the solid-
a is detachably attached.
図2は、本固体撮像装置3に搭載されるイメージセンサ30の構成の一部を示す概略回
路図である。イメージセンサ30は、シリコン基板で形成されており、CMOS型のイメ
ージセンサとして構成されている。イメージセンサ30は、入射光量に対応する電気信号
を出力する複数の画素20と、画素20から信号を出力するための周辺回路とを有してい
る。複数の画素20は、イメージセンサ30の画素領域31に二次元状に配置される。
FIG. 2 is a schematic circuit diagram showing a part of the configuration of the
図2には、画素20から信号を出力するための周辺回路として、垂直走査回路21と、
水平走査回路22と、これらと接続されている駆動信号線23および24と、画素列ごと
に画素20と接続され、各画素20からの電気信号を受け取る垂直信号線25と、垂直信
号線25ごとに設けられ垂直信号線25に一定電流を供給する画素電流源26と、垂直信
号線25ごとに設けられる相関二重サンプリング回路(CDS)27と、相関二重サンプ
リング回路27から出力される信号を受け取る水平信号線28と、出力アンプ29とが図
示されている。
In FIG. 2, as a peripheral circuit for outputting a signal from the
垂直走査回路21および水平走査回路22は、電子カメラ1の撮像制御部4からの指令
に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される駆動信
号を所定の駆動信号線23から受け取って駆動され、入射光に対応する信号を垂直信号線
25に出力する。垂直走査回路21から出力される駆動信号は複数あり、それに伴い駆動
信号線23も複数ある。
The
画素20から出力された信号は、相関二重サンプリング回路27にて所定のノイズ除去
が施される。そして、水平走査回路22から駆動信号が駆動信号線24を介して出力され
、信号は水平信号線28および出力アンプ29を介して外部に出力される。
The signal output from the
垂直信号線25に出力された電気信号は、垂直信号線25ごとに配置されるCDS回路
27にて周知の相関二重サンプリングが行われて、ノイズが除去される。CDS回路27
は、水平走査回路22から駆動信号線24を介して入力される駆動信号によって動作され
る。
The electrical signal output to the
Is operated by a drive signal input from the
ノイズが除去され、真の画像信号の成分にされた後の電気信号は、順次垂直信号線25
から水平信号線28に出力され、出力アンプ29を介してイメージセンサ30の外部に出
力される。なお、図2には図示されていないが、実際には水平信号線28をリセットする
リセット部が水平信号線28に接続され、出力アンプ29から信号が外部に出力される毎
に水平信号線28がリセットされる。
The electrical signal after noise removal and being a component of a true image signal is sequentially performed on the
The signal is output to the
図3は、画素20の等価回路図である。画素20は、図3に示すように、フォトダイオ
ードPDと、フローティングディフュージョンFDと、転送トランジスタTaと、ソース
フォロアの増幅トランジスタTbと、リセットトランジスタTcと、選択トランジスタT
dとを有している。
FIG. 3 is an equivalent circuit diagram of the
and d.
転送トランジスタTa、増幅トランジスタTb、リセットトランジスタTc、および選
択トランジスタTdは、NチャネルMOSトランジスタで構成されている。各トランジス
タは、そのゲートがHレベル(ハイレベル)になるとオン状態となり、そのゲートがLレ
ベル(ローレベル)になるとオフ状態となる。なお、VDDは電源である。
The transfer transistor Ta, the amplification transistor Tb, the reset transistor Tc, and the selection transistor Td are N-channel MOS transistors. Each transistor is turned on when its gate goes high (high) and turned off when its gate goes low (low). VDD is a power supply.
フォトダイオードPDは、入射光量に応じた電荷を生成し蓄積する。転送トランジスタ
Taがオン状態となると、フォトダイオードPDに蓄積された電荷は、フローティングデ
ィフュージョンFDに転送される。
The photodiode PD generates and accumulates a charge according to the amount of incident light. When the transfer transistor Ta is turned on, the charge accumulated in the photodiode PD is transferred to the floating diffusion FD.
フローティングディフュージョンFDは、転送トランジスタTaを介して転送された電
荷を電圧に変換する。その電圧は、増幅トランジスタTbのゲートに印加される。増幅ト
ランジスタTbは、その電圧に応じた電気信号を生成し出力する。
The floating diffusion FD converts the charge transferred through the transfer transistor Ta into a voltage. The voltage is applied to the gate of the amplification transistor Tb. The amplification transistor Tb generates and outputs an electric signal according to the voltage.
転送トランジスタTaは、そのゲートに入力される駆動信号φTGによってオン・オフ
される。駆動信号φTGは、垂直走査回路21から出力され駆動信号線23を介して転送
トランジスタTaのゲートに印加される。
The transfer transistor Ta is turned on / off by a drive signal φTG input to its gate. The drive signal φTG is output from the
選択トランジスタTdは、オン状態とされることによって当該画素と垂直信号線とを電
気的に接続状態にする。そして、選択トランジスタTdは、増幅トランジスタTbにて生
成された電気信号を垂直信号線に出力させる。選択トランジスタTdは、そのゲートに入
力される駆動信号φSによってオン・オフされる。駆動信号φSは、垂直走査回路21か
ら出力され駆動信号線23を介して選択トランジスタTdのゲートに印加される。
The selection transistor Td electrically connects the pixel to the vertical signal line by being turned on. Then, the selection transistor Td outputs the electric signal generated by the amplification transistor Tb to the vertical signal line. The select transistor Td is turned on / off by a drive signal φS input to its gate. The drive signal φS is output from the
リセットトランジスタTcは、オン状態とされることによってフローティングディフュ
ージョンFDや増幅トランジスタTbのゲートに転送された電荷を排出し、リセット状態
にする。リセットトランジスタTcは、そのゲートに入力される駆動信号φFDRによっ
てオン・オフされる。駆動信号φFDRは、垂直走査回路21から出力され駆動信号線2
3を介してリセットトランジスタTcのゲートに印加される。
The reset transistor Tc is turned on to discharge the charge transferred to the floating diffusion FD and the gate of the amplification transistor Tb, and is brought to a reset state. The reset transistor Tc is turned on / off by a drive signal φFDR input to its gate. Drive signal φFDR is output from
3 is applied to the gate of the reset transistor Tc.
画素20に配置される転送トランジスタTaのゲートは、行方向で共通接続される。リ
セットトランジスタTc、及び、選択トランジスタTdの各ゲートも同様に行方向でそれ
ぞれ共通接続される。そして、行方向の画素20は同時に駆動される。したがって、行方
向に配置される画素20は、対応する垂直信号線25に同時に電気信号を出力する。
The gates of the transfer transistors Ta arranged in the
図4(a)は、画素20の拡大画素平面図である。図4(a)には、イメージセンサ3
0の撮像面に並べて配置されている二つの画素20が並べて図示されている。図4(b)
は、図4(a)のY0−Y0断面図である。
FIG. 4A is an enlarged plan view of the
Two
4 is a cross-sectional view taken along line Y0-Y0 of FIG.
画素20は、図4(a)にて太線で囲われているアクティブ領域41を有する。アクテ
ィブ領域41の内側には、N型のフォトダイオードPDと、N型のフローティングディフ
ュージョンFDと、フォトダイオードPDからフローティングディフュージョンFDへ電
荷をY軸方向に転送する転送トランジスタTaとが設けられている。
The
図4(b)に示されるように、イメージセンサ30は、半導体基板の上にエピタキシャ
ル層が形成され、そのエピタキシャル層の上にP型ウエルが形成されている。フォトダイ
オードPDは、P型ウエルにN型の不純物を注入することにより形成されている。N型の
フォトダイオードPDの上には、P型の表面層42が形成されている。表面層42のP型
の不純物濃度は、P型ウエルよりも高い。表面層42は、半導体表面に存在する結晶の未
結合手(タングリングボンド)からフォトダイオードPDへ暗電流が流入することを防ぐ
。
As shown in FIG. 4B, in the
図4(a)および(b)に示すように、アクティブ領域41の周囲には、酸化膜による
分離領域43が形成され、複数の画素20の間が電気的に分離されている。図4(a)に
おいて、分離領域43とアクティブ領域41との境界は太線で表されている。酸化膜によ
る分離領域43は絶縁体であって、分離領域43とアクティブ領域41との境界はフォト
ダイオードPDへの暗電流の流入の原因となり得る。
As shown in FIGS. 4A and 4B, a
分離領域43とアクティブ領域41との境界からフォトダイオードPDへ暗電流が流入
することを抑制するため、分離領域43とアクティブ領域41との境界のうち、フォトダ
イオードPDの近傍には、一部を除いてP型のガード層44が注入される。
In order to suppress the flow of dark current from the boundary between
分離領域43とアクティブ領域41との境界のうち、フォトダイオードPDの近傍にあ
る境界の中でガード層44が注入されないのは、たとえば、転送トランジスタTaの近傍
である。転送トランジスタTaの近傍には、電荷の転送不良を防止するため、ガード層4
4が注入されない。
In the boundary between the
4 is not injected.
また、分離領域43とアクティブ領域41との境界のうち、転送トランジスタTaに接
続されるフォトダイオードPDの第1端51に対向する第2端52の近傍の一部にもガー
ド層44が注入されない。第2端52の近傍側においてガード層44が注入されない境界
の部分は、第1端51においてフォトダイオードPDが転送トランジスタTaに接続され
る接続部に対向する位置に設けられる。
Further, the
ガード層44が暗電流を抑制する能力は、分離領域43とアクティブ領域41との境界
からアクティブ領域41側に注入されているガード層44の幅A1が大きくなるほど高く
なる。ガード層44を注入する際にアライメントがY軸方向(転送方向)にずれた場合、
ガード層44の全体の幅A0は変化しないが、境界からアクティブ領域41側に注入され
ているガード層44の幅A1は変化する。
The ability of the
Although the entire width A0 of the
図4(a)に示された断面Y1−Y1では、ガード層44は、分離領域43とアクティ
ブ領域41との境界のうち、フォトダイオードPDの第1端51側の境界と第2端52側
の境界の両方に設けられている。ガード層44を注入する際にアライメントがY軸方向に
ΔAだけずれた場合、フォトダイオードPDの第1端51側の境界と第2端52側の境界
のいずれか片方のガード層44の幅A1がΔAだけ小さくなり、他方のガード層44の幅
A1がΔAだけ大きくなる。換言すると、ガード層44を注入する際にアライメントがY
軸方向にずれた場合、フォトダイオードPDの第1端51側の境界と第2端52側の境界
のいずれか片方から流入する暗電流は増加し、他方から流入する暗電流は減少する。すな
わち、断面Y1−Y1においてフォトダイオードPDの第1端51側の境界から流入する
暗電流と、第2端52側の境界から流入する暗電流との合計は、ガード層44を注入する
際のY軸方向のアライメントのずれによって変化しない。
In the cross section Y1-Y1 shown in FIG. 4A, the
When it shifts in the axial direction, the dark current flowing from one of the boundary on the
図4(a)に示された断面Y2−Y2では、ガード層44は、分離領域43とアクティ
ブ領域41との境界のうち、フォトダイオードPDの第1端51側の境界には無く、第2
端52側の境界には設けられている。フォトダイオードPDの第1端51側の境界から流
入する暗電流は、第1端51側の境界にガード層44が無いため、ガード層44を注入す
る際のY軸方向のアライメントのずれによって変化しない。フォトダイオードPDの第2
端52側の境界から流入する暗電流は、ガード層44を注入する際のY軸方向のアライメ
ントのずれによって変化する。すなわち、断面Y2−Y2においてフォトダイオードPD
の第1端51側の境界から流入する暗電流と、第2端52側の境界から流入する暗電流と
の合計は、ガード層44を注入する際のY軸方向のアライメントのずれによって変化する
。
In the cross section Y2-Y2 shown in FIG. 4A, the
It is provided at the boundary on the
The dark current flowing from the boundary on the
The sum of the dark current flowing from the boundary at the
断面Y0−Y0では、フォトダイオードPDの第1端51の近傍にアクティブ領域41
と分離領域43との境界が存在しない。すなわち、断面Y0−Y0において、フォトダイ
オードPDの第1端51側からはフォトダイオードPDに暗電流が流入しない。そして、
分離領域43とアクティブ領域41との境界のうち、フォトダイオードPDの第2端52
側の境界には、ガード層44が設けられていない。すなわち、断面Y0−Y0において、
フォトダイオードPDの第2端52側から流入する暗電流はY軸方向のアライメントのず
れによって変化しない。したがって、断面Y0−Y0においてフォトダイオードPDに流
入する暗電流の合計は、ガード層44を注入する際のY軸方向のアライメントのずれによ
って変化しない。
In the cross section Y0-Y0, an
There is no boundary between and the
Of the boundary between
No
The dark current flowing from the
従来は、図5(a)に示す拡大画素平面図のように、第2端52の近傍にガード層44
が注入されていた。すなわち、図5(a)の断面Y3−Y3のように、フォトダイオード
PDの第2端52側の境界にガード層44が設けられていない箇所がない。
Conventionally, as shown in the enlarged pixel plan view shown in FIG. 5A, the
Had been injected. That is, there is no place where the
図5(a)に示された断面Y4−Y4は、図4(a)に示された断面Y1−Y1と同一
である。そして、断面Y5−Y5は、図4(a)に示された断面Y2−Y2と同一である
。すなわち、ガード層44を注入する際にアライメントがY軸方向にずれた場合、第1端
51側の境界から流入する暗電流と第2端52側の境界から流入する暗電流との合計は、
断面Y4−Y4に関しては変化せず、断面Y5−Y5に関しては変化する。
The cross section Y4-Y4 shown in FIG. 5A is the same as the cross section Y1-Y1 shown in FIG. 4A. The cross section Y5-Y5 is identical to the cross section Y2-Y2 shown in FIG. 4 (a). That is, when alignment is shifted in the Y-axis direction when injecting the
It does not change with respect to the cross section Y4-Y4, but changes with respect to the cross section Y5-Y5.
従来の固体撮像素子の断面Y3−Y3は、図4(a)に示されたイメージセンサ30の
断面Y0−Y0と異なっており、断面Y2−Y2と同一である。すなわち、断面Y3−Y
3では、ガード層44を注入する際にアライメントがY軸方向にずれた場合に、フォトダ
イオードPDの第1端51側の境界から流入する暗電流と、第2端52側の境界から流入
する暗電流との合計は、ガード層44を注入する際のY軸方向のアライメントのずれによ
って変化してしまう。
The cross section Y3-Y3 of the conventional solid-state imaging device is different from the cross section Y0-Y0 of the
In 3, when the alignment is shifted in the Y-axis direction when injecting the
なお、図5(b)は、図5(a)のY3−Y3断面図である。分離領域43とフォトダ
イオードPDとの間にP型のガード層44が注入されている点が図4(b)と異なってい
る。
FIG. 5B is a cross-sectional view taken along line Y3-Y3 of FIG. It differs from FIG. 4B in that a P-
図4(a)および(b)に示した本発明の第1の実施の形態によるイメージセンサ30
によれば、図5(a)および(b)に示した従来の固体撮像素子と比べて次の作用効果が
得られる。
本発明の第1の実施の形態によるイメージセンサ30では、第2端52の近傍の一部に
ガード層44を注入しないようにすることで、図5(a)の断面Y3−Y3のようにガー
ド層44を注入する際のY軸方向のアライメントのずれにより暗電流の合計が変化する箇
所を減らし、そのずれによる暗電流の総量の変化を低減することができる。
According to this, the following effects can be obtained as compared with the conventional solid-state imaging device shown in FIGS. 5 (a) and 5 (b).
In the
(第2の実施の形態)
図6(a)は、本発明の第2の実施の形態に係るイメージセンサ30の画素20の拡大
画素平面図である。図6(a)には、イメージセンサ30の撮像面に並べて配置されてい
る二つの画素20が並べて図示されている。図6(b)は、図6(a)のY6−Y6断面
図である。
Second Embodiment
FIG. 6A is an enlarged plan view of the
第2の実施の形態に係るイメージセンサ30の画素20は、第1の実施の形態と比べて
、第2端52の近傍に設けられたガード層44を注入しない領域が拡大している点が異な
る。具体的には、第2端52の近傍に設けられたガード層44を注入しない領域の長さB
1を転送トランジスタTaの近傍に設けられたガード層44を注入しない領域の長さB0
と同一にする。
As compared with the first embodiment, the
1 is a length B0 of the region where the
Make it the same as
第2端52の近傍に設けられたガード層44を注入しない領域を拡大することにより、
図4の断面Y2−Y2のように、第2端52の近傍側にのみガード層44が設けられてい
る箇所がなくなっている。すなわち、フォトダイオードPDの第1端51側の境界から流
入する暗電流と第2端52側の境界から流入する暗電流との合計がガード層44を注入す
る際のY軸方向のアライメントのずれによって変化する箇所がなくなっている。
By expanding the region where the
As in the cross section Y2-Y2 of FIG. 4, the portion where the
図6(a)に示された断面Y7−Y7は、図4(a)に示された断面Y1−Y1と同一
である。すなわち、フォトダイオードPDの第1端51側の境界から流入する暗電流と、
第2端52側の境界から流入する暗電流との合計は、ガード層44を注入する際のY軸方
向のアライメントのずれによって変化しない。
The cross section Y7-Y7 shown in FIG. 6A is identical to the cross section Y1-Y1 shown in FIG. That is, dark current flowing from the boundary on the
The sum with the dark current flowing from the boundary at the
図6(a)に示された断面Y8−Y8では、ガード層44は、分離領域43とアクティ
ブ領域41との境界のうち、フォトダイオードPDの第1端51側と第2端52側の境界
の両方に設けられていない。そのため、フォトダイオードPDの第1端51側の境界から
流入する暗電流も、第2端52側の境界から流入する暗電流も、ガード層44を注入する
際のY軸方向のアライメントのずれによって変化しない。したがって、断面Y8−Y8に
おいて、フォトダイオードPDの第1端51側の境界から流入する暗電流と、第2端52
側の境界から流入する暗電流との合計は、ガード層44を注入する際のY軸方向のアライ
メントのずれによって変化しない。
In the cross section Y8-Y8 shown in FIG. 6A, the
The sum with the dark current flowing from the side boundary does not change due to the misalignment in the Y-axis direction when the
図6(a)に示された断面Y6−Y6は、図4(a)に示された断面Y0−Y0と同一
である。すなわち、フォトダイオードPDの第1端51側からは暗電流が流入せず、第2
端52側から流入する暗電流はY軸方向のアライメントのずれによって変化しない。した
がって、断面Y6−Y6においてフォトダイオードPDに流入する暗電流の合計は、ガー
ド層44を注入する際のY軸方向のアライメントのずれによって変化しない。
The cross section Y6-Y6 shown in FIG. 6A is identical to the cross section Y0-Y0 shown in FIG. That is, the dark current does not flow from the
The dark current flowing from the
なお、フォトダイオードPDの第2端52側の境界からフォトダイオードPDに流入す
る暗電流そのものの大きさは、ガード層44を注入しない領域を拡大したため、第1の実
施の形態におけるイメージセンサ30より増加する。イメージセンサ30の設計段階にお
いて、暗電流の総量と、ガード層44を注入する際のY軸方向のアライメントのずれによ
る暗電流の総量の変化との双方を考慮して第2端52の近傍に設けられたガード層44を
注入しない領域の長さB1を定めることが好ましい。
Note that the magnitude of the dark current itself flowing into the photodiode PD from the boundary on the
図6(a)および(b)に示した本発明の第2の実施の形態によるイメージセンサ30
によれば、図4(a)および(b)に示した第1の実施の形態と比べて次のような作用効
果が得られる。
本発明の第2の実施の形態によるイメージセンサ30では、第2端52の近傍に設けら
れたガード層44を注入しない領域を第1の実施の形態と比べて拡大することで、図4(
a)の断面Y2−Y2のようにガード層44を注入する際のY軸方向のアライメントのず
れによって暗電流の合計が変化する箇所を減らし、そのずれによる暗電流の総量の変化を
さらに低減することができる。
According to this, the following effects can be obtained as compared to the first embodiment shown in FIGS. 4 (a) and 4 (b).
In the
As in the cross section Y2-Y2 of a), the position where the total of the dark current changes due to the misalignment in the Y-axis direction when injecting the
(第3の実施の形態)
図7(a)は、本発明の第3の実施の形態に係るイメージセンサ30の画素20の拡大
画素平面図である。図7(a)には、イメージセンサ30の撮像面に並べて配置されてい
る二つの画素20が並べて図示されている。図7(b)は、図7(a)のY9−Y9断面
図である。
Third Embodiment
FIG. 7A is an enlarged plan view of a
第3の実施の形態に係るイメージセンサ30の各画素20は、各々のアクティブ領域4
1がフォトダイオードPDの第2端52側の一部から各画素20に隣接する画素20のフ
ローティングディフュージョンFDまで延在している点が異なっている。換言すると、図
7(a)を見て明らかなように、第3の実施の形態に係るイメージセンサ30では、Y軸
方向に並べて配置された画素20のアクティブ領域41が一体となっている。以降、各画
素20のフォトダイオードPDの第2端52側の一部から各画素20に隣接する画素20
まで延在するこのアクティブ領域41の部分領域61を非分離領域61と称する。
Each
1 is different in that it extends from a part on the
The
図7(a)において、非分離領域61は、P型ウエルの一部である。非分離領域61は
、第2端52上の位置であって第1端51に設けられているフォトダイオードPDと転送
トランジスタTaとの接続部に対向する位置から隣接画素に向けて延在する。
In FIG. 7A, the
非分離領域61は、Y軸方向に互いに隣接する画素20の間のアクティブ領域41を物
理的に接続するが、電気的には二つの画素20の間を分離している。なお、非分離領域6
1が二つの画素20の間を電気的に分離する性能は、分離領域43などのような絶縁体に
は劣る。
The
The ability of 1 to electrically isolate between two
フォトダイオードPDの第2端52と非分離領域61との境界は、アクティブ領域41
と分離領域43との境界ではないため、ガード層44は設けられない。
The boundary between the
The
図7(a)に示された断面Y10−Y10は、図4(a)に示された断面Y1−Y1と
同一である。すなわち、フォトダイオードPDの第1端51側の境界から流入する暗電流
と、第2端52側の境界から流入する暗電流との合計は、ガード層44を注入する際のY
軸方向のアライメントのずれによって変化しない。
The section Y10-Y10 shown in FIG. 7A is identical to the section Y1-Y1 shown in FIG. 4A. That is, the sum of the dark current flowing from the boundary on the
It does not change due to misalignment in the axial direction.
断面Y11−Y11は、図4(a)に示された断面Y2−Y2と同一である。すなわち
、断面Y11−Y11において、ガード層44を注入する際にアライメントがY軸方向に
ずれた場合、第1端51側の境界から流入する暗電流と第2端52側の境界から流入する
暗電流との合計は変化する。
The cross section Y11-Y11 is the same as the cross section Y2-Y2 shown in FIG. 4 (a). That is, in the cross section Y11-Y11, when the alignment is shifted in the Y-axis direction when implanting the
断面Y9−Y9は、図4(a)に示されたイメージセンサ30の断面Y0−Y0と異な
っており、フォトダイオードPDの第1端51と第2端52の双方にアクティブ領域41
と分離領域43との境界が存在しない。すなわち、断面Y9−Y9においては、フォトダ
イオードPDに暗電流が流入しない。
The cross section Y9-Y9 is different from the cross section Y0-Y0 of the
There is no boundary between and the
断面Y12−Y12において、フォトダイオードPDの第1端51側の境界からはフォ
トダイオードPDに暗電流が流入せず、フォトダイオードPDの第2端52側から流入す
る暗電流はY軸方向のアライメントのずれによって変化する。したがって、断面Y12−
Y12においてフォトダイオードPDに流入する暗電流の合計は、ガード層44を注入す
る際のY軸方向のアライメントのずれによって変化する。
In the cross section Y12-Y12, the dark current does not flow into the photodiode PD from the boundary on the
The total dark current flowing into the photodiode PD at Y12 changes due to misalignment in the Y-axis direction when the
図7(a)および(b)に示した本発明の第3の実施の形態によるイメージセンサ30
によれば、図4(a)および(b)に示した第1の実施の形態と比べて次のような作用効
果が得られる。
第3の実施の形態によるイメージセンサ30は、転送トランジスタTaに接続される接
続部に対向する第2端52上の位置から隣接画素に向けて延在する非分離領域61を有す
る。第3の実施の形態によるイメージセンサ30は、非分離領域61を有することにより
、フォトダイオードPDの第2端52側からフォトダイオードPDに流入する暗電流の総
量を第1の実施の形態よりも低減することができる。
また、第3の実施の形態によるイメージセンサ30は、第2端52の近傍のうち非分離
領域61が設けられた領域にガード層44を注入しないようにすることで、図5(a)の
断面Y3−Y3のようにガード層44を注入する際のY軸方向のアライメントのずれによ
って暗電流の合計が変化する箇所を減らし、そのずれによる暗電流の総量の変化を低減す
ることができる。
According to this, the following effects can be obtained as compared to the first embodiment shown in FIGS. 4 (a) and 4 (b).
The
Further, the
(第4の実施の形態)
図8(a)は、本発明の第4の実施の形態に係るイメージセンサ30の画素20の拡大
画素平面図である。図8(a)には、イメージセンサ30の撮像面に並べて配置されてい
る二つの画素20が並べて図示されている。図8(b)は、図8(a)のY13−Y13
断面図である。
Fourth Embodiment
FIG. 8A is an enlarged plan view of a
FIG.
第4の実施の形態に係るイメージセンサ30の画素20は、第3の実施の形態と比べて
、非分離領域61の長さC1を拡大する。具体的には、非分離領域61の長さC1を転送
トランジスタTaのゲート幅Wと同一にしている。
The
非分離領域61の長さC1を転送トランジスタTaのゲート幅Wまで拡大することによ
り、図7の断面Y11−Y11のように、第2端52の近傍側にのみガード層44が設け
られている箇所を無くす。すなわち、フォトダイオードPDの第1端51側の境界から流
入する暗電流と第2端52側の境界から流入する暗電流との合計がガード層44を注入す
る際のY軸方向のアライメントのずれによって変化する箇所をなくしている。
By expanding the length C1 of the
図8(a)に示された断面Y14−Y14は、図4(a)に示された断面Y1−Y1と
同一である。そして、断面Y15−Y15は、図4(a)に示された断面Y2−Y2と同
一である。すなわち、ガード層44を注入する際にアライメントがY軸方向にずれた場合
、第1端51側の境界から流入する暗電流と第2端52側の境界から流入する暗電流との
合計は、断面Y14−Y14に関しては変化せず、断面Y15−Y15に関しては変化す
る。
The cross section Y14-Y14 shown in FIG. 8 (a) is the same as the cross section Y1-Y1 shown in FIG. 4 (a). The cross section Y15-Y15 is the same as the cross section Y2-Y2 shown in FIG. That is, when alignment is shifted in the Y-axis direction when injecting the
図8(a)に示された断面Y13−Y13は、図7(a)に示された断面Y9−Y9と
同一である。すなわち、断面Y13−Y13においては、フォトダイオードPDに暗電流
が流入しない。
The section Y13-Y13 shown in FIG. 8A is identical to the section Y9-Y9 shown in FIG. 7A. That is, in the cross section Y13-Y13, the dark current does not flow into the photodiode PD.
図8(a)に示された断面Y16−Y16は、図7(a)に示された断面Y12−Y1
2と異なり、図7(a)に示された断面Y9−Y9と同一である。すなわち、断面Y13
−Y13においても、フォトダイオードPDに暗電流が流入しない。
The cross section Y16-Y16 shown in FIG. 8A is the cross section Y12-Y1 shown in FIG. 7A.
7A, it is identical to the cross section Y9-Y9 shown in FIG. 7A. That is, the cross section Y13
Also at -Y13, dark current does not flow into the photodiode PD.
図8(a)および(b)に示した本発明の第4の実施の形態によるイメージセンサ30
によれば、図7(a)および(b)に示した第3の実施の形態と比べて次のような作用効
果が得られる。
第4の実施の形態によるイメージセンサ30は、非分離領域61の長さC1を第3の実
施の形態と比べて拡大することで、図7(a)の断面Y12−Y12のようにガード層4
4を注入する際のY軸方向のアライメントのずれによってフォトダイオードPDに流入す
る暗電流が変化する箇所を減らし、そのずれによる暗電流の総量の変化をさらに低減する
ことができる。
According to the third embodiment shown in FIGS. 7A and 7B, the following effects can be obtained.
The
It is possible to reduce the change in the dark current flowing into the photodiode PD due to the misalignment in the Y-axis direction at the time of injecting 4 and to further reduce the change in the total dark current due to the misalignment.
(第5の実施の形態)
図9(a)は、本発明の第5の実施の形態に係るイメージセンサ30の画素20の拡大
画素平面図である。図9(a)には、イメージセンサ30の撮像面に並べて配置されてい
る二つの画素20が並べて図示されている。図9(b)は、図9(a)のY17−Y17
断面図である。
Fifth Embodiment
FIG. 9A is an enlarged plan view of a
FIG.
第5の実施の形態は、第2の実施の形態と第4の実施の形態の組み合わせである。すな
わち、第5の実施の形態は、第4の実施の形態に対して、フォトダイオードPDの第2端
52の近傍に設けられたガード層44を注入しない領域の長さB1を転送トランジスタT
aの近傍に設けられたガード層44を注入しない領域の長さB0と同一にしたものである
。
The fifth embodiment is a combination of the second embodiment and the fourth embodiment. That is, the fifth embodiment is different from the fourth embodiment in the length B1 of the region where the
The length B0 of the region in which the
図9(a)に示された断面Y18−Y18は、図4(a)に示された断面Y1−Y1と
同一である。すなわち、フォトダイオードPDの第1端51側の境界から流入する暗電流
と、第2端52側の境界から流入する暗電流との合計は、ガード層44を注入する際のY
軸方向のアライメントのずれによって変化しない。
The cross section Y18-Y18 shown in FIG. 9A is the same as the cross section Y1-Y1 shown in FIG. 4A. That is, the sum of the dark current flowing from the boundary on the
It does not change due to misalignment in the axial direction.
図9(a)に示された断面Y19−Y19では、ガード層44は、分離領域43とアク
ティブ領域41との境界のうち、フォトダイオードPDの第1端51側と第2端52側の
境界の両方に設けられていない。そのため、フォトダイオードPDの第1端51側の境界
から流入する暗電流も、第2端52側の境界から流入する暗電流も、ガード層44を注入
する際のY軸方向のアライメントのずれによって変化しない。したがって、断面Y19−
Y19において、フォトダイオードPDの第1端51側の境界から流入する暗電流と、第
2端52側の境界から流入する暗電流との合計は、ガード層44を注入する際のY軸方向
のアライメントのずれによって変化しない。
In the cross section Y19-Y19 shown in FIG. 9A, the
In Y19, the sum of the dark current flowing from the boundary on the
図9(a)に示された断面Y17−Y17および断面Y20−Y20は、図8(a)に
示された断面Y13−Y13と同一である。すなわち、断面Y17−Y17および断面Y
20−Y20においては、フォトダイオードPDに暗電流が流入しない。
The cross section Y17-Y17 and the cross section Y20-Y20 shown in FIG. 9A are the same as the cross section Y13-Y13 shown in FIG. 8A. That is, the cross section Y17-Y17 and the cross section Y
In 20-Y20, dark current does not flow into the photodiode PD.
図9(a)および(b)に示した本発明の第5の実施の形態によるイメージセンサ30
によれば、図8(a)および(b)に示した第4の実施の形態と比べて次のような作用効
果が得られる。
本発明の第2の実施の形態によるイメージセンサ30では、第2端52の近傍に設けら
れたガード層44を注入しない領域を第4の実施の形態と比べて拡大することで、図8(
a)の断面Y15−Y15のようにガード層44を注入する際のY軸方向のアライメント
のずれによって暗電流の合計が変化する箇所を減らし、そのずれによる暗電流の総量の変
化を第4の実施の形態よりもさらに低減することができる。
According to this, the following effects can be obtained as compared with the fourth embodiment shown in FIGS. 8 (a) and 8 (b).
In the
As in the cross section Y15-Y15 of a), the position where the total of the dark current changes due to the misalignment in the Y-axis direction when the
(第6の実施の形態)
図10(a)は、本発明の第6の実施の形態に係るイメージセンサ30の画素20の拡
大画素平面図である。図10(a)には、イメージセンサ30の撮像面に並べて配置され
ている二つの画素20が並べて図示されている。図10(b)は、図10(a)のY21
−Y21断面図である。
Sixth Embodiment
FIG. 10A is an enlarged plan view of a
It is -Y21 sectional drawing.
第6の実施の形態に係るイメージセンサ30の画素20は、非分離領域61にP型の不
純物を注入して、P型注入層62を形成する。P型注入層62は、不純物の濃度がP型ウ
エルよりも高く、P型ウエルよりも二つの画素20の間を電気的に分離する性能が高い。
The
図10(a)および(b)に示した本発明の第6の実施の形態によるイメージセンサ3
0によれば、第3〜5の実施の形態と比べて次のような作用効果が得られる。
イメージセンサ30を小型化する場合や画素密度を高くする場合に、非分離領域61を
挟んで向かい合うフォトダイオードPDとフローティングディフュージョンFDとの間の
距離を短くすることが考えられる。導電型が共にN型であるフォトダイオードPDとフロ
ーティングディフュージョンFDとの間の距離を短くすると、フォトダイオードPDとフ
ローティングディフュージョンFDとの間に予期せぬリーク電流が流れる確率が上がる。
非分離領域61に不純物濃度がP型ウエルよりも高いP型注入層62を設けることにより
、非分離領域61を挟んで向かい合うフォトダイオードPDとフローティングディフュー
ジョンFDとの間のリーク電流の発生確率を低減することができる。
According to 0, the following effects can be obtained as compared with the third to fifth embodiments.
In order to miniaturize the
By providing the P-
(第7の実施の形態)
図11(a)は、本発明の第7の実施の形態に係るイメージセンサ30の画素20の拡
大画素平面図である。図11(a)には、イメージセンサ30の撮像面に並べて配置され
ている二つの画素20が並べて図示されている。図11(b)は、図11(a)のY22
−Y22断面図である。
Seventh Embodiment
FIG. 11A is an enlarged plan view of a
It is -Y22 sectional drawing.
第7の実施の形態に係るイメージセンサ30の画素20では、フォトダイオードPDの
上に形成されていた表面層42を非分離領域61まで延伸させる。非分離領域61の上の
表面層42は、非分離領域61の半導体表面に存在する未結合手(タングリングボンド)
からフォトダイオードPDへの暗電流の流入を防ぐと共に、非分離領域61を挟んで向か
い合うフォトダイオードPDとフローティングディフュージョンFDとの間のリーク電流
の発生確率を低減することができる。
In the
Thus, it is possible to prevent the inflow of dark current to the photodiode PD, and to reduce the occurrence probability of the leak current between the photodiode PD and the floating diffusion FD which face each other across the
(第8の実施の形態)
図12(a)は、本発明の第8の実施の形態に係るイメージセンサ30の画素20の拡
大画素平面図である。図12(a)には、イメージセンサ30の撮像面に並べて配置され
ている二つの画素20が並べて図示されている。図12(b)は、図12(a)のY23
−Y23断面図である。
Eighth Embodiment
FIG. 12A is an enlarged pixel plan view of the
It is -Y23 sectional drawing.
第8の実施の形態は、第5の実施の形態と第6の実施の形態の組み合わせである。すな
わち、第8の実施の形態は、第5の実施の形態の非分離領域61にP型注入層62を設け
たものである。このようにすることで、ガード層44を注入する際のY軸方向のアライメ
ントのずれによる暗電流の総量の変化を第5の実施の形態と同様に低減することができる
と共に、非分離領域61を挟んで向かい合うフォトダイオードPDとフローティングディ
フュージョンFDとの間のリーク電流の発生確率を第6の実施の形態と同様に低減するこ
とができる。
The eighth embodiment is a combination of the fifth embodiment and the sixth embodiment. That is, in the eighth embodiment, the P-
(第9の実施の形態)
図13(a)は、本発明の第9の実施の形態に係るイメージセンサ30の画素20の拡
大画素平面図である。図13(a)には、イメージセンサ30の撮像面に並べて配置され
ている二つの画素20が並べて図示されている。図13(b)は、図13(a)のY24
−Y24断面図である。
(The ninth embodiment)
FIG. 13A is an enlarged plan view of a
It is -Y24 sectional drawing.
第9の実施の形態に係るイメージセンサ30では、第5の実施の形態におけるフォトダ
イオードPDの形状をY軸方向に対称(左右対称)な形状とすると共に、アクティブ領域
41におけるフォトダイオードPDの位置を変更している。具体的には、フォトダイオー
ドPDの第1端51側の境界から第1端51までのX軸寸法D1と第2端52側の境界か
ら第2端52までのX軸寸法D2とが同一になる位置にフォトダイオードPDを設けてい
る。このようにすることで、フォトダイオードPDを注入する際のY軸方向のアライメン
トのずれによる暗電流の総量の変化を低減することができる。
In the
以上で説明した実施形態は、以下のように変形して実施できる。 The embodiment described above can be modified as follows.
(変形例1)
上記の各実施の形態では、イメージセンサ30の画素20は、転送トランジスタTa、
増幅トランジスタTb、リセットトランジスタTc、および選択トランジスタTdをそれ
ぞれ有していた。しかし、複数の画素の間で一または複数のトランジスタを共用すること
にしてもよい。増幅トランジスタTb、リセットトランジスタTc、および選択トランジ
スタTdを二つの画素で共有する場合の等価回路図を図14に示す。
(Modification 1)
In each of the above embodiments, the
The amplification transistor Tb, the reset transistor Tc, and the selection transistor Td are provided. However, one or more transistors may be shared by a plurality of pixels. An equivalent circuit diagram in the case where the amplification transistor Tb, the reset transistor Tc, and the selection transistor Td are shared by two pixels is shown in FIG.
(変形例2)
上記の各実施の形態では、イメージセンサ30の画素20は、フローティングディフュ
ージョンFDをそれぞれ有していた。しかし、複数の画素でフローティングディフュージ
ョンFDを共用することにしてもよい。たとえば、二つの画素の転送トランジスタTaを
向い合せに配置し、それら二つの転送トランジスタTaの間にフローティングディフュー
ジョンFDを配置して、そのフローティングディフュージョンFDを二つの画素間で共用
することにしてもよい。
(Modification 2)
In each of the above embodiments, the
本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、
本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含
まれる。
The present invention is not limited to the above embodiment as long as the features of the present invention are not impaired.
Other forms considered within the scope of the technical idea of the present invention are also included within the scope of the present invention.
1:電子カメラ、3:固体撮像装置、20:画素、30:イメージセンサ、31:非分離
領域、41:アクティブ領域、42:表面層、43:分離領域、44:ガード層、51:
第1端、52:第2端、61:非分離領域、62:P型注入層
1: Electronic camera, 3: Solid-state image pickup device, 20: Pixel, 30: Image sensor, 31: Non-separation area, 41: Active area, 42: Surface layer, 43: Separation area, 44: Guard layer, 51:
First end, 52: second end, 61: non-separation area, 62: P-type injection layer
Claims (1)
前記複数の画素の各々に、
入射光量に応じた信号電荷を蓄積する光電変換部と、前記信号電荷を検出する電荷検出
部と、前記光電変換部から前記電荷検出部に前記信号電荷を転送する転送トランジスタと
が設けられるアクティブ領域と、
前記アクティブ領域の周囲に形成される分離領域と、
前記光電変換部の周囲の一部に設けられ、前記アクティブ領域と前記分離領域との境界
部に形成されるガード層と、を有し、
前記光電変換部は、第1端に前記転送トランジスタが接続され、
前記ガード層は、前記境界部のうち、前記第1端に対向する前記光電変換部の第2端の
周辺の一部には形成されないことを特徴とする固体撮像素子。 A plurality of pixels are two-dimensionally arrayed on the imaging surface,
In each of the plurality of pixels,
Active region provided with a photoelectric conversion unit that accumulates signal charge according to the amount of incident light, a charge detection unit that detects the signal charge, and a transfer transistor that transfers the signal charge from the photoelectric conversion unit to the charge detection unit When,
A separation area formed around the active area;
A guard layer provided on a part of the periphery of the photoelectric conversion unit and formed at the boundary between the active region and the separation region;
The transfer transistor is connected to a first end of the photoelectric conversion unit,
The solid-state imaging device according to claim 1, wherein the guard layer is not formed on a part of the periphery of a second end of the photoelectric conversion unit facing the first end in the boundary portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019024276A JP2019080081A (en) | 2019-02-14 | 2019-02-14 | Solid-state imaging device and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019024276A JP2019080081A (en) | 2019-02-14 | 2019-02-14 | Solid-state imaging device and imaging apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017137115A Division JP6481718B2 (en) | 2017-07-13 | 2017-07-13 | Solid-state imaging device and imaging apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019080081A true JP2019080081A (en) | 2019-05-23 |
Family
ID=66628104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019024276A Pending JP2019080081A (en) | 2019-02-14 | 2019-02-14 | Solid-state imaging device and imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019080081A (en) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353801A (en) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | Semiconductor device with solid-state image sensing element and its manufacture |
JP2003258229A (en) * | 2002-02-28 | 2003-09-12 | Canon Inc | Semiconductor device, photoelectric converter and imaging device |
JP2004111871A (en) * | 2002-09-20 | 2004-04-08 | Canon Inc | Semiconductor integrated circuit device and its element arranging method |
JP2005072178A (en) * | 2003-08-22 | 2005-03-17 | Renesas Technology Corp | Solid-state imaging element and manufacturing method therefor |
JP2005101442A (en) * | 2003-09-26 | 2005-04-14 | Fujitsu Ltd | Solid state imaging device and its manufacturing method |
JP2005223133A (en) * | 2004-02-05 | 2005-08-18 | Canon Inc | Solid state imaging device and imaging system using the same |
JP2005317581A (en) * | 2004-04-27 | 2005-11-10 | Fujitsu Ltd | Solid state imaging device |
JP2006073737A (en) * | 2004-09-01 | 2006-03-16 | Canon Inc | Solid-stage image sensing device and camera |
JP2006216985A (en) * | 2006-04-24 | 2006-08-17 | Canon Inc | Solid state imaging device and imaging system using the same |
JP2008270299A (en) * | 2007-04-16 | 2008-11-06 | Canon Inc | Photoelectric converter and imaging device |
JP2009272539A (en) * | 2008-05-09 | 2009-11-19 | Canon Inc | Photoelectric conversion device and imaging system employing the same |
JP2013505580A (en) * | 2009-09-17 | 2013-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure, design structure and manufacturing method of global shutter pixel sensor cell |
-
2019
- 2019-02-14 JP JP2019024276A patent/JP2019080081A/en active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353801A (en) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | Semiconductor device with solid-state image sensing element and its manufacture |
JP2003258229A (en) * | 2002-02-28 | 2003-09-12 | Canon Inc | Semiconductor device, photoelectric converter and imaging device |
JP2004111871A (en) * | 2002-09-20 | 2004-04-08 | Canon Inc | Semiconductor integrated circuit device and its element arranging method |
JP2005072178A (en) * | 2003-08-22 | 2005-03-17 | Renesas Technology Corp | Solid-state imaging element and manufacturing method therefor |
JP2005101442A (en) * | 2003-09-26 | 2005-04-14 | Fujitsu Ltd | Solid state imaging device and its manufacturing method |
JP2005223133A (en) * | 2004-02-05 | 2005-08-18 | Canon Inc | Solid state imaging device and imaging system using the same |
JP2005317581A (en) * | 2004-04-27 | 2005-11-10 | Fujitsu Ltd | Solid state imaging device |
JP2006073737A (en) * | 2004-09-01 | 2006-03-16 | Canon Inc | Solid-stage image sensing device and camera |
JP2006216985A (en) * | 2006-04-24 | 2006-08-17 | Canon Inc | Solid state imaging device and imaging system using the same |
JP2008270299A (en) * | 2007-04-16 | 2008-11-06 | Canon Inc | Photoelectric converter and imaging device |
JP2009272539A (en) * | 2008-05-09 | 2009-11-19 | Canon Inc | Photoelectric conversion device and imaging system employing the same |
JP2013505580A (en) * | 2009-09-17 | 2013-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure, design structure and manufacturing method of global shutter pixel sensor cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11570388B2 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus | |
JP4677258B2 (en) | Solid-state imaging device and camera | |
US10090343B2 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device | |
JP4455435B2 (en) | Solid-state imaging device and camera using the solid-state imaging device | |
JP4794877B2 (en) | Solid-state imaging device and camera | |
JP4459098B2 (en) | Solid-state imaging device and camera | |
US7642581B2 (en) | Solid-state image sensing device | |
KR101201177B1 (en) | Photoelectric conversion apparatus and imaging system using the same | |
JP5999402B2 (en) | Solid-state imaging device, manufacturing method, and electronic apparatus | |
JP2008041689A (en) | Photoelectric conversion device, and imaging system using the same | |
JP2010114274A (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
JP2006261597A (en) | Solid state imaging device, manufacturing method thereof, and camera | |
TWI790584B (en) | Solid-state imaging device, method for manufacturing solid-state image device, and electronic apparatus | |
JP2006262387A (en) | Solid-state imaging apparatus and camera | |
JP2011097418A (en) | Solid-state imaging device, and electronic device | |
US7859032B2 (en) | Solid-state imaging device and method for driving the same | |
JP6175970B2 (en) | Solid-state imaging device and imaging apparatus | |
TW202010142A (en) | Solid-state imaging element | |
KR20170121167A (en) | Semiconductor devices and electronic devices | |
JP2013125862A (en) | Solid state image sensor and electronic equipment | |
JP6481718B2 (en) | Solid-state imaging device and imaging apparatus | |
JP2019080081A (en) | Solid-state imaging device and imaging apparatus | |
US20100002121A1 (en) | Solid-state imaging device and electronic apparatus | |
JP2009070902A (en) | Imaging element and imaging apparatus | |
JP5555336B2 (en) | Solid-state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200707 |