JP2019079914A - Semiconductor module and method of manufacturing the same - Google Patents

Semiconductor module and method of manufacturing the same Download PDF

Info

Publication number
JP2019079914A
JP2019079914A JP2017205295A JP2017205295A JP2019079914A JP 2019079914 A JP2019079914 A JP 2019079914A JP 2017205295 A JP2017205295 A JP 2017205295A JP 2017205295 A JP2017205295 A JP 2017205295A JP 2019079914 A JP2019079914 A JP 2019079914A
Authority
JP
Japan
Prior art keywords
metal layer
porous metal
semiconductor module
cooler
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017205295A
Other languages
Japanese (ja)
Inventor
聡美 田嶋
Satomi Tajima
聡美 田嶋
明渡　邦夫
Kunio Aketo
邦夫 明渡
敏孝 石崎
Toshitaka Ishizaki
敏孝 石崎
野田　浩司
Koji Noda
浩司 野田
理恵 田口
Rie Taguchi
理恵 田口
正昭 土森
Masaaki Tsuchimori
正昭 土森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2017205295A priority Critical patent/JP2019079914A/en
Publication of JP2019079914A publication Critical patent/JP2019079914A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To provide a technology capable of improving heat dissipation of a semiconductor module.SOLUTION: The semiconductor module includes a cooler. A plate-like member disposed on an upper surface of the cooler is provided. A semiconductor device disposed on an upper surface of the plate-like member is provided. A porous metal layer is disposed at an interface between the upper surface of the cooler and a lower surface of the plate-like member. Grease is impregnated in pores of the porous metal layer.SELECTED DRAWING: Figure 1

Description

本明細書が開示する技術は、半導体モジュールおよび半導体モジュールの製造方法に関する。   The technology disclosed herein relates to a semiconductor module and a method of manufacturing the semiconductor module.

半導体素子から発生した熱を、効率よく冷却する半導体モジュールが知られている。非特許文献１には、冷却器上に、グリスを介して実装基板および半導体素子が配置されている半導体モジュールが開示されている。グリスによって、実装基板から冷却器への熱伝導を高めている。   A semiconductor module is known which efficiently cools the heat generated from the semiconductor element. Non-Patent Document 1 discloses a semiconductor module in which a mounting substrate and a semiconductor element are disposed on a cooler via grease. The grease enhances the heat conduction from the mounting substrate to the cooler.

只野博「自動車に必要とされるパワーデバイス」、２００９年１月２３日、第４回窒化物半導体応用研究会、インターネット（http://www.astf.or.jp/cluster/event/semicon/20090123/090123_4th_semicon_tadano.pdf）Hiroshi Ogino "Power Devices Required for Automobiles", 4th Nitride Semiconductor Application Study Group, January 23, 2009, Internet (http://www.astf.or.jp/cluster/event/semicon/ 20090123 / 090123_4th_semicon_tadano.pdf)

パワーモジュールのような高温状態になる半導体素子では、グリスを用いる場合よりも、さらに効率よく熱を冷却器に逃がす必要がある場合がある。本明細書は、半導体モジュールの放熱性を向上させることができる技術を提供する。   In semiconductor devices that are in a high temperature state such as power modules, it may be necessary to dissipate heat to the cooler more efficiently than when using grease. The present specification provides a technology capable of improving the heat dissipation of a semiconductor module.

本明細書で開示する半導体モジュールの一実施形態は、冷却器を備える。冷却器の上面に配置されている板状部材を備える。板状部材の上面に配置されている半導体素子を備える。冷却器の上面と板状部材の下面との界面には、多孔質金属層が配置されている。多孔質金属層の孔部にグリスが含浸している。   One embodiment of the semiconductor module disclosed herein comprises a cooler. It has a plate-like member disposed on the upper surface of the cooler. The semiconductor device is provided on the upper surface of the plate-like member. A porous metal layer is disposed at the interface between the upper surface of the cooler and the lower surface of the plate-like member. Grease is impregnated in the pores of the porous metal layer.

上記の半導体モジュールでは、冷却器の上面が多孔質金属層に接触しているとともに、板状部材の下面が多孔質金属層に接触している。よって、多孔質金属層を介して、板状部材の熱を冷却器に伝熱することができる。多孔質金属の熱伝導率はグリスの熱伝導率よりも高いため、グリスを用いる場合に比して、半導体モジュールの放熱性を向上させることができる。   In the semiconductor module described above, the upper surface of the cooler is in contact with the porous metal layer, and the lower surface of the plate-like member is in contact with the porous metal layer. Therefore, the heat of the plate-like member can be transferred to the cooler through the porous metal layer. Since the thermal conductivity of the porous metal is higher than the thermal conductivity of grease, the heat dissipation of the semiconductor module can be improved as compared to the case of using grease.

多孔質金属層は金属ナノ粒子の焼結体を含んでいてもよい。効果の詳細は実施例で説明する。   The porous metal layer may include a sintered body of metal nanoparticles. Details of the effect will be described in the examples.

多孔質金属層は、半導体モジュールを上方からみたときに、半導体素子の投影領域を含んでいる第１多孔質金属層と、第１多孔質金属層の周囲を取り囲んでいる第２多孔質金属層であって、半導体モジュールを上方からみたときに、板状部材の投影領域に少なくとも一部が重複している第２多孔質金属層と、を備えていてもよい。効果の詳細は実施例で説明する。   The porous metal layer includes a first porous metal layer including a projection region of the semiconductor device and a second porous metal layer surrounding the periphery of the first porous metal layer, when the semiconductor module is viewed from above. The second porous metal layer may at least partially overlap the projection area of the plate-like member when the semiconductor module is viewed from above. Details of the effect will be described in the examples.

第２多孔質金属層は、第１多孔質金属層よりも変形しにくい材料で構成されていてもよい。効果の詳細は実施例で説明する。   The second porous metal layer may be made of a material that is less deformable than the first porous metal layer. Details of the effect will be described in the examples.

第１多孔質金属層はＡｇナノ粒子の焼結体を含んでおり、第２多孔質金属層は、Ｃｕナノ粒子の焼結体を含んでいてもよい。効果の詳細は実施例で説明する。   The first porous metal layer may include a sintered body of Ag nanoparticles, and the second porous metal layer may include a sintered body of Cu nanoparticles. Details of the effect will be described in the examples.

グリスは、第１多孔質金属層と第２多孔質金属層との間に形成されているスペースに配置されていてもよい。効果の詳細は実施例で説明する。   The grease may be disposed in the space formed between the first porous metal layer and the second porous metal layer. Details of the effect will be described in the examples.

本明細書で開示する半導体モジュールの製造方法の一実施形態は、冷却器と、冷却器の上面に配置されている板状部材と、板状部材の上面に配置されている半導体素子と、冷却器の上面と板状部材の下面との界面に配置されている第１多孔質金属層、第２多孔質金属層およびグリスと、を備えた半導体モジュールの製造方法である。半導体モジュールを上方からみたときに半導体素子の投影領域を含んでいる第１多孔質金属層を、板状部材の下面に形成する工程を備える。第１多孔質金属層の周囲を取り囲んでいる第２多孔質金属層であって、半導体モジュールを上方からみたときに板状部材の投影領域に少なくとも一部が重複している第２多孔質金属層を、冷却器の上面に形成する工程を備える。第２多孔質金属層が形成されている領域および第２多孔質金属層によって囲まれている領域の少なくとも一部に、グリスを塗布する工程を備える。冷却器の上面と板状部材の下面とを接触させる工程を備える。   One embodiment of a method of manufacturing a semiconductor module disclosed in the present specification includes a cooler, a plate-like member disposed on the upper surface of the cooler, a semiconductor element disposed on the upper surface of the plate-like member, and cooling It is a manufacturing method of a semiconductor module provided with the 1st porous metal layer, the 2nd porous metal layer, and grease which are arranged at the interface of the upper surface of a container, and the lower surface of a tabular member. A step of forming a first porous metal layer including a projection area of the semiconductor element when the semiconductor module is viewed from above is formed on the lower surface of the plate-like member. The second porous metal layer surrounding the periphery of the first porous metal layer, wherein the second porous metal layer at least partially overlaps the projection area of the plate-like member when the semiconductor module is viewed from above Forming a layer on the top of the cooler. Applying grease to at least a part of the area where the second porous metal layer is formed and the area surrounded by the second porous metal layer. Contacting the upper surface of the cooler with the lower surface of the plate-like member;

半導体モジュールの要部断面図を模式的に示す図である。It is a figure which shows typically the principal part sectional view of a semiconductor module. 半導体モジュールの要部断面図を模式的に示す図である。It is a figure which shows typically the principal part sectional view of a semiconductor module. 半導体モジュールの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of a semiconductor module.

図１に、半導体モジュール１の要部断面図を示す。半導体モジュール１は、冷却器２、第１多孔質金属層３、第２多孔質金属層４、グリス５、板状部材３０、接合層１１、半導体素子１２、を備えている。板状部材３０は、ベースプレート６、接合層７、実装基板２０、がこの順に積層された構造を備えている。冷却器２は水冷式であり、冷却水が流動する複数の貫通孔を備える。なお、冷却器２は空冷式であってもよい。   FIG. 1 shows a cross-sectional view of main parts of the semiconductor module 1. The semiconductor module 1 includes a cooler 2, a first porous metal layer 3, a second porous metal layer 4, a grease 5, a plate member 30, a bonding layer 11, and a semiconductor element 12. The plate member 30 has a structure in which the base plate 6, the bonding layer 7, and the mounting substrate 20 are stacked in this order. The cooler 2 is water-cooled, and includes a plurality of through holes through which the cooling water flows. The cooler 2 may be air-cooled.

冷却器２の上面とベースプレート６の下面との界面には、第１多孔質金属層３、第２多孔質金属層４、グリス５、が配置されている。第１多孔質金属層３の上面、第２多孔質金属層４の上面の一部、グリス５の上面は、それぞれベースプレート６の下面に接している。第１多孔質金属層３および第２多孔質金属層４は、同一の厚さｔ１を有している。厚さｔ１は、例えば、１μｍ〜１００μｍの範囲内である。   At the interface between the upper surface of the cooler 2 and the lower surface of the base plate 6, the first porous metal layer 3, the second porous metal layer 4, and the grease 5 are disposed. The upper surface of the first porous metal layer 3, a part of the upper surface of the second porous metal layer 4, and the upper surface of the grease 5 are in contact with the lower surface of the base plate 6, respectively. The first porous metal layer 3 and the second porous metal layer 4 have the same thickness t1. The thickness t1 is, for example, in the range of 1 μm to 100 μm.

図２に、図１におけるII−II線における断面図を示す。図２において、投影領域Ｒ１は、半導体モジュール１を上方（図１のｚ方向）からみたときの半導体素子１２の投影領域である。投影領域Ｒ２は、半導体モジュール１を上方からみたときのベースプレート６の投影領域である。第１多孔質金属層３は、投影領域Ｒ１を含んでいる。また第２多孔質金属層４は、第１多孔質金属層３の周囲を取り囲んでいる。第２多孔質金属層４は、ベースプレート６の投影領域Ｒ２に一部が重複している。これにより、第１多孔質金属層３と第２多孔質金属層４の間に、第１多孔質金属層３を取り囲むスペースが形成されている。当該スペースには、グリス５が充填されている。換言すると、第２多孔質金属層４は、グリス５を封止するためのシールとしての機能を有している。またグリス５は、第１多孔質金属層３および第２多孔質金属層４が備える多数の孔部内に含浸している。   FIG. 2 shows a cross-sectional view taken along line II-II in FIG. In FIG. 2, a projection area R1 is a projection area of the semiconductor element 12 when the semiconductor module 1 is viewed from above (z direction in FIG. 1). The projection area R2 is a projection area of the base plate 6 when the semiconductor module 1 is viewed from above. The first porous metal layer 3 includes the projection area R1. The second porous metal layer 4 also surrounds the periphery of the first porous metal layer 3. The second porous metal layer 4 partially overlaps the projection area R2 of the base plate 6. Thus, a space surrounding the first porous metal layer 3 is formed between the first porous metal layer 3 and the second porous metal layer 4. The space is filled with grease 5. In other words, the second porous metal layer 4 has a function as a seal for sealing the grease 5. Also, the grease 5 is impregnated in the many pores provided in the first porous metal layer 3 and the second porous metal layer 4.

第１多孔質金属層３および第２多孔質金属層４は、金属ナノ粒子の焼結体である。第２多孔質金属層４は、第１多孔質金属層３よりも変形しにくい材料で構成されている。これにより、半導体モジュール１に外力が加わった場合においても、第２多孔質金属層４の剛性が高いことによって、ベースプレート６の下面と冷却器２の上面との平行度を保つことができる。また、第２多孔質金属層４の厚さによって、ベースプレート６と冷却器２との距離を決定することができる。すなわち、第２多孔質金属層４を、ベースプレート６と冷却器２との平行度および距離を決定するためのスペーサとして機能させることができる。   The first porous metal layer 3 and the second porous metal layer 4 are sintered bodies of metal nanoparticles. The second porous metal layer 4 is made of a material that is more difficult to deform than the first porous metal layer 3. Thereby, even when an external force is applied to the semiconductor module 1, the rigidity of the second porous metal layer 4 is high, so that the parallelism between the lower surface of the base plate 6 and the upper surface of the cooler 2 can be maintained. In addition, the distance between the base plate 6 and the cooler 2 can be determined by the thickness of the second porous metal layer 4. That is, the second porous metal layer 4 can function as a spacer for determining the parallelism and the distance between the base plate 6 and the cooler 2.

金属ナノ粒子の焼結体の変形しにくさは、例えば、ヤング率によって表すことができる。金属ナノ粒子の焼結体のヤング率は、試料断面にダイヤモンド性の圧子を押し込むことで測定することができる。各種の金属ナノ粒子の焼結体は、焼結条件により特性が大きく変わるが、典型的なものについてヤング率が低いものから高いものへ順番に並べると、以下の関係がある。Ａｇナノ粒子（２８〜３９ＧＰａ）、Ｃｕナノ粒子（１０８〜１１６ＧＰａ）、Ｐｄナノ粒子（１１７〜１２９ＧＰａ）、Ｃｕ−Ｎｉ合金ナノ粒子（１４０〜２２０ＧＰａ）、Ｎｉナノ粒子（２２１ＧＰａ）。   The inflexibility of the sintered body of the metal nanoparticles can be represented, for example, by Young's modulus. The Young's modulus of the sintered body of metal nanoparticles can be measured by pressing a diamond-like indenter into the cross section of the sample. The characteristics of sintered bodies of various metal nanoparticles largely change depending on the sintering conditions, but the following relationship is typical in the order of typical Young's modulus from high to low. Ag nanoparticles (28 to 39 GPa), Cu nanoparticles (108 to 116 GPa), Pd nanoparticles (117 to 129 GPa), Cu-Ni alloy nanoparticles (140 to 220 GPa), Ni nanoparticles (221 GPa).

本実施形態では、第２多孔質金属層４はＣｕナノ粒子の焼結体であり、第１多孔質金属層３はＡｇナノ粒子の焼結体である。これにより、第２多孔質金属層４の剛性を第１多孔質金属層３の剛性よりも３倍ほど高くすることができる。   In the present embodiment, the second porous metal layer 4 is a sintered body of Cu nanoparticles, and the first porous metal layer 3 is a sintered body of Ag nanoparticles. Thereby, the rigidity of the second porous metal layer 4 can be made three times higher than the rigidity of the first porous metal layer 3.

ベースプレート６は、Ｃｕ、Ｃｕ合金、炭素系材料、炭素系複合材料、炭素系材料を含んだ金属系複合材料、炭素系材料とセラミックスとの複合材料、炭素系材料と有機物との複合材料、などである。ここで、炭素系材料の一例としては、ダイヤモンド、グラファイト、グラフェン、炭素繊維、フラーレン、カーボンナノチューブ、カーボンナノワイヤ、などが挙げられる。炭素系材料を含んだ金属系複合材料の一例としては、銅の母材がダイヤモンド粒子を支持する銅−ダイヤモンド複合材や、銀の母材がダイヤモンド粒子を支持する銀−ダイヤモンド複合材などが挙げられる。   The base plate 6 includes Cu, Cu alloy, carbon-based material, carbon-based composite material, metal-based composite material including carbon-based material, composite material of carbon-based material and ceramic, composite material of carbon-based material and organic matter, etc. It is. Here, examples of the carbon-based material include diamond, graphite, graphene, carbon fiber, fullerene, carbon nanotube, carbon nanowire, and the like. Examples of metal-based composite materials including carbon-based materials include copper-diamond composites in which a copper matrix supports diamond particles, and silver-diamond composites in which a silver matrix supports diamond particles. Be

ベースプレート６の上面には、接合層７を介して実装基板２０が配置されている。接合層７は、はんだ、金属ナノ粒子接合法、または、ＳＬＩＤ（solid-liquid inter- diffusion）接合法により形成された層である。これらの接合法の内容は周知であるため、具体的な説明は省略する。接合層７に金属ナノ粒子接合法やＳＬＩＤ接合法を用いる場合には、はんだなどを用いる場合に比して、接合層７の熱伝導率を高くすることができるとともに、接合層７を薄くすることができる。よって、半導体素子１２で発生した熱をより効率的に取り除くことが可能となる。   A mounting substrate 20 is disposed on the upper surface of the base plate 6 via the bonding layer 7. The bonding layer 7 is a layer formed by a solder, a metal nanoparticle bonding method, or a solid-liquid inter-diffusion (SLID) bonding method. The contents of these bonding methods are well known, and thus detailed description will be omitted. When the metal nanoparticle bonding method or the SLID bonding method is used for the bonding layer 7, the thermal conductivity of the bonding layer 7 can be made higher and the bonding layer 7 can be thinner than in the case of using a solder or the like be able to. Therefore, the heat generated in the semiconductor element 12 can be removed more efficiently.

実装基板２０は、第１金属層８、絶縁層９、第２金属層１０が積層された構造を備えている。第１金属層８および第２金属層１０は、例えば、銅やアルミニウムである。第２金属層１０は、配線の一部として使用することができる。絶縁層９の材料は、例えば、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ２）、Ａｌ２Ｏ３などである。絶縁層９の厚みは、耐圧を確保するのに必要な厚みに調整される。 The mounting substrate 20 has a structure in which the first metal layer 8, the insulating layer 9, and the second metal layer 10 are stacked. The first metal layer 8 and the second metal layer 10 are, for example, copper or aluminum. The second metal layer 10 can be used as part of the wiring. The material of the insulating layer 9 is, for example, silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), silicon oxide (SiO 2 ), Al 2 O 3 or the like. The thickness of the insulating layer 9 is adjusted to a thickness necessary to secure a withstand voltage.

接合層１１は、第２金属層１０と半導体素子１２との間に配置されている。接合層１１の内容は、前述した接合層７の内容と同様であるため、説明を省略する。半導体素子１２は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ダイヤモンド、酸化ガリウムなどの材料を用いて形成されている。半導体素子１２は、ショットキーバリアダイオード、ＩＧＢＴ、ＭＯＳＦＥＴまたはＨＥＭＴなどである。   The bonding layer 11 is disposed between the second metal layer 10 and the semiconductor element 12. Since the content of the bonding layer 11 is the same as the content of the bonding layer 7 described above, the description will be omitted. The semiconductor element 12 is formed using a material such as Si, SiC, GaN, GaAs, diamond, or gallium oxide. The semiconductor element 12 is a Schottky barrier diode, an IGBT, a MOSFET, a HEMT, or the like.

（半導体モジュール１の製造方法）
次いで、図３を参照して、半導体モジュール１の製造方法について説明する。図３のフローチャートのステップＳ１では、銅ナノ粒子を含むペーストを実装基板２０上に形成し、ペースト上に半導体素子１２を搭載した後に、ペーストを加熱（焼結）する。これにより、ペーストが硬化して、接合層１１が形成されるとともに、実装基板２０上に半導体素子１２が接合される。 (Method of Manufacturing Semiconductor Module 1)
Next, with reference to FIG. 3, a method of manufacturing the semiconductor module 1 will be described. In step S1 of the flowchart of FIG. 3, a paste containing copper nanoparticles is formed on the mounting substrate 20, and after the semiconductor element 12 is mounted on the paste, the paste is heated (sintered). As a result, the paste is cured to form the bonding layer 11, and the semiconductor element 12 is bonded onto the mounting substrate 20.

ステップＳ２では、ベースプレート６の下面にＡｇナノ粒子の膜を印刷し、焼成する。これにより、ベースプレート６の下面に、第１多孔質金属層３が形成される。ステップＳ３では、ベースプレート６の上面に、接合層７を介して実装基板２０を接合する。接合層７の形成方法は、前述した接合層１１の形成方法と同様である。   In step S2, a film of Ag nanoparticles is printed on the lower surface of the base plate 6 and fired. Thereby, the first porous metal layer 3 is formed on the lower surface of the base plate 6. In step S 3, the mounting substrate 20 is bonded to the upper surface of the base plate 6 via the bonding layer 7. The method of forming the bonding layer 7 is the same as the method of forming the bonding layer 11 described above.

ステップＳ４では、冷却器２の上面にＣｕナノ粒子の膜を印刷し、焼成する。これにより、冷却器２の上面に、第２多孔質金属層４が形成される。   In step S4, a film of Cu nanoparticles is printed on the upper surface of the cooler 2 and fired. Thereby, the second porous metal layer 4 is formed on the upper surface of the cooler 2.

ステップＳ５では、冷却器２の上面にグリス５を塗布する。グリス５は、第２多孔質金属層４によって囲まれている領域に、塗布される。ステップＳ６では、冷却器２の上面とベースプレート６の下面とを接触させる。そして、不図示のネジで固定することで、圧着する。これにより、第１多孔質金属層３と第２多孔質金属層４との間に形成されているスペースに、グリス５が充填される。また、第１多孔質金属層３が備える多数の孔部内に、グリスが含浸する。   In step S5, grease 5 is applied to the upper surface of the cooler 2. The grease 5 is applied to the area surrounded by the second porous metal layer 4. In step S6, the upper surface of the cooler 2 is brought into contact with the lower surface of the base plate 6. And it crimps by fixing with a screw not shown. Thereby, the space formed between the first porous metal layer 3 and the second porous metal layer 4 is filled with the grease 5. In addition, grease is impregnated in the many pores provided in the first porous metal layer 3.

（効果）
第１多孔質金属層３および第２多孔質金属層４が、冷却器２の上面およびベースプレート６の下面に接触している。第１多孔質金属層３および第２多孔質金属層４を介して、板状部材３０の熱を冷却器２に伝熱することができる。第１多孔質金属層３および第２多孔質金属層４の熱伝導率はグリス５の熱伝導率よりも高いため、グリスのみを用いる場合に比して、半導体モジュール１の放熱性を向上させることができる。 (effect)
The first porous metal layer 3 and the second porous metal layer 4 are in contact with the upper surface of the cooler 2 and the lower surface of the base plate 6. The heat of the plate member 30 can be transferred to the cooler 2 via the first porous metal layer 3 and the second porous metal layer 4. Since the thermal conductivity of the first porous metal layer 3 and the second porous metal layer 4 is higher than the thermal conductivity of the grease 5, the heat dissipation of the semiconductor module 1 is improved as compared to the case of using only the grease. be able to.

半導体モジュール１に外力が加わった場合や半導体モジュール１が熱変形した場合などに、第１多孔質金属層３の下面の一部または全部が、冷却器２の上面と接触しなくなる場合がある。この場合には、冷却器２と第１多孔質金属層３との界面に隙間が形成されてしまう。しかし本実施形態の半導体モジュール１では、第１多孔質金属層３に含浸しているグリス５や、第１多孔質金属層３と第２多孔質金属層４の間のスペースに充填されているグリス５が、この隙間に入り込む。すなわち、隙間を自動的にグリス５で充填することができる。これにより、第１多孔質金属層３と冷却器２との非接触領域では、グリス５を介して伝熱することができる。非接触領域に空気が存在している場合に比して、熱伝導性能を向上させることができる。また、第１多孔質金属層３と冷却器２との接触領域では第１多孔質金属層３を用いて伝熱し、非接触領域ではグリス５を用いて伝熱することができるため、グリスのみを用いて伝熱する場合に比して、熱伝導性能を向上させることができる。   When an external force is applied to the semiconductor module 1 or when the semiconductor module 1 is thermally deformed, a part or all of the lower surface of the first porous metal layer 3 may not be in contact with the upper surface of the cooler 2. In this case, a gap is formed at the interface between the cooler 2 and the first porous metal layer 3. However, in the semiconductor module 1 of the present embodiment, the grease 5 impregnated in the first porous metal layer 3 and the space between the first porous metal layer 3 and the second porous metal layer 4 are filled. The grease 5 gets into this gap. That is, the gap can be filled with grease 5 automatically. Thereby, in the non-contact area between the first porous metal layer 3 and the cooler 2, heat can be transmitted via the grease 5. The heat transfer performance can be improved as compared to the case where air is present in the non-contact area. Also, since heat can be transferred using the first porous metal layer 3 in the contact area between the first porous metal layer 3 and the cooler 2 and heat can be transferred using the grease 5 in the non-contact area, only grease The heat transfer performance can be improved as compared with the case where heat is transferred using.

冷却器２とベースプレート６との線膨張係数差によって、冷却器２とベースプレート６との界面には熱応力が発生する。本実施形態の半導体モジュール１では、冷却器２とベースプレート６とを、第１多孔質金属層３および第２多孔質金属層４を介して接触させている。多孔質金属は、孔部を有さない同元素材料と比べて、変形しやすい特性を有している。よって、第１多孔質金属層３および第２多孔質金属層４を、応力緩和層として機能させることが可能である。高い熱伝導特性と高い応力緩和性を両立することができる。   Due to the difference in linear expansion coefficient between the cooler 2 and the base plate 6, thermal stress is generated at the interface between the cooler 2 and the base plate 6. In the semiconductor module 1 of the present embodiment, the cooler 2 and the base plate 6 are in contact via the first porous metal layer 3 and the second porous metal layer 4. The porous metal has the property of being easily deformed as compared with the same element material having no pores. Therefore, the first porous metal layer 3 and the second porous metal layer 4 can function as a stress relaxation layer. Both high thermal conductivity and high stress relaxation can be achieved.

発熱部は半導体素子１２である。そして本実施形態の半導体モジュール１では、図２に示すように、第１多孔質金属層３は、半導体素子１２の投影領域Ｒ１を含んでいる。これにより、第１多孔質金属層３を用いて、半導体素子１２から発生した熱を効率よく冷却することが可能となる。   The heat generating portion is the semiconductor element 12. In the semiconductor module 1 of the present embodiment, as shown in FIG. 2, the first porous metal layer 3 includes the projection region R1 of the semiconductor element 12. Thus, the heat generated from the semiconductor element 12 can be efficiently cooled using the first porous metal layer 3.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.

（変形例）
第２多孔質金属層４はなくてもよい。第１多孔質金属層３のみが冷却器２とベースプレート６の界面に配置されていてもよい。この場合、第１多孔質金属層３の少なくとも一部が、図２に示すベースプレート６の投影領域Ｒ２の外側まで伸びている形状であってもよい。これにより、冷却器２の上面に安定してベースプレート６を接触させることができる。 (Modification)
The second porous metal layer 4 may be omitted. Only the first porous metal layer 3 may be disposed at the interface between the cooler 2 and the base plate 6. In this case, at least a portion of the first porous metal layer 3 may extend to the outside of the projection area R2 of the base plate 6 shown in FIG. Thereby, the base plate 6 can be stably brought into contact with the upper surface of the cooler 2.

第１多孔質金属層３および第２多孔質金属層４の組み合わせは、様々な組み合わせであってよい。例えば、第１多孔質金属層３および第２多孔質金属層４を同一材料で形成してもよい。   The combination of the first porous metal layer 3 and the second porous metal layer 4 may be various combinations. For example, the first porous metal layer 3 and the second porous metal layer 4 may be formed of the same material.

第２多孔質金属層４の形状は、第１多孔質金属層３の周囲を取り囲む環状に限られない。例えば、第２多孔質金属層４は複数に分かれており、第１多孔質金属層３の周囲に点在していてもよい。   The shape of the second porous metal layer 4 is not limited to an annular shape surrounding the periphery of the first porous metal layer 3. For example, the second porous metal layer 4 may be divided into a plurality, and may be dotted around the first porous metal layer 3.

第１多孔質金属層３の線膨張係数が、第２多孔質金属層４の線膨張係数以上となるように、材料の組み合わせを選択してもよい。これにより高温時には、第１多孔質金属層３の方が第２多孔質金属層４よりも幅が厚くなるため、第１多孔質金属層３と冷却器２との密着性を向上させることができる。伝熱性を高めることができる。   A combination of materials may be selected such that the linear expansion coefficient of the first porous metal layer 3 is equal to or higher than the linear expansion coefficient of the second porous metal layer 4. Thereby, since the width of the first porous metal layer 3 is thicker than that of the second porous metal layer 4 at high temperature, the adhesion between the first porous metal layer 3 and the cooler 2 can be improved. it can. Heat transfer can be enhanced.

第１多孔質金属層３の厚さが、第２多孔質金属層４の厚さよりも大きくてもよい。第１多孔質金属層３の表面を、確実に冷却器２の上面に接触させることが可能になる。   The thickness of the first porous metal layer 3 may be larger than the thickness of the second porous metal layer 4. It is possible to reliably bring the surface of the first porous metal layer 3 into contact with the upper surface of the cooler 2.

ステップＳ１で第１多孔質金属層３を形成した後に、第１多孔質金属層３の表面を研磨することで平坦化してもよい。第１多孔質金属層３は多孔質金属であるため、孔部を有さない同元素材料と比べて研磨が容易であり、研磨により平坦性が得られやすい材料である。これにより、第１多孔質金属層３と冷却器２との密着性を向上させることができる。   After forming the first porous metal layer 3 in step S1, the surface of the first porous metal layer 3 may be planarized by polishing. Since the first porous metal layer 3 is a porous metal, the first porous metal layer 3 is a material that is easier to polish as compared to the same element material having no pores, and is a material that can easily obtain flatness by polishing. Thereby, the adhesiveness of the 1st porous metal layer 3 and the cooler 2 can be improved.

第１多孔質金属層３および第２多孔質金属層４は、金属ナノ粒子の焼結体に限らない。鋳造法、化学蒸着法、発泡熱処理法などの様々な方法で製造された多孔質金属を用いることが可能である。   The first porous metal layer 3 and the second porous metal layer 4 are not limited to sintered bodies of metal nanoparticles. It is possible to use porous metals produced by various methods such as casting, chemical vapor deposition, and foaming heat treatment.

１：半導体モジュール、２：冷却器、３：第１多孔質金属層、４：第２多孔質金属層、５：グリス、６：ベースプレート、７：接合層、８：第１金属層、９：絶縁層、１０：第２金属層、１１：接合層、１２：半導体素子、２０：実装基板、３０：板状部材   1: Semiconductor module, 2: Cooler, 3: First porous metal layer, 4: Second porous metal layer, 5: Grease, 6: Base plate, 7: Bonding layer, 8: First metal layer, 9: Insulating layer, 10: second metal layer, 11: bonding layer, 12: semiconductor element, 20: mounting substrate, 30: plate member

Claims (7)

冷却器と、
前記冷却器の上面に配置されている板状部材と、
前記板状部材の上面に配置されている半導体素子と、
を備えた半導体モジュールであって、
前記冷却器の上面と前記板状部材の下面との界面には、多孔質金属層が配置されており、
前記多孔質金属層の孔部にグリスが含浸している、半導体モジュール。 With a cooler,
A plate member disposed on the upper surface of the cooler;
A semiconductor element disposed on the upper surface of the plate-like member;
A semiconductor module provided with
A porous metal layer is disposed at the interface between the upper surface of the cooler and the lower surface of the plate-like member,
The semiconductor module in which the pore of the said porous metal layer is impregnated with grease. 前記多孔質金属層は金属ナノ粒子の焼結体を含んでいる、請求項１に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the porous metal layer includes a sintered body of metal nanoparticles. 多孔質金属層は、
前記半導体モジュールを上方からみたときに、前記半導体素子の投影領域を含んでいる第１多孔質金属層と、
前記第１多孔質金属層の周囲を取り囲んでいる第２多孔質金属層であって、前記半導体モジュールを上方からみたときに、前記板状部材の投影領域に少なくとも一部が重複している前記第２多孔質金属層と、
を備える、請求項１または２に記載の半導体モジュール。 The porous metal layer is
A first porous metal layer including a projection region of the semiconductor element when the semiconductor module is viewed from above;
A second porous metal layer surrounding the periphery of the first porous metal layer, wherein at least a portion of the second porous metal layer overlaps the projection area of the plate-like member when the semiconductor module is viewed from above A second porous metal layer,
The semiconductor module according to claim 1, comprising: 前記第２多孔質金属層は、前記第１多孔質金属層よりも変形しにくい材料で構成されている、請求項３に記載の半導体モジュール。   The semiconductor module according to claim 3, wherein the second porous metal layer is made of a material that is less deformable than the first porous metal layer. 前記第１多孔質金属層はＡｇナノ粒子の焼結体を含んでおり、
前記第２多孔質金属層は、Ｃｕナノ粒子の焼結体を含んでいる、請求項４に記載の半導体モジュール。 The first porous metal layer includes a sintered body of Ag nanoparticles,
The semiconductor module according to claim 4, wherein the second porous metal layer includes a sintered body of Cu nanoparticles. 前記グリスは、前記第１多孔質金属層と前記第２多孔質金属層との間に形成されているスペースに配置されている、請求項３〜５の何れか１項に記載の半導体モジュール。   The semiconductor module according to any one of claims 3 to 5, wherein the grease is disposed in a space formed between the first porous metal layer and the second porous metal layer. 冷却器と、
前記冷却器の上面に配置されている板状部材と、
前記板状部材の上面に配置されている半導体素子と、
前記冷却器の上面と前記板状部材の下面との界面に配置されている第１多孔質金属層、第２多孔質金属層およびグリスと、
を備えた半導体モジュールの製造方法であって、
前記半導体モジュールを上方からみたときに前記半導体素子の投影領域を含んでいる前記第１多孔質金属層を、前記板状部材の下面に形成する工程と、
前記第１多孔質金属層の周囲を取り囲んでいる前記第２多孔質金属層であって、前記半導体モジュールを上方からみたときに前記板状部材の投影領域に少なくとも一部が重複している前記第２多孔質金属層を、前記冷却器の上面に形成する工程と、
前記第２多孔質金属層が形成されている領域および前記第２多孔質金属層によって囲まれている領域の少なくとも一部に、前記グリスを塗布する工程と、
前記冷却器の上面と前記板状部材の下面とを接触させる工程と、
を備える、半導体モジュールの製造方法。 With a cooler,
A plate member disposed on the upper surface of the cooler;
A semiconductor element disposed on the upper surface of the plate-like member;
A first porous metal layer, a second porous metal layer, and grease disposed at the interface between the upper surface of the cooler and the lower surface of the plate-like member;
A method of manufacturing a semiconductor module comprising
Forming the first porous metal layer including the projection area of the semiconductor element when the semiconductor module is viewed from above, on the lower surface of the plate-like member;
The second porous metal layer surrounding the periphery of the first porous metal layer, wherein at least a portion of the second porous metal layer overlaps the projection area of the plate-like member when the semiconductor module is viewed from above Forming a second porous metal layer on the upper surface of the cooler;
Applying the grease to at least a part of a region where the second porous metal layer is formed and a region surrounded by the second porous metal layer;
Bringing the upper surface of the cooler into contact with the lower surface of the plate-like member;
A method of manufacturing a semiconductor module, comprising:
JP2017205295A 2017-10-24 2017-10-24 Semiconductor module and method of manufacturing the same Pending JP2019079914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017205295A JP2019079914A (en) 2017-10-24 2017-10-24 Semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017205295A JP2019079914A (en) 2017-10-24 2017-10-24 Semiconductor module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2019079914A true JP2019079914A (en) 2019-05-23

Family

ID=66628838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205295A Pending JP2019079914A (en) 2017-10-24 2017-10-24 Semiconductor module and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2019079914A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906714B1 (en) * 2020-04-10 2021-07-21 三菱電機株式会社 Power semiconductor devices and power converters
JP7397921B1 (en) 2022-07-05 2023-12-13 レノボ・シンガポール・プライベート・リミテッド Heat dissipation structure and electronic equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906714B1 (en) * 2020-04-10 2021-07-21 三菱電機株式会社 Power semiconductor devices and power converters
JP7397921B1 (en) 2022-07-05 2023-12-13 レノボ・シンガポール・プライベート・リミテッド Heat dissipation structure and electronic equipment
JP2024007261A (en) * 2022-07-05 2024-01-18 レノボ・シンガポール・プライベート・リミテッド Heat dissipation structure and electronic apparatus

Similar Documents

Publication Publication Date Title
JP4617209B2 (en) Heat dissipation device
CA2695746C (en) Methods for making millichannel substrate, and cooling device and apparatus using the substrate
JP5373713B2 (en) Semiconductor device
JP2011091106A (en) Thermally conductive member and method of manufacturing the same, heat dissipating component, and semiconductor package
WO2015029511A1 (en) Semiconductor device and production method therefor
JP2011091106A5 (en) Heat dissipating component, manufacturing method thereof, and semiconductor package
US10700036B2 (en) Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
US20120138946A1 (en) Semiconductor device and method of manufacturing the same
US10403594B2 (en) Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
JP7172319B2 (en) Heat dissipation structure, electronic device, and method for manufacturing heat dissipation structure
JP2019079914A (en) Semiconductor module and method of manufacturing the same
JP2019021864A (en) Power module
JP2016054249A (en) Semiconductor device
JP2022003656A (en) Semiconductor package
JP2021100006A (en) Semiconductor package
JP6221590B2 (en) Bonding structure of insulating substrate and cooler, manufacturing method thereof, power semiconductor module, and manufacturing method thereof
JP2017191826A (en) Semiconductor device and manufacturing method of the same
JP5092274B2 (en) Semiconductor device
JP2010192717A (en) Cooling structure
JP6327513B2 (en) Semiconductor device and manufacturing method thereof
JP6508182B2 (en) Semiconductor module and method of manufacturing the same
JP2005347500A (en) Heatsink member of electronic part
JP2013229472A (en) Semiconductor device
US10804236B2 (en) Power electronic assemblies with high purity aluminum plated substrates
JP2019071328A (en) Semiconductor packaging substrate, semiconductor module and method of manufacturing semiconductor packaging substrate