JP2019075519A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2019075519A
JP2019075519A JP2017202531A JP2017202531A JP2019075519A JP 2019075519 A JP2019075519 A JP 2019075519A JP 2017202531 A JP2017202531 A JP 2017202531A JP 2017202531 A JP2017202531 A JP 2017202531A JP 2019075519 A JP2019075519 A JP 2019075519A
Authority
JP
Japan
Prior art keywords
base plate
resin package
surge voltage
semiconductor chip
absorbing element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017202531A
Other languages
English (en)
Other versions
JP6373468B1 (ja
Inventor
阪田 一樹
Kazuki Sakata
一樹 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017202531A priority Critical patent/JP6373468B1/ja
Application granted granted Critical
Publication of JP6373468B1 publication Critical patent/JP6373468B1/ja
Publication of JP2019075519A publication Critical patent/JP2019075519A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】独立したスナバコンデンサ基板を用いなくても、スナバコンデンサの故障によって正側端子と負側端子が短絡状態となることを抑制することができるパワーモジュールを得る。【解決手段】パワーモジュールは、第1のパワー半導体チップを固定し、第1のサージ電圧吸収素子の一方の端子を固定する第1のベース板と、第2のパワー半導体チップを固定する第2のベース板と、第2のサージ電圧吸収素子の一方の端子を固定する第3のベース板と、第1のサージ電圧吸収素子の他方の端子と、第2のサージ電圧吸収素子の他方の端子を固定する第4のベース板とが、樹脂パッケージに覆われ、第4のベース板の両端部は、樹脂パッケージの二側面から突出して構成されている。【選択図】図2

Description

本発明は、各種部品が樹脂によって封止されることで樹脂パッケージに覆われるパワーモジュールに関する。
従来において、パワーモジュール(例えば、特許文献1参照)に用いられる半導体チップとして、シリコン半導体に替えて、ワイドバンドギャップ半導体によって形成される半導体チップを採用することが検討されている。なお、ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドが挙げられる。
ワイドバンドギャップ半導体によって形成される半導体チップをパワーモジュールに用いることで、パワーモジュールを高周波で動作させることができる。その結果、パワーモジュールの周辺部品の小型化、およびパワーモジュールを搭載した電力変換器の小型化が実現可能となる。
ただし、パワーモジュールを高周波で動作させる場合、大きなサージ電圧が発生し、その結果、半導体チップが破損する可能性がある。したがって、このような半導体チップの破損を防止するために、インダクタンスが低減されたスナバ回路によって、サージ電圧を効果的に低減することが必要となる。具体的には、パワーモジュールのパッケージ内の半導体チップの直近にスナバコンデンサを配置することで、インダクタンスが低減されたスナバ回路を実現することが望ましい。
ここで、スナバコンデンサとしては、一般的には、積層セラミックコンデンサが用いられる。スナバコンデンサとして積層セラミックコンデンサが用いられる場合、短絡故障が発生し、コンデンサの両端子、すなわち、正側端子と負側端子が短絡状態となる可能性がある。そのため、このような短絡故障の防止策として、2個以上のスナバコンデンサを直列に接続した構成とすることが望ましい。このような構成によって、1個のスナバコンデンサが短絡故障しても、残りのスナバコンデンサによって、正側端子と負側端子が短絡状態となることを防止することができる。
特許第5169353号公報
従来のパワーモジュールにおいては、複数のスナバコンデンサを搭載するための基板として、独立したスナバコンデンサ基板が設けられているので、部品点数が多いという問題がある。また、従来のパワーモジュールにおいては、独立したスナバコンデンサ基板が用いられるので、高周波動作に有害な基板パターンのインダクタンスが影響し、その結果、サージ電圧を低減するのに限界があるという問題がある。
本発明は、上記のような課題を解決するためになされたものであり、独立したスナバコンデンサ基板を用いなくても、スナバコンデンサの故障によって正側端子と負側端子が短絡状態となることを抑制することができるパワーモジュールを得ることを目的とする。
本発明におけるパワーモジュールは、第1のパワー半導体チップと、第1のパワー半導体チップに電気的に直列接続される第2のパワー半導体チップと、第1のパワー半導体チップおよび第2のパワー半導体チップに電気的に並列接続される第1のサージ電圧吸収素子と、第1のサージ電圧吸収素子に電気的に直列接続され、第1のパワー半導体チップおよび第2のパワー半導体チップに電気的に並列接続される第2のサージ電圧吸収素子と、第1のパワー半導体チップを固定し、第1のサージ電圧吸収素子の一方の端子を固定する第1のベース板と、第2のパワー半導体チップを固定する第2のベース板と、第2のサージ電圧吸収素子の一方の端子を固定する第3のベース板と、第1のサージ電圧吸収素子の他方の端子と、第2のサージ電圧吸収素子の他方の端子を固定する第4のベース板と、第1のパワー半導体チップ、第2のパワー半導体チップ、第1のベース板、第2のベース板、第3のベース板、第4のベース板、第1のサージ電圧吸収素子および第2のサージ電圧吸収素子を覆う樹脂パッケージと、を備え、第4のベース板の両端部は、樹脂パッケージの二側面から突出しているものである。
本発明のパワーモジュールによれば、第1のサージ電圧吸収素子の一端子と、第1のサージ電圧吸収素子と電気的に直列接続される第2のサージ電圧吸収素子の一端子を固定するベース板の両端部が樹脂パッケージの二側面から突出して構成されている。これにより、独立したスナバコンデンサ基板を用いなくても、スナバコンデンサの故障によって正側端子と負側端子が短絡状態となることを抑制することができるパワーモジュールを得ることができる。
本発明の実施の形態1におけるパワーモジュールの回路図である。 本発明の実施の形態1におけるパワーモジュールを示す上面図である。 図2のパワーモジュールが樹脂によって封止される前の状態を示す上面図である。 図2のパワーモジュールの比較例を示す上面図である。 本発明の実施の形態2におけるパワーモジュールを示す上面図である。 本発明の実施の形態3におけるパワーモジュールを示す上面図である。
以下、本発明によるパワーモジュールを、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。
実施の形態1.
図1は、本発明の実施の形態1におけるパワーモジュールの回路図である。図1に示す半導体パワーモジュールは、第1のパワー半導体チップ1と、第2のパワー半導体チップ2と、第1のサージ電圧吸収素子3と、第2のサージ電圧吸収素子4と、正側端子5と、負側端子6と、交流出力端子7と、樹脂パッケージ8とを備える。
第1のパワー半導体チップ1および第2のパワー半導体チップ2は、それぞれ、例えば、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等のトランジスタを含んで構成される。第2のパワー半導体チップ2は、第1のパワー半導体チップ1に電気的に直列接続される。
第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4は、それぞれ、パワーモジュールで発生するサージ電圧を吸収する。第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4は、それぞれ、リードのないチップ部品である。
第1のサージ電圧吸収素子3は、第1のパワー半導体チップ1および第2のパワー半導体チップ2に電気的に並列接続される。第2のサージ電圧吸収素子4は、第1のサージ電圧吸収素子3に電気的に直列接続され、さらに、第1のパワー半導体チップ1および第2のパワー半導体チップ2に電気的に並列接続される。
第1のパワー半導体チップ1および第2のパワー半導体チップ2は、それぞれ、例えば、ワイドバンドギャップ半導体によって形成される。第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4は、それぞれ、例えば、積層セラミックコンデンサである。
次に、図1に示す半導体パワーモジュールの詳細な構成について、図2を参照しながらさらに説明する。図2は、本発明の実施の形態1におけるパワーモジュールを示す上面図である。なお、図2では、樹脂パッケージ8の外形線を二点鎖線で示している。
第1のベース板9には、第1のパワー半導体チップ1がはんだによって固定される。第2のベース板10には、第2のパワー半導体チップ2がはんだによって固定される。
第1のベース板9には、第1のサージ電圧吸収素子3の一方の端子がはんだによって固定される。第3のベース板11には、第2のサージ電圧吸収素子4の一方の端子がはんだによって固定される。
第4のベース板12には、第1のサージ電圧吸収素子3の他方の端子と、第2のサージ電圧吸収素子4の他方の端子がはんだによって固定される。
第2のベース板10は、ワイヤ15によって、第1のパワー半導体チップ1と接続される。第3のベース板11は、ワイヤ15によって、第2のパワー半導体チップ2と接続される。制御端子13には、第1のパワー半導体チップ1内のトランジスタのオンとオフを切り替える制御信号が入力される。制御端子14には、第2のパワー半導体チップ2内のトランジスタのオンとオフを切り替える制御信号が入力される。
制御端子13は、ワイヤ15によって、第1のパワー半導体チップ1と接続される。制御端子14は、ワイヤ15によって、第2のパワー半導体チップ2と接続される。
第1のパワー半導体チップ1、第2のパワー半導体チップ2、第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4は、樹脂によって封止されることで、直方体形状の樹脂パッケージ8に覆われる。
図2に示すように、樹脂パッケージ8内では、樹脂パッケージ8の長手方向に沿って、第2のベース板10と、第3のベース板11と、第4のベース板12と、第1のベース板9が並んで位置する。
第1のベース板9の両端部は、樹脂パッケージ8の短手方向に沿って、当該短手方向に垂直な樹脂パッケージ8の対向する二側面から突出している。換言すると、第1のベース板9の両端部は、上から見たとき、樹脂パッケージ8の外周に交わる。第1のベース板9の樹脂パッケージ8から突出している一端部が、正側端子5に相当する。
以下、樹脂パッケージ8の長手方向をx方向と称し、樹脂パッケージ8の短手方向をy方向と称す。
第3のベース板11の両端部は、y方向に沿って、当該y方向に垂直な樹脂パッケージ8の対向する二側面から突出している。換言すると、第3のベース板11の両端部は、上から見たとき、樹脂パッケージ8の外周に交わる。第3のベース板11の樹脂パッケージ8から突出している一端部が、負側端子6に相当する。
第2のベース板10の両端部は、y方向に沿って、当該y方向に垂直な樹脂パッケージ8の対向する二側面から突出している。換言すると、第2のベース板10の両端部は、上から見たとき、樹脂パッケージ8の外周に交わる。第2のベース板10の樹脂パッケージ8から突出している一端部が、交流出力端子7に相当する。
第4のベース板12は、y方向に延びており、上から見たとき、矩形形状である。第4のベース板12の両端部は、y方向に沿って、当該y方向に垂直な樹脂パッケージ8の対向する二側面から突出している。換言すると、第4のベース板12の両端部は、上から見たとき、樹脂パッケージ8の外周に交わる。
上記のような構成によって、第1のサージ電圧吸収素子3と第2のサージ電圧吸収素子4は、第4のベース板12を介して、電気的に直列に接続され、さらに、正側端子5と負側端子6の間に接続される。
次に、図2に示すパワーモジュールが樹脂によって封止される前の状態について、図3を参照しながら説明する。図3は、図2のパワーモジュールが樹脂によって封止される前の状態を示す上面図である。なお、図3では、樹脂によって封止した後の樹脂パッケージ8の外形線を破線で示し、タイバー16を切断する際のカット線(タイバーカット線17と称す)を一点鎖線で示している。
図2に示すパワーモジュールが樹脂によって封止される前では、第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、制御端子13および制御端子14は、外形が矩形状のタイバー16に連結されている。第4のベース板12の両端部は、タイバー16によって保持されているので、第4のベース板12の位置精度の確保が可能となる。
タイバー16と連結して一体となっている状態の第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、制御端子13および制御端子14は、樹脂成形によって樹脂パッケージ8に覆われる。
この樹脂成形時では、第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、制御端子13および制御端子14のそれぞれは、予め設定される位置で樹脂によって封止されるように、成形金型に押し付けられる。この樹脂成形の後、タイバー16は、タイバーカット線17に沿って切断され、樹脂パッケージ8に覆われている第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、制御端子13および制御端子14から切り離される。
以下、第4のベース板12の両端部がタイバー16によって保持されることによって得られる効果について、図4を参照しながら説明する。図4は、図2のパワーモジュールの比較例を示す上面図である。なお、図4では、比較例として、第4のベース板12の両端部のうちの一端部のみが樹脂パッケージ8から突出している場合を示している。
図4に示すパワーモジュールが樹脂によって封止される前では、第4のベース板12の両端部のうちの一端部のみがタイバーに連結されている。この状態で、樹脂成形が行われた後、図3と同様に、タイバーカット線に沿って切断される。そのため、このタイバーは、樹脂パッケージ8に覆われている第1のベース板9、第2のベース板10、第3のベース板11、第4のベース板12、制御端子13および制御端子14から切り離される。これにより、図4に示すパワーモジュールが得られる。
上記のように、第4のベース板12の一端部のみがタイバーに連結されている場合、すなわち、タイバーによって、第4のベース板12の一端部が保持され、第4のベース板12の他端部が保持されない場合、第4のベース板12の他端部側の位置精度が悪い状態となる。この状態で、第1のサージ電圧吸収素子3の両端子は、第4のベース板12と第1のベース板9に跨ってはんだによって固定され、第2のサージ電圧吸収素子4の両端子は、第4のベース板12と第3のベース板11に跨ってはんだによって固定されている。
つまり、タイバーによって保持されない第4のベース板12の他端部は、位置精度が悪い状態で、第1のベース板9および第3のベース板11と協働して、第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4を固定する。上記の樹脂成形時では、第4のベース板12は、予め設定される位置で樹脂によって封止されるように成形金型に押し付けられて位置精度が矯正される。
そのため、第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4として、強度が低い積層セラミックコンデンサが用いられる場合、第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4に力がかかってこれらが破損してしまう可能性がある。
これに対して、図2および図3に示すパワーモジュールでは、第4のベース板12は、第1のベース板9および第3のベース板11と同様に、タイバー16によって両端が保持されているので、位置精度を確保している。その結果、樹脂成形時に、第1のサージ電圧吸収素子3および第2のサージ電圧吸収素子4に力がかかってこれらが破損する懸念がない。
以上、本実施の形態1のパワーモジュールによれば、第1のパワー半導体チップを固定し、第1のサージ電圧吸収素子の一方の端子を固定する第1のベース板と、第2のパワー半導体チップを固定する第2のベース板と、第2のサージ電圧吸収素子の一方の端子を固定する第3のベース板と、第1のサージ電圧吸収素子の他方の端子と、第2のサージ電圧吸収素子の他方の端子を固定する第4のベース板とが、樹脂パッケージに覆われて構成されている。また、このパワーモジュールの構成において、第4のベース板の両端部は、樹脂パッケージの二側面から突出して構成されている。具体的には、第4のベース板の両端部は、樹脂パッケージの対向する二側面から突出して構成されている。
これにより、樹脂成型時に、第1のサージ電圧吸収素子および第2のサージ電圧吸収素子が破損する懸念がない。また、独立したスナバコンデンサ基板を用いなくても、スナバコンデンサに相当するサージ電圧吸収素子の故障によって正側端子と負側端子が短絡状態となることを抑制することができる。
さらに、上記のとおり独立したスナバコンデンサ基板を用いる必要がないので、パワーモジュールにおいて、部品点数を削減できるとともに高周波動作に有害な基板パターンのインダクタンスの影響をなくすことができる。その結果、高周波動作に適したパワーモジュールを得ることができる。
実施の形態2.
本発明の実施の形態2では、先の実施の形態1と構成が異なるパワーモジュールについて説明する。なお、本実施の形態2では、先の実施の形態1と同様である点の説明を省略し、先の実施の形態1と異なる点を中心に説明する。
図5は、本発明の実施の形態2におけるパワーモジュールを示す上面図である。ここで、先の実施の形態1では、第1のベース板9と第3のベース板11の間に第4のベース板12が位置しているので、パワーモジュールの小型化が不十分である可能性がある。そこで、本実施の形態2では、先の実施の形態1と比べて、さらなる小型化を図ったパワーモジュールについて説明する。
図5に示すように、樹脂パッケージ8には、y方向に沿って、当該y方向に垂直な樹脂パッケージ8の一側面から突出する突出部18が設けられる。すなわち、突出部18は、y方向に突出する。
樹脂パッケージ8内では、x方向に沿って、第2のベース板10と、第3のベース板11と、第1のベース板9が並んで位置する。樹脂パッケージ8に設けられる突出部18内では、第4のベース板12がx方向に延びて位置する。
第4のベース板12は、x方向に延びており、上から見たとき、矩形形状である。第4のベース板12の両端部は、x方向に沿って、当該x方向に垂直な突出部18の対向する二側面から突出している。換言すると、第4のベース板12の両端部は、上から見たとき、樹脂パッケージ8に設けられる突出部18の外周に交わる。
第1のベース板9には、第1のサージ電圧吸収素子3の一方の端子がはんだによって固定される。第3のベース板11には、第2のサージ電圧吸収素子4の一方の端子がはんだによって固定される。第4のベース板12には、第1のサージ電圧吸収素子3の他方の端子と、第2のサージ電圧吸収素子4の他方の端子がはんだによって固定される。
このように構成することで、先の実施の形態1のように第1のベース板9と第3のベース板11の間に第4のベース板12が位置しないので、先の実施の形態1と比べて、第4のベース板12の長さを短くすることができる。その結果、パワーモジュールのさらなる小型化に寄与する。
以上、本実施の形態2のパワーモジュールによれば、先の実施の形態1の構成に対して、樹脂パッケージの一側面から突出する突出部が樹脂パッケージに設けられ、第4のベース板は、樹脂パッケージに設けられる突出部内に位置し、第4のベース板の両端部は、樹脂パッケージに設けられる突出部の二側面から突出して構成されている。具体的には、第4のベース板の両端部は、樹脂パッケージに設けられる突出部の対向する二側面から突出して構成されている。
これにより、先の実施の形態1と同様の効果が得られるとともに、パワーモジュールのさらなる小型化に寄与することができる。
実施の形態3.
本発明の実施の形態3では、先の実施の形態1および2と構成が異なるパワーモジュールについて説明する。なお、本実施の形態3では、先の実施の形態1および2と同様である点の説明を省略し、先の実施の形態1および2と異なる点を中心に説明する。
図6は、本発明の実施の形態3におけるパワーモジュールを示す上面図である。ここで、先の実施の形態2では、突出部18が設けられた樹脂パッケージ8の構成となっているので、パワーモジュールの小型化が不十分である可能性がある。そこで、本実施の形態3では、先の実施の形態2と比べて、さらなる小型化を図ったパワーモジュールについて説明する。
図6に示すように、樹脂パッケージ8内では、x方向とy方向のいずれにも傾斜して、第2のベース板10と、第3のベース板11と、第1のベース板9が並んで位置する。樹脂パッケージ8の角部19内では、第4のベース板12は、第2のベース板10、第3のベース板11および第1のベース板9が傾斜する方向と垂直な方向に傾斜して位置する。
第4のベース板12の形状は、上から見たとき、第4のベース板12の傾斜方向に沿って延びる台形である。第4のベース板12の両端部は、樹脂パッケージ8の角部19の隣接する二側面から突出している。換言すると、第4のベース板12の両端部は、上から見たとき、樹脂パッケージ8の角部19の外周に交わる。
第1のベース板9には、第1のサージ電圧吸収素子3の一方の端子がはんだによって固定される。第3のベース板11には、第2のサージ電圧吸収素子4の一方の端子がはんだによって固定される。第4のベース板12には、第1のサージ電圧吸収素子3の他方の端子と、第2のサージ電圧吸収素子4の他方の端子がはんだによって固定される。
図6に示すパワーモジュールが樹脂によって封止される前では、第4のベース板12の両端部が、樹脂パッケージ8の隣接する2辺に沿ったタイバーに連結される。したがって、先の実施の形態1と同様に、第4のベース板12の両端部がタイバーによって保持されることとなる。
このように構成することで、先の実施の形態2と比べて、突出部18を新たに設けることなく、第4のベース板12の長さを短くすることができ、その結果、パワーモジュールのさらなる小型化に寄与する。
以上、本実施の形態3のパワーモジュールによれば、先の実施の形態1の構成に対して、第4のベース板は、樹脂パッケージの角部内に位置し、第4のベース板の両端部は、樹脂パッケージの角部の隣接する二側面から突出して構成されている。
これにより、先の実施の形態1と同様の効果が得られるとともに、パワーモジュールのさらなる小型化に寄与することができる。
1 第1のパワー半導体チップ、2 第2のパワー半導体チップ、3 第1のサージ電圧吸収素子、4 第2のサージ電圧吸収素子、5 正側端子、6 負側端子、7 交流出力端子、8 樹脂パッケージ、9 第1のベース板、10 第2のベース板、11 第3のベース板、12 第4のベース板、13 制御端子、14 制御端子、15 ワイヤ、16 タイバー、17 タイバーカット線、18 突出部、19 角部。

Claims (8)

  1. 第1のパワー半導体チップと、
    前記第1のパワー半導体チップに電気的に直列接続される第2のパワー半導体チップと、
    前記第1のパワー半導体チップおよび前記第2のパワー半導体チップに電気的に並列接続される第1のサージ電圧吸収素子と、
    前記第1のサージ電圧吸収素子に電気的に直列接続され、前記第1のパワー半導体チップおよび前記第2のパワー半導体チップに電気的に並列接続される第2のサージ電圧吸収素子と、
    前記第1のパワー半導体チップを固定し、前記第1のサージ電圧吸収素子の一方の端子を固定する第1のベース板と、
    前記第2のパワー半導体チップを固定する第2のベース板と、
    前記第2のサージ電圧吸収素子の一方の端子を固定する第3のベース板と、
    前記第1のサージ電圧吸収素子の他方の端子と、前記第2のサージ電圧吸収素子の他方の端子を固定する第4のベース板と、
    前記第1のパワー半導体チップ、前記第2のパワー半導体チップ、前記第1のベース板、前記第2のベース板、前記第3のベース板、前記第4のベース板、前記第1のサージ電圧吸収素子および前記第2のサージ電圧吸収素子を覆う樹脂パッケージと、
    を備え、
    前記第4のベース板の両端部は、前記樹脂パッケージの二側面から突出している
    パワーモジュール。
  2. 前記樹脂パッケージは、直方体形状であり、
    前記樹脂パッケージの長手方向に沿って、前記第2のベース板と、前記第3のベース板と、前記第4のベース板と、前記第1のベース板が並んで位置し、
    前記第4のベース板は、前記樹脂パッケージの短手方向に延びて、前記樹脂パッケージの対向する二側面から突出している
    請求項1に記載のパワーモジュール。
  3. 前記樹脂パッケージには、前記樹脂パッケージの一側面から突出する突出部が設けられ、
    前記第4のベース板は、前記樹脂パッケージに設けられる前記突出部内に位置し、
    前記第4のベース板の前記両端部は、前記樹脂パッケージに設けられる前記突出部二側面から突出している
    請求項1に記載のパワーモジュール。
  4. 前記樹脂パッケージは、直方体形状であり、
    前記樹脂パッケージの長手方向に沿って、前記第2のベース板と、前記第3のベース板と、前記第1のベース板が並んで位置し、
    前記突出部は、前記樹脂パッケージの短手方向に突出し、
    前記第4のベース板は、前記長手方向に延びて、前記突出部の対向する二側面から突出している
    請求項3に記載のパワーモジュール。
  5. 前記第4のベース板は、前記樹脂パッケージの角部内に位置し、
    前記第4のベース板の前記両端部は、前記樹脂パッケージの前記角部の隣接する二側面から突出している
    請求項1に記載のパワーモジュール。
  6. 前記樹脂パッケージは、直方体形状であり、
    前記樹脂パッケージの長手方向と短手方向のいずれにも傾斜して、前記第2のベース板と、前記第3のベース板と、前記第1のベース板が並んで位置し、
    前記第4のベース板は、前記第2のベース板、前記第3のベース板および前記第1のベース板が傾斜する方向と垂直な方向に傾斜している
    請求項5に記載のパワーモジュール。
  7. 前記第1のパワー半導体チップおよび前記第2のパワー半導体チップは、それぞれ、ワイドバンドギャップ半導体によって形成される
    請求項1から6のいずれか1項に記載のパワーモジュール。
  8. 前記第1のサージ電圧吸収素子および前記第2のサージ電圧吸収素子は、それぞれ、積層セラミックコンデンサである
    請求項1から7のいずれか1項に記載のパワーモジュール。
JP2017202531A 2017-10-19 2017-10-19 パワーモジュール Active JP6373468B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017202531A JP6373468B1 (ja) 2017-10-19 2017-10-19 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017202531A JP6373468B1 (ja) 2017-10-19 2017-10-19 パワーモジュール

Publications (2)

Publication Number Publication Date
JP6373468B1 JP6373468B1 (ja) 2018-08-15
JP2019075519A true JP2019075519A (ja) 2019-05-16

Family

ID=63165824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202531A Active JP6373468B1 (ja) 2017-10-19 2017-10-19 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6373468B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置
JP2013252009A (ja) * 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
JP2014187145A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体モジュール及びその製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置
JP2013252009A (ja) * 2012-06-01 2013-12-12 Toyota Motor Corp スナバコンデンサが搭載された半導体モジュールの保護回路
JP2014187145A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体モジュール及びその製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6373468B1 (ja) 2018-08-15

Similar Documents

Publication Publication Date Title
US11600602B2 (en) Semiconductor power module
CN106487252B (zh) 半导体装置、智能功率模块及电力转换装置
US11183485B2 (en) Semiconductor module
US9768100B1 (en) Semiconductor device
WO2018096734A1 (ja) 半導体モジュール
KR20140145551A (ko) 전력용 반도체장치
EP4075497A2 (en) Power module structure
JP2019080417A (ja) パワーモジュール
JP2007329428A (ja) 半導体装置
US10593609B2 (en) Semiconductor device and power converter
JP6417758B2 (ja) 半導体装置
JP6373468B1 (ja) パワーモジュール
US20200194353A1 (en) Semiconductor module
TWI677172B (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
JP6918955B2 (ja) 半導体モジュール及びスイッチング電源装置
US10854537B2 (en) Power semiconductor device and power module
US11323041B2 (en) Semiconductor device
CN114823636A (zh) 半导体模块
JP6274380B1 (ja) 半導体モジュール
US10796979B2 (en) Power module
CN110739294B (zh) 功率模块结构
CN116469874A (zh) 半导体装置
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法
CN117476602A (zh) 半导体装置
JPWO2019181147A1 (ja) 制御回路モジュール、電子部品の接続構造および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180717

R150 Certificate of patent or registration of utility model

Ref document number: 6373468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250