JP2019057751A - チャージポンプ回路及びｐｌｌ回路 - Google Patents

チャージポンプ回路及びｐｌｌ回路 Download PDF

Info

Publication number
JP2019057751A
JP2019057751A JP2017179345A JP2017179345A JP2019057751A JP 2019057751 A JP2019057751 A JP 2019057751A JP 2017179345 A JP2017179345 A JP 2017179345A JP 2017179345 A JP2017179345 A JP 2017179345A JP 2019057751 A JP2019057751 A JP 2019057751A
Authority
JP
Japan
Prior art keywords
output terminal
charge pump
switch
circuit
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017179345A
Other languages
English (en)
Other versions
JP6768617B2 (ja
JP2019057751A5 (ja
Inventor
剛 浦川
Go Urakawa
剛 浦川
鈴木　恒雄
Tsuneo Suzuki
恒雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017179345A priority Critical patent/JP6768617B2/ja
Priority to US15/903,073 priority patent/US10135450B1/en
Priority to US16/163,133 priority patent/US10277232B2/en
Publication of JP2019057751A publication Critical patent/JP2019057751A/ja
Publication of JP2019057751A5 publication Critical patent/JP2019057751A5/ja
Application granted granted Critical
Publication of JP6768617B2 publication Critical patent/JP6768617B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】雑音の発生を抑え、かつより小型化することができるチャージポンプ回路及びＰＬＬ回路を提供する。【解決手段】チャージポンプ回路５は、カレントミラー回路Ｃｒと、第１駆動スイッチＳｗ１と、コンデンサ２２と、スイッチ回路Ｓｗと、を有する。カレントミラー回路Ｃｒは、定電流源１２の基準電流Ｉｒｅｆをミラーした電流Ｉ１、Ｉ２を第１出力端子Ｄ１と第２出力端子Ｄ２に流す。第１駆動スイッチＳｗ１は、第１出力端子Ｄ１とチャージポンプ出力端子Ｃｏｕｔを接続又は遮断する。スイッチ回路Ｓｗは、第２出力端子Ｄ２と所定電圧を与えるノードＮの間の放電経路上又はチャージポンプ出力端子ＣｏｕｔとＧＮＤの間の充電経路上のいずれかに、コンデンサ２２を接続する。【選択図】図２

Description

本発明の実施形態は、チャージポンプ回路及びＰＬＬ回路に関する。
従来、位相比較器、チャージポンプ回路、ループフィルタ及びＶＣＯが設けられ、入力周波数信号の位相と同期した出力信号を出力するＰＬＬ回路がある。
ＰＬＬ回路、特に、チャージポンプ回路では、フリッカ雑音及び熱雑音等の雑音が出力信号に重畳されることがある。
例えば、チャージポンプ回路は、カレントミラー回路を有し、ミラー元に生じた雑音がミラー比に応じてミラー先の電流に重畳されることがある。ミラー元トランジスタを大型化してミラー元トランジスタに流れる電流を大きくし、ミラー比を小さくすると、カレントミラー回路は、雑音を抑えることができる。
チャージポンプ回路は、大型化することによって雑音を抑えることができるが、雑音を抑えようとすると、小型化することが難しい問題がある。
特開２００１−１１１４１９号公報
実施形態は、雑音の発生を抑え、かつより小型化することができるチャージポンプ回路及びＰＬＬ回路を提供することを目的とする。
実施形態のチャージポンプ回路は、カレントミラー回路と、第１駆動スイッチと、コンデンサと、スイッチ回路と、を有する。前記カレントミラー回路は、定電流源の基準電流をミラーした電流を第１出力端子と第２出力端子に流す。前記第１駆動スイッチは、前記第１出力端子とチャージポンプ出力端子を接続又は遮断する。前記スイッチ回路は、前記第２出力端子と所定電圧を与えるノードの間の放電経路上、又は、前記チャージポンプ出力端子とＧＮＤの間の充電経路上のいずれかに、前記コンデンサを接続する。
実施形態に関わる、ＰＬＬ回路の構成の一例を示すブロック図である。 実施形態に関わる、ＰＬＬ回路のチャージポンプ回路とループフィルタの一例を示す回路図である。 実施形態に係わる、ＰＬＬ回路の基準クロック信号Ｆｒの波形を示す波形図である。 実施形態に係わる、ＰＬＬ回路の分周信号Ｆｎの波形を示す波形図である。 実施形態に係わる、ＰＬＬ回路の位相差信号Ｐｕの波形を示す波形図である。 実施形態に係わる、ＰＬＬ回路の基準クロック信号Ｆｒの波形を示す波形図である。 実施形態に係わる、ＰＬＬ回路の分周信号Ｆｎの波形を示す波形図である。 実施形態に係わる、ＰＬＬ回路の位相差信号Ｐｄの波形を示す波形図である。 実施形態に関わる、ＰＬＬ回路のチャージポンプ回路の位相差出力サイクルの一例を説明するための説明図である。 実施形態に関わる、ＰＬＬ回路のチャージポンプ回路の放電サイクルの一例を説明するための説明図である。 実施形態に関わる、ＰＬＬ回路のチャージポンプ回路の充電サイクルの一例を説明するための説明図である。 実施形態に関わる、チャージポンプ回路のチャージポンプ出力端子に流れる出力電流と時刻の関係の一例を説明するグラフである。
（実施形態）
以下、図面を参照して実施形態を説明する。
（構成）
図１は、実施形態に関わる、ＰＬＬ回路（位相同期ループ回路）１の構成の一例を示すブロック図である。
ＰＬＬ回路１は、デルタシグマ変調器２、分周器３、位相比較器４、チャージポンプ回路５、ループフィルタ６及びＶＣＯ（電圧制御発振器）７を有する。
デルタシグマ変調器２は、図示しない外部の周波数制御装置と、分周器３と接続される。デルタシグマ変調器２は、周波数制御装置から入力された周波数制御信号と、分周器３から帰還された分周信号Ｆｎとに基づいて、デルタシグマ変調を行って分周制御信号を生成し、分周制御信号を分周器３に出力する。
分周器３は、ＶＣＯ７と位相比較器４に接続される。分周器３は、デルタシグマ変調器２から入力された分周制御信号に基づいて、ＶＣＯ７から帰還したＶＣＯ出力信号Ｆｏｕｔの周波数を分周し、分周信号Ｆｎを位相比較器４に出力する。
位相比較器４は、図示しない外部のクロック発生器とチャージポンプ回路５に接続される。位相比較器４は、分周器３から入力された分周信号Ｆｎと、クロック発生器から入力された所定周波数を有する基準クロック信号Ｆｒとに基づいて、位相の比較を行って位相差に応じた位相差信号Ｐｕ、Ｐｄを生成し、位相差信号Ｐｕ、Ｐｄをチャージポンプ回路５に出力する。
チャージポンプ回路５は、ループフィルタ６と接続される。チャージポンプ回路５は、位相比較器４から入力された位相差信号Ｐｕ、Ｐｄに基づいて、位相差信号Ｐｕ、Ｐｄに応じた出力電流をループフィルタ６に出力する。
ここで、位相差信号Ｐｕ、Ｐｄに対する出力電流の線形性が悪いとデルタシグマ変調器２の高周波雑音が歪により低周波に変換され、デルタシグマ変調器２のノイズシェーピング特性が損なわれる。線形性が向上するように出力電流を増加させると、出力電流に比例し、雑音とクロックのスプリアスも、増加する。
ループフィルタ６は、ＶＣＯ７に接続される。ループフィルタ６は、チャージポンプ回路５から入力された出力電流を平滑化してループフィルタ出力信号を生成し、ループフィルタ出力信号をＶＣＯ７に出力する。
ＶＣＯ７は、ループフィルタ６から入力されたループフィルタ出力信号の電圧に応じた周波数のＶＣＯ出力信号Ｆｏｕｔを生成し、ＶＣＯ出力信号Ｆｏｕｔを外部に出力する。
続いて、実施形態に係るチャージポンプ回路５について説明をする。
図２は、実施形態に関わる、ＰＬＬ回路１のチャージポンプ回路５とループフィルタ６の一例を示す回路図である。
チャージポンプ回路５は、メインチャージポンプ１１とサブチャージポンプ２１を有する。メインチャージポンプ１１は、サブチャージポンプ２１の出力電流に応じて出力電流が増加し、線形性の良好な状態で動作する。
メインチャージポンプ１１は、定電流源１２と、第１トランジスタであるトランジスタＴ１と、第２トランジスタであるトランジスタＴ２と、第３トランジスタであるトランジスタＴ３と、第４トランジスタであるトランジスタＴ４と、第５トランジスタであるトランジスタＴ５と、第１駆動スイッチである駆動スイッチＳｗ１と、第２駆動スイッチである駆動スイッチＳｗ２と、を有する。トランジスタＴ１、Ｔ２、Ｔ３は、例えば、ＮＭＯＳによって構成される。トランジスタＴ４、Ｔ５は、例えば、ＰＭＯＳによって構成される。
定電流源１２は、一端が電源と接続され、他端がトランジスタＴ１と接続される。定電流源１２は、トランジスタＴ１に基準電流Ｉｒｅｆを出力する。
トランジスタＴ１は、ドレインが定電流源１２と接続され、ソースがＧＮＤと接続され、ゲートがトランジスタＴ２、Ｔ３と接続される。トランジスタＴ１のドレインとゲートは、互いに接続される。
トランジスタＴ２は、ドレインがトランジスタＴ４のドレインと接続され、ソースがＧＮＤと接続される。
トランジスタＴ３は、ドレインが駆動スイッチＳｗ２と接続され、ソースがＧＮＤと接続される。
トランジスタＴ１、Ｔ２、Ｔ３は、第１カレントミラーであるカレントミラーＣ１を構成する。
トランジスタＴ４は、ソースが電源と接続され、ゲートがトランジスタＴ５、Ｔ６と接続される。トランジスタＴ４のドレインとゲートは、互いに接続される。
トランジスタＴ５は、ソースが電源と接続され、ドレインが駆動スイッチＳｗ１と接続される。トランジスタＴ５のドレインは、第１出力端子である出力端子Ｄ１を構成する。
駆動スイッチＳｗ１、Ｓｗ２は、トランジスタＴ３、Ｔ５の間に直列に接続される。駆動スイッチＳｗ１、Ｓｗ２の間には、チャージポンプ出力端子Ｃｏｕｔが接続される。駆動スイッチＳｗ１、Ｓｗ２は、半導体スイッチによって構成され、位相比較器４から入力される位相差信号Ｐｕ、Ｐｄによって駆動される。
駆動スイッチＳｗ１は、一端がトランジスタＴ５のドレインと接続され、他端がチャージポンプ出力端子Ｃｏｕｔと接続される。駆動スイッチＳｗ１は、位相差信号Ｐｕに応じ、出力端子Ｄ１とチャージポンプ出力端子Ｃｏｕｔを接続又は遮断する。
駆動スイッチＳｗ２は、一端がトランジスタＴ３のドレインと接続され、他端がチャージポンプ出力端子Ｃｏｕｔと接続される。駆動スイッチＳｗ２は、位相差信号Ｐｄに応じ、トランジスタＴ３を介し、ＧＮＤとチャージポンプ出力端子Ｃｏｕｔを接続又は遮断する。
サブチャージポンプ２１は、第６トランジスタであるトランジスタＴ６と、コンデンサ２２と、増幅器２３と、スイッチ回路Ｓｗと、ドライバＤｖと、チャージポンプ出力端子Ｃｏｕｔと、を有する。
トランジスタＴ６は、ソースが電源と接続され、ドレインがスイッチ回路Ｓｗと接続される。トランジスタＴ６のドレインは、第２出力端子である出力端子Ｄ２を構成する。
トランジスタＴ４、Ｔ５、Ｔ６は、第２カレントミラーであるカレントミラーＣ２を構成する。
すなわち、カレントミラーＣ１、Ｃ２は、カレントミラー回路Ｃｒを構成する。カレントミラーＣ１、Ｃ２は、互いに接続される。カレントミラーＣ１は、ＮＭＯＳによって構成され、定電流源１２と接続される。カレントミラーＣ２は、ＰＭＯＳによって構成され、出力端子Ｄ１、Ｄ２を有する。
また、カレントミラー回路Ｃｒは、定電流源１２の基準電流Ｉｒｅｆをミラーした電流Ｉ１、Ｉ２を出力端子Ｄ１、Ｄ２に流す。
また、カレントミラーＣ１は、ゲートが互いに接続されたトランジスタＴ１、Ｔ２、Ｔ３を有し、トランジスタＴ１のドレインは、ゲート及び定電流源１２と接続され、トランジスタＴ２とトランジスタＴ４の各々のドレインは、互いに接続され、トランジスタＴ３は、ソースがＧＮＤと接続され、ドレインが駆動スイッチＳｗ２と接続される。
また、カレントミラーＣ２は、ゲートが互いに接続されたトランジスタＴ４、Ｔ５、Ｔ６を有し、トランジスタＴ５は、出力端子Ｄ１を有し、トランジスタＴ６は、出力端子Ｄ２を有する。
コンデンサ２２は、スイッチ回路Ｓｗと接続され、出力端子Ｄ２から入力される電流Ｉ２によって電荷の放電を行い、ループフィルタ６から入力される充電電流Ｉｃによって電荷の充電を行う。
増幅器２３は、反転入力端子と増幅器出力端子が互いに接続され、非反転入力端子がチャージポンプ出力端子Ｃｏｕｔと接続され、増幅器出力端子がノードＮと接続される。増幅器２３は、ボルテージフォロア回路を構成する。
スイッチ回路Ｓｗは、出力端子Ｄ２と所定電圧を与えるノードＮの間の放電経路上、又は、チャージポンプ出力端子ＣｏｕｔとＧＮＤの間の充電経路上のいずれかに、コンデンサ２２を接続する。スイッチ回路Ｓｗは、半導体スイッチによって構成され、ドライバＤｖによって駆動される。スイッチ回路Ｓｗは、放電スイッチＳｄ１、Ｓｄ２、充電スイッチＳｃ１、Ｓｃ２及び接地スイッチＳｇを有する。
放電スイッチＳｄ１は、コンデンサ２２の第１端２２ａと出力端子Ｄ２の間に設けられる。放電スイッチＳｄ２は、コンデンサ２２の第２端２２ｂとノードＮの間に設けられる。放電スイッチＳｄ１、Ｓｄ２は、第１端２２ａと出力端子Ｄ２、及び、第２端２２ｂとノードＮの接続又は遮断を行う。
充電スイッチＳｃ１は、第１端２２ａとＧＮＤの間に設けられる。充電スイッチＳｃ２は、第２端２２ｂとチャージポンプ出力端子Ｃｏｕｔの間に設けられる。充電スイッチＳｃ１、Ｓｃ２は、第１端２２ａとＧＮＤ、及び、第２端２２ｂとチャージポンプ出力端子Ｃｏｕｔの接続又は遮断を行う。
放電スイッチＳｄ１、Ｓｄ２を接続状態、かつ充電スイッチＳｃ１、Ｓｃ２を遮断状態にすると、コンデンサ２２は、放電経路上に接続される。放電スイッチＳｄ１、Ｓｄ２を遮断状態、かつ充電スイッチＳｃ１、Ｓｃ２を接続状態にすると、コンデンサ２２は、充電経路上に接続される。
接地スイッチＳｇは、出力端子Ｄ２とＧＮＤの間に設けられ、出力端子Ｄ２とＧＮＤの接続又は遮断を行う。
ドライバＤｖは、スイッチ回路Ｓｗを駆動する。具体的には、ドライバＤｖは、所定の順序に従って、放電スイッチＳｄ１、Ｓｄ２、充電スイッチＳｃ１、Ｓｃ２、接地スイッチＳｇに駆動信号を出力し、放電スイッチＳｄ１、Ｓｄ２、充電スイッチＳｃ１、Ｓｃ２、接地スイッチＳｇの各々をＯＮ状態又はＯＦＦ状態のいずれかに切り替える。
チャージポンプ出力端子Ｃｏｕｔは、駆動スイッチＳｗ１の他端と駆動スイッチＳｗ２の一端の間に接続され、ループフィルタ６に出力電流を出力する。
ループフィルタ６は、抵抗３１、３２と、コンデンサ３３、３４、３５と、ループフィルタ出力端子Ｌｏｕｔと、を有する。
抵抗３１は、一端がチャージポンプ出力端子Ｃｏｕｔと接続され、他端がループフィルタ出力端子Ｌｏｕｔと接続される。
ループフィルタ出力端子Ｌｏｕｔは、抵抗３１の他端と接続される。
抵抗３２は、一端がチャージポンプ出力端子Ｃｏｕｔ及び抵抗３１と接続され、他端がコンデンサ３３と接続される。
コンデンサ３３は、一端が抵抗３２と接続され、他端がＧＮＤと接続される。
コンデンサ３４は、一端がチャージポンプ出力端子Ｃｏｕｔ及び抵抗３１と接続され、他端がＧＮＤと接続される。
コンデンサ３５は、一端がループフィルタ出力端子Ｌｏｕｔ及び抵抗３１と接続され、他端がＧＮＤと接続される。
コンデンサ３３、３４、３５は、チャージポンプ回路５から電流Ｉ１が出力されると電荷を充電し、チャージポンプ回路５によって充電電流Ｉｃが引き込まれると、電荷を放電する。
（動作）
実施形態に係るチャージポンプ回路５の動作について説明をする。
チャージポンプ回路５では、位相差出力サイクル、放電サイクル及び充電サイクルの各々のサイクルが、所定周期に従って、繰り返し行われる。
ループフィルタ６からチャージポンプ回路５に充電電流Ｉｃが入力されると、ループフィルタ出力信号の電圧が下がり、基準クロック信号Ｆｒの位相が分周信号Ｆｎの位相よりも進んだ状態、かつ不感帯からオフセットした、出力電流の線形性の良好な状態において、ＰＬＬ回路１は、ロックする。
位相差出力サイクルについて、説明をする。
図３Ａ〜図４Ｃは、実施形態に係わる、ＰＬＬ回路１の波形を示す波形図である。図３Ａ及び図４Ａが基準クロック信号Ｆｒの波形を示し、図３Ｂ及び図４Ｂが分周信号Ｆｎの波形を示し、図３Ｃが位相差信号Ｐｕの波形を示し、図４Ｃが位相差信号Ｐｄの波形を示す。 位相差出力サイクルでは、基準クロック信号Ｆｒと分周信号Ｆｎの位相差に応じた電流Ｉ１をループフィルタ６に出力する。
ドライバＤｖは、駆動信号を出力し、放電スイッチＳｄ１、Ｓｄ２及び充電スイッチＳｃ１、Ｓｃ２を遮断状態にする。
ドライバＤｖは、駆動信号を出力し、接地スイッチＳｇによって出力端子Ｄ２とＧＮＤを接続し、出力端子Ｄ２を接地電位にする。すなわち、接地スイッチＳｇは、コンデンサ２２が放電経路上に接続される前に、出力端子Ｄ２とＧＮＤを接続する。
位相比較器４は、基準クロック信号Ｆｒと分周信号Ｆｎのパルスを比較し、チャージポンプ回路５に位相差信号Ｐｕ、Ｐｄを出力する。
例えば、図３Ａ〜図３Ｃに示すように、位相比較器４は、基準クロック信号Ｆｒよりも分周信号Ｆｎの位相が遅れているとき、位相のずれ量に応じた期間、位相差信号ＰｕをＯＮ状態にする。具体的には、基準クロック信号Ｆｒの立下りから分周信号Ｆｎの立下りまでの期間Ｔｕ、位相差信号ＰｕがＯＮ状態にされ、駆動スイッチＳｗ１は、出力端子Ｄ１とチャージポンプ出力端子Ｃｏｕｔを接続する。
一方、図４Ａ〜図４Ｃに示すように、位相比較器４は、基準クロック信号Ｆｒよりも分周信号Ｆｎの位相が進んでいるとき、位相のずれ量に応じた期間、位相差信号ＰｄをＯＮ状態にする。具体的には、分周信号Ｆｎの立下りから基準クロック信号Ｆｒの立下りまでの期間Ｔｄ、位相差信号ＰｄがＯＮ状態にされ、駆動スイッチＳｗ２は、ＧＮＤとチャージポンプ出力端子Ｃｏｕｔを接続する。
定電流源１２からトランジスタＴ１に基準電流Ｉｒｅｆが入力されると、カレントミラーＣ１は、トランジスタＴ１、Ｔ２、Ｔ３の各々のゲート・ソース間電圧が互いに同じになり、トランジスタＴ２のドレインに基準電流Ｉｒｅｆと同じ電流Ｉｄが流れる。電流Ｉｄは、トランジスタＴ２のドレインと接続されたトランジスタＴ４のドレインにも流れる。
図５は、実施形態に関わる、ＰＬＬ回路１のチャージポンプ回路５の位相差出力サイクルの一例を説明するための説明図である。
図５に示すように、位相差信号ＰｕがＯＮ状態になると、駆動スイッチＳｗ１は、出力端子Ｄ１とチャージポンプ出力端子Ｃｏｕｔを接続する。出力端子Ｄ１には、ループフィルタ６から放電した電荷を補うように、電流Ｉ１が流れる。したがって、駆動スイッチＳｗ１の接続状態の時間に応じた電流Ｉ１のパルス幅は、ループフィルタ６からの充電電流Ｉｃの引き込みに応じて大きくなる。電流Ｉ１は、チャージポンプ出力端子Ｃｏｕｔを介し、ループフィルタ６に出力される。電流Ｉ１の電荷は、コンデンサ３３、３４、３５に充電される。すなわち、電流Ｉ１のパルス幅は、電流Ｉ１の応答が間に合わないことによって線形性が悪化しないように、充電電流Ｉｃの引き込みによって大きくされる。
次に、放電サイクルについて、説明をする。
図６は、実施形態に関わる、ＰＬＬ回路１のチャージポンプ回路５の放電サイクルの一例を説明するための説明図である。
放電サイクルでは、電流Ｉ１がチャージポンプ出力端子Ｃｏｕｔを介してループフィルタ６に出力された後、出力端子Ｄ２から出力される電流Ｉ２によってコンデンサ２２の電荷の放電が行われる。
図６に示すように、ドライバＤｖは、駆動信号を出力し、放電スイッチＳｄ１、Ｓｄ２を接続状態にし、充電スイッチＳｃ１、Ｓｃ２を遮断状態にし、コンデンサ２２を放電経路上に接続する。
出力端子Ｄ２から出力された電流Ｉ２は、コンデンサ２２を介して増幅器２３に流れ、コンデンサ２２の電荷を放電させる。コンデンサ２２から放電した電荷は、増幅器２３に流入し、寄生容量への流入が抑えられる。
コンデンサ２２の第１端２２ａは、ＧＮＤから接地電位にされた出力端子Ｄ２に切り替えられる。コンデンサ２２の第２端２２ｂは、チャージポンプ出力端子Ｃｏｕｔから増幅器出力端子に切り替えられる。したがって、コンデンサ２２の第１端２２ａ及び第２端２２ｂの電位は、充電サイクルから放電サイクルに切り替えても変わらず、寄生容量の電荷の流入を抑える。
次に、充電サイクルについて、説明をする。
図７は、実施形態に関わる、ＰＬＬ回路１のチャージポンプ回路５の充電サイクルの一例を説明するための説明図である。
充電サイクルでは、コンデンサ２２の電荷の放電が行われた後、チャージポンプ出力端子Ｃｏｕｔを介してループフィルタ６から入力される充電電流Ｉｃによって電荷の充電が行われる。
図７に示すように、ドライバＤｖは、駆動信号を出力し、放電スイッチＳｄ１、Ｓｄ２を遮断状態にし、充電スイッチＳｃ１、Ｓｃ２を接続状態にし、コンデンサ２２を充電経路上に接続する。
充電電流Ｉｃは、コンデンサ２２を介してＧＮＤに流れる。コンデンサ２２は、充電電流Ｉｃによって充電される。
ドライバＤｖは、放電サイクルに備え、駆動信号を出力し、接地スイッチＳｇによって出力端子Ｄ２とＧＮＤを接続しても構わない。
すなわち、駆動スイッチＳｗ１の駆動によって出力端子Ｄ１からチャージポンプ出力端子Ｃｏｕｔに電流Ｉ１の出力を行い、出力を行った後、スイッチ回路Ｓｗの駆動によってコンデンサ２２を放電経路上に接続し、出力端子Ｄ２から出力される電流Ｉ２によって電荷の放電を行い、放電を行った後、スイッチ回路Ｓｗの駆動によってコンデンサ２２を充電経路上に接続し、チャージポンプ出力端子Ｃｏｕｔから入力される充電電流Ｉｃによって充電を行う。
図８は、実施形態に関わる、チャージポンプ回路５のチャージポンプ出力端子Ｃｏｕｔに流れる出力電と時刻の関係の一例を説明するグラフである。
図８に示すように、時刻ｔ０、ｔ１間は、位相差出力サイクルである。位相差出力サイクルでは、ループフィルタ６に、電流Ｉ１が出力される。
時刻ｔ１、ｔ２間は、放電サイクルである。放電サイクルでは、チャージポンプ出力端子Ｃｏｕｔにおける出力電流の変化はない。コンデンサ２２では、電流Ｉ１をミラーした電流Ｉ２により、電荷が放電される。
時刻ｔ２、ｔ３間は、充電サイクルである。充電サイクルでは、チャージポンプ出力端子Ｃｏｕｔから入力される充電電流Ｉｃによってコンデンサ２２の電荷が充電される。
電流Ｉ１の平均と、充電電流Ｉｃの平均は、互いに同じである。また、充電電流Ｉｃの平均と放電電流の平均も、互いに同じである。
電流Ｉ２は、電流Ｉ１と同じように、基準電流Ｉｒｅｆをミラーして出力される。定電流源１２、トランジスタＴ１、Ｔ２、Ｔ４に生じた雑音は、電流Ｉ１、電流Ｉ２の各々に重畳される。電流Ｉ２によって放電を行い、電流Ｉ１によって充電を行うことにより、電流Ｉ１、Ｉ２に重畳された雑音は、互いに相殺される。
これにより、チャージポンプ回路５では、フリッカ雑音の大きいＮＭＯＳのトランジスタＴ１、Ｔ２の雑音を相殺することができる。また、チャージポンプ回路５では、駆動スイッチＳｗ１に比べ、駆動スイッチＳｗ２がＰＬＬロック後にＯＮ状態にされることが極めて少なく、ＮＭＯＳのトランジスタＴ３の雑音の発生も抑えられる。また、チャージポンプ回路５では、充電サイクルから放電サイクルに切り替える際の寄生容量の電荷の流入が抑えられ、より確実に雑音を相殺することができる。
チャージポンプ回路５では、雑音が相殺されるトランジスタＴ１、Ｔ２、Ｔ４は小型化、省電力化され、雑音が相殺されないトランジスタＴ５、Ｔ６も小型化される。トランジスタＴ５が小型化されるとドレイン容量の低減により動作が高速化され、電流Ｉ１のパルス幅を小さくすることが可能となり、雑音とクロックのスプリアスは低減する。すなわち、チャージポンプ回路５では、トランジスタＴ２、Ｔ４を大型化しなくても、トランジスタＴ２、Ｔ４の雑音を抑えることができる。
実施形態によれば、チャージポンプ回路５及びＰＬＬ回路１は、雑音の発生を抑え、かつより小型化することができる。
なお、実施形態では、カレントミラーＣ１がＮＭＯＳ、カレントミラーＣ２がＰＭＯＳによって構成されるが、カレントミラーＣ１がＰＭＯＳ、カレントミラーＣ２がＮＭＯＳによって構成されても構わない。
なお、実施形態では、増幅器２３が設けられ、ノードＮに増幅器出力端子が接続されるが、増幅器２３に変えて、ノードＮに所定電圧を有する電源が接続されても構わない。
本発明の実施形態を説明したが、これらの実施形態は、例として示したものであり、本発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１・・・ＰＬＬ回路、２・・・デルタシグマ変調器、３・・・分周器、４・・・位相比較器、５・・・チャージポンプ回路、６・・・ループフィルタ、７・・・ＶＣＯ、１１・・・メインチャージポンプ、１２・・・定電流源、２１・・・サブチャージポンプ、２２、３３、３４、３５・・・コンデンサ、２２ａ・・・第１端、２２ｂ・・・第２端、２３・・・増幅器、３１、３２・・・抵抗、Ｃｏｕｔ・・・チャージポンプ出力端子、Ｃ１、Ｃ２・・・カレントミラー、Ｃｒ・・・カレントミラー回路、Ｄ１、Ｄ２・・・出力端子、Ｄｖ・・・ドライバ、Ｆｎ・・・分周信号、Ｆｏｕｔ・・・ＶＣＯ出力信号、Ｆｒ・・・基準クロック信号、Ｉｃ・・・充電電流、Ｉｄ、Ｉ１、Ｉ２・・・電流、Ｉｒｅｆ・・・基準電流、Ｌｏｕｔ・・・ループフィルタ出力端子、Ｎ・・・ノード、Ｐｕ、Ｐｄ・・・位相差信号、Ｓｃ１、Ｓｃ２・・・充電スイッチ、Ｓｄ１、Ｓｄ２・・・放電スイッチ、Ｓｇ・・・接地スイッチ、Ｓｗ・・・スイッチ回路、Ｓｗ１、Ｓｗ２・・・駆動スイッチ、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６・・・トランジスタ、Ｔｕ、Ｔｄ・・・期間

Claims (10)

  1. 定電流源の基準電流をミラーした電流を第１出力端子と第２出力端子に流すカレントミラー回路と、
    前記第１出力端子とチャージポンプ出力端子を接続又は遮断する第１駆動スイッチと、
    コンデンサと、
    前記第２出力端子と所定電圧を与えるノードの間の放電経路上、又は、前記チャージポンプ出力端子とＧＮＤの間の充電経路上のいずれかに、前記コンデンサを接続するスイッチ回路と、
    を有するチャージポンプ回路。
  2. 前記スイッチ回路は、放電スイッチと充電スイッチを有し、
    前記放電スイッチは、前記コンデンサの第１端と前記第２出力端子、及び、前記コンデンサの第２端と前記ノードの接続又は遮断を行い、
    前記充電スイッチは、前記第１端と前記ＧＮＤ、及び、前記第２端と前記チャージポンプ出力端子の接続又は遮断を行い、
    前記放電スイッチを接続状態、かつ前記充電スイッチを遮断状態にすると、前記コンデンサは、前記放電経路上に接続され、
    前記放電スイッチを遮断状態、かつ前記充電スイッチを接続状態にすると、前記コンデンサは、前記充電経路上に接続される、
    請求項１に記載のチャージポンプ回路。
  3. 増幅器を有し、
    前記増幅器は、反転入力端子と増幅器出力端子が互いに接続され、非反転入力端子が前記チャージポンプ出力端子と接続され、
    前記増幅器出力端子は、前記ノードと接続される、
    請求項１に記載のチャージポンプ回路。
  4. 接地スイッチを有し、
    前記接地スイッチは、前記第２出力端子と前記ＧＮＤの接続又は遮断を行う、
    請求項１に記載のチャージポンプ回路。
  5. 前記接地スイッチは、前記コンデンサが前記放電経路上に接続される前に、前記第２出力端子と前記ＧＮＤを接続する、請求項４に記載のチャージポンプ回路。
  6. 前記第１駆動スイッチの駆動によって前記第１出力端子から前記チャージポンプ出力端子に前記電流の出力を行い、前記出力を行った後、前記スイッチ回路の駆動によって前記コンデンサを前記放電経路上に接続し、前記第２出力端子から出力される前記電流によって電荷の放電を行い、前記放電を行った後、前記スイッチ回路の駆動によって前記コンデンサを前記充電経路上に接続し、前記チャージポンプ出力端子から入力される充電電流によって充電を行う、請求項１に記載のチャージポンプ回路。
  7. 前記カレントミラー回路は、第１カレントミラーと第２カレントミラーを有し、
    前記第１カレントミラーと前記第２カレントミラーは、互いに接続され、
    前記第１カレントミラーは、ＮＭＯＳによって構成され、前記定電流源と接続され、
    前記第２カレントミラーは、ＰＭＯＳによって構成され、前記第１出力端子と前記第２出力端子を有する、
    請求項１に記載のチャージポンプ回路。
  8. 前記第１カレントミラーは、第１ゲートが互いに接続された第１トランジスタ、第２トランジスタ及び第３トランジスタを有し、
    前記第２カレントミラーは、第２ゲートが互いに接続された第４トランジスタ、第５トランジスタ及び第６トランジスタを有し、
    前記第１トランジスタのドレインは、前記第１ゲート及び前記定電流源と接続され、
    前記第２トランジスタと前記第４トランジスタの各々のドレインは、互いに接続され、
    前記第３トランジスタは、ソースが前記ＧＮＤと接続され、ドレインが第２駆動スイッチと接続され、
    前記第２駆動スイッチは、前記第３トランジスタを介し、前記ＧＮＤと前記チャージポンプ出力端子を接続又は遮断し、
    前記第５トランジスタは、前記第１出力端子を有し、
    前記第６トランジスタは、前記第２出力端子を有する、
    請求項７に記載のチャージポンプ回路。
  9. ドライバを有し、
    前記ドライバは、前記スイッチ回路を駆動する、請求項１に記載のチャージポンプ回路。
  10. 定電流源の基準電流をミラーした電流を第１出力端子と第２出力端子に流すカレントミラー回路と、
    前記第１出力端子とチャージポンプ出力端子を接続又は遮断する第１駆動スイッチと、
    コンデンサと、
    前記第２出力端子と所定電圧を与えるノードの間の放電経路上、又は、前記チャージポンプ出力端子とＧＮＤの間の充電経路上のいずれかに、前記コンデンサを接続するスイッチ回路と、
    を有するチャージポンプ回路と、
    前記チャージポンプ回路と接続される、位相比較器及びループフィルタと、
    前記ループフィルタと接続されるＶＣＯと、
    前記ＶＣＯ及び前記位相比較器と接続される分周器と、
    を有するＰＬＬ回路。
JP2017179345A 2017-09-19 2017-09-19 チャージポンプ回路 Expired - Fee Related JP6768617B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017179345A JP6768617B2 (ja) 2017-09-19 2017-09-19 チャージポンプ回路
US15/903,073 US10135450B1 (en) 2017-09-19 2018-02-23 Charge pump circuit and PLL circuit
US16/163,133 US10277232B2 (en) 2017-09-19 2018-10-17 Charge pump circuit and PLL circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017179345A JP6768617B2 (ja) 2017-09-19 2017-09-19 チャージポンプ回路

Publications (3)

Publication Number Publication Date
JP2019057751A true JP2019057751A (ja) 2019-04-11
JP2019057751A5 JP2019057751A5 (ja) 2019-09-19
JP6768617B2 JP6768617B2 (ja) 2020-10-14

Family

ID=64176481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017179345A Expired - Fee Related JP6768617B2 (ja) 2017-09-19 2017-09-19 チャージポンプ回路

Country Status (2)

Country Link
US (2) US10135450B1 (ja)
JP (1) JP6768617B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294045A (zh) * 2020-03-20 2020-06-16 深圳芯行科技有限公司 一种降低电荷泵锁相环相位噪声的电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6768617B2 (ja) * 2017-09-19 2020-10-14 株式会社東芝 チャージポンプ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0940921A3 (en) 1998-03-04 2002-03-27 TRW Inc. A noise-reducing method for charge pump phase-locked loops
KR100555471B1 (ko) * 1998-07-29 2006-03-03 삼성전자주식회사 적응적으로 전류 옵셋을 제어하는 전하 펌프
JP2001111419A (ja) 1999-10-14 2001-04-20 Matsushita Electric Ind Co Ltd チャージポンプ回路
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
JP6209975B2 (ja) * 2014-01-21 2017-10-11 富士通株式会社 カレントミラー回路、チャージポンプ回路およびｐｌｌ回路
JP6768617B2 (ja) * 2017-09-19 2020-10-14 株式会社東芝 チャージポンプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294045A (zh) * 2020-03-20 2020-06-16 深圳芯行科技有限公司 一种降低电荷泵锁相环相位噪声的电路及方法

Also Published As

Publication number Publication date
US10135450B1 (en) 2018-11-20
US20190089362A1 (en) 2019-03-21
JP6768617B2 (ja) 2020-10-14
US10277232B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US8040191B2 (en) PLL circuit with VCO gain control
US20150318859A1 (en) Charge pump circuit used for charge pump phase-locked loop
US8212596B2 (en) PLL circuit
JP2018516504A (ja) 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法
US9837960B2 (en) Oscillation circuit
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
JP6768617B2 (ja) チャージポンプ回路
WO1999000903A1 (fr) Circuit a phase asservie, et machine et systeme de traitement de donnees
JP5218337B2 (ja) チャージポンプ回路及びそれを用いるｐｌｌ回路
US8907705B2 (en) Fully integrated circuit for generating a ramp signal
US10333530B1 (en) Voltage-controlled oscillator and phase locked loop having voltage-controlled oscillator
US10256726B2 (en) Voltage conversion apparatus including output unit, comparator, delay circuit, and control circuit
JP2009152734A (ja) Ｐｌｌ回路
JP4636107B2 (ja) Ｐｌｌ回路
US10200048B2 (en) Phase-locked loop (PLL) circuit
US9407137B2 (en) Charge pump circuit and PLL circuit
US20090206893A1 (en) Charge pump circuit and pll circuit
US8823430B2 (en) Clock generating circuit and clock generating method
JP4510039B2 (ja) 位相同期回路
US9337818B1 (en) Buffer circuit for voltage controlled oscillator
JP2020077960A (ja) Ｐｌｌシンセサイザ回路
JP6291947B2 (ja) 駆動回路、集積回路装置及びチャージポンプ回路の制御方法
US11418202B2 (en) Oscillator circuit and phase locked loop
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路
JP2023147601A (ja) 回路装置及び発振器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20191007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200923

R150 Certificate of patent or registration of utility model

Ref document number: 6768617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees