JP2019054015A

JP2019054015A - Nitride semiconductor device

Info

Publication number: JP2019054015A
Application number: JP2017175008A
Authority: JP
Inventors: 将一兼近; Masakazu Kanechika
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2017-09-12
Filing date: 2017-09-12
Publication date: 2019-04-04

Abstract

To provide an art to improve potential controllability of a quantum well layer in a nitride semiconductor device using a resonant tunneling phenomenon.SOLUTION: A nitride semiconductor device comprises a resonant tunneling laminate which has a first barrier layer of a nitride semiconductor; a second barrier layer of the nitride semiconductor; and a quantum well layer of the nitride semiconductor which is provided between the first barrier layer and the second barrier layer and has a band gap smaller than a band gap of each of the first barrier layer and the second barrier layer. The quantum well layer includes an undoped first quantum well layer and an n type second quantum well layer. A gate electrode is electrically connected to the second quantum well layer.SELECTED DRAWING: Figure 1

Description

本明細書が開示する技術は、共鳴トンネル現象を利用する窒化物半導体装置に関する。 The technology disclosed in this specification relates to a nitride semiconductor device that uses a resonant tunneling phenomenon.

特許文献１−３に開示されるように、共鳴トンネル現象を利用する半導体装置が知られている。なかでも、特許文献１に開示されるように、絶縁破壊電界強度の高い窒化物半導体を用いて製造される窒化物半導体装置は、高耐圧化が実現可能なことから、その開発が期待されている。 As disclosed in Patent Documents 1-3, a semiconductor device using a resonant tunneling phenomenon is known. In particular, as disclosed in Patent Document 1, a nitride semiconductor device manufactured using a nitride semiconductor having a high breakdown field strength is expected to be developed because it can achieve a high breakdown voltage. Yes.

共鳴トンネル現象を利用する窒化物半導体装置は、量子井戸層が障壁層で挟まれた形態の共鳴トンネル積層体を有しており、その量子井戸層にゲート電極が電気的に接続するように構成されている。このような窒化物半導体装置では、ゲート電極に印加する電圧によって量子井戸層の量子準位が変動するように構成されており、量子井戸層の量子準位が電子のエネルギー準位に一致したときに、共鳴トンネル現象によって電子が量子井戸層を通過することができる。このように、窒化物半導体装置は、ゲート電極に印加する電圧によってオンとオフを切換えることができる。 A nitride semiconductor device using the resonant tunneling phenomenon has a resonant tunnel stack in which a quantum well layer is sandwiched between barrier layers, and a gate electrode is electrically connected to the quantum well layer. Has been. Such a nitride semiconductor device is configured such that the quantum level of the quantum well layer varies depending on the voltage applied to the gate electrode, and the quantum level of the quantum well layer matches the energy level of the electrons. In addition, electrons can pass through the quantum well layer by a resonant tunneling phenomenon. Thus, the nitride semiconductor device can be switched on and off by the voltage applied to the gate electrode.

特開２００７−１５０１６５号公報JP 2007-150165 A 特開平９−３２１６１０号公報JP-A-9-321610 特開平５−１３６１６１号公報JP-A-5-136161

このような窒化物半導体装置が安定して動作するためには、量子井戸層の電位を良好に制御できる技術が必要である。本明細書は、量子井戸層の電位制御性を向上させる技術を提供する。 In order for such a nitride semiconductor device to operate stably, a technique capable of satisfactorily controlling the potential of the quantum well layer is required. The present specification provides a technique for improving the potential controllability of the quantum well layer.

本明細書が開示する共鳴トンネル現象を利用する窒化物半導体装置の一実施形態は、第１主電極と、第１主電極上に設けられている基板と、基板上に設けられている共鳴トンネル積層体と、共鳴トンネル積層体上に設けられている第２主電極と、ゲート電極と、を備えることができる。共鳴トンネル積層体は、第１主電極側に配置されている窒化物半導体の第１障壁層と、第２主電極側に配置されている窒化物半導体の第２障壁層と、第１障壁層と第２障壁層の間に設けられており、第１障壁層及び第２障壁層のバンドギャップよりも小さいバンギャップの窒化物半導体の量子井戸層と、を有することができる。量子井戸層は、アンドープの第１量子井戸層と、ｎ型の第２量子井戸層と、を含むことができる。ゲート電極が第２量子井戸層に電気的に接続している。この実施形態の窒化物半導体装置では、量子井戸層がｎ型の第２量子井戸層を有することから、量子井戸層が低抵抗に構成されている。さらに、第２量子井戸層にゲート電極が電気的に接続している。このため、ゲート電極に印加する電圧に追随して量子井戸層の全体の電位が均一に変動することができる。このように、この実施形態の窒化物半導体装置では、量子井戸層の電位制御性が向上している。 An embodiment of a nitride semiconductor device that utilizes the resonant tunneling phenomenon disclosed in this specification includes a first main electrode, a substrate provided on the first main electrode, and a resonant tunnel provided on the substrate. A stacked body, a second main electrode provided on the resonant tunnel stacked body, and a gate electrode can be provided. The resonant tunnel stack includes a nitride semiconductor first barrier layer disposed on the first main electrode side, a nitride semiconductor second barrier layer disposed on the second main electrode side, and a first barrier layer. And a quantum well layer of a nitride semiconductor having a van gap smaller than the band gap of the first barrier layer and the second barrier layer. The quantum well layer may include an undoped first quantum well layer and an n-type second quantum well layer. A gate electrode is electrically connected to the second quantum well layer. In the nitride semiconductor device of this embodiment, since the quantum well layer has the n-type second quantum well layer, the quantum well layer is configured to have a low resistance. Furthermore, the gate electrode is electrically connected to the second quantum well layer. For this reason, the entire potential of the quantum well layer can fluctuate uniformly following the voltage applied to the gate electrode. Thus, in the nitride semiconductor device of this embodiment, the potential controllability of the quantum well layer is improved.

上記実施形態の窒化物半導体装置では、第２量子井戸層の厚みが、第１量子井戸層の厚みよりも薄くてもよい。この場合、第２量子井戸層を通過する電子の電子散乱による抵抗増加を抑えながら、電位制御性を向上させることができる。 In the nitride semiconductor device of the above embodiment, the thickness of the second quantum well layer may be thinner than the thickness of the first quantum well layer. In this case, the potential controllability can be improved while suppressing an increase in resistance due to electron scattering of electrons passing through the second quantum well layer.

上記実施形態の窒化物半導体装置では、第１量子井戸層と第２量子井戸層の材料が、窒化ガリウムであってもよい。この場合、第１量子井戸層及び第２量子井戸層を通過する電子の電子散乱による抵抗増加が抑えられる。 In the nitride semiconductor device of the above embodiment, the material of the first quantum well layer and the second quantum well layer may be gallium nitride. In this case, an increase in resistance due to electron scattering of electrons passing through the first quantum well layer and the second quantum well layer can be suppressed.

上記実施形態の窒化物半導体装置では、基板が、真空空間を構成する絶縁層を有していてもよい。真空空間は、第１主電極と第２主電極を結ぶ方向から観測したときに、共鳴トンネル積層体が存在する範囲を含むように配置されている。この窒化物半導体装置は、基板に真空空間が設けられていることにより、高耐圧な特性を有することができる。 In the nitride semiconductor device of the above embodiment, the substrate may have an insulating layer that forms a vacuum space. The vacuum space is arranged so as to include a range where the resonant tunnel stack is present when observed from the direction connecting the first main electrode and the second main electrode. This nitride semiconductor device can have a high breakdown voltage characteristic because the substrate is provided with a vacuum space.

上記実施形態の窒化物半導体装置では、基板が、ｎ型の窒化物半導体のｎ型窒化物半導体層と、ｎ型窒化物半導体層に接するｐ型のｐ型窒化物半導体層と、を有していてもよい。ｐ型窒化物半導体層は、第１主電極と第２主電極を結ぶ方向から観測したときに、共鳴トンネル積層体が存在する範囲の周囲の少なくとも一部に配置されている。この窒化物半導体装置は、ｎ型窒化物半導体層とｐ型窒化物半導体層のｐｎ接合から伸びる空乏層によって基板が空乏化可能に構成されていることから、高耐圧な特性を有することができる。 In the nitride semiconductor device of the embodiment, the substrate has an n-type nitride semiconductor layer of an n-type nitride semiconductor, and a p-type p-type nitride semiconductor layer in contact with the n-type nitride semiconductor layer. It may be. The p-type nitride semiconductor layer is disposed in at least a part of the periphery of the range where the resonant tunnel stack exists when observed from the direction connecting the first main electrode and the second main electrode. This nitride semiconductor device can have a high breakdown voltage characteristic because the substrate can be depleted by a depletion layer extending from a pn junction of the n-type nitride semiconductor layer and the p-type nitride semiconductor layer. .

上記実施形態の窒化物半導体装置では、基板が、ｎ型の窒化物半導体のｎ型窒化物半導体層と、ｎ型窒化物半導体層にショットキー接続するショットキー電極と、を有していてもよい。ショットキー電極は、第１主電極と第２主電極を結ぶ方向から観測したときに、共鳴トンネル積層体が存在する範囲の周囲の少なくとも一部に配置されている。この窒化物半導体装置は、ｎ型窒化物半導体層とショットキー電極のショトキー接合から伸びる空乏層によって基板が空乏化可能に構成されていることから、高耐圧な特性を有することができる。 In the nitride semiconductor device of the above embodiment, the substrate may include an n-type nitride semiconductor layer of an n-type nitride semiconductor and a Schottky electrode that is Schottky connected to the n-type nitride semiconductor layer. Good. The Schottky electrode is disposed in at least a part of the periphery of the range where the resonant tunnel stack is present when observed from the direction connecting the first main electrode and the second main electrode. This nitride semiconductor device can have a high breakdown voltage characteristic because the substrate can be depleted by a depletion layer extending from a Schottky junction between the n-type nitride semiconductor layer and the Schottky electrode.

本明細書が開示する共鳴トンネル現象を利用する窒化物半導体装置の一実施形態は、第１主電極と第２主電極の間を流れる電子が通過する共鳴トンネル積層体と、ゲート電極と、を備えることができる。共鳴トンネル積層体は、窒化物半導体の第１障壁層と、窒化物半導体の第２障壁層と、第１障壁層と第２障壁層の間に設けられており、第１障壁層及び第２障壁層のバンドギャップよりも小さいバンギャップの窒化物半導体の量子井戸層と、を有することができる。量子井戸層は、アンドープの第１量子井戸層と、ｎ型の第２量子井戸層と、を含むことができる。ゲート電極が第２量子井戸層に電気的に接続している。 An embodiment of a nitride semiconductor device using a resonant tunneling phenomenon disclosed in the present specification includes a resonant tunnel stack in which electrons flowing between a first main electrode and a second main electrode pass, and a gate electrode. Can be provided. The resonant tunnel stack is provided between the first barrier layer of the nitride semiconductor, the second barrier layer of the nitride semiconductor, and the first barrier layer and the second barrier layer. And a nitride semiconductor quantum well layer having a van gap smaller than the band gap of the barrier layer. The quantum well layer may include an undoped first quantum well layer and an n-type second quantum well layer. A gate electrode is electrically connected to the second quantum well layer.

第１実施形態の窒化物半導体装置の要部断面図を模式的に示しており、図２のI-I線に対応した断面図である。FIG. 3 is a schematic cross-sectional view of a principal part of the nitride semiconductor device of the first embodiment, corresponding to the line II in FIG. 2. 第１実施形態の窒化物半導体装置の要部平面図を模式的に示す。The principal part top view of the nitride semiconductor device of 1st Embodiment is typically shown. 第２実施形態の窒化物半導体装置の要部断面図を模式的に示す。The principal part sectional view of the nitride semiconductor device of a 2nd embodiment is shown typically. 第３実施形態の窒化物半導体装置の要部断面図を模式的に示す。The principal part sectional view of the nitride semiconductor device of a 3rd embodiment is typically shown. 第４実施形態の窒化物半導体装置の要部断面図を模式的に示す。The principal part sectional view of the nitride semiconductor device of a 4th embodiment is shown typically.

（第１実施形態）
図１及び図２に示されるように、第１実施形態の窒化物半導体装置１は、共鳴トンネル現象を利用する３端子型の半導体装置であり、基板１０、基板１０上に設けられている窒化物積層体２０、基板１０の裏面に設けられているドレイン電極３２、窒化物積層体２０の表面に設けられているソース電極３４、及び、ゲート電極３６を備える。 (First embodiment)
As shown in FIGS. 1 and 2, the nitride semiconductor device 1 according to the first embodiment is a three-terminal semiconductor device that uses a resonant tunneling phenomenon, and includes a substrate 10 and a nitride provided on the substrate 10. The stack 20 includes a drain electrode 32 provided on the back surface of the substrate 10, a source electrode 34 provided on the surface of the nitride stack 20, and a gate electrode 36.

基板１０は、ｎ型の窒化ガリウム（ＧａＮ）のドレイン層１２及びアンドープの窒化ガリウム（ＧａＮ）の高抵抗層１４を有する。ドレイン層１２は、ｎ型不純物を高濃度に含んでおり、その裏面にドレイン電極３２がオーミック接触している。ドレイン電極３２の材料は、例えばＴｉ/Ａｌ/Ｎｉ/Ａｕである。高抵抗層１４は、ドレイン層１２と窒化物積層体２０の間に設けられており、ドレイン層１２と窒化物積層体２０の双方に接して設けられている。この例では、高抵抗層１４がアンドープ（ｉ型）の窒化ガリウムで形成されていることから、窒化物半導体装置１が高耐圧な特性を有することができる。この例に代えて、高抵抗層１４がｎ型の窒化ガリウムで形成されていてもよい。この場合、窒化物半導体装置１は、低いオン抵抗を有することができる。 The substrate 10 has an n-type gallium nitride (GaN) drain layer 12 and an undoped gallium nitride (GaN) high resistance layer 14. The drain layer 12 contains an n-type impurity at a high concentration, and the drain electrode 32 is in ohmic contact with the back surface thereof. The material of the drain electrode 32 is, for example, Ti / Al / Ni / Au. The high resistance layer 14 is provided between the drain layer 12 and the nitride laminate 20, and is provided in contact with both the drain layer 12 and the nitride laminate 20. In this example, since the high resistance layer 14 is formed of undoped (i-type) gallium nitride, the nitride semiconductor device 1 can have a high breakdown voltage characteristic. Instead of this example, the high resistance layer 14 may be formed of n-type gallium nitride. In this case, the nitride semiconductor device 1 can have a low on-resistance.

窒化物積層体２０は、高抵抗層１４の表面の一部に接するように高抵抗層１４の表面上に設けられており、第１障壁層２２、量子井戸層２４、第２障壁層２６及びソース層２８を有する。これら第１障壁層２２、量子井戸層２４、第２障壁層２６及びソース層２８は、高抵抗層１４の表面からこの順で積層されている。換言すると、第１障壁層２２、量子井戸層２４、第２障壁層２６及びソース層２８は、ドレイン電極３２とソース電極３４を結ぶ方向（基板１０の表面に直交する方向であり、紙面上下方向でもある）に沿って、高抵抗層１４の表面からこの順で積層されている。窒化物積層体２０のうちの第１障壁層２２と量子井戸層２４と第２障壁層２６が積層している部分を共鳴トンネル積層体２０Ａという。 The nitride stacked body 20 is provided on the surface of the high resistance layer 14 so as to be in contact with a part of the surface of the high resistance layer 14, and includes a first barrier layer 22, a quantum well layer 24, a second barrier layer 26, and A source layer 28 is provided. The first barrier layer 22, the quantum well layer 24, the second barrier layer 26, and the source layer 28 are stacked in this order from the surface of the high resistance layer 14. In other words, the first barrier layer 22, the quantum well layer 24, the second barrier layer 26, and the source layer 28 are in a direction connecting the drain electrode 32 and the source electrode 34 (a direction perpendicular to the surface of the substrate 10 and a vertical direction in the drawing). Are stacked in this order from the surface of the high resistance layer 14. A portion of the nitride stacked body 20 where the first barrier layer 22, the quantum well layer 24, and the second barrier layer 26 are stacked is referred to as a resonant tunnel stacked body 20A.

第１障壁層２２は、高抵抗層１４の表面の一部に接するように高抵抗層１４の表面上に設けられており、その材料がアンドープのＩｎ_X1Ａｌ_Y1Ｇａ_1-X1-Y1Ｎである。第１障壁層２２のバンドギャップが量子井戸層２４のバンドギャップよりも大きくなるように、「Ｘ１」及び「Ｙ１」が調整されている。第１障壁層２２の厚みは、例えば２〜５ｎｍである。 The first barrier layer 22 is provided on the surface of the high resistance layer 14 so as to be in contact with a part of the surface of the high resistance layer 14, and the material thereof is undoped In _X1 Al _Y1 Ga _{1 -X1-Y1} N. is there. “X1” and “Y1” are adjusted so that the band gap of the first barrier layer 22 is larger than the band gap of the quantum well layer 24. The thickness of the first barrier layer 22 is, for example, 2 to 5 nm.

量子井戸層２４は、第１障壁層２２と第２障壁層２６の間に設けられており、第１障壁層２２と第２障壁層２６の双方に接して設けられている。量子井戸層２４は、第１量子井戸層２４ａ及び第２量子井戸層２４ｂを有する。第１量子井戸層２４ａは、第１障壁層２２の表面に接して設けられており、その材料がアンドープの窒化ガリウム（ＧａＮ）である。第２量子井戸層２４ｂは、第１量子井戸層２４ａの表面に接して設けられており、その材料がｎ型の窒化ガリウム（ＧａＮ）である。第２量子井戸層２４ｂに含まれるｎ型不純物としてシリコン（Ｓｉ）が用いられており、その不純物濃度が１０¹⁶〜１０¹⁷ｃｍ^-3である。第２量子井戸層２４ｂの表面の一部にゲート電極３６が接するように設けられており、第２量子井戸層２４ｂとゲート電極３６がオーミック接触している。ゲート電極３６は、ソース電極３４の周囲を一巡するように配設されており、環状の形態を有する（図２参照）。 The quantum well layer 24 is provided between the first barrier layer 22 and the second barrier layer 26, and is provided in contact with both the first barrier layer 22 and the second barrier layer 26. The quantum well layer 24 includes a first quantum well layer 24a and a second quantum well layer 24b. The first quantum well layer 24a is provided in contact with the surface of the first barrier layer 22, and the material thereof is undoped gallium nitride (GaN). The second quantum well layer 24b is provided in contact with the surface of the first quantum well layer 24a, and the material thereof is n-type gallium nitride (GaN). Silicon (Si) is used as the n-type impurity contained in the second quantum well layer 24b, and the impurity concentration thereof is 10 ¹⁶ to 10 ¹⁷ cm ⁻³ . The gate electrode 36 is provided so as to be in contact with a part of the surface of the second quantum well layer 24b, and the second quantum well layer 24b and the gate electrode 36 are in ohmic contact. The gate electrode 36 is arranged so as to go around the source electrode 34 and has an annular shape (see FIG. 2).

第２量子井戸層２４ｂの厚みは、第１量子井戸層２４ａの厚みよりも薄い。第１量子井戸層２４ａの厚みは、例えば２〜１０ｎｍである。第２量子井戸層２４ｂの厚みは、例えば１〜２ｎｍである。第２量子井戸層２４ｂの厚みが１ｎｍ以上であると、後述するように、量子井戸層２４の電位制御性を向上させることができる。また、第２量子井戸層２４ｂの厚みが２ｎｍ以下であると、第２量子井戸層２４ｂを通過する電子の電子散乱による抵抗増加が抑えられる。 The thickness of the second quantum well layer 24b is smaller than the thickness of the first quantum well layer 24a. The thickness of the first quantum well layer 24a is, for example, 2 to 10 nm. The thickness of the second quantum well layer 24b is, for example, 1 to 2 nm. When the thickness of the second quantum well layer 24b is 1 nm or more, as described later, the potential controllability of the quantum well layer 24 can be improved. Further, when the thickness of the second quantum well layer 24b is 2 nm or less, an increase in resistance due to electron scattering of electrons passing through the second quantum well layer 24b is suppressed.

第２障壁層２６は、第２量子井戸層２４ｂの表面の一部に接するように第２量子井戸層２４ｂの表面上に設けられており、その材料がアンドープのＩｎ_X2Ａｌ_Y2Ｇａ_1-X2-Y2Ｎである。第２障壁層２６のバンドギャップが量子井戸層２４のバンドギャップよりも大きくなるように、「Ｘ２」及び「Ｙ２」が調整されている。第２障壁層２６の厚みは、例えば２〜５ｎｍである。 The second barrier layer 26 is provided on the surface of the second quantum well layer 24b so as to be in contact with a part of the surface of the second quantum well layer 24b, and the material thereof is undoped In _X2 Al _Y2 Ga _{1 -X2. -Y2} N. “X2” and “Y2” are adjusted so that the band gap of the second barrier layer 26 is larger than the band gap of the quantum well layer 24. The thickness of the second barrier layer 26 is, for example, 2 to 5 nm.

ソース層２８は、第２障壁層２６の表面に接するように第２障壁層２６の表面上に設けられており、ｎ型の窒化ガリウム（ＧａＮ）である。ソース層２８は、ｎ型不純物を高濃度に含んでおり、その表面にソース電極３４がオーミック接触している。ソース電極３４の材料は、例えばＴｉ/Ａｌ/Ｎｉ/Ａｕである。ソース層２８の厚みは、例えば０．０５〜０．１ｎｍである。 The source layer 28 is provided on the surface of the second barrier layer 26 so as to be in contact with the surface of the second barrier layer 26, and is n-type gallium nitride (GaN). The source layer 28 contains an n-type impurity at a high concentration, and the source electrode 34 is in ohmic contact with the surface thereof. The material of the source electrode 34 is, for example, Ti / Al / Ni / Au. The thickness of the source layer 28 is, for example, 0.05 to 0.1 nm.

窒化物半導体装置１は、ドレイン層１２をｎ型ＧａＮ基板として準備し、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を利用して、ドレイン層１２の表面から高抵抗層１４、第１障壁層２２、量子井戸層２４、第２障壁層２６及びソース層２８を順に結晶成長し、窒化物積層体２０をエッチング加工した後に、各種電極を配設することにより製造することができる。 The nitride semiconductor device 1 prepares the drain layer 12 as an n-type GaN substrate and uses a metal organic chemical vapor deposition (MOCVD) method to form a high resistance layer 14 from the surface of the drain layer 12. The first barrier layer 22, the quantum well layer 24, the second barrier layer 26, and the source layer 28 are grown in order, and after the nitride stack 20 is etched, various electrodes can be provided. .

次に、窒化物半導体装置１の動作を説明する。ソース電極３４よりも高い電圧がドレイン電極３２に印加され、ゲート電極３６に所定電圧よりも低い電圧（例えば、接地電圧）が印加されている状態では、ソース電極３４から注入されたソース層２８の電子のエネルギー準位と量子井戸層２４の量子準位が一致しない。このため、ソース層２８の電子は、第２障壁層２６、量子井戸層２４及び第１障壁層２２を通過することができない。このため、窒化物半導体装置１はオフである。ゲート電極３６に所定電圧が印加されると、ソース層２８の電子のエネルギー準位と量子井戸層２４の量子準位が一致し、ソース層２８の電子は、第２障壁層２６、量子井戸層２４及び第１障壁層２２を通過し、さらに、高抵抗層１４及びドレイン層１２を介してドレイン電極３２に流れる。窒化物半導体装置１がオンとなる。このように、窒化物半導体装置１は、ノーマリオフで動作することができる。 Next, the operation of the nitride semiconductor device 1 will be described. In a state where a voltage higher than the source electrode 34 is applied to the drain electrode 32 and a voltage lower than a predetermined voltage (for example, ground voltage) is applied to the gate electrode 36, the source layer 28 injected from the source electrode 34 The energy level of the electrons and the quantum level of the quantum well layer 24 do not match. For this reason, electrons in the source layer 28 cannot pass through the second barrier layer 26, the quantum well layer 24, and the first barrier layer 22. For this reason, the nitride semiconductor device 1 is off. When a predetermined voltage is applied to the gate electrode 36, the energy level of the electrons in the source layer 28 matches the quantum level of the quantum well layer 24, and the electrons in the source layer 28 are transferred to the second barrier layer 26, the quantum well layer. 24 and the first barrier layer 22, and further flows to the drain electrode 32 through the high resistance layer 14 and the drain layer 12. The nitride semiconductor device 1 is turned on. Thus, nitride semiconductor device 1 can operate normally off.

窒化物半導体装置１は、量子井戸層２４がアンドープの第１量子井戸層２４ａとｎ型の第２量子井戸層２４ｂで構成されていることを特徴とする。第２量子井戸層２４ｂが設けられているので、量子井戸層２４の抵抗が小さくなる。このため、ゲート電極３６に印加する電圧に追随して量子井戸層２４の全体の電位が均一に変動することができる。このように、窒化物半導体装置１では、量子井戸層２４の電位制御性が向上している。また、第２量子井戸層２４ｂの厚みが薄く形成されているので、第２量子井戸層２４ｂを通過する電子の電子散乱による抵抗増加も抑えられている。さらに、第１量子井戸層２４ａが設けられているので、量子井戸層２４の全体の厚みが確保され、量子準位を低く抑えることができる。また、第１量子井戸層２４ａはアンドープであることから、第１量子井戸層２４ａを通過する電子の電子散乱による抵抗増加も抑えられている。このように、量子井戸層２４がアンドープの第１量子井戸層２４ａとｎ型の第２量子井戸層２４ｂで構成されていることにより、量子井戸層２４の量子準位を低く抑えながら、電子散乱による抵抗増加の抑制と電位制御性の向上を両立させることができる。 The nitride semiconductor device 1 is characterized in that the quantum well layer 24 includes an undoped first quantum well layer 24a and an n-type second quantum well layer 24b. Since the second quantum well layer 24b is provided, the resistance of the quantum well layer 24 is reduced. For this reason, the entire potential of the quantum well layer 24 can fluctuate uniformly following the voltage applied to the gate electrode 36. Thus, in the nitride semiconductor device 1, the potential controllability of the quantum well layer 24 is improved. Moreover, since the thickness of the second quantum well layer 24b is thin, an increase in resistance due to electron scattering of electrons passing through the second quantum well layer 24b is also suppressed. Furthermore, since the first quantum well layer 24a is provided, the entire thickness of the quantum well layer 24 is ensured, and the quantum level can be kept low. Further, since the first quantum well layer 24a is undoped, an increase in resistance due to electron scattering of electrons passing through the first quantum well layer 24a is also suppressed. As described above, the quantum well layer 24 includes the undoped first quantum well layer 24a and the n-type second quantum well layer 24b, so that the electron scattering can be achieved while keeping the quantum level of the quantum well layer 24 low. It is possible to achieve both the suppression of the increase in resistance due to and the improvement in potential controllability.

また、窒化物半導体装置１では、第１障壁層２２及び第２障壁層２６がアンドープ（ｉ型）の窒化物半導体で形成されていることから、これら第１障壁層２２及び第２障壁層２６を通過する電子の電子散乱による抵抗増加が抑えられている。なお、第１障壁層２２及び第２障壁層２６は、必要に応じて、ｎ型であってもよい。 In the nitride semiconductor device 1, since the first barrier layer 22 and the second barrier layer 26 are formed of an undoped (i-type) nitride semiconductor, the first barrier layer 22 and the second barrier layer 26 are formed. An increase in resistance due to electron scattering of electrons passing through is suppressed. Note that the first barrier layer 22 and the second barrier layer 26 may be n-type as necessary.

（第２実施形態）
図３に、第２実施形態の窒化物半導体装置２を示す。図１の第１実施形態の窒化物半導体装置１と共通する構成要素には共通の符号を付し、その説明を省略する。 (Second Embodiment)
FIG. 3 shows the nitride semiconductor device 2 of the second embodiment. Constituent elements common to the nitride semiconductor device 1 according to the first embodiment of FIG.

図３に示されるように、窒化物半導体装置２の基板１０は、ドレイン層１２と高抵抗層１４の間に設けられている絶縁層１３を有することを特徴とする。絶縁層１３は真空空間１３ａを構成しており、その真空空間１３ａ内が真空に維持されている。真空空間１３ａは、ドレイン電極３２とソース電極３４を結ぶ方向から観測したときに、共鳴トンネル積層体２０Ａが存在する範囲Ｒ１を含むように配置されている。即ち、真空空間１３ａは、ドレイン電極３２とソース電極３４の間を流れる電流の電流経路を含むように配置されている。この例ではさらに、真空空間１３ａは、ドレイン電極３２とソース電極３４を結ぶ方向から観測したときに、ゲート電極３６の外周端よりも内側の範囲Ｒ２を含むように配置されている。絶縁層１３の材料は、絶縁体であれば特に限定されるものではないが、例えば高抵抗な窒化物半導体の窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）でもよいし、酸化シリコン（ＳｉＯ₂）でもよい。絶縁層１３の材料が高抵抗な窒化物半導体の場合、窒化物半導体装置２は、エッチング技術を利用して絶縁層１３に真空空間１３ａを形成した後に、有機金属気相成長法を利用して高抵抗層１４を横成長させる工程を経て製造され得る。 As shown in FIG. 3, the substrate 10 of the nitride semiconductor device 2 has an insulating layer 13 provided between the drain layer 12 and the high resistance layer 14. The insulating layer 13 constitutes a vacuum space 13a, and the inside of the vacuum space 13a is maintained in a vacuum. The vacuum space 13a is arranged so as to include a range R1 in which the resonant tunnel stack 20A exists when observed from the direction connecting the drain electrode 32 and the source electrode 34. In other words, the vacuum space 13 a is disposed so as to include a current path for a current flowing between the drain electrode 32 and the source electrode 34. Further, in this example, the vacuum space 13 a is disposed so as to include a range R <b> 2 inside the outer peripheral end of the gate electrode 36 when observed from the direction connecting the drain electrode 32 and the source electrode 34. The material of the insulating layer 13 is not particularly limited as long as it is an insulator. For example, it may be a high-resistance nitride semiconductor such as aluminum nitride (AlN) or aluminum gallium nitride (AlGaN), or silicon oxide (SiO _2). ) In the case where the material of the insulating layer 13 is a high-resistance nitride semiconductor, the nitride semiconductor device 2 uses the metal organic vapor phase epitaxy method after forming the vacuum space 13a in the insulating layer 13 using an etching technique. It can be manufactured through a step of laterally growing the high resistance layer 14.

この窒化物半導体装置２がオンのとき、共鳴トンネル積層体２０Ａを通過した電子は、真空空間１３ａを通過し、ドレイン層１２を介してドレイン電極３２に流れる。窒化物半導体装置２がオフのとき、ドレイン・ソース間電圧は主に真空空間１３ａに印加される。このように、窒化物半導体装置２は、真空トランジスタとして動作することができ、高耐圧な特性を有することができる。真空空間１３ａが範囲Ｒ１を含むように配置されていると、ドレイン・ソース間電圧が主に真空空間１３ａに印加され、窒化物半導体装置２は高耐圧な特性を有することができる。真空空間１３ａが範囲Ｒ２も含むように配置されていると、ドレイン・ゲート間電圧も主に真空空間１３ａに印加され、窒化物半導体装置２はさらに高耐圧な特性を有することができる。 When the nitride semiconductor device 2 is on, the electrons that have passed through the resonant tunnel stack 20A pass through the vacuum space 13a and flow to the drain electrode 32 through the drain layer 12. When the nitride semiconductor device 2 is off, the drain-source voltage is mainly applied to the vacuum space 13a. Thus, the nitride semiconductor device 2 can operate as a vacuum transistor and can have a high breakdown voltage characteristic. When the vacuum space 13a is arranged to include the range R1, the drain-source voltage is mainly applied to the vacuum space 13a, and the nitride semiconductor device 2 can have a high breakdown voltage characteristic. When the vacuum space 13a is arranged so as to include the range R2, the drain-gate voltage is also mainly applied to the vacuum space 13a, and the nitride semiconductor device 2 can have higher breakdown voltage characteristics.

（第３実施形態）
図４に、第３実施形態の窒化物半導体装置２を示す。図１の第１実施形態の窒化物半導体装置１と共通する構成要素には共通の符号を付し、その説明を省略する。 (Third embodiment)
FIG. 4 shows the nitride semiconductor device 2 of the third embodiment. Constituent elements common to the nitride semiconductor device 1 of the first embodiment in FIG. 1 are denoted by common reference numerals, and the description thereof is omitted.

図４に示されるように、窒化物半導体装置３の基板１０は、ｎ型の窒化ガリウムのｎ型窒化物半導体層１６及びｐ型の窒化ガリウムのｐ型窒化物半導体層１８を有することを特徴とする。ｎ型窒化物半導体層１６は、ドレイン層１２と窒化物積層体２０の間に設けられており、ドレイン層１２と窒化物積層体２０の双方に接している。ｐ型窒化物半導体層１８は、少なくとも範囲Ｒ１の周囲を一巡するように、ｎ型窒化物半導体層１６の表層部に設けられている。この例では、ｐ型窒化物半導体層１８は、範囲Ｒ２の周囲を一巡するように、より具体的には、窒化物積層体２０が設けられている範囲の周囲を一巡するように、ｎ型窒化物半導体層１６の表層部に設けられている。さらに、窒化物半導体装置３は、ｐ型窒化物半導体層１８の表面上に設けられているｐ型用電極４２を備える。ｐ型用電極４２は、ｐ型窒化物半導体層１８にオーミック接触しており、ソース電極３４と共通電位である。ｐ型用電極４２の材料は、例えばＮｉ/Ａｕ又はＰｄである。 As shown in FIG. 4, the substrate 10 of the nitride semiconductor device 3 includes an n-type gallium nitride n-type nitride semiconductor layer 16 and a p-type gallium nitride p-type nitride semiconductor layer 18. And The n-type nitride semiconductor layer 16 is provided between the drain layer 12 and the nitride stack 20 and is in contact with both the drain layer 12 and the nitride stack 20. The p-type nitride semiconductor layer 18 is provided on the surface layer portion of the n-type nitride semiconductor layer 16 so as to go around at least around the range R1. In this example, the p-type nitride semiconductor layer 18 is n-type so as to make a round around the range R2, more specifically, so as to make a round around the range where the nitride stack 20 is provided. It is provided on the surface layer portion of the nitride semiconductor layer 16. Further, the nitride semiconductor device 3 includes a p-type electrode 42 provided on the surface of the p-type nitride semiconductor layer 18. The p-type electrode 42 is in ohmic contact with the p-type nitride semiconductor layer 18 and has a common potential with the source electrode 34. The material of the p-type electrode 42 is, for example, Ni / Au or Pd.

窒化物半導体装置３がオフのとき、ｎ型窒化物半導体層１６とｐ型窒化物半導体層１８のｐｎ接合から伸びる空乏層が、共鳴トンネル積層体２０Ａの下方のｎ型窒化物半導体層１６に広がることができる。これにより、共鳴トンネル積層体２０Ａに電界が集中することが抑えられ、窒化物半導体装置３は高耐圧な特性を有することができる。 When the nitride semiconductor device 3 is off, a depletion layer extending from the pn junction of the n-type nitride semiconductor layer 16 and the p-type nitride semiconductor layer 18 is formed in the n-type nitride semiconductor layer 16 below the resonant tunnel stack 20A. Can spread. Thereby, the concentration of the electric field on the resonant tunnel stack 20A is suppressed, and the nitride semiconductor device 3 can have a high breakdown voltage characteristic.

（第４実施形態）
図５に、第４実施形態の窒化物半導体装置４を示す。図４の第３実施形態の窒化物半導体装置３と共通する構成要素には共通の符号を付し、その説明を省略する。 (Fourth embodiment)
FIG. 5 shows a nitride semiconductor device 4 according to the fourth embodiment. Constituent elements common to the nitride semiconductor device 3 of the third embodiment in FIG. 4 are denoted by common reference numerals, and description thereof is omitted.

図５に示されるように、窒化物半導体装置４は、図４の窒化物半導体装置３のｐｎ接合に代えて、ショットキー電極４４を備えていることを特徴とする。ショットキー電極４４は、少なくとも範囲Ｒ１の周囲を一巡するように、ｎ型窒化物半導体層１６の表面上に設けられており、ｎ型窒化物半導体層１６にショットキー接続している。この例では、ショットキー電極４４は、範囲Ｒ２の周囲を一巡するように、より具体的には、窒化物積層体２０が設けられている範囲の周囲を一巡するように、ｎ型窒化物半導体層１６の表面上に設けられている。ショットキー電極４４は、ソース電極３４と共通電位である。ショットキー電極４４の材料は、例えばニッケル、パラジウム又はプラチナである。 As shown in FIG. 5, the nitride semiconductor device 4 includes a Schottky electrode 44 instead of the pn junction of the nitride semiconductor device 3 of FIG. 4. The Schottky electrode 44 is provided on the surface of the n-type nitride semiconductor layer 16 so as to make a circuit around at least the range R1, and is Schottky connected to the n-type nitride semiconductor layer 16. In this example, the Schottky electrode 44 makes a round around the range R2, more specifically, an n-type nitride semiconductor so as to make a round around the range where the nitride stack 20 is provided. Provided on the surface of layer 16. The Schottky electrode 44 has a common potential with the source electrode 34. The material of the Schottky electrode 44 is, for example, nickel, palladium, or platinum.

窒化物半導体装置４がオフのとき、ｎ型窒化物半導体層１６とショットキー電極４４のショットキー接合から伸びる空乏層が、共鳴トンネル積層体２０Ａの下方のｎ型窒化物半導体層１６に広がることができる。これにより、共鳴トンネル積層体２０Ａに電界が集中することが抑えられ、窒化物半導体装置４は高耐圧な特性を有することができる。 When the nitride semiconductor device 4 is off, a depletion layer extending from the Schottky junction between the n-type nitride semiconductor layer 16 and the Schottky electrode 44 extends to the n-type nitride semiconductor layer 16 below the resonant tunnel stack 20A. Can do. Thereby, the concentration of the electric field on the resonant tunnel stack 20A is suppressed, and the nitride semiconductor device 4 can have a high breakdown voltage characteristic.

上記の各実施形態では、アンドープの第１量子井戸層２４ａが下側に配置され、ｎ型の第２量子井戸層２４ｂが上側に配置されているが、この例に代えて、第１量子井戸層２４ａが上側に配置され、第２量子井戸層２４ｂが下側に配置されてもよい。この場合、第１量子井戸層２４ａの一部に溝が形成され、その溝を介して第２量子井戸層２４ｂとゲート電極３６が接触するように構成される。 In each of the above-described embodiments, the undoped first quantum well layer 24a is disposed on the lower side and the n-type second quantum well layer 24b is disposed on the upper side. The layer 24a may be disposed on the upper side, and the second quantum well layer 24b may be disposed on the lower side. In this case, a groove is formed in a part of the first quantum well layer 24a, and the second quantum well layer 24b and the gate electrode 36 are configured to contact each other through the groove.

上記の各実施形態では、第１量子井戸層２４ａと第２量子井戸層２４ｂの双方の材料が窒化ガリウムであるが、第１障壁層２２及び第２障壁層２６のバンドギャップよりも小さいバンドギャップの材料である限り、第１量子井戸層２４ａと第２量子井戸層２４ｂの材料が異なっていてもよい。ただし、第１量子井戸層２４ａと第２量子井戸層２４ｂの双方の材料が窒化ガリウムであると、第１量子井戸層２４ａと第２量子井戸層２４ｂを通過する電子の電子散乱による抵抗増加が抑えられる。 In each of the above embodiments, the material of both the first quantum well layer 24a and the second quantum well layer 24b is gallium nitride, but the band gap is smaller than the band gap of the first barrier layer 22 and the second barrier layer 26. As long as they are the materials, the materials of the first quantum well layer 24a and the second quantum well layer 24b may be different. However, if the material of both the first quantum well layer 24a and the second quantum well layer 24b is gallium nitride, there is an increase in resistance due to electron scattering of electrons passing through the first quantum well layer 24a and the second quantum well layer 24b. It can be suppressed.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１，２，３，４：窒化物半導体装置
１０：基板
１２：ドレイン層
１３：絶縁層
１３ａ：真空空間
１４：高抵抗層
１６：ｎ型窒化物半導体層
１８：ｐ型窒化物半導体層
２０：共鳴トンネル積層体
２２：第１障壁層
２４：量子井戸層
２４ａ：第１量子井戸層
２４ｂ：第２量子井戸層
２６：第２障壁層
２８：ソース層
３２：ドレイン電極
３４：ソース電極
３６：ゲート電極
４２：ｐ型用電極
４４：ショットキー電極 1, 2, 3, 4: Nitride semiconductor device 10: Substrate 12: Drain layer 13: Insulating layer 13a: Vacuum space 14: High resistance layer 16: n-type nitride semiconductor layer 18: p-type nitride semiconductor layer 20: Resonant tunnel stack 22: first barrier layer 24: quantum well layer 24a: first quantum well layer 24b: second quantum well layer 26: second barrier layer 28: source layer 32: drain electrode 34: source electrode 36: gate Electrode 42: p-type electrode 44: Schottky electrode

Claims

A nitride semiconductor device using a resonant tunneling phenomenon,
A first main electrode;
A substrate provided on the first main electrode;
A resonant tunnel stack provided on the substrate;
A second main electrode provided on the resonant tunnel stack;
A gate electrode,
The resonant tunnel stack is
A first barrier layer of a nitride semiconductor disposed on the first main electrode side;
A second barrier layer of nitride semiconductor disposed on the second main electrode side;
A nitride semiconductor quantum well layer having a vangap smaller than the bandgap of the first barrier layer and the second barrier layer, provided between the first barrier layer and the second barrier layer. And
The quantum well layer comprises:
An undoped first quantum well layer;
an n-type second quantum well layer,
The nitride semiconductor device, wherein the gate electrode is electrically connected to the second quantum well layer.

2. The nitride semiconductor device according to claim 1, wherein a thickness of the second quantum well layer is thinner than a thickness of the first quantum well layer.

The nitride semiconductor device according to claim 1, wherein a material of the first quantum well layer and the second quantum well layer is gallium nitride.

The substrate has an insulating layer constituting a vacuum space;
4. The vacuum space according to claim 1, wherein the vacuum space is disposed so as to include a range in which the resonant tunnel stack is present when observed from a direction connecting the first main electrode and the second main electrode. The nitride semiconductor device according to claim 1.

The substrate is
an n-type nitride semiconductor layer of an n-type nitride semiconductor;
A p-type p-type nitride semiconductor layer in contact with the n-type nitride semiconductor layer,
The p-type nitride semiconductor layer is disposed in at least a part of the periphery of the range in which the resonant tunnel stack exists when observed from a direction connecting the first main electrode and the second main electrode. The nitride semiconductor device as described in any one of Claims 1-3.

The substrate is
an n-type nitride semiconductor layer of an n-type nitride semiconductor;
A Schottky electrode that is Schottky connected to the n-type nitride semiconductor layer,
The Schottky electrode is disposed at least at a part of the periphery of the range where the resonant tunnel stack is present when observed from a direction connecting the first main electrode and the second main electrode. The nitride semiconductor device as described in any one of -3.

A nitride semiconductor device using a resonant tunneling phenomenon,
A resonant tunnel stack through which electrons flowing between the first main electrode and the second main electrode pass;
A gate electrode,
The resonant tunnel stack is
A first barrier layer of nitride semiconductor;
A second barrier layer of nitride semiconductor;
A nitride semiconductor quantum well layer having a vangap smaller than the bandgap of the first barrier layer and the second barrier layer, provided between the first barrier layer and the second barrier layer. And
The quantum well layer comprises:
An undoped first quantum well layer;
an n-type second quantum well layer,
The nitride semiconductor device, wherein the gate electrode is electrically connected to the second quantum well layer.