JP2019052963A

JP2019052963A - 異常検出装置

Info

Publication number: JP2019052963A
Application number: JP2017177802A
Authority: JP
Inventors: 充晃森本; Mitsuaki Morimoto; 英一郎大石; Eiichiro Oishi
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2017-09-15
Filing date: 2017-09-15
Publication date: 2019-04-04
Anticipated expiration: 2037-09-15
Also published as: WO2019053952A1; JP6603695B2; US11047922B2; DE112018005147T5; CN111033288B; CN111033288A; US20200182946A1

Abstract

【課題】大型化を抑制することができる異常検出装置を提供する。【解決手段】ブリッジ回路１０は、抵抗Ｒ１と、抵抗Ｒ２と、第３抵抗としての負荷部Ｒ３と、抵抗Ｒ４と、抵抗Ｒ５とを含んで構成される。電圧供給部２０は、ブリッジ回路１０に電圧Ｖを印加する。ブリッジ回路１０は、抵抗Ｒ１と抵抗Ｒ２とが直列に接続され、抵抗Ｒ２と抵抗Ｒ４とが直列に接続された直列回路１１が形成される。そして、ブリッジ回路１０は、直列回路１１が負荷部Ｒ３と並列に接続され、抵抗Ｒ５の一端が抵抗Ｒ２と抵抗Ｒ４との間に接続され、抵抗Ｒ５の他端が抵抗Ｒ１と負荷部Ｒ３との間に接続される。そして、ブリッジ回路１０は、電圧供給部２０が抵抗Ｒ１と抵抗Ｒ２との間に接続される。制御部４０は、スイッチ３をオフした状態で電圧供給部２０から電圧Ｖを印加することにより検出したブリッジ回路１０の検出電圧に基づいて負荷部Ｒ３の異常を検出する。【選択図】図１

Description

本発明は、異常検出装置に関する。

従来、車両には、負荷部に電力を供給する主電源の電圧を検出する電圧検出装置が搭載されている。また、車両には、主電源から負荷部に電力を供給する前に、負荷部の短絡等の異常を検出する異常検出装置が搭載される場合がある（例えば、特許文献１）。

特開２０１３−２５０２５８号公報

ところで、従来の異常検出装置は、負荷部の短絡等の異常を検出する専用の電子部品が必要となるため、大型化する傾向にあり、この点で更なる改善の余地がある。

そこで、本発明は、上記に鑑みてなされたものであって、大型化を抑制することができる異常検出装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る異常検出装置は、主電源に接続され前記主電源から電力が供給される異常検出対象と、第１抵抗と、第２抵抗と、前記異常検出対象である第３抵抗と、第４抵抗と、第５抵抗とを含んで構成されるブリッジ回路と、前記主電源とは異なる電源であり前記ブリッジ回路に電圧を印加する電圧供給部と、前記主電源及び前記電圧供給部を制御する制御部と、を備え、前記ブリッジ回路は、前記第１抵抗と前記第２抵抗とが直列に接続され前記第２抵抗と前記第４抵抗とが直列に接続された直列回路が形成され、前記直列回路が前記第３抵抗と並列に接続され、前記第５抵抗の一端が前記第２抵抗と前記第４抵抗との間に接続され前記第５抵抗の他端が前記第１抵抗と前記第３抵抗との間に接続され、前記電圧供給部が前記第１抵抗と前記第２抵抗との間に接続され、前記制御部は、前記主電源をオフした状態で前記電圧供給部から電圧を印加することにより検出した前記ブリッジ回路の検出電圧に基づいて前記第３抵抗の異常を検出することを特徴とする。

上記異常検出装置において、前記制御部は、前記第３抵抗が短絡したことを示す短絡基準電圧と前記検出電圧とに基づいて前記第３抵抗の短絡を検出し、前記第３抵抗が開放したことを示す開放基準電圧と前記検出電圧とに基づいて前記第３抵抗の開放を検出することが好ましい。

本発明に係る異常検出装置は、第１抵抗、第２抵抗及び第４抵抗から成る直列回路が第３抵抗と並列に接続され、第５抵抗の一端が第２抵抗と第４抵抗との間に接続され第５抵抗の他端が第１抵抗と第３抵抗との間に接続され、電圧供給部が第１抵抗と第２抵抗との間に接続されたブリッジ回路を備える。第３抵抗は、主電源に接続され、主電源から電力が供給される。異常検出装置は、主電源をオフした状態で電圧供給部から電圧を印加することにより検出したブリッジ回路の検出電圧に基づいて第３抵抗の異常を検出する。この構成により、異常検出装置は、主電源の電圧検出と第３抵抗の異常検出とを共通の回路（第１抵抗、第２抵抗、第４抵抗、第５抵抗、及び、制御部）を用いて行うことができる。この結果、異常検出装置は、大型化を抑制することができる。

図１は、実施形態に係る異常検出装置の構成例を示す回路図である。図２は、実施形態に係る異常検出装置の動作例を示す回路図である。図３は、実施形態に係る異常検出装置の動作例を示す回路図である。図４は、実施形態に係るブリッジ回路の構成例を示す概略図である。図５は、実施形態に係るブリッジ回路の短絡発生時を示す概略図である。図６は、実施形態に係るブリッジ回路の開放発生時を示す概略図である。図７は、実施形態に係る異常検出装置の動作例を示すフローチャートである。図８は、実施形態に係る高電圧Ｊ／Ｂへの適用例を示す回路図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。

〔実施形態〕
実施形態に係る異常検出装置１について説明する。異常検出装置１は、負荷部Ｒ３の異常を検出する装置である。異常検出装置１は、車両の主電源としてのバッテリ２を制御する車両電源制御システム１００に組み込まれる。車両電源制御システム１００は、バッテリ２から負荷部Ｒ３に供給される電力を制御するシステムである。車両電源制御システム１００は、図１に示すように、バッテリ２と、スイッチ３と、負荷部Ｒ３と、異常検出装置１とを備える。

バッテリ２は、負荷部Ｒ３に電力を供給するものである。バッテリ２は、電力を蓄電可能な二次電池であり、スイッチ３を介して負荷部Ｒ３に接続される。バッテリ２は、負荷部Ｒ３に電圧Ｅの電力を供給する。

スイッチ３は、バッテリ２から負荷部Ｒ３に流れる電流を通電又は遮断する回路である。スイッチ３は、バッテリ２の正極と負荷部Ｒ３との間に設けられる。スイッチ３は、後述する異常検出装置１の制御部４０に接続され、制御部４０から出力されるスイッチ制御信号に基づいてオン・オフする。スイッチ３は、例えば、スイッチ制御信号が当該スイッチ３をオンするスイッチオン信号の場合にはオンし、バッテリ２と負荷部Ｒ３とを電気的に接続する。また、スイッチ３は、例えば、スイッチ制御信号が当該スイッチ３をオフするスイッチオフ信号の場合にはオフし、バッテリ２と負荷部Ｒ３とを遮断する。

負荷部Ｒ３は、バッテリ２から供給される電力を消費するものであり、例えば、車両の走行用のモータ等である。

異常検出装置１は、負荷部Ｒ３の短絡等の異常を検出する装置である。異常検出装置１は、ブリッジ回路１０と、電圧供給部２０と、電圧検出部３０と、制御部４０とを備える。ブリッジ回路１０は、第１抵抗としての抵抗Ｒ１と、第２抵抗としての抵抗Ｒ２と、第３抵抗としての負荷部Ｒ３と、第４抵抗としての抵抗Ｒ４と、第５抵抗としての抵抗Ｒ５とを含んで構成される。負荷部Ｒ３は、上述のようにバッテリ２に接続され、バッテリ２から電力が供給される。負荷部Ｒ３は、電気的な接続の異常が検出される異常検出対象であり、例えば、短絡や開放等の異常が検出される。ブリッジ回路１０は、抵抗Ｒ１と抵抗Ｒ２とが直列に接続され、抵抗Ｒ２と抵抗Ｒ４とが直列に接続された直列回路１１が形成される。そして、ブリッジ回路１０は、直列回路１１が負荷部Ｒ３と並列に接続される。また、ブリッジ回路１０は、抵抗Ｒ５の一端が抵抗Ｒ２と抵抗Ｒ４との間に接続され、抵抗Ｒ５の他端が抵抗Ｒ１と負荷部Ｒ３との間に接続される。さらに、ブリッジ回路１０は、電圧供給部２０が抵抗Ｒ１と抵抗Ｒ２との間に接続される。また、ブリッジ回路１０は、負荷部Ｒ３と抵抗Ｒ４との接続点がＧＮＤに接続される。

電圧供給部２０は、バッテリ２とは異なる電源であり、ブリッジ回路１０に電圧Ｖを印加する電源である。電圧供給部２０は、図２に示すように、Ｎ型チャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ・Ｏｘｉｄｅ・Ｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄ・ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）であるＦＥＴ２１と、Ｐ型チャネルのＭＯＳＦＥＴであるＦＥＴ２２と、ダイオード２３と、サブ電源２４とを有する。ＦＥＴ２１は、ゲート端子が制御部４０に接続され、ドレイン端子がＦＥＴ２２のゲート端子に接続され、ソース端子がＧＮＤに接続される。ＦＥＴ２２は、ゲート端子がＦＥＴ２１のドレイン端子に接続され、ソース端子がサブ電源２４に接続され、ドレイン端子がダイオード２３に接続される。ダイオード２３は、アノード端子がＦＥＴ２２のドレイン端子に接続され、カソード端子が抵抗Ｒ１と抵抗Ｒ２との間に接続される。

電圧供給部２０は、制御部４０から駆動信号（オン）が出力されＦＥＴ２１のゲート端子に電圧Ｖが印加されると、ＦＥＴ２１がオンしてＦＥＴ２１のドレイン端子からソース端子に電流が流れる。電圧供給部２０は、ＦＥＴ２１のドレイン端子からソース端子に電流が流れるとＦＥＴ２２のゲート端子の電圧がソース端子の電圧よりも低下してＦＥＴ２２がオンする。電圧供給部２０は、ＦＥＴ２２がオンするとサブ電源２４からダイオード２３を介してブリッジ回路１０に電流が流れる。つまり、電圧供給部２０は、ブリッジ回路１０に電圧Ｖを印加する。一方、電圧供給部２０は、制御部４０から駆動信号（オフ）が出力されＦＥＴ２１のゲート端子の電圧が低下すると、ＦＥＴ２１がオフしてＦＥＴ２１のドレイン端子からソース端子に電流が流れなくなる。電圧供給部２０は、ＦＥＴ２１のドレイン端子からソース端子に電流が流れなくなるとＦＥＴ２２のゲート端子の電圧とソース端子の電圧とが同等となりＦＥＴ２２がオフする。電圧供給部２０は、ＦＥＴ２２がオフするとサブ電源２４からダイオード２３を介してブリッジ回路１０に電流が流れない。つまり、電圧供給部２０は、ブリッジ回路１０に印加する電圧Ｖを停止する。

電圧検出部３０は、電圧を検出する回路である。電圧検出部３０は、例えば、抵抗Ｒ４に並列に接続される。また、電圧検出部３０は、制御部４０に接続される。電圧検出部３０は、検出した検出電圧Ｖｄｔｃを示す検出信号Ｓ（Ｓ１〜Ｓ４）を制御部４０に出力する。電圧検出部３０は、例えば、スイッチ３がオンされバッテリ２から負荷部Ｒ３に電力が供給される場合、つまり、通常動作の場合、抵抗Ｒ１、抵抗Ｒ２、及び、抵抗Ｒ５の合成抵抗と抵抗Ｒ４との分圧値を通常動作時の検出電圧Ｖｄｔｃとして検出する。通常動作時の検出電圧Ｖｄｔｃは、以下の式（１）により定められる電圧値である。式（１）に記載のＲ１、Ｒ２、Ｒ４、Ｒ５は、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５のそれぞれの抵抗値であり、式（１）に記載のＥは、バッテリ２の電圧値である。電圧検出部３０は、通常動作時の検出電圧Ｖｄｔｃを示す検出信号Ｓ１を制御部４０に出力する。

また、電圧検出部３０は、スイッチ３がオフされ電圧供給部２０からブリッジ回路１０に電圧Ｖが印加されたときに負荷部Ｒ３の電気的な接続が正常である場合、つまり、異常検出動作において正常である場合、ブリッジ回路１０から異常検出動作時の検出電圧Ｖｄｔｃを検出する（図４参照）。異常検出動作時の検出電圧Ｖｄｔｃは、以下の式（２）により定められる電圧値である。式（２）に記載のＲ１〜Ｒ５は、抵抗Ｒ１〜抵抗Ｒ５のそれぞれの抵抗値であり、式（２）に記載のＶは、電圧供給部２０の電圧値である。電圧検出部３０は、異常検出動作時の検出電圧Ｖｄｔｃを示す検出信号Ｓ２を制御部４０に出力する。

また、電圧検出部３０は、異常検出動作の場合に負荷部Ｒ３が短絡（ｓｈｏｒｔ）しているとき、つまり、負荷部Ｒ３の抵抗が０Ωであるとき、ブリッジ回路１０から短絡検出時の検出電圧Ｖｄｔｃを検出する（図５参照）。短絡検出時の検出電圧Ｖｄｔｃは、以下の式（３）により定められる電圧値である。式（３）に記載のＲ１、Ｒ２、Ｒ４、Ｒ５は、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５のそれぞれの抵抗値であり、式（３）に記載のＶは、電圧供給部２０の電圧値である。電圧検出部３０は、短絡検出時の検出電圧Ｖｄｔｃを示す検出信号Ｓ３を制御部４０に出力する。

また、電圧検出部３０は、異常検出動作の場合に負荷部Ｒ３が開放（ｏｐｅｎ）しているとき、つまり、負荷部Ｒ３の抵抗が∞Ωであるとき、ブリッジ回路１０から開放検出時の検出電圧Ｖｄｔｃを検出する（図６参照）。開放検出時の検出電圧Ｖｄｔｃは、以下の式（４）により定められる電圧値である。式（４）に記載のＲ１、Ｒ２、Ｒ４、Ｒ５は、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５のそれぞれの抵抗値であり、式（４）に記載のＶは、電圧供給部２０の電圧値である。電圧検出部３０は、開放検出時の検出電圧Ｖｄｔｃを示す検出信号Ｓ４を制御部４０に出力する。

制御部４０は、バッテリ２のスイッチ３及び電圧供給部２０を制御する回路である。制御部４０は、ＣＰＵ、記憶部を構成するＲＯＭ、ＲＡＭ及びインターフェースを含む周知のマイクロコンピュータを主体とする電子回路を含んで構成される。制御部４０は、図示しない上位のＥＣＵ（電子制御ユニット；ＥｌｅｃｔｒｏｎｉｃＣｏｎｔｒｏｌＵｎｉｔ）に接続される。制御部４０は、例えば、ＥＣＵからスイッチ３をオンする外部信号（駆動信号）が出力される。記憶部には、各種基準電圧が記憶されている。例えば、記憶部には、通常動作時の電圧を示す通常基準電圧、及び、異常検出動作時の電圧を示す異常基準電圧が予め記憶されている。通常基準電圧は、上記式（１）により定められ、異常基準電圧は、上記式（２）により定められる。また、記憶部には、負荷部Ｒ３が短絡したことを示す短絡基準電圧、及び、負荷部Ｒ３が開放したことを示す開放基準電圧が予め記憶されている。短絡基準電圧は、上記式（３）により定められ、開放基準電圧は、上記式（４）により定められる。

制御部４０は、電圧供給部２０に接続され、電圧供給部２０を駆動する。制御部４０は、例えば、電圧供給部２０に駆動信号（オン）を出力することにより電圧供給部２０からブリッジ回路１０に電圧Ｖを印加する。また、制御部４０は、電圧供給部２０に駆動信号（オフ）を出力することにより電圧供給部２０からブリッジ回路１０に印加する電圧Ｖを停止する。制御部４０は、電圧検出部３０に接続され、電圧検出部３０から検出信号Ｓ（Ｓ１〜Ｓ４）が出力される。制御部４０は、スイッチ３に接続され、検出信号Ｓ（Ｓ１〜Ｓ４）に基づいてスイッチ３をオン・オフする。制御部４０は、検出信号Ｓ（Ｓ１〜Ｓ４）が異常を示す場合、上位のＥＣＵに異常検出信号等を出力する。

制御部４０は、スイッチ３をオンしてバッテリ２から抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５、及び、負荷部Ｒ３に電流を流し、当該バッテリ２から負荷部Ｒ３に電力を供給する。制御部４０は、バッテリ２から負荷部Ｒ３に電力を供給したときに、記憶部に記憶された通常基準電圧と電圧検出部３０から出力される検出信号Ｓとを比較する。そして、制御部４０は、電圧検出部３０から通常動作時の検出電圧Ｖｄｔｃを示す検出信号Ｓ１が出力されたと判定した場合、バッテリ２から負荷部Ｒ３に正常に電力が供給されていると判定する。そして、制御部４０は、スイッチ３のオン状態を維持する。また、制御部４０は、例えば、電圧検出部３０から検出信号Ｓ１が出力されず、バッテリ２から負荷部Ｒ３に正常に電力が供給されていないと判定した場合、スイッチ３をオフする。なお、制御部４０は、スイッチ３がオンの状態で通常動作時の検出電圧Ｖｄｔｃが０Ｖである場合、スイッチ３が故障していると判定する。

制御部４０は、スイッチ３をオンする前に電圧供給部２０からブリッジ回路１０に電圧Ｖを印加したときに、記憶部に記憶された異常基準電圧、短絡基準電圧、及び、開放基準電圧と電圧検出部３０から出力される検出信号Ｓとを比較する。そして、制御部４０は、電圧検出部３０から異常検出動作時の検出電圧Ｖｄｔｃを示す検出信号Ｓ２が出力されたと判定した場合、負荷部Ｒ３の電気的な接続が正常であると判定する。そして、制御部４０は、電圧供給部２０からブリッジ回路１０に印加する電圧Ｖを停止してスイッチ３をオンする。

制御部４０は、スイッチ３をオンする前に電圧供給部２０からブリッジ回路１０に電圧Ｖを印加したときに、電圧検出部３０から短絡検出時の検出電圧Ｖｄｔｃを示す検出信号Ｓ３が出力されたと判定した場合、負荷部Ｒ３が短絡していると判定する。そして、制御部４０は、電圧供給部２０からブリッジ回路１０に印加する電圧Ｖを停止すると共にスイッチ３のオフ状態を維持し、運転者に負荷部Ｒ３の短絡異常を報知する。制御部４０は、例えば、ディスプレイ表示や音声等により短絡異常を報知する。

制御部４０は、スイッチ３をオンする前に電圧供給部２０からブリッジ回路１０に電圧Ｖを印加したときに、電圧検出部３０から開放検出時の検出電圧Ｖｄｔｃを示す検出信号Ｓ４が出力されたと判定した場合、負荷部Ｒ３が開放していると判定する。そして、制御部４０は、電圧供給部２０からブリッジ回路１０に印加する電圧Ｖを停止すると共にスイッチ３のオフ状態を維持し、運転者に負荷部Ｒ３の開放異常を報知する。なお、制御部４０は、負荷部Ｒ３が開放されている場合、スイッチ３をオンして負荷部Ｒ３が電気的に接続されているかを試みてもよい。

次に、図７を参照して異常検出装置１の動作例について説明する。異常検出装置１は、スイッチ３がオフされバッテリ２から負荷部Ｒ３に電力が供給されていない状態であることを前提とする。制御部４０は、スイッチ３をオンする外部信号が出力されたか否かを判定する（ステップＳＴ１）。制御部４０は、例えば、車両のイグニッション電源がオンされると上位のＥＣＵからスイッチ３をオンする外部信号が出力される。制御部４０は、スイッチ３をオンする外部信号が出力された場合（ステップＳＴ１；Ｙｅｓ）、図３に示すように、駆動信号（オン）を電圧供給部２０に出力する（ステップＳＴ２）。電圧供給部２０は、制御部４０から駆動信号（オン）が出力されるとＦＥＴ２１、２２がオンしてブリッジ回路１０に電圧Ｖを印加する。電圧検出部３０は、ブリッジ回路１０に電圧Ｖが印加されると検出信号Ｓ２〜Ｓ４のいずれか１つを制御部４０に出力する。制御部４０は、検出信号Ｓ３、Ｓ４が出力されると負荷部Ｒ３が電気的に異常であると判定する（ステップＳＴ３；Ｙｅｓ）。制御部４０は、例えば、検出信号Ｓ３が出力されると負荷部Ｒ３が短絡していると判定し、ディスプレイ表示や音声等により短絡異常を報知する（ステップＳＴ４）。また、制御部４０は、例えば、検出信号Ｓ４が出力されると負荷部Ｒ３が開放していると判定し、ディスプレイ表示や音声等により開放異常を報知する（ステップＳＴ４）。そして、制御部４０は、図２に示すように、駆動信号（オフ）を電圧供給部２０に出力し（ステップＳＴ５）、電圧供給部２０からブリッジ回路１０に印加する電圧Ｖを停止し、スイッチ３をオフの状態で処理を終了する。なお、上述のステップＳＴ１で、制御部４０は、スイッチ３をオンする外部信号が出力されない場合（ステップＳＴ１；Ｎｏ）、スイッチ３をオンする外部信号が出力されるまで待機する。上述のステップＳＴ３で、制御部４０は、検出信号Ｓ２が出力されると負荷部Ｒ３が電気的に正常であると判定し（ステップＳＴ３；Ｎｏ）、スイッチ３をオンする（ステップＳＴ６）。

以上のように、実施形態に係る異常検出装置１は、ブリッジ回路１０と、電圧供給部２０と、制御部４０とを備える。負荷部Ｒ３は、バッテリ２に接続され、当該バッテリ２から電力が供給される。負荷部Ｒ３は、異常検出対象である。ブリッジ回路１０は、抵抗Ｒ１と、抵抗Ｒ２と、第３抵抗である負荷部Ｒ３と、抵抗Ｒ４と、抵抗Ｒ５とを含んで構成される。電圧供給部２０は、バッテリ２とは異なる電源でありブリッジ回路１０に電圧Ｖを印加する。制御部４０は、スイッチ３及び電圧供給部２０を制御する。ブリッジ回路１０は、抵抗Ｒ１と抵抗Ｒ２とが直列に接続され、抵抗Ｒ２と抵抗Ｒ４とが直列に接続された直列回路１１が形成される。そして、ブリッジ回路１０は、直列回路１１が負荷部Ｒ３と並列に接続され、抵抗Ｒ５の一端が抵抗Ｒ２と抵抗Ｒ４との間に接続され、抵抗Ｒ５の他端が抵抗Ｒ１と負荷部Ｒ３との間に接続される。そして、ブリッジ回路１０は、電圧供給部２０が抵抗Ｒ１と抵抗Ｒ２との間に接続される。制御部４０は、スイッチ３をオフした状態で電圧供給部２０から電圧Ｖを印加することにより検出したブリッジ回路１０の検出電圧Ｖｄｔｃに基づいて負荷部Ｒ３の異常を検出する。

この構成により、異常検出装置１は、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５、及び、電圧検出部３０によりバッテリ２の検出電圧Ｖｄｔｃを検出することができる。また、異常検出装置１は、抵抗Ｒ１、抵抗Ｒ２、負荷部Ｒ３、抵抗Ｒ４、及び、抵抗Ｒ５を含んで構成されるブリッジ回路１０、電圧検出部３０、並びに、電圧供給部２０により負荷部Ｒ３の異常を検出することができる。この構成により、異常検出装置１は、バッテリ２の電圧検出と負荷部Ｒ３の異常検出とを共通の回路（抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５、及び、電圧検出部３０）を用いて行うことができる。この構成により、異常検出装置１は、バッテリ２の電圧検出の回路を流用して負荷部Ｒ３の電気的な接続の異常検出を行うことができるので、電子部品を削減することができる。この結果、異常検出装置１は、電子部品を搭載するスペースを削減することができ、装置の大型化を抑制することができる。また、異常検出装置１は、電子部品を削減できるので製造コストを抑制できる。また、異常検出装置１は、スイッチ３をオンする直前や、異常を検知し、バッテリ２と負荷部Ｒ３との接続を遮断した後、当該遮断からの再起動時に回路確認を行うことにより、安全に電源供給を行うことができる。

上記異常検出装置１において、制御部４０は、負荷部Ｒ３が短絡したことを示す短絡基準電圧と検出電圧Ｖｄｔｃとに基づいて負荷部Ｒ３の短絡を検出し、負荷部Ｒ３が開放したことを示す開放基準電圧と検出電圧Ｖｄｔｃとに基づいて負荷部Ｒ３の開放を検出する。この構成により、異常検出装置１は、検出電圧Ｖｄｔｃと短絡基準電圧とを比較し、検出電圧Ｖｄｔｃが短絡基準電圧に一致した場合、負荷部Ｒ３が短絡したと判定することができる。また、異常検出装置１は、検出電圧Ｖｄｔｃと開放基準電圧とを比較し、検出電圧Ｖｄｔｃが開放基準電圧に一致した場合、負荷部Ｒ３が開放したと判定することができる。

〔変形例〕
次に、実施形態の変形例について説明する。変形例に係る異常検出装置１Ａは、車両電源制御システム１００Ａとして高電圧車両の半導体高電圧Ｊ／Ｂに組み込まれる。なお、変形例は、実施形態と同等の構成要素には同じ符号を付し、その詳細な説明を省略する。車両電源制御システム１００Ａは、図８に示すように、高電圧回路７Ａと１２Ｖ系回路７Ｂとを有する。高電圧回路７Ａと１２Ｖ系回路７Ｂとは、絶縁されている。高電圧回路７Ａは、高電圧バッテリ２Ａと、負荷部Ｒ３と、異常検出装置１Ａの制御部４０以外の構成要素と、負荷部Ｒ３の上流側に設けられる上流半導体リレー３Ａと、上流半導体リレー３Ａを駆動する駆動回路４Ａと、負荷部Ｒ３の下流側に設けられる下流半導体リレー３Ｂと、下流半導体リレー３Ｂを駆動する駆動回路４Ｂと、を含んで構成される。１２Ｖ系回路７Ｂは、制御部４０と、１２Ｖ系バッテリ５と含んで構成される。

上流半導体リレー３Ａ及び下流半導体リレー３Ｂは、一対のＦＥＴ３ａ、３ｂを有し、各ＦＥＴ３ａ、３ｂのソース端子同士が接続される。異常検出装置１Ａは、ブリッジ回路１０と、電圧供給部２０と、電圧検出部３０と、制御部４０とを備える。制御部４０は、絶縁素子６を介して電圧供給部２０、電圧検出部３０、及び、駆動回路４Ａ、４Ｂにそれぞれ接続される。制御部４０は、電圧検出部３０から検出信号Ｓが出力される。また、制御部４０は、電圧供給部２０、駆動回路４Ａ、４Ｂに駆動信号を出力する。１２Ｖ系バッテリ５は、絶縁電源であり、下流半導体リレー３Ｂに絶縁されて接続され下流半導体リレー３Ｂに電力を供給する。異常検出装置１Ａは、例えば、上流半導体リレー３Ａをオフし下流半導体リレー３Ｂをオンした状態で異常検出動作を行う。

このように、異常検出装置１Ａは、高電圧車両の半導体高電圧Ｊ／Ｂに適用することができる。異常検出装置１Ａは、高電圧バッテリ２Ａの電圧検出と負荷部Ｒ３の異常検出とを共通の回路（抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５、及び、電圧検出部３０）を用いて行うことができるので、電子部品の削減が可能となり、装置の大型化を抑制することができる。異常検出装置１Ａは、高電圧車両の半導体高電圧Ｊ／Ｂに適用した場合、高電圧の耐圧等を考慮した電圧検出用の抵抗を用いる必要があるが、高電圧バッテリ２Ａの電圧検出に用いられる抵抗（抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４）を使用するので、異常検出用の回路を容易に構成することができる。

なお、制御部４０と電圧検出部３０とを別々の機能ブロックとしたが、制御部４０と電圧検出部３０とを一つの機能ブロックとしてもよい。

１、１Ａ異常検出装置
２バッテリ（主電源）
１０ブリッジ回路
１１直列回路
２０電圧供給部
４０制御部
Ｒ１抵抗（第１抵抗）
Ｒ２抵抗（第２抵抗）
Ｒ３負荷部（第３抵抗）
Ｒ４抵抗（第４抵抗）
Ｒ５抵抗（第５抵抗）

Claims

主電源に接続され前記主電源から電力が供給される異常検出対象と、
第１抵抗と、第２抵抗と、前記異常検出対象である第３抵抗と、第４抵抗と、第５抵抗とを含んで構成されるブリッジ回路と、
前記主電源とは異なる電源であり前記ブリッジ回路に電圧を印加する電圧供給部と、
前記主電源及び前記電圧供給部を制御する制御部と、を備え、
前記ブリッジ回路は、前記第１抵抗と前記第２抵抗とが直列に接続され前記第２抵抗と前記第４抵抗とが直列に接続された直列回路が形成され、前記直列回路が前記第３抵抗と並列に接続され、前記第５抵抗の一端が前記第２抵抗と前記第４抵抗との間に接続され前記第５抵抗の他端が前記第１抵抗と前記第３抵抗との間に接続され、前記電圧供給部が前記第１抵抗と前記第２抵抗との間に接続され、
前記制御部は、前記主電源をオフした状態で前記電圧供給部から電圧を印加することにより検出した前記ブリッジ回路の検出電圧に基づいて前記第３抵抗の異常を検出することを特徴とする異常検出装置。
前記制御部は、前記第３抵抗が短絡したことを示す短絡基準電圧と前記検出電圧とに基づいて前記第３抵抗の短絡を検出し、
前記第３抵抗が開放したことを示す開放基準電圧と前記検出電圧とに基づいて前記第３抵抗の開放を検出する請求項１に記載の異常検出装置。