JP2019036834A - 伝送装置、及び誤り訂正方法 - Google Patents
伝送装置、及び誤り訂正方法 Download PDFInfo
- Publication number
- JP2019036834A JP2019036834A JP2017156665A JP2017156665A JP2019036834A JP 2019036834 A JP2019036834 A JP 2019036834A JP 2017156665 A JP2017156665 A JP 2017156665A JP 2017156665 A JP2017156665 A JP 2017156665A JP 2019036834 A JP2019036834 A JP 2019036834A
- Authority
- JP
- Japan
- Prior art keywords
- element matrix
- parity check
- matrix
- rows
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
図1(a)は空間結合低密度パリティ検査符号の一例を示す図であり、図1(b)は図1(a)に示す要素行列の一例を示す図である。
図2は、実施形態に係る空間結合LDPC符号に関連する空間結合LDPC符号の一例を示す図である。
図3は、第1実施形態に係る空間結合LDPC符号の一例を示す図である。
図4は、第2実施形態に係る空間結合LDPC符号を示す図である。
図5は、第3実施形態に係る空間結合LDPC符号を示す図である。
図6は、第4実施形態に係る空間結合LDPC符号を示す図である。
図7は、空間結合LDPC符号4の生成方法について説明するための図である。図7において、Kは基準となる要素行列の列数であり、Lは空間結合の長さであり、Nは基準となる要素行列の列数と行数との差であり、Wは空間結合の幅であり、s1〜sL+W-1は列方向の形状変数であり、t1〜tLは列方向の形状変数である。形状変数sl及びtiのそれぞれは、以下の関係を示す。
図9(a)は通信システムを示す図であり、図9(b)は図9(a)に示す送信器の内部回路図であり、図9(c)は図9(a)に示す受信器の内部回路図であり、図9(d)は記憶システムを示す図である。
実施形態に係る空間結合LDPC符号は、空間結合LDPC符号に限定されず、非特許文献1に記載される空間結合RA(Spatially-Coupled Repeat-Accumulate、SC−RA)符号等の他の空間結合符号を含んでもよい。空間結合RA符号は、空間結合LDPC符号の誤り訂正能力における特徴を有し且つ符号化の処理も容易であり、空間結合による効果を応用する上で実用化に適する。
図11は、空間結合RA符号5の生成方法について説明するための図である。図11に示す定数K、L、N、W、並びに変数s1〜sL+W-1及びt1〜tLのそれぞれは、図7に示す定数K、L、N、W、並びに変数s1〜sL+W-1及びt1〜tLのそれぞれと同様なので、ここでは詳細な説明は省略する。
6 通信システム
61 送信器
62 伝送路
63 受信器
611 符号化回路
612 予等化回路
631 等化回路
632 搬送波位相復元回路
633 復号回路
7 記憶システム
71 符号化回路
72 記憶媒体
73 復号回路
Claims (9)
- 符号化されたビット列を示す受信信号を受信する受信回路と、
対角線方向に階段状に要素行列を配置することによって構成された空間結合低密度パリティ検査符号を使用して、前記ビット列を復号化すると共に、前記ビット列を訂正し、前記訂正されたビット列を出力する復号回路と、を有し、
前記空間結合低密度パリティ検査符号のパリティ検査行列は、前記パリティ検査行列を構成する各疎行列を要素行列とみなしたとき、行数及び列数の少なくとも一方が他の要素行列の行数及び列数と相違する少なくとも1つの要素行列を含む、伝送装置。 - 前記空間結合低密度パリティ検査符号の中央の列に配置される要素行列の列数は、前記空間結合低密度パリティ検査符号の端部の列に配置される要素行列の列数よりも少ない、請求項1に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号に含まれる要素行列の列数は、行数が最も少ない要素行列の列数の整数倍である、請求項2に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号の右端から第1距離離隔した列に配置される要素行列の列数は、前記空間結合低密度パリティ検査符号の左端から前記第1距離離隔した列に配置される要素行列の列数と同一である、請求項2又は3に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号の中央の行に配置される要素行列の行数は、前記空間結合低密度パリティ検査符号の端部の行に配置される要素行列の行数よりも多い、請求項1〜4の何れか一項に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号に含まれる要素行列の行数は、行数が最も少ない要素行列の行数の整数倍である、請求項5に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号の上端から第2距離離隔した行に配置される要素行列の行数は、前記空間結合低密度パリティ検査符号の下端から前記第2距離離隔した行に配置される要素行列の行数と同一である、請求項5又は6に記載の伝送装置。
- 前記空間結合低密度パリティ検査符号は、対角線上に配置された「1」と、前記対角線上に配置された「1」の上方及び下方の何れか一方に隣接して配置された「1」とを含む蓄積部を更に含む、請求項1〜7の何れか一項に記載の伝送装置。
- 符号化されたビット列を示す受信信号を受信し、
対角線方向に階段状に要素行列を配置することによって構成された空間結合低密度パリティ検査符号を使用して、前記ビット列を復号化すると共に、前記ビット列を訂正し、
前記訂正されたビット列を出力する、ことを含み、
前記空間結合低密度パリティ検査符号は、前記パリティ検査行列を構成する各疎行列を要素行列とみなしたとき、行数及び列数の少なくとも一方が他の要素行列の行数及び列数と相違する少なくとも1つの要素行列を含む、誤り訂正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156665A JP7124276B2 (ja) | 2017-08-14 | 2017-08-14 | 伝送装置、及び誤り訂正方法 |
US16/058,577 US10623137B2 (en) | 2017-08-14 | 2018-08-08 | Transmission apparatus and error correction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156665A JP7124276B2 (ja) | 2017-08-14 | 2017-08-14 | 伝送装置、及び誤り訂正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019036834A true JP2019036834A (ja) | 2019-03-07 |
JP7124276B2 JP7124276B2 (ja) | 2022-08-24 |
Family
ID=65275732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017156665A Active JP7124276B2 (ja) | 2017-08-14 | 2017-08-14 | 伝送装置、及び誤り訂正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10623137B2 (ja) |
JP (1) | JP7124276B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109617555A (zh) * | 2018-12-05 | 2019-04-12 | 重庆邮电大学 | 一种基于空间耦合的稀疏叠加码设计方案 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014122772A1 (ja) * | 2013-02-08 | 2014-08-14 | 三菱電機株式会社 | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 |
US20150333767A1 (en) * | 2014-05-15 | 2015-11-19 | Samsung Electronics Co., Ltd. | Encoding apparatus and encoding method thereof |
JP2016213701A (ja) * | 2015-05-11 | 2016-12-15 | 富士通株式会社 | 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101147326B (zh) | 2005-03-31 | 2010-08-18 | 三菱电机株式会社 | 纠错编码装置 |
WO2011024206A1 (en) * | 2009-08-27 | 2011-03-03 | Indian Space Research Organisation | Method of communicating signal data in gnss using ldpc convolution codes and a system thereof |
US9047211B2 (en) * | 2013-03-15 | 2015-06-02 | SanDisk Technologies, Inc. | Managing data reliability |
JP5749784B2 (ja) | 2013-11-21 | 2015-07-15 | 日本電信電話株式会社 | 誤り訂正符号方法 |
-
2017
- 2017-08-14 JP JP2017156665A patent/JP7124276B2/ja active Active
-
2018
- 2018-08-08 US US16/058,577 patent/US10623137B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014122772A1 (ja) * | 2013-02-08 | 2014-08-14 | 三菱電機株式会社 | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 |
US20150333767A1 (en) * | 2014-05-15 | 2015-11-19 | Samsung Electronics Co., Ltd. | Encoding apparatus and encoding method thereof |
JP2016213701A (ja) * | 2015-05-11 | 2016-12-15 | 富士通株式会社 | 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109617555A (zh) * | 2018-12-05 | 2019-04-12 | 重庆邮电大学 | 一种基于空间耦合的稀疏叠加码设计方案 |
Also Published As
Publication number | Publication date |
---|---|
JP7124276B2 (ja) | 2022-08-24 |
US10623137B2 (en) | 2020-04-14 |
US20190052401A1 (en) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101662747B1 (ko) | 높은 병렬성, 낮은 에러 플로어, 및 간단한 인코딩 원리를 갖는 리프팅된 ldpc 코드들에 대한 설계 | |
US8347170B2 (en) | Method and apparatus for performing decoding using LDPC code | |
JP5752317B2 (ja) | 準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
US8103931B2 (en) | Method for constructing large-girth quasi-cyclic low-density parity-check codes | |
US8499218B2 (en) | System and method for determining quasi-cyclic low-density parity-check codes having high girth | |
KR100849044B1 (ko) | 패리티 체크 행렬 생성 방법, 데이터 전송 시스템, 부호화장치, 복호 장치 및 패리티 체크 행렬 생성 프로그램을 저장하는 컴퓨터로 판독가능한 기록 매체 | |
JP5875713B2 (ja) | 送信機および受信機、並びに符号化率可変方法 | |
JP2010532129A (ja) | パリティ検査行列の生成 | |
US20080077843A1 (en) | Apparatus and Method for Decoding Using Channel Code | |
KR20080033381A (ko) | 검사 행렬 생성 방법, 부호화 방법, 복호 방법, 통신 장치,통신 시스템, 부호화기 및 복호기 | |
JP4917023B2 (ja) | 誤り訂正符号化装置 | |
WO2010073922A1 (ja) | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム | |
CN107919874A (zh) | 用于非二进制ldpc码解码的校验子计算的基本校验节点处理 | |
US20160336965A1 (en) | Error correction method, semiconductor device, transmission and reception module, and transmitting apparatus | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
KR20070068675A (ko) | 채널 코드를 이용한 복호화 방법 및 장치 | |
JP7124276B2 (ja) | 伝送装置、及び誤り訂正方法 | |
KR20200087211A (ko) | 계단 코드의 디코딩 방법, 장치 및 기억매체 | |
JP5696068B2 (ja) | 符号化装置及び通信装置 | |
Montorsi et al. | Design of spatially coupled turbo product codes for optical communications | |
KR101405961B1 (ko) | Ldpc 코드를 이용한 부호화/복호화 방법 | |
KR101268061B1 (ko) | 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
US11245421B2 (en) | Check node processing methods and devices with insertion sort | |
Skrybaylo-Leskiv et al. | Algebraic Modeling of Error-Correcting Codes for Info-Communication Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7124276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |