JP2019036125A - 測定装置 - Google Patents

Abstract

【課題】事象の発生やトリガ待ちなどのプリトリガ動作を行っても記録媒体としてのＳＳＤの寿命を縮めることはなく、高速サンプリングされた測定データをリアルタイムでＳＳＤに記録できる測定装置を実現すること。【解決手段】トリガに基づいて測定データをメモリに記録するように構成された測定装置において、前記トリガが発生するまではあらかじめ設定された所定量の前記測定データが繰り返して上書き保存される第１のメモリと、前記トリガが発生すると、トリガ発生時点からあらかじめ設定された所定量の測定データが書き込まれて保存される第２のメモリ、を有することを特徴とするもの。【選択図】 図１

Description

本発明は、測定装置に関し、詳しくは、記憶媒体としてＳＳＤ（Solid State Drive、半導体メモリ）を用いた測定装置におけるＳＳＤの動作寿命の長期安定化に関する。

測定装置の一種である波形記録装置に、たとえばサンプルレートが毎秒１Ｍｓ（Ｍｓ：メガサンプル、１０⁶）のサンプリングクロックで測定対象波形をサンプリングしながら、サンプリングした測定データを長時間（たとえば１０時間）にわたって記憶媒体であるハードディスク（ＨＤＤ）に記録するように構成されたものがある。

この波形記録装置によれば、サンプリングクロックのサンプルレートをたとえば１Ｋｓ（Ｋｓ：キロサンプル、１０³）に設定することにより最長２００日の測定データを連続して記録できるので、たとえば回転機器の回転検出に適した回転検出センサを用いることにより、ＨＤＤに最長２００日の連続耐久試験データを記録することができる。

ところで、測定データをＨＤＤに記録するように構成された波形記録装置では、長時間にわたる大量の測定データを連続的に記録できるものの、ＨＤＤとの間で行う測定データの書き込みや読み出しにあたっては、ＨＤＤの記憶媒体である磁気ディスクを高速回転させながら磁気ディスクとの間に微小間隙を保った非接触状態で磁気ディスクに対する磁気ヘッドの機械的な位置制御を高精度で行わなければならず、外部からの機械的な振動がＨＤＤに直接影響しないように対策を講じる必要がある。

これに対し、ＳＳＤは機械的な可動部のない半導体デバイスであることから、ＨＤＤのような機械的な可動部に起因する故障対策は不要になる。
また、ＨＤＤやＳＳＤは不揮発性のメモリ媒体であり、装置の電源を切っても、データを保存しておくことが可能である。

図３は、ＳＳＤを用いた従来の波形記録装置の一例を示す構成説明図である。図３において、入力端子Ｔｉｎに入力されるアナログ入力信号Ｓａは、その振幅がＡ／Ｄ変換器２が安定したＡ／Ｄ変換動作を行うことができる入力範囲に収まるように入力アンプ１で正規化されて、Ａ／Ｄ変換器２に入力される。

Ａ／Ｄ変換器２から変換出力されるデジタル信号Ｓｄは、ＣＰＵ３およびトリガ検出回路４に入力される。

トリガ検出回路４は、デジタル信号Ｓｄからトリガ信号Ｓｔｒを検出し、検出したトリガ信号ＳｔｒをＣＰＵ３に入力する。

ＣＰＵ３は、トリガ検出回路４で検出されるトリガ信号Ｓｔｒの状態に基づき、ＳＳＤ５に対する測定データの書き込み記録および記録の停止を行う。これらＡ／Ｄ変換器２におけるＡ／Ｄ変換動作およびＳＳＤ５に測定データを書き込むタイミングは、タイミング制御回路６によって制御される。

図４は図３のＳＳＤ５に書き込まれるデータ例図であり、（ａ）は書き込むデータ長があらかじめ設定されている場合の例を示し、（ｂ）はデータの取り込みを始めてから何らかのストップ事象が検知されるまで連続して記録を行う場合の例を示している。

図４（ａ）において、ＳＳＤ５には、ハッチングを付けて示すように、スタート点ＳＴＡＲＴからストップ点ＳＴＯＰまでの一定時間のデータが順次取り込まれる。

これに対し、図４（ｂ）のＳＳＤ５はリングバッファのように使用されていて、ＳＳＤ５の全領域にはスタート点ＳＴＡＲＴから何らかのストップ事象ＳＴＯＰが発生するまで順次繰り返してオーバーライト記録が行われる。この結果、ストップ事象ＳＴＯＰが発生すると、ＳＳＤ５にはストップ事象ＳＴＯＰが発生するまでの最新のデータの記録が残ることになる。

特開２００８−８９４１３号公報

特許文献１には、リングバッファを用いることにより、突発的なイベント発生直前のデータが上書き消去されることを防止するデータ記録装置及びその制御方法の技術が記載されている。

ところで、ＳＳＤは大容量の不揮発性メモリであり、ビット単価が安くて情報データの書き込みおよび読み出しを高速で行うことができる。

しかしながら、ＳＳＤの内部で記憶素子として使用されているＮＡＮＤフラッシュメモリには情報データの書き込み回数に制限があり、情報データの書き込み回数が所定の制限回数を超えてしまうと、情報データが壊れたり、情報データを書き込めなくなってしまうことがある。

ＳＳＤを高速記録装置の記録媒体として使用し、何らかの事象が発生する直近までのデータを記録する場合、ＳＳＤをリングバッファとして用い、プリトリガをかけてトリガ計測することが行われているが、ＳＳＤ内部のＮＡＮＤフラッシュメモリの書き込み回数制限により、以下のような問題が生じる。

たとえばサンプルレート１０ＭＳpsのサンプリングクロックでサンプリングされた１６bitの測定データを記憶する場合のデータ書き込み速度は、２０Ｍbyte/sとなる。高速記録装置のチャネル数は１チャネルとは限らず、複数チャネルの場合もある。４チャネルの場合は８０Ｍbyte/sで常時書き込みをする必要があるが、この書き込み速度はＳＳＤとしては余裕のある速度といえる。

この速度で、３２ＧbyteのＳＳＤに書き込める時間は、
３２０００／８０＝４００秒
になる。

比較的安価なＳＳＤの書き込み寿命は公称数千回とされている。たとえば書き込み寿命を２０００回とした場合、
４００×２０００＝８０００００秒＝９．２５日
となる。

すなわち、ＳＳＤを記録媒体として高速記録装置に使用すると、トリガ待ち１０日程度で、ＳＳＤの書き込み寿命に達してしまうことになる。

図４（ｂ）に示すように事象発生待ちあるいはトリガ待ちでリングバッファのような使い方をした場合には、事象やトリガがいつ発生するかわからない。

一方で、サンプリング速度を早くすると、情報データのオーバーライト回数が増えてＳＳＤへの書き込み回数が多くなってしまう。

また、ＳＳＤの情報データ書き込み回数が制限されていることから、サンプリング速度を速くすると、情報データの取り込み回数は少なくても、オーバーライト動作で比較的短期間にＳＳＤの所定の書き込み寿命に達してしまうおそれがある。

したがって、ＳＳＤにリアルタイムで書き込み記録を行うのにあたっては、たとえば図４（ａ）に示すように、あらかじめ記録開始時刻ＳＴＡＲＴと記録終了時刻ＳＴＯＰを設定しておき、リングバッファのような使い方をすることなく、記録開始時刻ＳＴＡＲＴから記録終了時刻ＳＴＯＰまでの所定区間のみの記録を行うことが多い。

また、ＳＳＤの寿命を長くするために大容量のＳＳＤを使えば書き込み回数を相対的に減らすことができるが、大容量のＳＳＤを使うことは製品コストの増大につながる。

さらに、ＳＳＤの領域を複数に分けて、複数回の現象を記録しようとすると、ＳＳＤの書き込み領域が小さくなり、前述のようなＳＳＤの書き込み頻度が高くなって寿命が短くなる。このため、ＳＳＤへの記録にあたり、分割領域を小さくすることができなくなる。

本発明は、これらの課題を解決するものであって、その目的は、事象の発生やトリガ待ちなどのプリトリガ動作を行っても記録媒体としてのＳＳＤの寿命を縮めることはなく、高速サンプリングされた測定データをリアルタイムでＳＳＤに記録できる測定装置を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
トリガに基づいて測定データをメモリに記録するように構成された測定装置において、
前記トリガが発生するまではあらかじめ設定された所定量の前記測定データが繰り返して上書き保存される第１のメモリと、
前記トリガが発生すると、トリガ発生時点からあらかじめ設定された所定量の測定データが書き込まれて保存される第２のメモリ、
を有することを特徴とする測定装置である。

請求項２記載の発明は、請求項１に記載の測定装置において、
前記第１のメモリはＤＲＡＭであることを特徴とする。

請求項３記載の発明は、請求項１または請求項２に記載の測定装置において、
前記第２のメモリはＳＳＤであることを特徴とする。

請求項４記載の発明は、請求項１から３のいずれかに記載の測定装置において、
前記測定装置はデータロガーであることを特徴とする。

請求項５記載の発明は、請求項１から３のいずれかに記載の測定装置において、
前記測定装置は波形測定装置であることを特徴とする。

これらにより、ＳＳＤの寿命を縮めることはなく、高速サンプリングされた測定データをリアルタイムでＳＳＤに記録できる測定装置を実現できる。

本発明の一実施例を示す構成説明図である。 本発明の他の実施例を示す構成説明図である。 ＳＳＤを用いた従来の波形記録装置の一例を示す構成説明図である。 図３のＳＳＤ５に書き込まれたデータ例図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明の一実施例を示す構成説明図であり、図３と共通する部分には同一の符号を付けている。図１と図３との相違点は、図１では、図３の回路構成に加えて、第１のメモリ制御回路７と、メモリ８と、第２のメモリ制御回路９を設けていることである。

図１において、入力端子Ｔｉｎに入力されるアナログ入力信号Ｓａは、その振幅がＡ／Ｄ変換器２が安定したＡ／Ｄ変換動作を行うことができる入力範囲に収まるように入力アンプ１で正規化されて、Ａ／Ｄ変換器２に入力される。

Ａ／Ｄ変換器２から変換出力されるデジタル信号Ｓｄは、トリガ検出回路４に入力されるとともに第１のメモリ制御回路７に入力され、第１のメモリ制御回路７を介してメモリ８に格納される。これらＡ／Ｄ変換器２におけるＡ／Ｄ変換動作および第１のメモリ制御回路７を介してメモリ８に測定データを書き込むタイミングは、タイミング制御回路６により制御される。

図２は図１の各部におけるデータ例図であり、（ａ）はメモリ８に書き込まれるデータ例を示し、（ｂ）はメモリ８からＣＰＵ３を介してＳＳＤ５に転送して書き込まれるデータ例を示している。

トリガ検出回路４は、デジタル信号Ｓｄからトリガ信号Ｓｔｒを検出し、検出したトリガ信号ＳｔｒをＣＰＵ３および第１のメモリ制御回路７に入力する。

メモリ８には、図２（ａ）に示すように、リングバッファと同様に、測定データが逐次格納される。すなわち、トリガが発生するまでは、メモリ領域の開始点ＣからＤ−Ｅ−Ａを経て終了点Ｂまで測定データが書き込まれると再びメモリ領域の開始点Ｃに戻ることを繰り返し、測定データは順次オーバーライトされる。

ここで、メモリ８としては、ＤＲＡＭなどの書き込み回数の寿命がほぼ無制限ではあるが揮発性のデバイスを用いる。メモリ８としてＤＲＡＭを用いることにより、ＳＳＤのようにオーバーライトによって書き込み回数の寿命が制限されることはなくなる。

トリガが発生するまでの時間が非常に長くなってメモリ８への測定データのオーバーライトの回数が増えても、ＳＳＤのように書き込み回数によって寿命が制限されるという問題を生じることはない。

トリガ検出回路４でトリガが検出されると、ＣＰＵ３は第２のメモリ制御回路９を介してメモリ８のメモリ領域点Ａからプリトリガデータ量に相当する測定データを読み出し、読み出したデータをＳＳＤ５に格納する。

ＣＰＵ３は、メモリ８のトリガ発生点Ｄからメモリ領域点ＥまでのあらかじめＳＳＤ５の記憶容量に応じて設定された所定量の測定データを、第２のメモリ制御回路９を介してメモリ８から取り込み、ＳＳＤ５への測定データの取り込みを終了する。

ＳＳＤ５への測定データの書き込みは、タイミング制御回路６の動作と同期しなくても構わない。メモリ８への書き込み速度に比べてＳＳＤ５への書き込み速度が速ければ、ＳＳＤ５への書き込みがメモリ８への書き込みに追いつくので、メモリ領域点Ｅまでの測定データを取り込むのにあたり、メモリ８への測定データの書き込みとＳＳＤ５への測定データの書き込みとをほぼ同時に終了することができる。また、測定データは、不揮発性であるＳＳＤ５に書き込まれているので、この状態で電源を遮断しても、測定データが消失することがない。

図１の回路構成によれば、プリトリガデータ待ちをしているときでもＳＳＤ５はバッファメモリとしては動作しないので、ＳＳＤ５で従来のような測定データのオーバーライトが発生することはなく、測定データの取り込み１回に対してＳＳＤ５への測定データの書き込みは１回しか発生しないことになり、従来のようなＳＳＤ５への測定データのオーバーライトの繰り返しによってＳＳＤ５の寿命を縮めてしまうことはない。

また、プリトリガ処理にかかる時間が測定データの取り込みに対して非常に長い場合であっても、プリトリガ中はＣＰＵ３がＳＳＤ５にアクセスすることはないので、プリトリガ時間がＳＳＤ５の寿命に影響することはない。

また、ＳＳＤ５のメモリ領域を細かく分割して測定データの格納領域を小さくしても、測定データの取り込み１回に対して測定データの書き込みも１回しか発生しないので、ＳＳＤ５の寿命に影響しない。

測定装置にＳＳＤを組み込むのにあたり、ＳＳＤの寿命を延ばすために従来のように記憶容量の大きなＳＳＤを使う必要はなく、データロガーや波形測定装置などの各種測定装置のコストを抑えることができる。

なお、図１の実施例では、第１のメモリとしてＤＲＡＭを用いる例を示したが、測定装置に要求される測定データの高速性が比較的緩い場合には、ＤＲＡＭに代えてＨＤＤを用いてもよい。

以上説明したように、本発明によれば、事象の発生やトリガ待ちなどのプリトリガ動作を行っても記録媒体としてのＳＳＤの寿命を縮めることはなく、高速サンプリングされた測定データをリアルタイムでＳＳＤに記録できる測定装置を実現することができる。

１ 入力アンプ
２ Ａ／Ｄ変換器
３ ＣＰＵ
４ トリガ検出回路
５ ＳＳＤ
６ タイミング制御回路
７ 第１のメモリ制御回路
８ メモリ（ＤＲＡＭ）
９ 第２のメモリ制御回路

Claims (5)

1. トリガに基づいて測定データをメモリに記録するように構成された測定装置において、
   前記トリガが発生するまではあらかじめ設定された所定量の前記測定データが繰り返して上書き保存される第１のメモリと、
   前記トリガが発生すると、トリガ発生時点からあらかじめ設定された所定量の測定データが書き込まれて保存される第２のメモリ、
   を有することを特徴とする測定装置。
2. 前記第１のメモリはＤＲＡＭであることを特徴とする請求項１記載の測定装置。
3. 前記第２のメモリはＳＳＤであることを特徴とする請求項１または請求項２に記載の測定装置。
4. 前記測定装置はデータロガーであることを特徴とする請求項１から３のいずれかに記載の測定装置。
5. 前記測定装置は波形測定装置であることを特徴とする請求項１から３のいずれかに記載の測定装置。

Images