JP2019009348A - Quantum cascade semiconductor laser - Google Patents
Quantum cascade semiconductor laser Download PDFInfo
- Publication number
- JP2019009348A JP2019009348A JP2017125267A JP2017125267A JP2019009348A JP 2019009348 A JP2019009348 A JP 2019009348A JP 2017125267 A JP2017125267 A JP 2017125267A JP 2017125267 A JP2017125267 A JP 2017125267A JP 2019009348 A JP2019009348 A JP 2019009348A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- face
- quantum cascade
- metal film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 266
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 239000002184 metal Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims description 142
- 239000012792 core layer Substances 0.000 claims description 31
- 238000005253 cladding Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 21
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 150000003624 transition metals Chemical class 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910004541 SiN Inorganic materials 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000006378 damage Effects 0.000 abstract description 4
- 230000004048 modification Effects 0.000 description 40
- 238000012986 modification Methods 0.000 description 40
- 238000004519 manufacturing process Methods 0.000 description 36
- 229910000679 solder Inorganic materials 0.000 description 24
- 239000013078 crystal Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 206010040844 Skin exfoliation Diseases 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012994 industrial processing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、量子カスケード半導体レーザに関するものである。 The present invention relates to a quantum cascade laser.
非特許文献1に開示された量子カスケード半導体レーザ(QCL:Quantum Cascade Laser)は、下部電極と、半導体基板と、半導体積層と、上部電極とが順次積層された構成を有している。このQCLのレーザ共振器を構成する端面上には、絶縁膜を介して金属膜が設けられる。絶縁膜には、SiO2が用いられており、金属膜には、Auが用いられている。このQCLは、電子部品上に半田を介して実装される。
A quantum cascade laser (QCL) disclosed in Non-Patent
QCLには、下部電極と、半導体基板と、半導体積層と、上部電極とが順次積層された構造を備えるものがある。このようなQCLのレーザ共振器を構成する端面上には、当該端面におけるレーザ光の反射率を高める為に、反射膜として金属膜が成膜されることがある。しかし、金属膜を当該端面上に直接成膜すると、当該端面において半導体素子部の各層が短絡(ショート)することによってQCLの動作不良を招くおそれがある。従って、当該端面と金属膜との間に、下地層として絶縁膜が設けられることが望ましい(例えば非特許文献1参照)。これら絶縁膜及び金属膜は、当該端面と対向する側から当該端面上に順に成膜される。このとき、絶縁膜及び金属膜は、上部電極上及び下部電極上への回り込みにより、上部電極上及び下部電極上にも成膜される場合がある。このようにして絶縁膜及び金属膜が成膜されたQCLを、例えば半田を介して電子部品上に実装すると、下部電極上の金属膜が、半田に接触する。このように金属膜が半田に接触した状態で、レーザ発振の為に上部電極と下部電極との間に電圧(例えば10V以上の高電圧)が印加されると、下部電極に印加された電圧が、半田を介して金属膜に印加される。その結果、上部電極上の金属膜と上部電極との間に、絶縁膜を介して同等の電圧が印加される。 Some QCLs have a structure in which a lower electrode, a semiconductor substrate, a semiconductor stack, and an upper electrode are sequentially stacked. A metal film may be formed on the end face constituting such a QCL laser resonator as a reflection film in order to increase the reflectance of the laser beam at the end face. However, when the metal film is formed directly on the end face, the respective layers of the semiconductor element portion may be short-circuited (short-circuited) on the end face, which may cause a QCL malfunction. Therefore, it is desirable to provide an insulating film as a base layer between the end face and the metal film (see, for example, Non-Patent Document 1). The insulating film and the metal film are sequentially formed on the end surface from the side facing the end surface. At this time, the insulating film and the metal film may be formed on the upper electrode and the lower electrode by wrapping around the upper electrode and the lower electrode. When the QCL on which the insulating film and the metal film are formed in this way is mounted on an electronic component via, for example, solder, the metal film on the lower electrode comes into contact with the solder. When a voltage (for example, a high voltage of 10 V or more) is applied between the upper electrode and the lower electrode for laser oscillation in a state where the metal film is in contact with the solder as described above, the voltage applied to the lower electrode is reduced. And applied to the metal film via solder. As a result, an equivalent voltage is applied between the metal film on the upper electrode and the upper electrode via the insulating film.
しかしながら、回り込みにより成膜される上部電極上の絶縁膜の厚さは、当該端面上の絶縁膜の厚さよりも極めて薄く(例えば数分の一程度)なり易いので、このような極めて薄い絶縁膜を介して上部電極上の金属膜と上部電極との間に例えば10V以上の高電圧が印加されると、その間の絶縁膜が破壊されるおそれがある。その結果、絶縁膜の破壊された部分を経由して当該端面付近に大電流(いわゆる突入電流)が流れ、例えば端面破壊等の故障がQCLに生じるおそれがある。 However, since the thickness of the insulating film on the upper electrode formed by wraparound tends to be extremely thin (for example, about a fraction of the thickness) of the insulating film on the end surface, such an extremely thin insulating film When a high voltage of, for example, 10 V or more is applied between the metal film on the upper electrode and the upper electrode through the insulating film, the insulating film between them may be destroyed. As a result, a large current (so-called rush current) flows near the end face via the broken portion of the insulating film, and there is a possibility that a failure such as end face breakage may occur in the QCL.
なお、上部電極上の絶縁膜の厚さを厚くしようとすると、これに伴い、当該端面上の絶縁膜の厚さを更に厚く(例えば数倍程度)する必要がある。この場合、絶縁膜を当該端面上に成膜する時間が増大(例えば数倍程度)するので、QCLの生産性が低下する。加えて、このような極めて厚い絶縁膜が当該端面上に成膜されると、その絶縁膜に発生する応力が増大することによる当該端面の劣化や、絶縁膜の亀裂、絶縁膜の当該端面からの剥離等が生じるおそれがある。 In addition, when trying to increase the thickness of the insulating film on the upper electrode, it is necessary to further increase the thickness of the insulating film on the end face (for example, about several times). In this case, since the time for forming the insulating film on the end face increases (for example, several times), the QCL productivity decreases. In addition, when such an extremely thick insulating film is formed on the end face, the end face deteriorates due to an increase in stress generated in the insulating film, the crack of the insulating film, the end face of the insulating film There is a risk of peeling.
本発明は、このような問題点に鑑みてなされたものであり、レーザ共振器を構成する端面上に順に積層される絶縁膜及び金属膜を有する量子カスケード半導体レーザにおいて、絶縁膜の破壊を抑えることを目的とする。 The present invention has been made in view of such a problem, and suppresses the breakdown of the insulating film in the quantum cascade laser having the insulating film and the metal film sequentially stacked on the end face constituting the laser resonator. For the purpose.
本発明の量子カスケード半導体レーザは、第1方向において互いに対向する主面及び裏面、並びに第1方向と直交する第2方向と交差する基板端面を有する半導体基板と、第1方向において主面とは反対側に設けられる第1表面、基板端面を含む平面内に含まれる積層端面、積層端面から第2方向に沿って延びるコア層、及びコア層上に設けられるクラッド層を有し、主面上に設けられる半導体積層と、第1表面上に設けられる第1電極と、裏面上に設けられる第2電極と、積層端面上及び基板端面上に設けられた金属膜と、第1方向と交差する第2表面を有し、第2方向において第1電極と金属膜との間に設けられ、アンドープ又は半絶縁性の半導体を含む半導体絶縁部と、を備え、金属膜は、積層端面上から第2表面上にわたって設けられ、第1方向において、主面を基準として第2表面が第1表面よりも高い位置に設けられている。 The quantum cascade laser according to the present invention includes a semiconductor substrate having a main surface and a back surface facing each other in the first direction, a substrate end surface intersecting with a second direction orthogonal to the first direction, and a main surface in the first direction. A first surface provided on the opposite side, a laminated end face included in a plane including the substrate end face, a core layer extending in the second direction from the laminated end face, and a clad layer provided on the core layer, on the main surface Crossing the first direction, the semiconductor stack provided on the substrate, the first electrode provided on the first surface, the second electrode provided on the back surface, the metal film provided on the stack end surface and the substrate end surface. And a semiconductor insulating portion including a semiconductor that is undoped or semi-insulating, and is provided between the first electrode and the metal film in the second direction. Provided over two surfaces , In the first direction, the second surface is provided in a position higher than the first surface principal surface as a reference.
本発明によれば、レーザ共振器を構成する端面上に順に積層される絶縁膜及び金属膜を有する量子カスケード半導体レーザにおいて、絶縁膜の破壊を抑えることができる。 According to the present invention, in a quantum cascade laser having an insulating film and a metal film that are sequentially stacked on an end face constituting a laser resonator, the breakdown of the insulating film can be suppressed.
[本発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態の量子カスケード半導体レーザは、第1方向において互いに対向する主面及び裏面、並びに第1方向と直交する第2方向と交差する基板端面を有する半導体基板と、第1方向において主面とは反対側に設けられる第1表面、基板端面を含む平面内に含まれる積層端面、積層端面から第2方向に沿って延びるコア層、及びコア層上に設けられるクラッド層を有し、主面上に設けられる半導体積層と、第1表面上に設けられる第1電極と、裏面上に設けられる第2電極と、積層端面上及び基板端面上に設けられる金属膜と、第1方向と交差する第2表面を有し、第2方向において第1電極と金属膜との間に設けられ、アンドープ又は半絶縁性の半導体を含む半導体絶縁部と、を備え、金属膜は、積層端面上から第2表面上にわたって設けられ、第1方向において、主面を基準として第2表面が第1表面よりも高い位置に設けられている。
[Description of Embodiment of the Present Invention]
First, the contents of the embodiment of the present invention will be listed and described. A quantum cascade laser according to an embodiment of the present invention includes a semiconductor substrate having a main surface and a back surface that face each other in a first direction, a substrate end surface that intersects a second direction orthogonal to the first direction, and a first direction. A first surface provided on the opposite side of the main surface; a laminated end face included in a plane including the substrate end face; a core layer extending in the second direction from the laminated end face; and a clad layer provided on the core layer A semiconductor stack provided on the main surface, a first electrode provided on the first surface, a second electrode provided on the back surface, a metal film provided on the stack end surface and the substrate end surface, and a first direction A semiconductor insulating portion including an undoped or semi-insulating semiconductor provided in the second direction between the first electrode and the metal film, the metal film having a stacked end face From the top to the second surface Provided it, in the first direction, the second surface is provided in a position higher than the first surface principal surface as a reference.
上述した量子カスケード半導体レーザでは、例えば半田を介して第2電極が電子部品上に搭載され、第1電極と第2電極との間に電圧(例えば10V以上の高電圧)が印加されることにより、レーザ光が発振する。このとき、金属膜に半田が接触して、第2電極に印加された電圧が半田を介して金属膜に印加されると、金属膜と第1電極との間にも当該電圧が印加される。金属膜と第1電極との間に設けられる絶縁膜は薄く形成され易いので、当該電圧によって絶縁膜が破壊されるおそれがある。しかし、上述した量子カスケード半導体レーザでは、第2方向において第1電極と金属膜との間に半導体絶縁部が設けられており、且つその半導体絶縁部の第2表面上に金属膜が設けられる。そして、第2表面は、第1表面よりも高い位置に設けられているので、第1電極と金属膜との間の絶縁領域(すなわち絶縁膜及び半導体絶縁部とから成る領域)を十分に確保することができる。すなわち、第1電極と金属膜との間の絶縁耐性を高めることができる。従って、上述した量子カスケード半導体レーザによれば、第2表面上の金属膜と第1電極との間に絶縁膜を介して当該電圧が印加されても、当該電圧による絶縁膜の破壊を抑えることができる。その結果、その絶縁膜の破壊に起因する端面破壊等による、上述した量子カスケード半導体レーザの素子特性の劣化を抑えることができる。 In the quantum cascade laser described above, the second electrode is mounted on the electronic component via, for example, solder, and a voltage (for example, a high voltage of 10 V or more) is applied between the first electrode and the second electrode. The laser beam oscillates. At this time, when the solder contacts the metal film and the voltage applied to the second electrode is applied to the metal film via the solder, the voltage is also applied between the metal film and the first electrode. . Since the insulating film provided between the metal film and the first electrode is easily formed thin, there is a possibility that the insulating film is destroyed by the voltage. However, in the quantum cascade laser described above, the semiconductor insulating part is provided between the first electrode and the metal film in the second direction, and the metal film is provided on the second surface of the semiconductor insulating part. And since the 2nd surface is provided in the position higher than the 1st surface, the insulating region (namely, area | region which consists of an insulating film and a semiconductor insulating part) between a 1st electrode and a metal film is fully ensured. can do. That is, the insulation resistance between the first electrode and the metal film can be increased. Therefore, according to the quantum cascade laser described above, even when the voltage is applied via the insulating film between the metal film on the second surface and the first electrode, the breakdown of the insulating film due to the voltage is suppressed. Can do. As a result, it is possible to suppress the above-described deterioration of the device characteristics of the quantum cascade laser due to end face breakdown caused by the breakdown of the insulating film.
また、上述した量子カスケード半導体レーザでは、第1表面は、第1領域、及び、第2方向において積層端面と第1領域との間に位置する第2領域を含み、第1電極は、第1領域上に設けられ、半導体絶縁部は、第2領域上に設けられてもよい。 In the quantum cascade laser described above, the first surface includes a first region and a second region located between the stacked end face and the first region in the second direction, and the first electrode includes the first electrode The semiconductor insulating part may be provided on the second region.
また、上述した量子カスケード半導体レーザでは、半導体絶縁部は、第2方向において第1電極と対向する側面を有し、側面は、第1方向における第1表面側を向くように積層端面に対して傾斜してもよい。これにより、例えば金属膜を第2方向から積層端面上に成膜する際に、金属膜が、第2表面から側面上に回り込み難くすることができる。すなわち、金属膜が、第2表面上から側面上及び第1電極上にわたって成膜され難くすることができる。これにより、金属膜と第1電極との接触による短絡の発生を抑えることができる。その結果、その短絡の発生に起因する、上述した量子カスケード半導体レーザの動作不良の発生を抑えることができる。 In the quantum cascade laser described above, the semiconductor insulating portion has a side surface facing the first electrode in the second direction, and the side surface faces the first surface side in the first direction with respect to the stacked end surface. It may be inclined. Thereby, for example, when the metal film is formed on the stacked end face from the second direction, the metal film can be made difficult to go around from the second surface to the side face. That is, the metal film can be hardly formed from the second surface to the side surface and the first electrode. Thereby, generation | occurrence | production of the short circuit by the contact with a metal film and a 1st electrode can be suppressed. As a result, the above-described malfunction of the quantum cascade laser due to the occurrence of the short circuit can be suppressed.
また、上述した量子カスケード半導体レーザでは、半導体絶縁部は、積層端面上に延びてもよい。これにより、積層端面の近傍の電気抵抗をより大きくすることができ、積層端面の近傍を流れるリーク電流を低減することができる。その結果、上述した量子カスケード半導体レーザの素子特性を向上させる(例えば閾値電流を低減する)ことができる。また、上述した量子カスケード半導体レーザでは、半導体絶縁部は、金属膜に接していてもよい。このように、半導体絶縁部と金属膜との間に、例えば半導体ではない材料から構成される絶縁膜等を介在させないようにすることで、積層端面における放熱性を高めることができる。その結果、上述した量子カスケード半導体レーザの素子特性及び信頼性を高めることができる。また、半導体絶縁部を、積層端面と金属膜との間を電気的に絶縁する絶縁膜として機能させることができる。 Moreover, in the quantum cascade laser described above, the semiconductor insulating portion may extend on the stacked end face. Thereby, the electrical resistance in the vicinity of the laminated end face can be further increased, and the leakage current flowing in the vicinity of the laminated end face can be reduced. As a result, the device characteristics of the quantum cascade laser described above can be improved (for example, the threshold current can be reduced). In the quantum cascade laser described above, the semiconductor insulating part may be in contact with the metal film. As described above, by preventing an insulating film or the like made of a material that is not a semiconductor, for example, from interposing between the semiconductor insulating portion and the metal film, it is possible to improve heat dissipation at the end face of the stack. As a result, device characteristics and reliability of the quantum cascade laser described above can be improved. In addition, the semiconductor insulating portion can function as an insulating film that electrically insulates between the stacked end face and the metal film.
また、上述した量子カスケード半導体レーザは、積層端面と金属膜との間に設けられる絶縁膜を更に備えてもよい。これにより、積層端面と金属膜との接触による短絡の発生を抑えることができる。その結果、その短絡の発生に起因する、上述した量子カスケード半導体レーザの動作不良の発生を抑えることができる。また、上述した量子カスケード半導体レーザは、絶縁膜は、SiO2、SiON、SiN、アルミナ、BCB樹脂、及びポリイミド樹脂のうち少なくとも一つを含んでもよい。これらは、積層端面及び基板端面の保護膜として優れた耐久性や絶縁性を有する。また、これらは、例えばスパッタ、CVD、又はスピンコートといった一般的な誘電体膜成膜方法を用いて積層端面上及び基板端面上に容易に成膜される。すなわち、上述した量子カスケード半導体レーザの作製工程に絶縁膜の成膜工程を容易に導入することができる。 The quantum cascade laser described above may further include an insulating film provided between the stacked end face and the metal film. Thereby, generation | occurrence | production of the short circuit by contact with a lamination | stacking end surface and a metal film can be suppressed. As a result, the above-described malfunction of the quantum cascade laser due to the occurrence of the short circuit can be suppressed. In the quantum cascade laser described above, the insulating film may include at least one of SiO 2 , SiON, SiN, alumina, BCB resin, and polyimide resin. These have excellent durability and insulating properties as protective films for the laminated end face and the substrate end face. Further, they are easily formed on the laminated end face and the substrate end face by using a general dielectric film forming method such as sputtering, CVD, or spin coating. That is, an insulating film forming process can be easily introduced into the above-described quantum cascade laser manufacturing process.
また、上述した量子カスケード半導体レーザは、アンドープ又は半絶縁性の半導体を含む2つの電流ブロック部を更に備え、半導体積層は、第1方向及び第2方向と直交する第3方向において互いに対向する両側面を有し、第2方向に延びるメサ形状を呈しており、2つの電流ブロック部は、両側面をそれぞれ埋め込んでおり、半導体絶縁部と同一材料から構成されてもよい。これにより、半導体絶縁部と2つの電流ブロック部とを一括して成長させることができ、上述した量子カスケード半導体レーザの作製工程を簡略化することができる。すなわち、上述した量子カスケード半導体レーザを容易に作製することができる。その結果、上述した量子カスケード半導体レーザの生産性を向上させることができる。 The quantum cascade laser described above further includes two current block portions including an undoped or semi-insulating semiconductor, and the semiconductor stack is opposite to each other in the first direction and the third direction orthogonal to the second direction. The two current block portions may be formed of the same material as that of the semiconductor insulating portion, having a surface and exhibiting a mesa shape extending in the second direction. As a result, the semiconductor insulating portion and the two current block portions can be grown at the same time, and the manufacturing process of the quantum cascade laser described above can be simplified. That is, the quantum cascade laser described above can be easily manufactured. As a result, the productivity of the quantum cascade laser described above can be improved.
また、上述した量子カスケード半導体レーザでは、半導体絶縁部は、Fe、Ti、Cr、及びCoのうち少なくとも一つの遷移金属がドープされた半絶縁性の半導体を含んでもよい。これらの遷移金属がドープされた半導体は、電子に対して十分に高い電気抵抗特性(例えば105Ωcm以上)を有するので、半導体絶縁部の材料として好適である。 In the quantum cascade laser described above, the semiconductor insulating portion may include a semi-insulating semiconductor doped with at least one transition metal of Fe, Ti, Cr, and Co. A semiconductor doped with these transition metals has a sufficiently high electric resistance characteristic (for example, 10 5 Ωcm or more) with respect to electrons, and thus is suitable as a material for a semiconductor insulating portion.
また、上述した量子カスケード半導体レーザでは、金属膜は、Auを含んでもよい。これにより、積層端面及び基板端面において、金属膜を、例えば90%を超える高反射率を有する反射膜として有効に機能させることができる。 In the quantum cascade laser described above, the metal film may contain Au. Thereby, the metal film can be effectively functioned as a reflective film having a high reflectance exceeding 90%, for example, on the laminated end face and the substrate end face.
また、上述した量子カスケード半導体レーザでは、クラッド層は、InP層でもよい。InPは、中赤外域の発振光に対して透明(光吸収を示さない)であるので、クラッド層の材料として好適である。また、InPは2元混晶でありInP基板に格子整合するので、InP層をInP基板上に良好に結晶成長させることができる。また、InPの熱伝導性は良好である為、クラッド層を介してコア層からの熱を良好に放出できる。これにより、上述した量子カスケード半導体レーザの温度特性を高めることができる。 In the quantum cascade laser described above, the cladding layer may be an InP layer. Since InP is transparent to the oscillation light in the mid-infrared region (not showing light absorption), it is suitable as a material for the cladding layer. Further, since InP is a binary mixed crystal and lattice-matched to the InP substrate, the InP layer can be favorably grown on the InP substrate. Further, since the thermal conductivity of InP is good, heat from the core layer can be released well through the cladding layer. Thereby, the temperature characteristic of the quantum cascade laser described above can be improved.
また、上述した量子カスケード半導体レーザでは、半導体基板は、InP基板でもよい。中赤外域の量子カスケード半導体レーザを構成する半導体積層は、InPに近い格子定数を有する。従って、半導体基板をInP基板とすることにより、半導体基板上において半導体積層を良好な結晶品質にて成長させることができる。また、InPは中赤外域の光に対して透明であるので、InP基板をコア層に対するクラッド層として機能させることができる。 In the quantum cascade laser described above, the semiconductor substrate may be an InP substrate. The semiconductor stack constituting the quantum cascade laser in the mid-infrared region has a lattice constant close to InP. Therefore, when the semiconductor substrate is an InP substrate, the semiconductor stack can be grown on the semiconductor substrate with good crystal quality. Further, since InP is transparent to light in the mid-infrared region, the InP substrate can function as a cladding layer for the core layer.
[本発明の実施形態の詳細]
本発明の実施形態の量子カスケード半導体レーザの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
[Details of the embodiment of the present invention]
A specific example of the quantum cascade laser according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to the claim are included. In the following description, the same reference numerals are given to the same elements in the description of the drawings, and redundant descriptions are omitted.
(実施形態)
図1は、一実施形態の量子カスケード半導体レーザ(QCL)1が実装された状態を示す斜視図である。なお、図1には、理解の容易の為、XYZ直交座標系が示されている。QCL1は、シングルモードの光を発振する分布帰還(DFB)型の素子であり、例えば3μm〜20μmの中赤外域での発振が可能である。図1に示されるように、QCL1は、キャリア2上に実装されたサブマウント3上に半田4を介して実装されている。具体的には、QCL1は、エピアップ形態(エピタキシャル成長した側が上面になるように配置する形態)にて、サブマウント3上に半田4を用いてダイボンド実装される。QCL1の後述する下部電極は、サブマウント3及び半田4を介してキャリア2と電気的に接続される。また、QCL1の後述する上部電極上には、QCL1に給電する為のワイヤ5の一端が接続されている。ワイヤ5の他端は、図示しないボンディングパッドに接続される。QCL1の上部電極は、ワイヤ5を介して、ボンディングパッドと電気的に接続される。キャリア2及びボンディングパッドは、図示しない外部電源と電気的に接続される。そして、外部電源から所定の電圧をQCL1の上部電極及び下部電極に印加することにより、QCL1がターンオンしてQCL1の内部に電流が流れ、QCL1がレーザ発振する。
(Embodiment)
FIG. 1 is a perspective view showing a state in which a quantum cascade laser (QCL) 1 according to an embodiment is mounted. In FIG. 1, an XYZ orthogonal coordinate system is shown for easy understanding. QCL1 is a distributed feedback (DFB) type element that oscillates single-mode light, and can oscillate in the mid-infrared region of 3 μm to 20 μm, for example. As shown in FIG. 1, the
なお、キャリア2のX方向及びY方向の長さW1,L1はそれぞれ、例えば4mm〜8mmであり、キャリア2のZ方向の厚さH1は、例えば1mm〜8mmである。サブマウント3のX方向及びY方向の長さW2,L2はそれぞれ、例えば1mm〜4mm、2mm〜4mmであり、サブマウント3のZ方向の厚さH2は、例えば0.1mm〜0.5mmである。また、サブマウント3には、例えばAIN又はCuW等が用いられ、キャリア2には、例えばCu又はCuWが用いられる。また、半田4には、例えばAuSn、In又は銀ペースト等が用いられ、ワイヤ5には、例えばAu線等が用いられる。
The lengths W1 and L1 in the X direction and the Y direction of the
図2は、図1のQCL1の斜視図である。図3は、図1のIII−III線に沿ったYZ断面図である。図2及び図3に示されるように、QCL1は、半導体素子部10と、絶縁膜71と、金属膜72と、半導体絶縁部75とを備える。半導体素子部10は、埋め込みヘテロストラクチャー(BH)の電流狭窄構造を有する。半導体素子部10は、共振方向(Y方向)を長手方向とする直方体状を呈している。なお、半導体素子部10のY方向の長さL3は、例えば1mm〜3mmであり、半導体素子部10のX方向の長さW3は、例えば400μm〜800μmであり、半導体素子部10のZ方向の長さ(厚さ)H3は、例えば100μm〜200μmである。半導体素子部10は、Y方向において互いに対向する後端面10a及び前端面10bを有する。また、半導体素子部10は、半導体基板20、半導体積層30、2つの電流ブロック部40、上部電極(第1電極)50、及び下部電極(第2電極)60を有する。
FIG. 2 is a perspective view of the
半導体基板20は、図3に示されるように、半田4を介してサブマウント3上に搭載されている。半導体基板20は、例えばn型のInP基板である。半導体基板20は、上部電極50及び下部電極60に電圧を印加して半導体積層30に電流を供給する為に、導電性を有する。なお、QCL1では、キャリアとしては電子が用いられるので、半導体基板20の導電型は、通常n型である。半導体基板20はコア層33に対する下部クラッド層として機能する。なお、半導体基板20は、下部クラッド層として機能しなくてもよく、その場合には、半導体基板20とコア層33との間に下部クラッド層が設けられる。半導体基板20は、主面20a、裏面20b、及び基板端面20cを含む。主面20aと裏面20bとは、厚さ方向(第1方向であるZ方向)において互いに対向している。裏面20bは、主面20aに対して、半導体基板20のZ方向におけるサブマウント3側に配置される。なお、一例では、主面20aと裏面20bとのZ方向における距離(すなわち、半導体基板20のZ方向の厚さ)は、100nmである。基板端面20cは、Y方向(第2方向)と交差しており、主面20aと裏面20bとを繋いでいる。基板端面20cは、後端面10aに含まれる。
As shown in FIG. 3, the
半導体積層30は、半導体基板20の主面20a上に設けられる。半導体積層30は、Z方向と交差する上面(第1表面)30a、及びY方向と交差する積層端面30bを含む。上面30aは、Z方向において主面20aとは反対側に設けられる。上面30aは、領域30c(第1領域)、及び、Y方向において積層端面30bと領域30cとの間に位置する領域30d(第2領域)を含む。領域30c及び領域30dは、Y方向に沿って配列されている。領域30cは、上面30aの領域30dを除く領域であり、前端面10bに繋がっている。領域30dは、上面30aのY方向における一端部に設けられる領域であり、後端面10aに繋がっている。積層端面30bは、基板端面20cを含む平面内に含まれる。すなわち、積層端面30bは、基板端面20cを含む後端面10aに含まれる。また、半導体積層30は、メサ形状を呈している。すなわち、半導体積層30は、X方向における所定幅WMを有すると共にY方向に沿って延びるストライプ形状を呈しており、QCL1のX方向における中央部分に位置している。半導体積層30は、Y方向において互いに対向する両端面、並びにX方向において互いに対向する両側面を含む。半導体積層30の両端面は、QCL1のレーザ共振器を構成する為のミラーとなっている。両端面のうち一方の端面は、積層端面30bに含まれる。半導体積層30は、半導体基板20上に順に積層される、バッファ層32、コア層33、回折格子層34、上部クラッド層35、及びコンタクト層36を含む。
The
バッファ層32及び上部クラッド層35は、例えばn型のInP層である。バッファ層32は、半導体基板20と共に、コア層33に対する下部クラッド層として機能する。上部クラッド層35は、回折格子層34を介してコア層33上に設けられている。なお、バッファ層32は、半導体積層30に設けられていなくてもよい。この場合、コア層33が半導体基板20の主面20a上に設けられる。コア層33は、積層端面30bからY方向に沿って延びている。コア層33は、複数の単位構造を有する。複数の単位構造は、積層方向(Z方向)に並んで配置されており、隣り合う単位構造同士が互いに接している。単位構造の数は、例えば数十である。各単位構造は、量子井戸層(数nm厚)とバリア層(数nm厚)とがZ方向に沿って交互に積層された超格子列を構成する。量子井戸層には、GaInAs又はGaInAsPが用いられることが多く、バリア層には、AlInAsが用いられることが多い。また、各単位構造は、一つの活性層と、一つの注入層とから成る。活性層は、発光領域である。注入層は、活性層にキャリアを注入する為に設けられる。一例では、活性層及び注入層は、Z方向に沿って互いに積層され、GaInAs/AlInAsの超格子列を構成する。
The
ここで、QCL1の発光原理を簡単に説明する。QCL1では、キャリアとしては電子のみが利用され、活性層内の伝導帯において電子がサブバンド間を遷移することにより発光が生じる。その発光により生じた光がQCL1のレーザ共振器内にて増幅されることにより、QCL1は、中赤外域でのレーザ光を発振する。具体的には、QCL1では、活性層内の伝導帯において次に述べる3準位レーザ動作を実現する。まず、注入層から活性層の上位準位へトンネリングにより電子が注入される。この電子は、活性層の上位準位から下位準位に遷移する。このとき、この遷移に応じて、遷移エネルギー(上位準位と下位準位とのサブバンド間のエネルギー差)に相当する波長の光が放出される。下位準位に遷移した電子は、LOフォノン散乱により、短い緩和時間でもって基底準位に非発光遷移する。なお、上記のような電子の振る舞いは、LOフォノン散乱を共鳴的に生じさせる為に下位準位と基底準位とのエネルギー差がLOフォノンのエネルギーとなるように設計されていることに起因する。このように電子が短い緩和時間でもって基底準位に非発光遷移することにより、活性層において上位準位と下位準位との間に反転分布が実現される。基底準位に緩和した電子は、所定の電界によって次段の注入層の上位準位へ移動する。以降、同様の動作を例えば数十周期にわたって繰り返すことにより、QCL1のレーザ発振に必要な利得が得られる。ここで、量子井戸層及びバリア層の材料組成、及びこれらの層の膜厚を適切に選択し、上位準位と下位準位とのエネルギー差を適宜調節することにより、例えば3μm〜20μmの中赤外域での発振が可能なQCL1が実現される。 Here, the light emission principle of QCL1 will be briefly described. In QCL1, only electrons are used as carriers, and light emission occurs when electrons transition between subbands in the conduction band in the active layer. The light generated by the light emission is amplified in the laser resonator of QCL1, whereby QCL1 oscillates laser light in the mid-infrared region. Specifically, in QCL1, the following three-level laser operation is realized in the conduction band in the active layer. First, electrons are injected from the injection layer to the upper level of the active layer by tunneling. The electrons transit from the upper level to the lower level of the active layer. At this time, light having a wavelength corresponding to the transition energy (energy difference between subbands between the upper level and the lower level) is emitted according to the transition. The electrons that have transitioned to the lower level do not emit light to the ground level with a short relaxation time due to LO phonon scattering. The above-described electron behavior is caused by the fact that the energy difference between the lower level and the ground level is designed to be the LO phonon energy in order to resonantly generate LO phonon scattering. . In this way, the electrons do not emit light to the ground level with a short relaxation time, so that an inversion distribution is realized between the upper level and the lower level in the active layer. The electrons relaxed to the ground level move to the upper level of the next injection layer by a predetermined electric field. Thereafter, the same operation is repeated over several tens of cycles, for example, to obtain a gain necessary for laser oscillation of QCL1. Here, by appropriately selecting the material composition of the quantum well layer and the barrier layer, and the film thicknesses of these layers, and adjusting the energy difference between the upper level and the lower level as appropriate, for example, between 3 μm and 20 μm QCL1 capable of oscillation in the infrared region is realized.
回折格子層34には、図3に示されるように、Y方向に沿って凹部と凸部とが周期Λで交互に繰り返し配列される凹凸パターンから成る回折格子34aが形成されている。なお、回折格子34aは、凸部となる回折格子層34上にレジストを周期Λの間隔でパターニングしたのち、凹部となる回折格子層34の一部をZ方向において周期的にエッチングすることによって形成される。周期Λは適宜設定されるものであり、この周期Λに対応するブラッグ波長の光のみが、回折格子にて選択的に反射されて、レーザ共振器内にて増幅される。これにより、QCL1は、このブラッグ波長のみでのシングルモードのレーザ光を発振する。回折格子層34の性能は、レーザ共振器内において前進する導波光と後進する導波光との結合の大きさを示す結合係数で表される。QCL1がシングルモードのレーザ光を良好に発振する為には、大きな結合係数が得られる回折格子34aを用いることが望ましい。従って、回折格子層34の材料としては、大きな結合係数を実現する為に有利な高屈折率の半導体が用いられる。一例では、回折格子層34には、例えばアンドープ又はn型のGaInAs等が用いられる。
As shown in FIG. 3, the
コンタクト層36は、上部電極50との間で良好なオーミックコンタクトを実現する。コンタクト層36は、その良好なオーミックコンタクトの実現の為に、バンドギャップが小さく且つ半導体基板20に格子整合することが可能な材料を含むことが望ましい。コンタクト層36は、例えばn型のGaInAsである。なお、上部クラッド層35と上部電極50との間で良好なオーミックコンタクトが実現できる場合には、半導体積層30にコンタクト層36が設けられていなくてもよい。
The
図2に示す2つの電流ブロック部40は、半導体積層30に電流(キャリア)を狭窄するための電流狭窄層として機能する。2つの電流ブロック部40は、半導体積層30の両側面をそれぞれ埋め込んでいる。換言すれば、2つの電流ブロック部40は、半導体基板20の主面20a上において、半導体積層30の両側面上にそれぞれ配置されている。各電流ブロック部40には、アンドープ又は半絶縁性の半導体が用いられる。これらの半導体は、キャリアである電子に対して電気抵抗が高いので、電流ブロック部40の材料として好適である。半導体の半絶縁性は、例えばFe、Ti、Cr、及びCoといった遷移金属をIII−V化合物半導体に添加(ドープ)して、電子をトラップする深い準位を禁制帯中に形成することによって実現される。上記の遷移金属が添加されたIII−V化合物半導体は、電子に対して例えば105Ωcm以上の十分に高い電気抵抗特性を有する。上記の遷移金属としてはFeが好適である。なお、アンドープの半導体が電子に対して十分に高い電気抵抗性を有する場合には、アンドープの半導体を電流ブロック部40に適用してもよい。アンドープ又は半絶縁性のIII−V化合物半導体としては、例えばInP、GaInAs、AlInAs、GaInAsP、及びAlGaInAs等が挙げられる。これらの半導体は、半導体基板20と格子整合し、例えば分子線エピタキシー(MBE)及び有機金属気相成長法(OMVPE)等の一般的な成長方法を用いて成長される。
The two
上部電極50及び下部電極60は、コア層33に電流を供給する為に設けられる。上部電極50及び下部電極60には、例えばTi/Au、Ti/Pt/Au、又はAu/Geが用いられる。上部電極50は、例えばカソード電極である。上部電極50は、半導体積層30の上面30a上(具体的にはコンタクト層36上)及び電流ブロック部40上に設けられる。より詳細には、上部電極50は、上面30aの領域30c上に設けられており、領域30d上には設けられていない。下部電極60は、例えばアノード電極である。下部電極60は、半導体基板20の裏面20bと半田4との間に設けられる。下部電極60は、上部電極50に対してプラスの電位にある。
The
なお、コア層33と半導体基板20との間、及び、コア層33と上部クラッド層35との間に、光閉じ込め層が設けられてもよい。光閉じ込め層のバンドギャップは、半導体基板20及び上部クラッド層35のバンドギャップよりも小さく、コア層33のバンドギャップよりも大きい。これにより、バッファ層32から注入された電子は、光閉じ込め層によって阻止されること無く、コア層33へ効率よく注入される。上記のようなバンドギャップの大小関係が満たされる場合、光閉じ込め層の屈折率は、半導体基板20及び上部クラッド層35よりも大きく、コア層33の屈折率よりも小さい。従って、半導体基板20及び上部クラッド層35は、コア層33において発生した光を、コア層33及び光閉じ込め層に閉じ込めるように働き、その結果、コア層33への光の閉じ込めが強められる。光閉じ込め層は、コア層33への導波光の閉じ込めを強化するために、半導体基板20及び上部クラッド層35よりも高い屈折率を有しており且つ半導体基板20に格子整合することが可能な材料からなることが望ましい。光閉じ込め層には、例えばアンドープ又はn型のGaInAsが用いられる。
An optical confinement layer may be provided between the
絶縁膜71は、半導体素子部10のY方向における後端面10a側に設けられており、積層端面30b及び基板端面20cと、金属膜72との間に設けられる。具体的には、絶縁膜71は、積層端面30b上及び基板端面20c上に設けられ、領域30d上及び下部電極60上にわたって延びている。絶縁膜71は、積層端面30b及び基板端面20cを全て覆い、下部電極60の後端面10a側の端部を全て覆う。後端面10a上の絶縁膜71のY方向の厚さは、領域30d上の絶縁膜71のZ方向の厚さ、及び下部電極60上の絶縁膜71のZ方向の厚さよりも大きい。一例では、後端面10a上の絶縁膜71のY方向の厚さは、100nm〜200nmであり、領域30d上及び下部電極60上の絶縁膜71のZ方向の厚さは、20nm〜30nmである。絶縁膜71は、例えばSiO2、SiON、SiN、Al2O3(アルミナ)、BCB樹脂、ポリイミド樹脂のうち少なくとも一つを含む誘電体膜である。金属膜72は、絶縁膜71を介して、積層端面30b及び基板端面20c上に設けられ、領域30d上及び下部電極60上にわたって延びている。金属膜72は、積層端面30b及び基板端面20cを全て覆い、下部電極60の後端面10a側の端部を全て覆う。金属膜72は、領域30c上には延びておらず、上部電極50に直接接触していない。金属膜72は、例えばAuを含み、例えば90%を超える高反射率を有する。半田4は、サブマウント3上において基板端面10cに至る範囲に設けられている。下部電極60上にわたって延びる金属膜72は、半田4と接触する。あるいは、金属膜72は基板端面20cを覆うが下部電極60c上にはわたって延びない場合もある。この場合でも、基板端面20c上の金属膜72の下部が、半田4と接触する。下部電極60cにわたって延びない金属膜72は、後述の金属膜72を成膜する工程において、基板端面10cまで至る長い保護板90を用いる場合に得られる。
The insulating
半導体絶縁部75は、X方向に沿って延びる直方体状を呈している。半導体絶縁部75は、領域30d上に設けられ、Y方向において上部電極50と金属膜72との間に設けられている。具体的には、半導体絶縁部75は、Y方向において上部電極50と絶縁膜71及び金属膜72との間に設けられており、Z方向において領域30dと絶縁膜71及び金属膜72との間に設けられている。半導体絶縁部75は、側面75a、側面75b、上面(第2表面)75c、及び下面75dを有する。側面75a及び側面75bは、Y方向と交差しており、後端面10aと平行な平面に沿っている。一例では、側面75a及び側面75bは、Y方向と直交する。側面75aは、Y方向において上部電極50と対向している。側面75bは、Y方向において側面75aとは反対側に設けられる。側面75bは、絶縁膜71により全て覆われている。上面75c及び下面75dは、Z方向と交差する。一例では、側面75a及び側面75bは、Z方向と直交する。上面75cは、Z方向において絶縁膜71と対向している。上面75c上には、絶縁膜71及び金属膜72の縁が位置している。すなわち、絶縁膜71及び金属膜72は、積層端面30b上から上面75c上にわたって延びている。上面75cは、Z方向において、半導体基板20の主面20aを基準として、上面30aの領域30dよりも高い位置に設けられている。換言すれば、上面75cは、Z方向において、上部電極50に対して領域30dとは反対側に位置している。下面75dは、Z方向において上面75cとは反対側に設けられており、領域30dと対向している。
The
半導体絶縁部75のZ方向の厚さ(すなわち、上面75cと下面75dとのZ方向の距離)は、例えば1μm〜2μmであり、より好ましくは例えば1.5〜2μmである。また、半導体絶縁部75のY方向の幅(すなわち、側面75aと側面75bとのY方向の距離)は、領域30d上にて結晶成長する際の異常結晶等の結晶劣化の発生を避ける為に、例えば10μm以上に設定される。この半導体絶縁部75のY方向の幅は、半導体絶縁部75の上面75cの良好な平坦性の為に、例えば70μm以上に設定される。半導体絶縁部75には、電流ブロック部37に適用することができる材料と同じ材料を適用することができる。すなわち、半導体絶縁部75は、アンドープ又は半絶縁性の半導体を含む。そして、半導体の半絶縁性は、例えばFe、Ti、Cr、及びCoといった遷移金属をIII−V化合物半導体に添加(ドープ)して、電子をトラップする深い準位を禁制帯中に形成することによって実現される。なお、アンドープ又は半絶縁性のIII−V化合物半導体としては、例えばInP、GaInAs、AlInAs、GaInAsP、及びAlGaInAs等が挙げられる。
The thickness of the
以上の構成を備えるQCL1の作製方法の一例について、以下に説明する。図4(a)〜図4(c)、図5(a)〜図5(c)、図6(a)〜図6(c)、図7(a)及び図7(b)、図8(a)及び図8(b)、並びに図9は、図1のQCL1の作製工程を示す図である。なお、図4(a)〜図4(c)、図6(a)〜図6(c)、並びに図7(a)及び図7(b)は、図1のIII−III線に沿った断面に対応するYZ断面を示しており、図5(a)〜図5(c)は、XZ断面を示している。まず、半導体基板20となるウェハを準備する。そして、1回目の結晶成長工程にて、例えばMBE及びOMVPE等の成長方法を用いて、ウェハの主面上に、バッファ層32、コア層33、及び回折格子層34をこの順に結晶成長させる。その後、回折格子層34上にレジスト80を塗布する。続いて、図4(a)に示されるように、通常のフォトリソグラフィ技術によって回折格子34aのためのパターンをレジスト80に形成する。このとき、X方向におけるレジスト80のパターンの幅をΛとする。続いて、回折格子層34に対してZ方向においてエッチングを行うことにより、図4(b)に示されるように、回折格子34aのための周期構造が回折格子層34上に形成される。
An example of a method for manufacturing the
次に、2回目の結晶成長工程にて、図4(c)に示されるように、回折格子層34上に上部クラッド層35、コンタクト層36、及び、半導体絶縁部75となる半絶縁性の半導体層76をこの順に結晶成長させる。次に、図5(a)に示されるように、通常のフォトリソグラフィ技術によって半導体積層30となる領域上の半導体層76上にマスク81を形成する。なお、半導体積層30となる領域とは、X方向における所定幅WMを有しており、QCL1のX方向における中央においてY方向に延在する領域である。なお、マスク81には、例えば絶縁膜71の材料と同じ材料が用いられる。すなわち、マスク81には、SiN、SiON、アルミナ、及びSiO2のうち少なくとも1つを含む誘電体材料が用いられる。
Next, in the second crystal growth step, as shown in FIG. 4C, the
その後、このマスク81を用いて、半導体層76、コンタクト層36、上部クラッド層35、回折格子層34、コア層33、バッファ層32、及び半導体基板20に対してZ方向においてエッチングすることによって、図5(b)に示されるように、メサ状の半導体積層30が形成される。なお、半導体積層30のエッチングとしては、ドライエッチング又はウェットエッチングを適用することができるが、ドライエッチングを適用することが好ましい。その理由は、半導体積層30の所定幅WMは、QCL1の素子特性に大きく影響するので、垂直エッチング性に優れるドライエッチングによれば、所定幅WMを精度良く加工することができるからである。ドライエッチングとして、例えば反応性イオンエッチング(RIE)を使用できる。反応性イオンエッチングでは、プラズマ状のエッチングガスが用いられる。
Thereafter, by using the
次に、3回目の結晶成長工程にて、半導体層76上にマスク81を残した状態にて、例えばFeを添加したInP等の半絶縁性の半導体層を成長する。このとき、図5(c)に示されるように、マスク81の上には結晶成長がされず、半導体積層30の両側面上の2つの領域(すなわち、図5(b)においてエッチングにより除去された部分に対応する2つの領域)をそれぞれ埋め込むように当該半導体層が成長される。このようにして、2つの電流ブロック部40が形成される。次に、マスク81を除去した後、図6(a)に示されるように、通常のフォトリソグラフィ技術によって、領域30d上に設けられた半導体層76上にマスク82を形成する。マスク82は、マスク81と同じ材料にて構成される。その後、このマスク81を用いて半導体層76に対してZ方向においてエッチングすることによって、マスク82により覆われた半導体層76のみが残存する。このようにして、図6(b)に示されるように、半導体絶縁部75が形成される。
Next, in the third crystal growth step, a semi-insulating semiconductor layer such as InP to which Fe is added is grown with the
次に、図6(c)に示されるように、通常のフォトリソグラフィ技術によって半導体絶縁部75上にレジスト83をパターニングし、上部電極50となる金属膜51を、レジスト83上及び領域30c上に形成する。その後、レジスト83をリフトオフにより除去すると、半導体絶縁部75上から、レジスト83、及びレジスト83上の金属膜51が同時に除去される。このようにして、図7(a)に示されるように、領域30c上にのみ設けられる上部電極50が形成される。その後、研磨等によりウェハの厚さを劈開可能な厚さ(例えば100〜200μm)まで薄くした後、図7(b)に示されるように、下部電極60を半導体基板20の裏面20b上に形成する。
Next, as shown in FIG. 6C, a resist 83 is patterned on the
以上の工程を経ると、図8(a)に示されるように、ウェハ全面において、半導体絶縁部75が形成された複数の半導体素子部10がX方向及びY方向にて整列した状態にて形成される。なお、図8(a)には、複数の半導体素子部10を個々に分割する際における各半導体素子部10間の境界線B1,B2が示されている。境界線B1は、X方向に沿っており、境界線B2は、Y方向に沿っている。そして、境界線B1にて複数の半導体素子部10を劈開することによって、境界線B1に沿ってウェハに亀裂を生じさせる。これにより、ウェハが境界線B1に沿って分割され、図8(b)に示されるようなチップバー85が形成される。チップバー85は、X方向に沿って配列される複数の半導体素子部10、及び半導体素子部10に形成された半導体絶縁部75から成る。チップバー85は、Y方向においてQCL1の後端面10aを含む端面85aを有する。半導体絶縁部75は、チップバー85のY方向における端面85a側に設けられる。
After the above steps, as shown in FIG. 8A, a plurality of
続いて、絶縁膜71及び金属膜72を端面85a上に成膜する工程について説明する。まず、図9に示されるように、チップバー85の所望の領域に絶縁膜71を成膜する為に、2枚の保護板90を用意する。所望の領域とは、チップバー85の端面85aを含む一部の領域である。領域30dは、当該一部の領域を含む。保護板90は、X方向を長手方向とする長方形薄板状を呈している。図9に示されるように、1枚の保護板90を用いて、チップバー85の当該一部の領域を除く他の領域に含まれる上部電極50を全て覆う。このとき、保護板90は、半導体絶縁部75のY方向における側面75a(図3参照)側の一部も覆う。そして、もう1枚の保護板90を用いて、チップバー85の当該他の領域に含まれる下部電極60を全て覆う。次に、端面85a上に絶縁膜71を成膜する。具体的には、例えばCVDやスパッタを用いて、絶縁膜71の構成原子を、端面85aと対向する側から当該端面85a上に堆積させる。端面85aと対向する側とは、端面85aの法線方向において端面85aと対向する位置を指す。このとき、絶縁膜71は、半導体絶縁部75の上面75c上及び下部電極60上への回り込みにより、上面75c上及び下部電極60上にも成膜される。このようにして、絶縁膜71がチップバー85の当該一部の領域に形成される。
Subsequently, a process of forming the insulating
続けて、端面85a上の絶縁膜71の上に金属膜72を成膜する。具体的には、例えば電子ビーム蒸着を用いて、金属膜72の構成原子を端面85aと対向する側から端面85a上に堆積させる。このとき、金属膜72は、上面75c上及び下部電極60上への回り込みにより、上面75c上及び下部電極60上の絶縁膜71上にも成膜される。このようにして、金属膜72がチップバー85の当該一部の領域に形成される。
Subsequently, a
なお、金属膜72を成膜するときに用いる保護板90のY方向の長さは、絶縁膜71を成膜するときに用いる保護板90のY方向の長さよりも長い。これにより、上面75c上の絶縁膜71の縁が、上面75c上の金属膜72の縁に対して、Y方向における端面85aとは反対側に位置する。最後に、Y方向に沿った境界線B2(図8(b)参照)に沿ってチップバー85を劈開することによって、境界線B2に沿ってウェハに亀裂を生じさせる。これにより、チップバー85が境界線B2に沿って個々に分割される。最終的に、図1に示したようなQCL1が形成される。
The length in the Y direction of the
以上に説明した、本実施形態のQCL1によって得られる効果を、従来技術の課題と共に説明する。QCLは、例えば環境ガス分析、医療診断、及び産業加工といった今後高い成長が期待される技術分野において使用可能な光源として有望視されている。QCLは、中赤外域(例えば波長3μm〜30μm)のレーザ発振光を生成することが可能である。QCLは、小型化及び低コスト化を実現する光源として期待されおり、現在盛んに開発されている。特に、中赤外域で有望なガスセンシング分野においては、特定ガスの吸収線のみを検知する必要があることから、中赤外域における単一モード動作が可能なDFB型のQCLの開発が主流となっている。このようなQCLでは、原理上、LOフォノン散乱等に起因する非発光再結合が顕著に生じる為、QCLのレーザ発振に必要な閾値電流が数百mA〜数Aと増大し、これに伴い、QCLの消費電力も増大する。このような閾値電流の増大は、QCLの実用化を阻む一因である。そこで、このような閾値電流の増大を抑えるために、QCLのレーザ共振器を構成する端面に金属膜を設けることが考えられる。
The effects obtained by the
ここで、金属膜が当該端面上に設けられたQCLの構造を比較例として説明する。図10は、比較例としてのQCL100の斜視図である。図11は、図10のXI−XI線に沿った断面図である。なお、各図には、理解の容易の為、XYZ直交座標系が示されている。また、このQCL100は、実際には例えばサブマウント上に半田4を介して実装されるので、図11には、QCL100の下に半田4が付着した状態が示されている。このQCL100の電流狭窄構造は、本実施形態のQCL1の構造と同様の埋め込みヘテロストラクチャーである。QCL100は、図10に示されるように、半導体素子部10と、絶縁膜71と、金属膜72とを備える。
Here, a QCL structure in which a metal film is provided on the end face will be described as a comparative example. FIG. 10 is a perspective view of a
QCL100と本実施形態のQCL1との相違点は、QCL100が半導体絶縁部75を備えていない点である。従って、上部電極50は、上面30aを全て覆っている。また、絶縁膜71及び金属膜72は、上部電極50上にわたって延びている。このQCL100を、半田4を介してサブマウント上に実装すると、下部電極60上の金属膜72が、半田4に接触する。このように金属膜72が半田4に接触した状態で、QCL100のレーザ発振の為に上部電極50と下部電極60との間に電圧(例えば10V以上の高電圧)が印加されると、下部電極60に印加された電圧が、半田4を介して金属膜72に印加される。その結果、上部電極50上の金属膜72と上部電極50との間に、絶縁膜71を介して当該電圧が印加される。
The difference between the
しかしながら、上部電極50上の絶縁膜71の厚さT2は、上述したように、後端面10a上の絶縁膜71の厚さT1よりも極めて薄くなり易いので、このような極めて薄い絶縁膜71を介して上部電極50上の金属膜72と上部電極50との間に例えば10V以上の高電圧が印加されると、その間の絶縁膜71が破壊されるおそれがある。その結果、絶縁膜71の破壊された部分を経由して後端面10a付近に大電流(いわゆる突入電流)が流れ、例えば端面破壊等の故障がQCL100に生じるおそれがある。なお、上部電極50上の絶縁膜71の厚さを厚くしようとすると、これに伴い、後端面10a上の絶縁膜71の厚さを更に厚く(例えば数倍程度)する必要がある。この場合、絶縁膜71を後端面10a上に成膜する時間が増大(例えば数倍程度)するので、QCL100の生産性が低下する。加えて、このような極めて厚い絶縁膜71が後端面10a上に成膜されると、その絶縁膜71に発生する応力が増大することによる後端面10aの劣化や、絶縁膜71の亀裂、絶縁膜71の後端面10aからの剥離等が生じるおそれがある。
However, since the thickness T2 of the insulating
これに対し、本実施形態のQCL1では、図3に示されるように、領域30dと金属膜72との間に半導体絶縁部75が設けられており、且つその半導体絶縁部75の上面75cが、半導体積層30の上面30aよりも高い位置に設けられているので、上部電極50と金属膜72との間の絶縁領域(すなわち絶縁膜71と半導体絶縁部75とから成る領域)を十分に確保することができる。すなわち、上部電極50と金属膜72との間の絶縁耐性を高めることができる。従って、上述したQCL1によれば、上面75c上の金属膜72と上部電極50との間に絶縁膜71を介して当該電圧が印加されても、当該電圧による絶縁膜71の破壊を抑えることができる。その結果、その絶縁膜71の破壊に起因する端面破壊等による、QCL1の素子特性の劣化を抑えることができる。また、半導体絶縁部75は、領域30dと金属膜72との間に介在するので、上部電極50と金属膜72との接触を抑えることができる。従って、上部電極50と金属膜72との接触による短絡の発生を抑えることができる。
On the other hand, in the
また、本実施形態のように、絶縁膜71は、積層端面30bと金属膜72との間に設けられ、上面75c上にわたって延びてもよい。これにより、積層端面30bと金属膜72との接触による短絡の発生を抑えることができる。その結果、その短絡の発生に起因するQCL1の動作不良の発生を抑えることができる。また、本実施形態のように、絶縁膜71は、SiO2、SiON、SiN、アルミナ、BCB樹脂、及びポリイミド樹脂のうち少なくとも一つを含んでもよい。これらは、後端面10aの保護膜として、優れた耐久性や絶縁性を有する。また、これらは、例えばスパッタ、CVD、又はスピンコートといった一般的な誘電体膜成膜方法を用いて後端面10a上に容易に成膜される。すなわち、QCL1の作製工程に絶縁膜71の成膜工程を容易に導入することができる。
Further, as in the present embodiment, the insulating
また、本実施形態のように、半導体絶縁部75は、Fe、Ti、Cr、及びCoのうち少なくとも一つの遷移金属がドープされた半絶縁性の半導体を含んでもよい。これらの遷移金属がドープされた半導体は、電子に対して十分に高い電気抵抗特性(例えば105Ωcm以上)を有するので、半導体絶縁部75の材料として好適である。
Further, as in the present embodiment, the
また、本実施形態のように、金属膜72は、Auを含んでもよい。これにより、後端面10aにおいて、金属膜72を、例えば90%を超える反射率を有する高反射膜として有効に機能させることができる。
Further, as in the present embodiment, the
また、本実施形態のように、上部クラッド層35は、InP層でもよい。InPは、中赤外域の発振光に対して透明(光吸収を示さない)であるので、上部クラッド層35の材料として好適である。また、InPは2元混晶でありInPの半導体基板20に格子整合するので、InP層をInP基板上に良好に結晶成長させることができる。また、InPの熱伝導性は良好である為、上部クラッド層35を介してコア層33からの熱を良好に放出できる。これにより、QCL1の温度特性を高めることができる。
Further, as in the present embodiment, the
また、本実施形態のように、半導体基板20は、InP基板でもよい。QCL1を構成する半導体積層30は、InPに近い格子定数を有する。従って、半導体基板20をInP基板とすることにより、半導体基板20上において半導体積層30を良好な結晶品質にて成長させることができる。また、InPは、中赤外域の光に対して透明であるので、InP基板をコア層33に対する下部クラッド層として機能させることができる。
Further, as in the present embodiment, the
(第1変形例)
図12は、上記実施形態の第1変形例によるQCL1Aの断面図である。なお、図12では、QCL1Aの半導体積層30を含むYZ断面を示している。本変形例と上記実施形態との相違点は、半導体絶縁部の側面の傾斜である。上記実施形態の半導体絶縁部75の側面75aは、後端面10aと平行な平面に沿っていたが、本変形例の半導体絶縁部75Aの側面75eは、後端面10aと平行な平面に対して傾斜し(すなわち積層端面30bと平行な平面に対して傾斜し)、逆メサ形状に形成される。具体的には、図12に示されるように、側面75eは、Z方向における上面30a側を向くように積層端面30bと平行な平面に対して傾斜している。言い換えると、側面75eの法線ベクトルが、Z方向における上面30a側に向くように傾斜している。ここで、Z方向における上面30a側に向くとは、側面75eの法線ベクトルがZ方向の成分を含み、且つ該成分が上面30a側を向いていることをいう。積層端面30bに対する側面75eの傾斜の角度は、例えば0度より大きく90度より小さい範囲内である。
(First modification)
FIG. 12 is a cross-sectional view of the
このように側面75eを傾斜させることにより、金属膜72を後端面10a上にY方向から成膜する際に、金属膜72が、上面75c上から側面75e上に回り込み難くすることができる。すなわち、金属膜72が、上面75c上から側面75e上及び上部電極50上にわたって成膜され難くすることができる。これにより、金属膜72と上部電極50との接触による短絡の発生を抑えることができる。その結果、その短絡の発生に起因するQCL1Aの動作不良の発生を抑えることができる。
By inclining the
なお、本変形例のQCL1Aの作製方法と、上記実施形態のQCL1の作製方法との相違点は、半導体層76に対してZ方向においてエッチングする工程(図6(b)参照)である。すなわち、本変形例のQCL1Aの作製方法では、この工程において、エッチングとして異方性エッチングが可能なウェットエッチングを適用する。そして、側面75eの結晶面方位、及びエッチャントを適宜選択することにより、積層端面30bに対して傾斜する側面75eが形成される。その他の工程は、上記実施形態と同じであるので、説明を省略する。
Note that the difference between the manufacturing method of the
(第2変形例)
図13は、上記実施形態の第2変形例によるQCL1Bの断面図である。なお、図13では、QCL1Bの半導体積層30を含むYZ断面を示している。本変形例と上記実施形態との相違点は、半導体絶縁部の形状である。すなわち、本変形例の半導体絶縁部75Bは、積層端面30b上に延びた形状を呈している。具体的には、半導体絶縁部75Bは、半導体基板20まで延びている。半導体絶縁部75Bの側面75aは、Y方向において積層端面30b及び半導体基板20と対向しており、積層端面30bを全て覆っている。下面75dは、半導体基板20上に位置している。このように半導体絶縁部75Bが積層端面30b上に延びることにより、後端面10aの近傍の電気抵抗をより大きくすることができ、後端面10aの近傍を流れるリーク電流を低減することができる。その結果、QCL1Bの素子特性を向上させる(例えば閾値電流を低減する)ことができる。また、半導体絶縁部75BのZ方向の厚さが、上記実施形態の半導体絶縁部75のZ方向の厚さよりも大きくなるので、後端面10a付近の絶縁膜71の破壊を更に抑えることができる。
(Second modification)
FIG. 13 is a cross-sectional view of a
続いて、本変形例によるQCL1Bの作製方法の一例について、以下に説明する。図14(a)〜図14(c)は、図13のQCL1Bの作製工程を示す図である。本変形例によるQCL1Bの作製方法は、2つの電流ブロック部40を形成する工程(図5(c)参照)までは上記実施形態と同じであるので、その工程までの説明については省略する。但し、本変形例では、2回目の結晶成長工程において、回折格子層34上にコンタクト層36まで結晶成長させ、半導体層76(図4(c)参照)はコンタクト層36上に結晶成長させない。従って、2つの電流ブロック部40を形成する工程を経ると、コンタクト層36上に半導体層76が形成されておらず、コンタクト層36が最上層に位置する。
Next, an example of a method for manufacturing
その後、図14(a)に示されるように、通常のフォトリソグラフィ技術によって領域30c上にマスク84を形成する。マスク84は、マスク81と同じ材料にて構成される。その後、半導体積層30に対して、Z方向においてエッチングする。このとき、図14(b)に示されるように、半導体積層30のマスク84にて覆われている領域は残存し、半導体積層30のマスク84にて覆われない領域は、コンタクト層36から半導体基板20までエッチングが行われる。このとき、半導体積層30のマスク84にて覆われている領域と、半導体積層30のエッチングが行われた領域との境界に、積層端面30bが形成される。次に、図14(c)に示されるように、マスク84を残存させた状態で、4回目の結晶成長工程にて、積層端面30b上に半導体絶縁部75Bを成長させる。その後の工程(上部電極50を上面30a上に形成する工程)以降の工程は、上記実施形態と同じであるので、説明を省略する。
Thereafter, as shown in FIG. 14A, a
図15は、本変形例の別の例によるQCL1Cの断面図である。なお、図15では、QCL1Cの半導体積層30を含むYZ断面を示している。QCL1Cでは、半導体絶縁部75Bが金属膜72に直接接している。すなわち、QCL1Cでは、積層端面30b上に絶縁膜71が設けられていない。半導体絶縁部75Bの側面75bは、金属膜72によって全て覆われている。このように、積層端面30b上に、絶縁膜71が設けられておらず、高い熱伝導性を有する半導体絶縁部75Bが設けられることにより、積層端面30bにおける放熱性を高めることができる。その結果、QCL1Cの素子特性及び信頼性を高めることができる。また、半導体絶縁部75Bを絶縁膜として機能させることができる。なお、このようなQCL1Cを作製する際には、QCL1Bの作製方法と同じ工程を経る。但し、QCL1Cの作製方法では、端面85a上に絶縁膜71を成膜する工程を省く。
FIG. 15 is a cross-sectional view of a
(第3変形例)
図16及び図17は、上記実施形態の第3変形例によるQCL1Dの断面図である。なお、図16は、半導体積層30の領域30cを含むXZ断面を示している。また、図17は、半導体積層30の領域30dを含むXZ断面を示している。本変形例と上記実施形態との相違点は、2つの電流ブロック部及び半導体絶縁部の構成である。すなわち、本変形例のQCL1Dの半導体絶縁部75と2つの電流ブロック部40とは、同一材料から構成される。そして、半導体絶縁部75と2つの電流ブロック部40とを一括して成長させる。半導体絶縁部75は、Z方向において上部電極50に対して半導体基板20とは反対側に突出するので、半導体絶縁部75と一括して成長される電流ブロック部40も、Z方向において上部電極50に対して半導体基板20とは反対側に突出する。
(Third Modification)
16 and 17 are cross-sectional views of the
このQCL1Dの作製方法の一例について、以下に説明する。図18(a)〜図18(c)、並びに図19(a)〜図19(c)は、図16及び図17のQCL1Dの作製工程を示す図である。なお、図18(a)〜図18(c)は、同一工程におけるQCL1Dの断面を示している。図19(a)〜図19(c)は、図18(a)〜図18(c)の工程の後の同一工程におけるQCL1Dの断面を示している。また、図18(a)及び図19(a)は、QCL1Dの半導体積層30を含むYZ断面を示している。また、図18(b)は、図18(a)のXVIIIb−XVIIIb線に沿ったXZ断面を示しており、図18(c)は、図18(a)のXVIIIc−XVIIIc線に沿ったXZ断面を示している。また、図19(b)は、図19(a)のXIXb−XIXb線に沿ったXZ断面を示しており、図19(c)は、図19(a)のXIXc−XIXc線に沿ったXZ断面を示している。
An example of a method for manufacturing the
本変形例によるQCL1Dの作製方法は、メサ状の半導体積層30が形成される工程(図5(b)参照)までは上記実施形態と同じであるので、その工程までの説明については省略する。但し、本変形例では、2回目の結晶成長工程において、回折格子層34上にコンタクト層36まで結晶成長させ、半導体層76はコンタクト層36上に結晶成長させない。従って、メサ状の半導体積層30が形成される工程を経ると、コンタクト層36上に半導体層76が形成されておらず、コンタクト層36が最上層に位置する。
The manufacturing method of the
メサ状の半導体積層30が形成される工程の後、マスク81を除去し、図18(a)及び図18(b)に示されるように、メサ状の半導体積層30の上面30a上にマスク86を形成する。マスク86は、図18(a)〜図18(c)に示されるように、領域30cのみを覆い、領域30dは覆わない。マスク86は、上記実施形態のマスク81と同じ材料にて構成される。次に、図19(a)〜図19(c)に示されるように、2つの電流ブロック部40を半導体積層30の両側面上に結晶成長させ、半導体絶縁部75を領域30d上に結晶成長させる。このとき、2つの電流ブロック部40及び半導体絶縁部75は、マスク86の上には成長しない。このようにして、2つの電流ブロック部40及び半導体絶縁部75が一括して形成される。その後、マスク86を除去する。その後の工程(上部電極50を領域30c上に形成する工程)以降の工程は、上記実施形態と同じであるので、説明を省略する。
After the step of forming the
このように、半導体絶縁部75と2つの電流ブロック部40とを一括して成長させることにより、QCL1Dの作製工程を簡略化することができる。すなわち、QCL1Dを容易に作製することができる。その結果、QCL1Dの生産性を向上させることができる。また、半導体絶縁部75及び電流ブロック部40は、同一材料にて一括形成される単結晶であることにより、半導体絶縁部75と電流ブロック部40との界面において欠陥が生じ難い。従って、この欠陥に起因するQCL1Dの素子特性の低下、及び信頼性の低下を抑えることができる。また、QCL1Dにおいても上記実施形態と同様の効果を奏することができる。
In this way, the
(第4変形例)
図20及び図21は、第4変形例によるQCL1Eの断面図である。なお、図20は、半導体積層30を含むXZ断面を示しており、図21は、半導体絶縁部75Bを含むXZ断面を示している。本変形例と上記実施形態との相違点は、2つの電流ブロック部及び半導体絶縁部の構成である。すなわち、本変形例のQCL1Eは、第2変形例の半導体絶縁部75Bを備えており、その半導体絶縁部75Bと2つの電流ブロック部40とが、同一材料から構成される。そして、半導体絶縁部75Bと2つの電流ブロック部40とを一括して成長させる。半導体絶縁部75Bは、Z方向において上部電極50に対して半導体基板20とは反対側に突出するので、半導体絶縁部75Bと一括して成長される電流ブロック部40も、Z方向において上部電極50に対して半導体基板20とは反対側に突出する。
(Fourth modification)
20 and 21 are cross-sectional views of the
このQCL1Eの作製方法の一例について、以下に説明する。図22(a)〜図22(c)、図23(a)〜図23(c)、並びに図24(a)〜図24(c)は、図20及び図21のQCL1Eの作製工程を示す図である。なお、図22(a)〜図22(c)は、同一工程におけるQCL1Eの断面を示している。図23(a)〜図23(c)は、図22(a)〜図22(c)の工程の後の同一工程におけるQCL1Eの断面を示している。図24(a)〜図24(c)は、図23(a)〜図23(c)の工程の後の同一工程におけるQCL1Eの断面を示している。また、図22(a)、図23(a)及び図24(a)は、QCL1Eの半導体積層30を含むYZ断面を示している。また、図22(b)は、図22(a)のXXIIb−XXIIb線に沿ったXZ断面を示しており、図22(c)は、図22(a)のXXIIc−XXIIc線に沿ったXZ断面を示している。また、図23(b)は、図23(a)のXXIIIb−XXIIIb線に沿ったXZ断面を示しており、図23(c)は、図23(a)のXXIIIc−XXIIIc線に沿ったXZ断面を示している。また、図24(b)は、図24(a)のXXIVb−XXIVb線に沿ったXZ断面を示しており、図24(c)は、図24(a)のXXIVc−XXIVc線に沿ったXZ断面を示している。
An example of a method for manufacturing this QCL1E will be described below. 22 (a) to 22 (c), FIG. 23 (a) to FIG. 23 (c), and FIG. 24 (a) to FIG. 24 (c) show the manufacturing steps of the QCL1E of FIG. 20 and FIG. FIG. FIG. 22A to FIG. 22C show a cross section of the
本変形例によるQCL1Eの作製方法は、2回目の結晶成長工程(図4(c)参照)までは上記実施形態と同じであるので、その工程までの説明については省略する。但し、本変形例では、2回目の結晶成長工程において、回折格子層34上にコンタクト層36まで結晶成長させ、半導体層76はコンタクト層36上に結晶成長させない。従って、2回目の結晶成長工程を経ると、コンタクト層36上に半導体層76が形成されておらず、コンタクト層36が最上層に位置する。
Since the manufacturing method of QCL1E according to this modification is the same as that of the above-described embodiment up to the second crystal growth step (see FIG. 4C), the description up to that step is omitted. However, in this modification, in the second crystal growth step, the crystal is grown up to the
その後、図22(a)〜図22(c)に示されるように、上面30a上にマスク86を形成する。マスク86は、領域30cのみを覆い、領域30dは覆わない。次に、図23(a)〜図23(c)に示されるように、このマスク86を用いて、コンタクト層36、上部クラッド層35、回折格子層34、コア層33、バッファ層32、及び半導体基板20に対してZ方向においてエッチングする。これにより、図23(b)に示されるように、メサ状の半導体積層30が形成される。このとき、図23(a)に示されるように、半導体積層30のマスク86にて覆われた領域と、半導体積層30のエッチングが行われた領域との境界に、積層端面30bが形成される。
Thereafter, as shown in FIGS. 22A to 22C, a
次に、図24(a)〜図24(c)に示されるように、2つの電流ブロック部40を半導体積層30の両側面上に結晶成長させ、半導体絶縁部75Bを積層端面30b上に結晶成長させる。このとき、2つの電流ブロック部40及び半導体絶縁部75Bは、マスク86の上には成長しない。このようにして、2つの電流ブロック部40及び半導体絶縁部75Bが一括して形成される。その後、マスク86を除去する。その後の工程(上部電極50を上面30a上に形成する工程)以降の工程は、上記実施形態と同じであるので、説明を省略する。このように、半導体絶縁部75Bと2つの電流ブロック部40とを一括して成長させる場合も、第3変形例のQCL1Dと同様の効果を奏することができる。
Next, as shown in FIGS. 24A to 24C, the two
本発明の量子カスケード半導体レーザは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態及び各変形例を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、上述した実施形態及び各変形例では、半導体絶縁部及び金属膜が、半導体素子部のY方向における後端面側にのみ設けられていたが、半導体絶縁部及び金属膜は、半導体素子部の前端面側にのみ設けられてもよく、半導体素子部の前端面及び後端面の両方に設けられてもよい。また、上述した実施形態及び各変形例では、QCLは埋め込みヘテロストラクチャーを有していたが、例えば半導体積層30の両側面上に絶縁膜(例えばSiO2等の誘電体膜)を成膜したハイメサ構造等の他の任意の構造を有してもよい。また、上述した実施形態及び各変形例では、回折格子層34を有するDFB型のQCLを説明したが、これに限定されることはない。すなわち、上述した実施形態及び各変形例は、例えば回折格子層34を有さないファブリーペロー(FP)型のQCLにも同様に適用できる。このFP型のQCLは、DFB型のQCLと同様の改善を提供できる。また、上述した実施形態及び各変形例では、上部電極がカソード電極であり、下部電極がアノード電極である場合を例示したが、上部電極がアノード電極であり、下部電極がカソード電極であってもよく、この場合にも上述した実施形態及び各変形例の効果と同様の効果が得られる。
The quantum cascade laser of the present invention is not limited to the above-described embodiment, and various other modifications are possible. For example, the above-described embodiments and modifications may be combined with each other according to the necessary purpose and effect. In the above-described embodiments and modifications, the semiconductor insulating portion and the metal film are provided only on the rear end surface side in the Y direction of the semiconductor element portion. However, the semiconductor insulating portion and the metal film are It may be provided only on the front end face side, or may be provided on both the front end face and the rear end face of the semiconductor element portion. In the above-described embodiments and modifications, the QCL has a buried heterostructure. However, for example, a high mesa in which an insulating film (for example, a dielectric film such as SiO 2 ) is formed on both side surfaces of the
1,1A,1B,1C,1D,1E…量子カスケード半導体レーザ、2…キャリア、3…サブマウント、4…半田、5…ワイヤ、10…半導体素子部、10a…後端面、10b…前端面、20…半導体基板、20a…主面、20b…裏面、20c…基板端面、30c,30d…領域、30…半導体積層、30a,75c…上面、30b…積層端面、32…バッファ層、33…コア層、34…回折格子層、34a…回折格子、35…上部クラッド層、36…コンタクト層、40…電流ブロック部、50…上部電極、60…下部電極、71…絶縁膜、72…金属膜、75,75A,75B…半導体絶縁部、75a、75b…側面、75d…下面。
DESCRIPTION OF
Claims (12)
前記第1方向において前記主面とは反対側に設けられる第1表面、前記基板端面を含む平面内に含まれる積層端面、前記積層端面から前記第2方向に沿って延びるコア層、及び前記コア層上に設けられるクラッド層を有し、前記主面上に設けられる半導体積層と、
前記第1表面上に設けられる第1電極と、
前記裏面上に設けられる第2電極と、
前記積層端面上及び前記基板端面上に設けられた金属膜と、
前記第1方向と交差する第2表面を有し、前記第2方向において前記第1電極と前記金属膜との間に設けられ、アンドープ又は半絶縁性の半導体を含む半導体絶縁部と、
を備え、
前記金属膜は、前記積層端面上から前記第2表面上にわたって設けられ、
前記第1方向において、前記主面を基準として前記第2表面が前記第1表面よりも高い位置に設けられている、量子カスケード半導体レーザ。 A semiconductor substrate having a main surface and a back surface facing each other in a first direction, and a substrate end surface intersecting a second direction orthogonal to the first direction;
A first surface provided on a side opposite to the main surface in the first direction; a laminated end face included in a plane including the substrate end face; a core layer extending from the laminated end face along the second direction; and the core A semiconductor layer having a cladding layer provided on the layer and provided on the main surface;
A first electrode provided on the first surface;
A second electrode provided on the back surface;
A metal film provided on the laminated end face and the substrate end face;
A semiconductor insulating portion having a second surface intersecting the first direction, provided between the first electrode and the metal film in the second direction, and including an undoped or semi-insulating semiconductor;
With
The metal film is provided from the stacked end surface to the second surface,
The quantum cascade laser, wherein the second surface is provided at a position higher than the first surface with respect to the main surface in the first direction.
前記第1電極は、前記第1領域上に設けられ、
前記半導体絶縁部は、前記第2領域上に設けられる、請求項1に記載の量子カスケード半導体レーザ。 The first surface includes a first region and a second region located between the stacked end surface and the first region in the second direction,
The first electrode is provided on the first region,
The quantum cascade laser according to claim 1, wherein the semiconductor insulating portion is provided on the second region.
前記側面は、前記第1方向における前記第1表面側を向くように前記積層端面に対して傾斜する、請求項2に記載の量子カスケード半導体レーザ。 The semiconductor insulating portion has a side surface facing the first electrode in the second direction;
3. The quantum cascade laser according to claim 2, wherein the side surface is inclined with respect to the stacked end surface so as to face the first surface side in the first direction.
前記半導体積層は、前記第1方向及び前記第2方向と直交する第3方向において互いに対向する両側面を有し、前記第2方向に延びるメサ形状を呈しており、
前記2つの電流ブロック部は、前記両側面をそれぞれ埋め込んでおり、前記半導体絶縁部と同一材料から構成される、請求項1〜7のいずれか1項に記載の量子カスケード半導体レーザ。 Further comprising two current blocking portions comprising an undoped or semi-insulating semiconductor;
The semiconductor laminate has both side surfaces facing each other in a third direction orthogonal to the first direction and the second direction, and has a mesa shape extending in the second direction;
8. The quantum cascade laser according to claim 1, wherein the two current blocking portions are embedded in both side surfaces, and are made of the same material as the semiconductor insulating portion.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125267A JP6870500B2 (en) | 2017-06-27 | 2017-06-27 | Quantum cascade semiconductor laser |
US16/009,044 US10608412B2 (en) | 2017-06-19 | 2018-06-14 | Quantum cascade laser, light emitting apparatus |
CN201810620806.9A CN109149366A (en) | 2017-06-19 | 2018-06-15 | Quantum cascade laser and light emitting device |
US16/011,869 US10404038B2 (en) | 2017-06-22 | 2018-06-19 | Quantum cascade laser |
CN201810642321.XA CN109119889B (en) | 2017-06-22 | 2018-06-21 | Quantum cascade laser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125267A JP6870500B2 (en) | 2017-06-27 | 2017-06-27 | Quantum cascade semiconductor laser |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009348A true JP2019009348A (en) | 2019-01-17 |
JP6870500B2 JP6870500B2 (en) | 2021-05-12 |
Family
ID=65029742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017125267A Active JP6870500B2 (en) | 2017-06-19 | 2017-06-27 | Quantum cascade semiconductor laser |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6870500B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255361A1 (en) * | 2021-06-01 | 2022-12-08 | 国立研究開発法人理化学研究所 | Quantum cascade laser element |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01179487A (en) * | 1988-01-08 | 1989-07-17 | Nec Corp | Distributed feedback-type semiconductor laser |
JPH11298092A (en) * | 1998-04-14 | 1999-10-29 | Toshiba Corp | Optical semiconductor element, optical semiconductor device and manufacture of the optical semiconductor element |
WO2003036771A1 (en) * | 2001-10-26 | 2003-05-01 | Ammono Sp.Zo.O. | Nitride semiconductor laser element, and production method therefor |
JP2003209318A (en) * | 2001-11-12 | 2003-07-25 | Sharp Corp | Semiconductor laser element and manufacturing method thereof |
JP2006228826A (en) * | 2005-02-15 | 2006-08-31 | Rohm Co Ltd | Semiconductor laser |
US20090213890A1 (en) * | 2008-02-27 | 2009-08-27 | Patel C Kumar N | Quantum cascade laser |
JP2010141017A (en) * | 2008-12-10 | 2010-06-24 | Sharp Corp | Light emitting element, chip, and method of manufacturing light emitting element |
JP2012244011A (en) * | 2011-05-20 | 2012-12-10 | Japan Oclaro Inc | Semiconductor light-emitting element, optical module, and method of manufacturing semiconductor light-emitting element |
JP2013030538A (en) * | 2011-07-27 | 2013-02-07 | Sony Corp | Semiconductor laser element and method of manufacturing the same |
JP2013254765A (en) * | 2012-06-05 | 2013-12-19 | Hamamatsu Photonics Kk | Quantum cascade laser |
-
2017
- 2017-06-27 JP JP2017125267A patent/JP6870500B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01179487A (en) * | 1988-01-08 | 1989-07-17 | Nec Corp | Distributed feedback-type semiconductor laser |
JPH11298092A (en) * | 1998-04-14 | 1999-10-29 | Toshiba Corp | Optical semiconductor element, optical semiconductor device and manufacture of the optical semiconductor element |
WO2003036771A1 (en) * | 2001-10-26 | 2003-05-01 | Ammono Sp.Zo.O. | Nitride semiconductor laser element, and production method therefor |
JP2003209318A (en) * | 2001-11-12 | 2003-07-25 | Sharp Corp | Semiconductor laser element and manufacturing method thereof |
JP2006228826A (en) * | 2005-02-15 | 2006-08-31 | Rohm Co Ltd | Semiconductor laser |
US20090213890A1 (en) * | 2008-02-27 | 2009-08-27 | Patel C Kumar N | Quantum cascade laser |
JP2010141017A (en) * | 2008-12-10 | 2010-06-24 | Sharp Corp | Light emitting element, chip, and method of manufacturing light emitting element |
JP2012244011A (en) * | 2011-05-20 | 2012-12-10 | Japan Oclaro Inc | Semiconductor light-emitting element, optical module, and method of manufacturing semiconductor light-emitting element |
JP2013030538A (en) * | 2011-07-27 | 2013-02-07 | Sony Corp | Semiconductor laser element and method of manufacturing the same |
JP2013254765A (en) * | 2012-06-05 | 2013-12-19 | Hamamatsu Photonics Kk | Quantum cascade laser |
Non-Patent Citations (1)
Title |
---|
WIENOLD ET AL.: "Fe-implantation for rear-facet coatings of InP-based quantum cascade lasers", ELECTRONICS LETTERS, vol. 44, no. 4, JPN6020050303, February 2008 (2008-02-01), pages 293 - 294, ISSN: 0004415949 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255361A1 (en) * | 2021-06-01 | 2022-12-08 | 国立研究開発法人理化学研究所 | Quantum cascade laser element |
Also Published As
Publication number | Publication date |
---|---|
JP6870500B2 (en) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6801416B2 (en) | Quantum cascade semiconductor laser | |
JP6152848B2 (en) | Semiconductor light emitting device | |
US9356429B2 (en) | Quantum cascade laser | |
JP6911567B2 (en) | Quantum cascade semiconductor laser | |
US9843161B2 (en) | Quantum cascade laser | |
WO2018003551A1 (en) | Semiconductor laser device, semiconductor laser module and laser light source system for welding | |
US9595811B2 (en) | Quantum cascade semiconductor laser | |
US20160094015A1 (en) | Quantum cascade laser | |
US8379683B2 (en) | Quantum cascade laser | |
US20180261982A1 (en) | Semiconductor laser | |
US9246308B2 (en) | Quantum cascade laser | |
CN109119889B (en) | Quantum cascade laser | |
US10476237B2 (en) | Quantum cascade laser | |
US9774168B2 (en) | Quantum cascade semiconductor laser | |
JP6870500B2 (en) | Quantum cascade semiconductor laser | |
JP6911576B2 (en) | Quantum cascade semiconductor laser | |
US20230130363A1 (en) | Quantum cascade laser element and quantum cascade laser device | |
JP4155997B2 (en) | Semiconductor laser device | |
JP2011258883A (en) | Semiconductor laser | |
JP2018098264A (en) | Quantum cascade semiconductor laser | |
JP2019009347A (en) | Quantum cascade semiconductor laser | |
US10476235B2 (en) | Quantum cascade laser | |
JP2005327753A (en) | Semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6870500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |