JP2019004064A - Multi-beam semiconductor laser element and multi-beam semiconductor laser device - Google Patents

Multi-beam semiconductor laser element and multi-beam semiconductor laser device Download PDF

Info

Publication number
JP2019004064A
JP2019004064A JP2017118344A JP2017118344A JP2019004064A JP 2019004064 A JP2019004064 A JP 2019004064A JP 2017118344 A JP2017118344 A JP 2017118344A JP 2017118344 A JP2017118344 A JP 2017118344A JP 2019004064 A JP2019004064 A JP 2019004064A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
conductive layer
concave portion
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017118344A
Other languages
Japanese (ja)
Other versions
JP6900798B2 (en
Inventor
裕隆 井上
Hirotaka Inoue
裕隆 井上
進 反町
Susumu Tanmachi
進 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to JP2017118344A priority Critical patent/JP6900798B2/en
Publication of JP2019004064A publication Critical patent/JP2019004064A/en
Application granted granted Critical
Publication of JP6900798B2 publication Critical patent/JP6900798B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Semiconductor Lasers (AREA)

Abstract

To provide a multi-beam semiconductor laser element and a multi-beam semiconductor laser device which are capable of independently activating multiple beams with a narrow pitch and stability.SOLUTION: A multi-beam semiconductor laser element (semiconductor chip) 20 comprises a semiconductor layer formed over a semiconductor substrate 21, and including an n-type clad layer 22, an active layer 23, a p-type first clad layer 24 and a p-type second clad layer 25. The semiconductor chip 20 comprises: a plurality of ridge parts 27 formed on the p-type second clad layer 25, extending along a light outgoing direction from a front end face to a rear end face, and arrayed in order along a direction orthogonal to the light outgoing direction; a plurality of conductive layers 30 and 31 formed on the plurality of ridge parts 27 respectively; and a concave part 32 formed on a face to be joined to a submount of the second conductive layer 31 along the light outgoing direction.SELECTED DRAWING: Figure 2

Description

本発明は、マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置に関する。   The present invention relates to a multi-beam semiconductor laser element and a multi-beam semiconductor laser device.

従来、複数のエミッタ(発光点)を有するマルチビーム型半導体レーザ素子(半導体チップ)をジャンクションダウン実装によりサブマウントに接合するマルチビーム型半導体レーザ装置が知られている。このようなマルチビーム型半導体レーザ装置では、多ビームの独立駆動が行われており、複数のエミッタにそれぞれ対応したリッジ部には、各々が電気的にアイソレーションされた電極が形成されている必要がある。
例えば特許文献1には、マルチビーム型半導体レーザ装置において、半導体チップの表面電極の上面に形成された導電層の幅(電極幅)よりも、サブマウント電極の表面に形成された半田の幅(半田幅)を広くする点が開示されている。このように、半田幅を電極幅よりも広くすることで、溶融接合時に余分な半田が発生しても、電極と接触しない半田領域全体に亘って余剰な半田を広げ、局所的なはみ出しを抑制し、半田玉を発生し難くしている。これにより、半田玉が隣接するエミッタの電極と接触しショートしてしまうことを抑制している。
Conventionally, there has been known a multi-beam semiconductor laser device in which a multi-beam semiconductor laser element (semiconductor chip) having a plurality of emitters (light emitting points) is joined to a submount by junction down mounting. In such a multi-beam type semiconductor laser device, multiple beams are independently driven, and an electrically isolated electrode must be formed on each ridge corresponding to each of the plurality of emitters. There is.
For example, in Patent Document 1, in a multi-beam semiconductor laser device, the width of solder formed on the surface of the submount electrode (electrode width) is larger than the width of the conductive layer (electrode width) formed on the upper surface of the surface electrode of the semiconductor chip. A point of widening the solder width) is disclosed. In this way, by making the solder width wider than the electrode width, even if extra solder is generated during fusion bonding, the extra solder is spread over the entire solder area that is not in contact with the electrode, and local protrusion is suppressed. However, it is difficult to generate solder balls. This prevents the solder balls from coming into contact with the adjacent emitter electrode and causing a short circuit.

特開2014−22481号公報JP 2014-22481 A

しかしながら、マルチビーム型半導体レーザ装置では、近年、更なる狭ピッチ化(例えばビームピッチ40μm以下)が求められている。互いに隣接するエミッタ間の距離が近くなるほど、半田幅を電極幅よりも広く取ることが困難となるため、溶融接合時における半田玉の発生を抑制することが困難となる。
そこで、本発明は、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を提供することを課題としている。
However, in the multi-beam type semiconductor laser device, in recent years, a further narrow pitch (for example, a beam pitch of 40 μm or less) has been demanded. As the distance between the emitters adjacent to each other becomes shorter, it becomes more difficult to make the solder width wider than the electrode width, and thus it becomes difficult to suppress the generation of solder balls during fusion bonding.
Accordingly, an object of the present invention is to provide a multi-beam semiconductor laser element and a multi-beam semiconductor laser device that can stably perform independent beam driving with a narrow pitch.

上記課題を解決するために、本発明に係るマルチビーム型半導体レーザ素子の一態様は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備える。   In order to solve the above problems, one aspect of a multi-beam semiconductor laser device according to the present invention includes a semiconductor layer formed on a semiconductor substrate and including a first cladding layer, an active layer, and a second cladding layer. A multi-beam semiconductor laser element, which is formed in the second cladding layer, extends from the front end surface to the rear end surface along the light emission direction, and is arranged in order along the direction orthogonal to the emission direction. A plurality of ridges formed on the plurality of ridges, a plurality of conductive layers formed on the plurality of ridges, and a surface to be bonded to a submount of the conductive layer along the light emitting direction. And a recessed portion formed.

このように、導電層のサブマウントに接合されるべき面に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田を凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。   As described above, since the concave portion is formed on the surface of the conductive layer to be joined to the submount, when the conductive layer and the submount are joined via solder during mounting, excess solder is added to the concave portion. Can be stored. Therefore, it can suppress that excessive solder is pushed outside and becomes a solder ball. Therefore, it can suppress that the formed solder ball contacts the electrode of the adjacent emitter, etc., and can suppress the short circuit between the adjacent emitters appropriately. As a result, independent driving of the laser can be performed stably. Further, even if the solder width is not widened, excess solder can be accommodated by the concave portion, so that a narrow pitch can be accommodated.

また、上記のマルチビーム型半導体レーザ素子において、前記導電層は、第1導電層と、該第1導電層上に形成された第2導電層とを含み、前記凹状部は、前記第2導電層に形成されていてもよい。
このように、導電層を第1導電層と第2導電層との少なくとも2段構造とした場合、第2導電層をリッジ部の上方からずらし、実装時にリッジ部に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。また、この場合、第2導電層がリッジ部の上方がずれた位置となるために、第2導電層が隣接するエミッタに近づくことになるが、第2導電層に凹状部が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。
In the multi-beam semiconductor laser element, the conductive layer includes a first conductive layer and a second conductive layer formed on the first conductive layer, and the concave portion includes the second conductive layer. It may be formed in a layer.
As described above, when the conductive layer has at least a two-stage structure of the first conductive layer and the second conductive layer, the second conductive layer is shifted from above the ridge portion, and stress is hardly applied to the ridge portion during mounting. it can. As a result, the polarization angle rotation and the relative difference between the beams of the polarization angle due to the stress can be reduced, and the optical characteristics can be stabilized. Further, in this case, since the second conductive layer is positioned above the ridge portion, the second conductive layer approaches the adjacent emitter, but a concave portion is formed in the second conductive layer. Therefore, the formation of solder balls at the time of mounting can be appropriately suppressed, and a short circuit between the emitters can be appropriately suppressed.

さらに、上記のマルチビーム型半導体レーザ素子において、前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていてもよい。
この場合、実装時に凹状部に引きこまれた半田が凹状部の端面から押し出されることを防止することができる。これにより、凹状部の端面から押し出された半田がレーザ光の出射面を遮蔽してしまうといった事態を回避することができる。
Furthermore, in the multi-beam semiconductor laser element, the concave portion may be formed with a closed portion on at least one of the front end surface side and the rear end surface side.
In this case, it is possible to prevent the solder drawn into the concave portion during mounting from being pushed out from the end surface of the concave portion. Thereby, it is possible to avoid a situation in which the solder pushed out from the end surface of the concave portion shields the laser light emission surface.

また、上記のマルチビーム型半導体レーザ素子において、前記凹状部の側面に開口部が形成されていてもよい。ここで、凹状部の側面とは、当該凹状部が延伸する方向に対して直交する方向に対向する面である。このように、凹状部の側面に開口部を形成することで、当該開口部から凹状部内の空気を抜くことができ、半田を凹状部に引きこみやすくなる。
さらに、上記のマルチビーム型半導体レーザ素子において、前記開口部は、前記光の出射方向に対して直交する方向に対向する2つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていてもよい。この場合、凹状部に引きこまれた半田が開口部から押し出されてしまった場合であっても、当該半田は、電気的に導通している電極等に接触することになり、隣接するエミッタ間で電気的にショートすることはない。
In the multi-beam semiconductor laser element, an opening may be formed on a side surface of the concave portion. Here, the side surface of the concave portion is a surface facing the direction orthogonal to the direction in which the concave portion extends. Thus, by forming the opening on the side surface of the concave portion, the air in the concave portion can be extracted from the opening, and the solder can be easily drawn into the concave portion.
Further, in the multi-beam semiconductor laser device, the opening is a side close to the electrically conducting ridge portion among two side surfaces facing in a direction orthogonal to the light emitting direction. It may be formed on the side surface. In this case, even when the solder drawn into the concave portion is pushed out from the opening, the solder comes into contact with an electrically conducting electrode or the like, and between adjacent emitters. There is no electrical short circuit.

また、上記のマルチビーム型半導体レーザ素子において、前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていてもよい。このように、導電層の下地となる面に凹部が形成されている場合、当該凹部を覆うように導電層を配置することで、導電層の最表面に凹部の形状を反映させた凹状部を形成することができる。
さらに、上記のマルチビーム型半導体レーザ素子において、前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていてもよい。この場合、凹状部に半田が引きこみ易くなり、より適切に半田玉の形成を抑制することができる。
In the multi-beam semiconductor laser element, a recess corresponding to the recess may be formed in at least one of the semiconductor substrate and the semiconductor layer. As described above, when the concave portion is formed on the surface serving as the base of the conductive layer, the concave portion reflecting the shape of the concave portion is reflected on the outermost surface of the conductive layer by arranging the conductive layer so as to cover the concave portion. Can be formed.
Further, in the multi-beam semiconductor laser device, the periphery of the concave portion on the surface to be bonded to the submount of the conductive layer is made of a material having poor solder wettability with respect to the inner surface of the concave portion. May be. In this case, the solder can easily be drawn into the concave portion, and the formation of solder balls can be suppressed more appropriately.

また、本発明に係るマルチビーム型半導体レーザ装置の一態様は、マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、前記マルチビーム型半導体レーザ素子は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層と、前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、前記サブマウントは、前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されている。   According to another aspect of the present invention, there is provided a multi-beam semiconductor laser device including a multi-beam semiconductor laser element and a submount on which the multi-beam semiconductor laser element is mounted via a solder layer. In the semiconductor laser device, the multi-beam semiconductor laser element is formed on a semiconductor layer including a first cladding layer, an active layer, and a second cladding layer formed on a semiconductor substrate, and the second cladding layer. A plurality of ridge portions that extend along the light emission direction from the front end surface to the rear end surface and that are arranged in order along the direction orthogonal to the emission direction, and on each of the plurality of ridge portions, respectively. A plurality of conductive layers formed, and the submount is formed corresponding to each of the plurality of ridge portions, and the submount is interposed through the solder layer. Comprising a plurality of electrode portions which are bonded to the conductive layer, the concave portion on at least one of the contact with the solder layer surface of the contact with the solder layer surface and the electrode portion of the conductive layer is formed.

このように、導電層の半田層と接する面および電極部の半田層と接する面の少なくとも一方に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田は凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。
さらに、上記のマルチビーム型半導体レーザ装置において、前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であってもよい。これにより、更なる狭ピッチ化に対応することができる。
As described above, since the concave portion is formed on at least one of the surface of the conductive layer in contact with the solder layer and the surface of the electrode portion in contact with the solder layer, the conductive layer and the submount are joined via solder during mounting. In addition, excess solder can be stored in the concave portion. Therefore, it can suppress that excessive solder is pushed outside and becomes a solder ball. Therefore, it can suppress that the formed solder ball contacts the electrode of the adjacent emitter, etc., and can suppress the short circuit between the adjacent emitters appropriately. As a result, independent driving of the laser can be performed stably. Further, even if the solder width is not widened, excess solder can be accommodated by the concave portion, so that a narrow pitch can be accommodated.
Furthermore, in the multi-beam semiconductor laser device, the width of the solder layer may be equal to or smaller than the width of the conductive layer in a direction orthogonal to the light emission direction. Thereby, it can respond to the further narrow pitch.

また、本発明に係るマルチビーム型半導体レーザ素子の製造方法の一態様は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、前記第2クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、前記複数のリッジ部上にそれぞれ導電層を形成する工程と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含む。
これにより、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子を製造することができる。
According to another aspect of the present invention, there is provided a multi-beam semiconductor laser device including a semiconductor layer including a first cladding layer, an active layer, and a second cladding layer formed on a semiconductor substrate. A method of manufacturing a semiconductor laser device, wherein the second cladding layer extends in a light emitting direction from a front end surface to a rear end surface, and is arranged in order along a direction orthogonal to the emitting direction. Forming a ridge portion; forming a conductive layer on each of the plurality of ridge portions; and forming a concave portion along a light emitting direction on a surface of the conductive layer to be bonded to a submount. And a step of performing.
As a result, a multi-beam semiconductor laser element capable of stably performing independent driving of the beam with a narrow pitch can be manufactured.

本発明によれば、互いに隣接するリッジ部の距離が狭い場合であっても、当該リッジ部間における半田玉によるショート不良を抑制することができる。したがって、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。   According to the present invention, even when the distance between adjacent ridge portions is small, it is possible to suppress short-circuit defects due to solder balls between the ridge portions. Accordingly, it is possible to realize a multi-beam semiconductor laser element and a multi-beam semiconductor laser device that can stably perform independent beam driving with a narrow pitch.

本実施形態におけるマルチビーム型半導体レーザ装置の全体構成図である。1 is an overall configuration diagram of a multi-beam semiconductor laser device according to an embodiment. マルチビーム型半導体レーザ素子の構成を示す断面図である。It is sectional drawing which shows the structure of a multi-beam type semiconductor laser element. 凹状部の一例を示す平面図である。It is a top view which shows an example of a recessed part. 凹状部の一例を示す平面図である。It is a top view which shows an example of a recessed part. 凹状部の一例を示す側面図である。It is a side view which shows an example of a recessed part. 凹状部の概念図である。It is a conceptual diagram of a concave part. 凹状部の概念図である。It is a conceptual diagram of a concave part. 凹状部の製法の一例である。It is an example of the manufacturing method of a recessed part. 隣接するエミッタ間のショート不良を説明するための図である。It is a figure for demonstrating the short circuit defect between adjacent emitters. マルチビーム型半導体レーザ装置の別の例を示す断面図である。It is sectional drawing which shows another example of a multi-beam type semiconductor laser apparatus. マルチビーム型半導体レーザ装置の別の例を示す断面図である。It is sectional drawing which shows another example of a multi-beam type semiconductor laser apparatus.

以下、本発明の実施の形態を図面に基づいて説明する。
なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。また、以下に説明する図面において、同一または機能的に同様の構成要素については同一符号を付し、その繰り返しの説明は省略する。さらに、各図面は、以下の説明と併せて参照したときに分かりやすいように示したものであり、必ずしも一定の比率の縮尺で描かれていない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The embodiment described below is an example as means for realizing the present invention, and should be appropriately modified or changed according to the configuration and various conditions of the apparatus to which the present invention is applied. It is not limited to the embodiment. In the drawings described below, the same or functionally similar components are denoted by the same reference numerals, and repeated description thereof is omitted. Further, each drawing is shown for easy understanding when referred to in conjunction with the following description, and is not necessarily drawn to scale.

図1は、本実施形態におけるマルチビーム型半導体レーザ装置(以下、単に「半導体レーザ装置」という。)100の構成例を示す図である。本実施形態における半導体レーザ装置100は、例えばレーザプリンタや複写機などの画像印刷機器の光源として用いることができる。
半導体レーザ装置100は、サブマウント10と、マルチビーム型半導体レーザ素子(以下、「半導体チップ」という。)20と、を備える。
サブマウント10は、半導体チップ20を支持するための支持基板である。サブマウント10は、例えばAlN、SiC等のセラミックにより構成することができる。半導体チップ20は、ジャンクションダウン方式によりサブマウント10に実装される。
FIG. 1 is a diagram illustrating a configuration example of a multi-beam type semiconductor laser device (hereinafter simply referred to as “semiconductor laser device”) 100 according to the present embodiment. The semiconductor laser device 100 according to this embodiment can be used as a light source of an image printing apparatus such as a laser printer or a copying machine.
The semiconductor laser device 100 includes a submount 10 and a multi-beam semiconductor laser element (hereinafter referred to as “semiconductor chip”) 20.
The submount 10 is a support substrate for supporting the semiconductor chip 20. The submount 10 can be made of a ceramic such as AlN or SiC. The semiconductor chip 20 is mounted on the submount 10 by a junction down method.

半導体チップ20は、本実施形態では、4個のエミッタ(発光点)を具備する4ビーム半導体レーザ素子であり、基板上に、活性層を含む複数の半導体層が積層された構成を有する。例えば、半導体チップ20は、n型半導体基板上に、少なくともn型クラッド層(第1クラッド層)、活性層、p型クラッド層(第2クラッド層)およびp型コンタクト層が、この順に積層された構成を有することができる。半導体チップ20の具体的構成については後述する。半導体チップ20は、所定の注入電流が供給されることで、その両端面(図1では上下端面)から所定の発振波長を有するレーザ光を出射する。なお、半導体チップ20が発するレーザ光の発振波長は特に限定されない。   In this embodiment, the semiconductor chip 20 is a four-beam semiconductor laser device having four emitters (light emitting points), and has a configuration in which a plurality of semiconductor layers including an active layer are stacked on a substrate. For example, in the semiconductor chip 20, at least an n-type cladding layer (first cladding layer), an active layer, a p-type cladding layer (second cladding layer), and a p-type contact layer are stacked in this order on an n-type semiconductor substrate. Can have different configurations. A specific configuration of the semiconductor chip 20 will be described later. The semiconductor chip 20 emits laser light having a predetermined oscillation wavelength from both end surfaces (upper and lower end surfaces in FIG. 1) when a predetermined injection current is supplied. The oscillation wavelength of the laser light emitted from the semiconductor chip 20 is not particularly limited.

半導体チップ20が載置されたサブマウント10は、ヒートシンク部40に接合されている。ヒートシンク部40は、円盤状のステム41の円形状の表面の中央部近傍に設けられている。本実施形態では、サブマウント10は、半導体チップ20から出射されるレーザ光の出射方向が、ステム41の円形状の表面に対して垂直な方向に一致するよう、ヒートシンク部40に接合されている。また、このときサブマウント10は、半導体チップ20の発光点がステム41の円形状の表面の略中央に位置するよう、ヒートシンク部40に接合されていてもよい。   The submount 10 on which the semiconductor chip 20 is placed is bonded to the heat sink unit 40. The heat sink portion 40 is provided in the vicinity of the center portion of the circular surface of the disc-shaped stem 41. In the present embodiment, the submount 10 is joined to the heat sink portion 40 so that the emission direction of the laser light emitted from the semiconductor chip 20 coincides with the direction perpendicular to the circular surface of the stem 41. . Further, at this time, the submount 10 may be joined to the heat sink portion 40 so that the light emitting point of the semiconductor chip 20 is located at the approximate center of the circular surface of the stem 41.

そして、サブマウント10、半導体チップ20およびヒートシンク部40は、周辺のリードピンやワイヤと共に円筒状のキャップ42によって覆われている。このキャップ42は、半導体チップ20やワイヤ等を保護することを目的として装着される。キャップ42上面の中央部に形成された開口部には、光取出し窓43が設けられており、半導体チップ20の上端面から出射されたレーザ光は、光取出し窓43を透過して半導体レーザ装置100の外部に出射される。
ヒートシンク部40は、高放熱金属材料(例えはCuなど)により構成されており、発光時に半導体チップ20が発する熱は、サブマウント10を介してヒートシンク部40に伝達され、放熱される。
The submount 10, the semiconductor chip 20, and the heat sink 40 are covered with a cylindrical cap 42 together with peripheral lead pins and wires. The cap 42 is attached for the purpose of protecting the semiconductor chip 20, the wire, and the like. A light extraction window 43 is provided in the opening formed in the center of the upper surface of the cap 42, and the laser light emitted from the upper end surface of the semiconductor chip 20 passes through the light extraction window 43 and is a semiconductor laser device. 100 is emitted to the outside.
The heat sink 40 is made of a highly heat radiating metal material (for example, Cu), and the heat generated by the semiconductor chip 20 during light emission is transmitted to the heat sink 40 via the submount 10 and radiated.

次に、半導体チップ20の具体的構成について説明する。
図2は、半導体チップ20の具体的構成を示す要部断面図である。この図2に示すように、半導体チップ20は、半導体基板21と、半導体基板21の主面上に積層された複数の半導体層とを備える。ここで、半導体基板21は、例えばGaAs基板とすることができる。また、半導体層は、例えば有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法によって堆積されたn型クラッド層22、活性層23、p型第1クラッド層24、p型第2クラッド層25およびp型コンタクト層26を含む。ここで、n型クラッド層22が第1クラッド層に対応し、p型第1クラッド層24およびp型第2クラッド層25が第2クラッド層に対応している。
n型クラッド層22は、例えばAlGaInPにより構成されている。活性層23は、例えばAlGaInPからなる障壁層とGaInP層からなる井戸層とを交互に積層した多重量子井戸( Multi Quantum Well:MQW)構造により構成されている。p型第1クラッド層24およびp型第2クラッド層25は、それぞれ例えばAlGaInPにより構成され、p型コンタクト層26は、例えばGaAsにより構成されている。
Next, a specific configuration of the semiconductor chip 20 will be described.
FIG. 2 is a principal cross-sectional view showing a specific configuration of the semiconductor chip 20. As shown in FIG. 2, the semiconductor chip 20 includes a semiconductor substrate 21 and a plurality of semiconductor layers stacked on the main surface of the semiconductor substrate 21. Here, the semiconductor substrate 21 may be a GaAs substrate, for example. In addition, the semiconductor layer includes an n-type cladding layer 22, an active layer 23, a p-type first cladding layer 24, and a p-type second cladding layer deposited by, for example, metal organic chemical vapor deposition (MOCVD). 25 and p-type contact layer 26. Here, the n-type cladding layer 22 corresponds to the first cladding layer, and the p-type first cladding layer 24 and the p-type second cladding layer 25 correspond to the second cladding layer.
The n-type cladding layer 22 is made of, for example, AlGaInP. The active layer 23 has, for example, a multi quantum well (MQW) structure in which barrier layers made of AlGaInP and well layers made of GaInP layers are alternately stacked. The p-type first cladding layer 24 and the p-type second cladding layer 25 are each made of, for example, AlGaInP, and the p-type contact layer 26 is made of, for example, GaAs.

p型第2クラッド層25には、凸形の断面形状を有し、互いに平行に延在する複数のリッジ部(メサストライプ)27が形成されている。本実施形態では、半導体チップ20は4ビーム半導体レーザ素子であるため、p型第2クラッド層25には4本のリッジ部27が形成されている。なお、図2では、4本のリッジ部27のうち、2本のリッジ部27が示されている。これら複数のリッジ部27は、各々が一つのエミッタに対応している。
リッジ部27は、前方端面から後方端面に亘り光の出射方向(共振器方向)に沿って延伸するとともに、p型第2クラッド層25上の平面内において、上記光の出射方向(共振器方向)に直交する方向に沿って順に並んで形成されている。
p型コンタクト層26は、リッジ部27を構成するp型第2クラッド層25のそれぞれの上部に形成されている。すなわち、リッジ部27は、p型第2クラッド層25とp型コンタクト層26との2層構造になっている。
The p-type second cladding layer 25 is formed with a plurality of ridge portions (mesa stripes) 27 having a convex cross-sectional shape and extending in parallel with each other. In the present embodiment, since the semiconductor chip 20 is a four-beam semiconductor laser element, four ridge portions 27 are formed in the p-type second cladding layer 25. In FIG. 2, two ridge portions 27 of the four ridge portions 27 are shown. Each of the plurality of ridge portions 27 corresponds to one emitter.
The ridge 27 extends along the light emission direction (resonator direction) from the front end surface to the rear end surface, and in the plane on the p-type second cladding layer 25, the light emission direction (resonator direction). ) Are formed side by side along a direction orthogonal to the above.
The p-type contact layer 26 is formed on each of the p-type second cladding layers 25 constituting the ridge portion 27. That is, the ridge portion 27 has a two-layer structure of the p-type second cladding layer 25 and the p-type contact layer 26.

p型第2クラッド層25の表面およびリッジ部27には、例えば酸化シリコンからなるパッシベーション膜(絶縁酸化膜)28が形成されている。ただし、リッジ部27の頂部(図2では下面)となる領域には、パッシベーション膜28は形成されておらず、当該頂部においてはp型コンタクト層26が露出している。そして、p型コンタクト層26の表面上およびパッシベーション膜28の表面上には、p型コンタクト層26にオーミック接続されたp型の表面電極29が形成されている。表面電極29は、Ti、Cr、Mo、W、Ni、Pt、Cu、Ag、Auのうち少なくとも1つを含んで構成されている。例えば、表面電極29は、Ti膜、Pt膜およびAu膜を半導体基板21に近い方から順次積層した多層金属膜とすることができる。   A passivation film (insulating oxide film) 28 made of, for example, silicon oxide is formed on the surface of the p-type second cladding layer 25 and the ridge portion 27. However, the passivation film 28 is not formed in the region that becomes the top (the lower surface in FIG. 2) of the ridge 27, and the p-type contact layer 26 is exposed at the top. A p-type surface electrode 29 ohmically connected to the p-type contact layer 26 is formed on the surface of the p-type contact layer 26 and the surface of the passivation film 28. The surface electrode 29 includes at least one of Ti, Cr, Mo, W, Ni, Pt, Cu, Ag, and Au. For example, the surface electrode 29 can be a multilayer metal film in which a Ti film, a Pt film, and an Au film are sequentially stacked from the side closer to the semiconductor substrate 21.

表面電極29上には、導電層が形成されている。本実施形態では、当該導電層は、表面電極29上に形成された第1導電層(1段目厚膜電極)30と、第1導電層30上の一部に形成された、第1導電層30よりも面積の小さい第2導電層(2段目厚膜電極)31とからなる。第1導電層30および第2導電層31は、例えばメッキ法によって形成される金(Au)の層である。また、第2導電層31のサブマウント10に接合されるべき面(図2では下面)には、凹状部32が形成されている。さらに、半導体基板21の裏面(図2では上面)には、n型の裏面電極33が形成されている。裏面電極33は、上述した表面電極29と同様の構成とすることができる。   A conductive layer is formed on the surface electrode 29. In the present embodiment, the conductive layer includes a first conductive layer (first-stage thick film electrode) 30 formed on the surface electrode 29 and a first conductive layer formed on a part of the first conductive layer 30. A second conductive layer (second-stage thick film electrode) 31 having a smaller area than the layer 30 is formed. The first conductive layer 30 and the second conductive layer 31 are gold (Au) layers formed by, for example, a plating method. Further, a concave portion 32 is formed on the surface (the lower surface in FIG. 2) to be joined to the submount 10 of the second conductive layer 31. Further, an n-type back electrode 33 is formed on the back surface (the top surface in FIG. 2) of the semiconductor substrate 21. The back electrode 33 can have the same configuration as the above-described front electrode 29.

半導体チップ20は、表面電極29と裏面電極33とに所定の電流が注入されたとき、4個のリッジ部27のそれぞれの下部の活性層23が発光点となり、例えば650nmの発振波長を有する赤色レーザビームを発振する。そして、その赤色レーザビームは、リッジ部27の延在方向に直交する面である半導体チップ20の両端面(共振器端面)からそれぞれ出射され、そのうちの前方光が図1に示すキャップ42の光取出し窓43を通じてCANパッケージの外部に出射される。   In the semiconductor chip 20, when a predetermined current is injected into the front surface electrode 29 and the back surface electrode 33, the active layer 23 under each of the four ridge portions 27 serves as a light emitting point, for example, a red color having an oscillation wavelength of 650 nm. Oscillates the laser beam. The red laser beam is emitted from both end faces (resonator end faces) of the semiconductor chip 20, which are surfaces orthogonal to the extending direction of the ridge 27, and the forward light thereof is the light of the cap 42 shown in FIG. The light is emitted to the outside of the CAN package through the extraction window 43.

一方、サブマウント10のチップ実装面(図2の上面)には、例えばTi膜の上にPt膜およびAu膜を順次積層した多層金属膜からなる4個のサブマウント電極(電極部)12が形成されている。これら4個のサブマウント電極12は、半導体チップ20をサブマウント10に実装したときに、半導体チップ20のリッジ部27にそれぞれ対応して配置されている。具体的には、各サブマウント電極12は、各第2導電層31に対向するように配置されている。   On the other hand, on the chip mounting surface (upper surface in FIG. 2) of the submount 10, there are four submount electrodes (electrode portions) 12 made of a multilayer metal film in which, for example, a Pt film and an Au film are sequentially laminated on a Ti film. Is formed. These four submount electrodes 12 are arranged corresponding to the ridge portions 27 of the semiconductor chip 20 when the semiconductor chip 20 is mounted on the submount 10. Specifically, each submount electrode 12 is disposed so as to face each second conductive layer 31.

また、サブマウント電極12のそれぞれの表面には、例えばAuSn等からなる半田層13が形成されている。ここで、複数のリッジ部27の配列方向(p型第2クラッド層25上の平面内において、共振器方向に直交する方向)において、サブマウント電極12の表面に形成された半田層13の幅は、第2導電層31の幅と同等かそれ以下となっている。つまり、第2導電層31の幅をW、半田層13の幅をLとしたとき、W≧Lの関係が成り立つ。
半導体チップ20の表面電極29と、サブマウント10のサブマウント電極12とは、半田層13と第2導電層31とを溶融接合することによって電気的に接続される。
A solder layer 13 made of, for example, AuSn is formed on each surface of the submount electrode 12. Here, the width of the solder layer 13 formed on the surface of the submount electrode 12 in the arrangement direction of the plurality of ridge portions 27 (in the plane on the p-type second cladding layer 25 and in the direction orthogonal to the resonator direction). Is equal to or less than the width of the second conductive layer 31. That is, when the width of the second conductive layer 31 is W and the width of the solder layer 13 is L, the relationship of W ≧ L is established.
The surface electrode 29 of the semiconductor chip 20 and the submount electrode 12 of the submount 10 are electrically connected by melting and bonding the solder layer 13 and the second conductive layer 31.

上述したように、本実施形態では、第2導電層31のサブマウント10と接合されるべき面(接合面)に凹状部32が形成されている。したがって、溶融接合時に発生し得る半田層13の余剰な半田は、凹状部32に収納され、第2導電層31の外側に押し出されることが抑制される。つまり、半田玉の形成を抑制することができる。これにより、半田玉が隣接するエミッタの電極等(例えば、第1導電層30)に接触することを抑制し、互いに隣接するエミッタ間で電気的にショートすることを抑制することができる。その結果、各ビームの独立駆動を安定して行うことができる。また、組み立て歩留りの低下も抑制することができる。   As described above, in the present embodiment, the concave portion 32 is formed on the surface (joint surface) to be joined to the submount 10 of the second conductive layer 31. Therefore, excess solder of the solder layer 13 that can be generated during fusion bonding is stored in the concave portion 32 and is suppressed from being pushed out of the second conductive layer 31. That is, the formation of solder balls can be suppressed. Thereby, it can suppress that a solder ball contacts the electrode (for example, 1st conductive layer 30) of the emitter which adjoins, and can suppress that it short-circuits between the mutually adjacent emitters. As a result, each beam can be stably driven independently. In addition, a decrease in assembly yield can be suppressed.

図3は、凹状部32の一例を示す平面図である。この図3は、図2の上方から第2導電層31を見た図である。この図3に示すように、凹状部32は、光の出射方向(共振器方向)に沿って形成され、その両端が閉じた構成とすることができる。このように、凹状部32の共振器方向における両端に閉塞部が形成されていることにより、溶融接合時に凹状部32に引きこまれた半田が共振器端面側から押し出されることを防止することができる。これにより、共振器端面側から押し出された半田がレーザ出射面を遮蔽してしまうといった事態を回避することができる。なお、上記閉塞部は、前方端面側および後方端面側のいずれか一方にのみ形成されていてもよい。   FIG. 3 is a plan view showing an example of the concave portion 32. FIG. 3 is a view of the second conductive layer 31 as viewed from above in FIG. As shown in FIG. 3, the concave portion 32 can be formed along the light emission direction (resonator direction) and closed at both ends. As described above, since the closed portions are formed at both ends of the concave portion 32 in the resonator direction, it is possible to prevent the solder drawn into the concave portion 32 during fusion bonding from being pushed out from the resonator end face side. it can. Thereby, the situation where the solder pushed out from the resonator end face side shields the laser emission surface can be avoided. In addition, the said obstruction | occlusion part may be formed only in any one of the front end surface side and the back end surface side.

また、凹状部32には、図4に示すように、その側面に空気抜きのための開口部32aが形成されていてもよい。ここで、凹状部32の側面とは、凹状部32が延伸する方向に対して直交する方向に対向する面である。このように、凹状部32に開口部32aを設けることで、凹状部32が半田を内包し易くなり、より適切に半田玉の形成を抑制することができる。なお、開口部32aの位置および大きさは、図4に示す位置および大きさに限定されるものではなく、任意の位置および大きさとすることができる。図4では、開口部32aは、共振器方向における略中央位置に1つだけ設けられているが、開口部32aは複数設けられていてもよい。
ただし、開口部32aは、図5に示すように、共振器方向に直交する方向に対向する2つの側面のうち、第2導電層31が電気的に導通しているリッジ部27に近い側の側面に形成されていることが好ましい。この場合、開口部32aから空気とともに半田が押し出された場合であっても、ショート不良の問題は発生しない。このように、開口部32aを、第2導電層31が電気的に導通しているリッジ部27に近い側の側面に形成する場合、共振器方向の両端が閉じていれば、例えば、上記側面の全面が開口していてもよい。
Moreover, as shown in FIG. 4, the recessed part 32 may be formed with an opening 32a for venting air on its side surface. Here, the side surface of the concave portion 32 is a surface facing the direction orthogonal to the direction in which the concave portion 32 extends. Thus, by providing the opening 32a in the concave portion 32, the concave portion 32 can easily contain solder, and the formation of solder balls can be more appropriately suppressed. It should be noted that the position and size of the opening 32a are not limited to the position and size shown in FIG. 4, and can be any position and size. In FIG. 4, only one opening 32 a is provided at a substantially central position in the resonator direction, but a plurality of openings 32 a may be provided.
However, as shown in FIG. 5, the opening 32 a is located on the side close to the ridge 27 where the second conductive layer 31 is electrically conductive, of the two side surfaces facing in the direction orthogonal to the resonator direction. It is preferably formed on the side surface. In this case, even if the solder is pushed out together with air from the opening 32a, the problem of short circuit failure does not occur. As described above, when the opening 32a is formed on the side surface close to the ridge portion 27 where the second conductive layer 31 is electrically conductive, if both ends in the resonator direction are closed, for example, the side surface The entire surface may be open.

また、凹状部32は、任意の製法で形成することができる。例えば、凹状部32は、多段メッキにより形成することができる。すなわち、フォトリソグラフィ工程とレジストの開口部にのみメッキを成膜する工程とを繰り返し、上層にいくほどレジスト開口部の面積を狭くする製法により、凹状部32を形成することができる。ここで、図2に示すように、凹状部32の共振器方向に直交する断面形状を半月状とする場合には、多段メッキ後、段を滑らかにするためのエッチングを行ってもよい。なお、凹状部32の製法は上記に限定されるものではなく、例えば、エッチングストップ層を設けてウェットエッチングする方法や、厚膜の導電層を成膜した後、フォトリソグラフィ工程で凹状部になるべき範囲を開口させ、その後、ドライエッチング(イオンミリング等)やウェットエッチングを行い、レジスト開口部の導電層を凹ませる方法などを用いることもできる。   Moreover, the recessed part 32 can be formed by arbitrary manufacturing methods. For example, the concave portion 32 can be formed by multistage plating. That is, the concave portion 32 can be formed by a photolithography process and a process of depositing a plating film only on the resist opening, and by a manufacturing method in which the area of the resist opening is narrowed toward the upper layer. Here, as shown in FIG. 2, when the cross-sectional shape orthogonal to the resonator direction of the concave portion 32 is a half-moon shape, etching for smoothing the step may be performed after the multi-step plating. The manufacturing method of the concave portion 32 is not limited to the above. For example, a method of performing wet etching by providing an etching stop layer, or forming a thick conductive layer, and then forming the concave portion in a photolithography process. It is also possible to use a method of opening the power range and then performing dry etching (ion milling or the like) or wet etching to dent the conductive layer in the resist opening.

さらに、凹状部32は、別の製法により形成することもできる。例えば、第2導電層31が成膜される面にくぼみ(凹部)を形成しておき、その上に第2導電層31を成膜することで、上記くぼみの形状を反映した凹状部32を有する第2導電層31を形成するようにしてもよい。
図6は、p型第2クラッド層25にくぼみ25aを形成して凹状部32を形成する場合の概念図である。この図6に示すように、くぼみ25aが形成されたp型第2クラッド層25上に第1導電層30を成膜することで、第1導電層30に、くぼみ25aを反映したくぼみ30aを形成する。そして、くぼみ30aが形成された第1導電層30上に第2導電層31を成膜することで、第2導電層31に、くぼみ30aを反映した凹状部32を形成するようにしてもよい。
Furthermore, the recessed part 32 can also be formed by another manufacturing method. For example, a recess (recess) is formed on the surface on which the second conductive layer 31 is formed, and the second conductive layer 31 is formed thereon, so that the recess 32 reflecting the shape of the recess is formed. You may make it form the 2nd conductive layer 31 which has.
FIG. 6 is a conceptual diagram when the concave portion 32 is formed by forming the recess 25 a in the p-type second cladding layer 25. As shown in FIG. 6, by forming the first conductive layer 30 on the p-type second cladding layer 25 in which the depression 25a is formed, the depression 30a reflecting the depression 25a is formed on the first conductive layer 30. Form. Then, by forming the second conductive layer 31 on the first conductive layer 30 in which the recess 30a is formed, the concave portion 32 reflecting the recess 30a may be formed in the second conductive layer 31. .

なお、p型第2クラッド層25にくぼみ25aを形成するのではなく、図7に示すように、第1導電層30を断続的に成膜することでくぼみ30aを形成したり、第1導電層30に凹状のくぼみ30aを形成したりすることでも、同様に凹状部32を形成することができる。また、図6では、p型第2クラッド層25にくぼみ25aを形成する場合について説明したが、半導体基板21やp型第2クラッド層25よりも半導体基板21に近い半導体層にくぼみを形成し、そのくぼみを維持したまま最表面である第2導電層31の表面に凹状部32を形成するようにしてもよい。
このように、凹状部32の共振器方向に直交する断面形状は、図2に示すような半月状に限定されるものではなく、図6および図7に示すような矩形状または略矩形状であってもよい。なお、当該断面形状は上記に限定されるものではなく、任意の形状であってよい。
Instead of forming the depression 25a in the p-type second cladding layer 25, the depression 30a is formed by intermittently forming the first conductive layer 30 as shown in FIG. The concave portion 32 can be similarly formed by forming the concave recess 30a in the layer 30. In FIG. 6, the case where the depression 25 a is formed in the p-type second cladding layer 25 has been described. However, the depression is formed in the semiconductor substrate 21 and the semiconductor layer closer to the semiconductor substrate 21 than the p-type second cladding layer 25. The concave portion 32 may be formed on the surface of the second conductive layer 31 that is the outermost surface while maintaining the depression.
Thus, the cross-sectional shape orthogonal to the resonator direction of the concave portion 32 is not limited to the half-moon shape as shown in FIG. 2, but is a rectangular shape or a substantially rectangular shape as shown in FIGS. There may be. In addition, the said cross-sectional shape is not limited above, Arbitrary shapes may be sufficient.

また、第2導電層31の半田層13との接合面における凹状部32の周囲は、凹状部32の内表面に対して半田の濡れ性の悪い材料により構成されていることが好ましい。ここで、凹状部32の周囲とは、第2導電層31の表面のうち凹状部32以外の領域である。
この場合、例えば図8(a)に示すように、まず、第2導電層31上に、第2導電層31を構成する材料(例えばAu)よりも濡れ性の悪い材料31a(例えば、Pt、Ti、Niなど)を成膜し、凹状部32の形成領域以外をレジストRで覆い、エッチングにより凹状部32を形成する。そして、レジストRを除去すれば、図8(b)に示すように、上記接合面における凹状部32の周囲に濡れ性の悪い材料31aが配置された構成とすることができる。
また、さらにフォトリソグラフィとエッチングとを行い、図8(c)に示すように、第2導電層31の底面部の濡れ性の悪い材料31aを除去してもよい。
Further, it is preferable that the periphery of the concave portion 32 on the joint surface of the second conductive layer 31 with the solder layer 13 is made of a material having poor solder wettability with respect to the inner surface of the concave portion 32. Here, the periphery of the concave portion 32 is a region other than the concave portion 32 on the surface of the second conductive layer 31.
In this case, for example, as shown in FIG. 8A, first, on the second conductive layer 31, a material 31a (for example, Pt, Pt, etc.) having lower wettability than the material (for example, Au) constituting the second conductive layer 31 is formed. Ti, Ni, etc.) are formed, the region other than the region where the concave portion 32 is formed is covered with a resist R, and the concave portion 32 is formed by etching. Then, if the resist R is removed, as shown in FIG. 8B, the material 31a having poor wettability may be disposed around the concave portion 32 on the joint surface.
Further, photolithography and etching may be further performed to remove the poorly wettable material 31a on the bottom surface of the second conductive layer 31, as shown in FIG.

これにより、より凹状部32に半田を引きこみ易くすることができる。なお、凹状部32の周囲に濡れ性の悪い材料を配置するのではなく、凹状部32の内表面を、凹状部32の周囲に対して濡れ性の良い材料で被覆してもよい。また、凹状部32に半田を引きこみ易くするための製法は、上記に限定されるものではない。例えば、プラズマクリーニングやエキシマレーザ照射等により凹状部32の内表面の表面改質を行うこともできる。   Thereby, the solder can be more easily drawn into the concave portion 32. Instead of disposing a material with poor wettability around the concave portion 32, the inner surface of the concave portion 32 may be coated with a material with good wettability around the concave portion 32. Further, the manufacturing method for facilitating the drawing of solder into the concave portion 32 is not limited to the above. For example, the surface modification of the inner surface of the concave portion 32 can be performed by plasma cleaning, excimer laser irradiation, or the like.

以下、本実施形態における半導体レーザ装置100の製造方法について説明する。
はじめに、半導体チップ20の製造方法について説明する。半導体チップ20の製造に際しては、まずMOCVDやLPE(Liquid Phase Epitaxy)法などを用い、半導体基板21上にn型クラッド層22、活性層23、p型第1クラッド層24、p型第2クラッド層25およびp型コンタクト層26を順次積層成膜する。
次に、p型コンタクト層26上に酸化膜を成膜し、フォトリソグラフィとエッチングのプロセスを用いて酸化膜をパターン化し、そのパターンに沿ってp型第2クラッド層25およびp型コンタクト層26をエッチングする。これにより、複数(本実施形態では4個)のリッジ部27が形成される。
Hereinafter, a method for manufacturing the semiconductor laser device 100 according to the present embodiment will be described.
First, a method for manufacturing the semiconductor chip 20 will be described. In manufacturing the semiconductor chip 20, first, the MOCVD, LPE (Liquid Phase Epitaxy) method or the like is used to form an n-type cladding layer 22, an active layer 23, a p-type first cladding layer 24, and a p-type second cladding on the semiconductor substrate 21. The layer 25 and the p-type contact layer 26 are sequentially stacked.
Next, an oxide film is formed on the p-type contact layer 26, and the oxide film is patterned using photolithography and etching processes. The p-type second cladding layer 25 and the p-type contact layer 26 are formed along the pattern. Etch. Thereby, a plurality of (four in this embodiment) ridge portions 27 are formed.

次に、パッシベーション膜28をウェハ全面に成膜し、フォトリソグラフィとエッチングとにより、各リッジ部27の上面となる領域に形成されたパッシベーション膜28を取り除き、かかる領域のp型コンタクト層26を露出させる。そして、その上に、表面電極29をウェハ全面に成膜し、所定の形状に形成する。続いて、表面電極29上に、第1導電層30および第2導電層31を、例えば金メッキ法によりそれぞれ所定の形状に成膜する。また、このとき、第2導電層31の成膜後もしくは同時に、凹状部32を形成する。これにより、p側のプロセスが完了する。   Next, a passivation film 28 is formed on the entire surface of the wafer, and the passivation film 28 formed in a region to be the upper surface of each ridge portion 27 is removed by photolithography and etching, and the p-type contact layer 26 in the region is exposed. Let Then, the surface electrode 29 is formed on the entire surface of the wafer and formed into a predetermined shape. Subsequently, the first conductive layer 30 and the second conductive layer 31 are formed in a predetermined shape on the surface electrode 29 by, for example, a gold plating method. At this time, the concave portion 32 is formed after the film formation of the second conductive layer 31 or at the same time. This completes the p-side process.

次に、n側のプロセスについて説明する。まずウェハを、デバイス面(本実施形態ではp側)を下に向けた状態で固定し、半導体基板21の裏面(本実施形態ではn側)を所望の厚さとなるように研磨する。そして、研磨した面に裏面電極33を形成する。
最後に、ウェハをチップ化することで本実施形態に係る半導体チップ20が完成する。
なお、裏面電極33の形成後、裏面電極33上にも導電層(厚膜電極)を形成してもよい。このように、裏面電極33上にも導電層を形成することで、デバイス面側が極端に多層かつ厚膜構造となることに起因するウェハやチップの反りを低減する効果が得られる。
Next, the n-side process will be described. First, the wafer is fixed with the device surface (p side in this embodiment) facing down, and the back surface (n side in this embodiment) of the semiconductor substrate 21 is polished to a desired thickness. Then, the back electrode 33 is formed on the polished surface.
Finally, the semiconductor chip 20 according to the present embodiment is completed by turning the wafer into chips.
Note that a conductive layer (thick film electrode) may also be formed on the back electrode 33 after the back electrode 33 is formed. Thus, by forming a conductive layer also on the back electrode 33, an effect of reducing warpage of the wafer or chip resulting from the device surface side having an extremely multilayer and thick film structure can be obtained.

次に、半導体レーザ装置100の製造方法について説明する。
まず、サブマウント10のサブマウント電極12上に、半田層13を所定の形状に形成する。このとき、半田層13の幅Lは、第2導電層31の幅Wと同等またはそれ以下とする。
サブマウント10に半導体チップ20を実装する際には、CCDカメラ等を用いてサブマウント10に形成された認識パターンと半導体チップ20に形成された認識パターンとを認識する。そして、認識した両者の認識パターンの位置合わせを行って、半導体チップ20をジャンクションダウン方式でサブマウント10に実装する。サブマウント10のサブマウント電極12は、半導体チップ20の第2導電層31に対向する位置にそれぞれ形成されており、これら第2導電層31がサブマウント電極12上に形成された半田層13に接合されることで、半導体チップ20の表面電極29とサブマウント電極12とが電気的に接続される。
Next, a method for manufacturing the semiconductor laser device 100 will be described.
First, the solder layer 13 is formed in a predetermined shape on the submount electrode 12 of the submount 10. At this time, the width L of the solder layer 13 is equal to or less than the width W of the second conductive layer 31.
When the semiconductor chip 20 is mounted on the submount 10, the recognition pattern formed on the submount 10 and the recognition pattern formed on the semiconductor chip 20 are recognized using a CCD camera or the like. Then, the recognized patterns of both recognized are aligned, and the semiconductor chip 20 is mounted on the submount 10 by the junction down method. The submount electrode 12 of the submount 10 is formed at a position facing the second conductive layer 31 of the semiconductor chip 20, and the second conductive layer 31 is formed on the solder layer 13 formed on the submount electrode 12. By bonding, the surface electrode 29 of the semiconductor chip 20 and the submount electrode 12 are electrically connected.

半導体チップ20がサブマウント10に接合された後は、半導体チップ20をサブマウント10と共に半導体レーザ装置100を構成する円盤状のステム41に接合する。具体的には、半導体チップ20が接合されたサブマウント10は、半田等を介してステム41に設けられたヒートシンク40に接合される。次に、ワイヤボンディングにより半導体チップ20の表面電極29および裏面電極33への通電を可能とし、最後に、ステム41の円盤状の表面に円筒状のキャップ42を装着し、溶接などにより気密封止する。以上の工程により、半導体レーザ装置100が完成する。   After the semiconductor chip 20 is bonded to the submount 10, the semiconductor chip 20 is bonded to the disc-shaped stem 41 that constitutes the semiconductor laser device 100 together with the submount 10. Specifically, the submount 10 to which the semiconductor chip 20 is bonded is bonded to a heat sink 40 provided on the stem 41 via solder or the like. Next, the front surface electrode 29 and the back surface electrode 33 of the semiconductor chip 20 can be energized by wire bonding. Finally, a cylindrical cap 42 is attached to the disk-shaped surface of the stem 41 and hermetically sealed by welding or the like. To do. The semiconductor laser device 100 is completed through the above steps.

以上のように、本実施形態におけるマルチビーム型半導体レーザ素子(半導体チップ)20は、半導体基板21上に形成された、n型クラッド層22、活性層23、p型第1クラッド層24およびp型第2クラッド層25を含む半導体層と、複数のエミッタにそれぞれ対応してp型第2クラッド層25に形成された、共振器方向に延在する複数のリッジ部27と、複数のリッジ部27上にそれぞれ形成された複数の表面電極29と、複数の表面電極29上にそれぞれ形成された複数の導電層と、を備える。ここで、導電層は、表面電極29上に形成された第1導電層30と、第1導電層30上に形成された第2導電層31とを含んで構成することができる。そして、第2導電層31のサブマウントに接合されるべき面には、凹状部32が設けられている。   As described above, the multi-beam semiconductor laser element (semiconductor chip) 20 in this embodiment includes the n-type cladding layer 22, the active layer 23, the p-type first cladding layer 24, and the p-type formed on the semiconductor substrate 21. A plurality of ridge portions 27 extending in the direction of the resonator, formed in the p-type second cladding layer 25 corresponding to the plurality of emitters, and a plurality of ridge portions, respectively. A plurality of surface electrodes 29 respectively formed on the plurality of surface electrodes 29, and a plurality of conductive layers respectively formed on the plurality of surface electrodes 29. Here, the conductive layer can be configured to include a first conductive layer 30 formed on the surface electrode 29 and a second conductive layer 31 formed on the first conductive layer 30. A concave portion 32 is provided on the surface of the second conductive layer 31 to be joined to the submount.

このように、第2導電層31のサブマウントに接合されるべき面に凹状部32が形成されているため、実装時に半田層13を介して第2導電層31とサブマウント10のサブマウント電極12とを接合する場合に、半田層13の余剰な半田を凹状部32に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部32によって余剰な半田を収納することができるので、狭ピッチに対応することができる。   Thus, since the recessed part 32 is formed in the surface which should be joined to the submount of the 2nd conductive layer 31, the 2nd conductive layer 31 and the submount electrode of the submount 10 are interposed through the solder layer 13 at the time of mounting. When joining 12, excess solder of the solder layer 13 can be accommodated in the concave portion 32. Therefore, it can suppress that excessive solder is pushed outside and becomes a solder ball. Therefore, it can suppress that the formed solder ball contacts the electrode of the adjacent emitter, etc., and can suppress the short circuit between the adjacent emitters appropriately. As a result, independent driving of the laser can be performed stably. In addition, even if the solder width is not widened, excess solder can be accommodated by the concave portion 32, so that a narrow pitch can be accommodated.

ところで、半田玉の発生を抑制するために、半田幅を、半導体チップの表面電極上に形成される導電層の幅よりも広くすることが考えられている。この場合、溶融接合時に発生する余剰な半田は、外側に押し出されるが、半田幅が電極幅よりも広いため、電極と接触しない半田領域全体に亘って余剰な半田が広がり、半田の局所的なはみ出しが抑制され、半田玉が発生し難い。しかしながら、市場からの要求としては、更なる狭ピッチ化が求められており、このような狭ピッチの半導体レーザ装置では、半田幅を電極幅よりも広く取ることが困難である。そのため、半田玉の形成を適切に抑制することが困難となる。
つまり、図9に示すように、狭ピッチの半導体レーザ装置において、本実施形態のような凹状部32が形成されていない第2導電層131を用いた場合、余剰な半田が半田玉となって隣接するエミッタの電極等(図9では第1導電層30)と接触しショートしてしまう。
By the way, in order to suppress the generation of solder balls, it is considered to make the solder width wider than the width of the conductive layer formed on the surface electrode of the semiconductor chip. In this case, excess solder generated during fusion bonding is pushed outward, but since the solder width is wider than the electrode width, the excess solder spreads over the entire solder region not in contact with the electrode, and the solder is locally localized. Protrusion is suppressed and solder balls are hardly generated. However, as a demand from the market, further narrowing of the pitch is required, and in such a narrow pitch semiconductor laser device, it is difficult to make the solder width wider than the electrode width. Therefore, it becomes difficult to appropriately suppress the formation of solder balls.
That is, as shown in FIG. 9, in the semiconductor laser device with a narrow pitch, when the second conductive layer 131 in which the concave portion 32 is not formed as in this embodiment is used, excessive solder becomes solder balls. An adjacent emitter electrode or the like (first conductive layer 30 in FIG. 9) comes into contact with the electrode and causes a short circuit.

これに対して、本実施形態では、第2導電層31のサブマウント10との接合面に凹状部32を設け、第2導電層31自身が余剰な半田を収納する構成とした。したがって、適切に半田玉の形成を抑制することができる。また、半田幅を広くとらなくても、凹状部32によって余剰な半田を収納できるので、半導体レーザ装置の狭ピッチ化を実現可能である。例えば、半田層13の幅Lが第2導電層の幅W以下であっても、適切に半田玉の形成を抑制することができる。
このように、狭ピッチ化とビームの安定した独立駆動とを実現することができる。本実施形態において、互いに隣接するリッジ部27間の距離であるビームピッチは、20μm〜50μmとすることができる。ここで、キャビティ長は300μm〜600μm、第2導電層の幅Wは7μm〜10μm、凹状部の幅は5μm程度である。
また、第1導電層30の厚さは2μm程度、第2導電層31の厚さは5μm程度、パッシベーション膜28の厚さは0.5μm程度、表面電極29の厚みは0.5μm程度、半田層13の厚みは3μm程度である。
On the other hand, in the present embodiment, the concave portion 32 is provided on the joint surface of the second conductive layer 31 with the submount 10 so that the second conductive layer 31 itself accommodates excess solder. Therefore, it is possible to appropriately suppress the formation of solder balls. Further, since the excessive solder can be accommodated by the concave portion 32 without taking a wide solder width, a narrow pitch of the semiconductor laser device can be realized. For example, even if the width L of the solder layer 13 is less than or equal to the width W of the second conductive layer, the formation of solder balls can be appropriately suppressed.
In this way, it is possible to realize narrow pitch and stable independent driving of the beam. In the present embodiment, the beam pitch, which is the distance between the ridge portions 27 adjacent to each other, can be set to 20 μm to 50 μm. Here, the cavity length is 300 μm to 600 μm, the width W of the second conductive layer is 7 μm to 10 μm, and the width of the concave portion is about 5 μm.
The thickness of the first conductive layer 30 is about 2 μm, the thickness of the second conductive layer 31 is about 5 μm, the thickness of the passivation film 28 is about 0.5 μm, the thickness of the surface electrode 29 is about 0.5 μm, solder The thickness of the layer 13 is about 3 μm.

また、本実施形態では、表面電極29上に形成される導電層を第1導電層30と第2導電層31との2段構造とし、第2導電層31をリッジ部27と平面的に重ならない位置に形成している。つまり、リッジ部27と半田層13とは、平面的に重なり合っておらず、リッジ部27とサブマウント10との間に隙間がある構造としている。これにより、半導体チップ20とサブマウント10との組み立て時に、リッジ部27に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。
また、この場合、第2導電層31がリッジ部27の上方からずれた位置となるために、第2導電層31が隣接するエミッタに近づくことになる。しかし、第2導電層31に凹状部32が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。つまり、導電層を2段構造とし、第2導電層31が隣接するエミッタに近いほど凹状部32の必要性は大きい。
In the present embodiment, the conductive layer formed on the surface electrode 29 has a two-stage structure of the first conductive layer 30 and the second conductive layer 31, and the second conductive layer 31 overlaps the ridge portion 27 in a plan view. It is formed in a position that does not become necessary. That is, the ridge portion 27 and the solder layer 13 do not overlap in a plan view, and have a structure in which there is a gap between the ridge portion 27 and the submount 10. This makes it difficult for the ridge 27 to be stressed when the semiconductor chip 20 and the submount 10 are assembled. As a result, the polarization angle rotation and the relative difference between the beams of the polarization angle due to the stress can be reduced, and the optical characteristics can be stabilized.
In this case, since the second conductive layer 31 is shifted from the upper side of the ridge 27, the second conductive layer 31 approaches the adjacent emitter. However, since the concave portion 32 is formed in the second conductive layer 31, the formation of solder balls at the time of mounting can be appropriately suppressed, and a short circuit between the emitters can be appropriately suppressed. That is, the necessity for the concave portion 32 increases as the conductive layer has a two-stage structure and the second conductive layer 31 is closer to the adjacent emitter.

以上のように、本実施形態における半導体チップ20は、半導体チップ20とサブマウント10とを半田を介して接合する場合に発生し得る余剰な半田を収納可能な凹状部32を備える。したがって、適切に半田玉の形成を抑制することができ、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。   As described above, the semiconductor chip 20 according to the present embodiment includes the concave portion 32 that can store excess solder that may be generated when the semiconductor chip 20 and the submount 10 are joined via solder. Therefore, it is possible to realize a multi-beam type semiconductor laser device and a multi-beam type semiconductor laser device that can appropriately suppress the formation of solder balls, and can stably perform independent beam driving with a narrow pitch. it can.

(変形例)
なお、上記実施形態においては、導電層が第1導電層30と第2導電層31との2段構造である場合について説明したが、サブマウント10と接合されるべき面に、余剰な半田を収納可能な凹状部が形成されていればよく、導電層は1段構造であってもよい。
(Modification)
In the above embodiment, the case where the conductive layer has the two-stage structure of the first conductive layer 30 and the second conductive layer 31 has been described. However, excessive solder is applied to the surface to be joined to the submount 10. The conductive layer may have a one-step structure as long as a concave portion that can be stored is formed.

また、上記実施形態においては、第2導電層32に凹状部32を形成する場合について説明したが、接合時に発生し得る余剰な半田を収納可能な凹状部は、必ずしも半導体チップ20側に形成されている必要はない。例えば、図10に示すように、サブマウント10側に凹状部が形成されていてもよい。
図10では、サブマウント10のサブマウント電極12における半田層13と接する面に、凹状部14が形成されている例を示している。この場合にも、上述した実施形態と同様の効果が得られる。つまり、接合時に発生し得る余剰な半田を収納可能な凹状部は、半導体チップ20の第2導電層31の半田層13と接する面、およびサブマウント10のサブマウント電極12の半田層13と接する面の少なくとも一方に形成されていればよい。
なお、サブマウント電極12に凹状部14を形成する場合、図11に示すように、くぼみ10aが形成されたサブマウント10上にサブマウント電極12を成膜することで、サブマウント電極12に、くぼみ10aを反映した凹状部14を形成するようにしてもよい。
In the above-described embodiment, the case where the concave portion 32 is formed in the second conductive layer 32 has been described. However, the concave portion that can store excess solder that may be generated during bonding is not necessarily formed on the semiconductor chip 20 side. You don't have to. For example, as shown in FIG. 10, a concave portion may be formed on the submount 10 side.
FIG. 10 shows an example in which a concave portion 14 is formed on the surface of the submount 10 in contact with the solder layer 13 in the submount electrode 12. Also in this case, the same effect as the above-described embodiment can be obtained. That is, the concave portion that can store excess solder that can be generated during bonding is in contact with the surface of the semiconductor chip 20 that contacts the solder layer 13 of the second conductive layer 31 and the solder layer 13 of the submount electrode 12 of the submount 10. It may be formed on at least one of the surfaces.
In addition, when forming the recessed part 14 in the submount electrode 12, as shown in FIG. 11, by forming the submount electrode 12 on the submount 10 in which the depression 10a is formed, You may make it form the concave-shaped part 14 reflecting the hollow 10a.

10…サブマウント(支持基板)、12…サブマウント電極(電極部)、13…半田層、20…マルチビーム型半導体レーザ素子(半導体チップ)、21…半導体基板、22…n型クラッド層、23…活性層、24…p型第1クラッド層、25…p型第2クラッド層、26…p型コンタクト層、27…リッジ部、28…パッシベーション膜、29…表面電極、30…第1導電層、31…第2導電層、32…凹状部、33…裏面電極、100…マルチビーム型半導体レーザ装置   DESCRIPTION OF SYMBOLS 10 ... Submount (support substrate), 12 ... Submount electrode (electrode part), 13 ... Solder layer, 20 ... Multi-beam type semiconductor laser element (semiconductor chip), 21 ... Semiconductor substrate, 22 ... N-type clad layer, 23 ... active layer, 24 ... p-type first cladding layer, 25 ... p-type second cladding layer, 26 ... p-type contact layer, 27 ... ridge portion, 28 ... passivation film, 29 ... surface electrode, 30 ... first conductive layer , 31 ... second conductive layer, 32 ... concave portion, 33 ... back electrode, 100 ... multi-beam type semiconductor laser device

Claims (10)

半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、
前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
前記複数のリッジ部上にそれぞれ形成された複数の導電層と、
前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備えることを特徴とするマルチビーム型半導体レーザ素子。
A multi-beam type semiconductor laser device comprising a semiconductor layer formed on a semiconductor substrate and including a first cladding layer, an active layer, and a second cladding layer,
A plurality of ridges formed in the second cladding layer, extending from the front end face to the rear end face along the light emitting direction, and arranged in order along the direction orthogonal to the emitting direction;
A plurality of conductive layers respectively formed on the plurality of ridges;
A multi-beam type semiconductor laser device comprising: a concave portion formed along a light emission direction on a surface of the conductive layer to be bonded to the submount.
前記導電層は、第1導電層と、該第1導電層上に形成された第2導電層とを含み、
前記凹状部は、前記第2導電層に形成されていることを特徴とする請求項1に記載のマルチビーム型半導体レーザ素子。
The conductive layer includes a first conductive layer and a second conductive layer formed on the first conductive layer,
The multi-beam semiconductor laser element according to claim 1, wherein the concave portion is formed in the second conductive layer.
前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていることを特徴とする請求項1または2に記載のマルチビーム型半導体レーザ素子。   3. The multi-beam semiconductor laser element according to claim 1, wherein the concave portion has a closed portion formed on at least one of the front end surface side and the rear end surface side. 4. 前記凹状部の側面に開口部が形成されていることを特徴とする請求項1から3のいずれか1項に記載のマルチビーム型半導体レーザ素子。   4. The multi-beam semiconductor laser device according to claim 1, wherein an opening is formed on a side surface of the concave portion. 5. 前記開口部は、前記光の出射方向に対して直交する方向に対向する2つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていることを特徴とする請求項4に記載のマルチビーム型半導体レーザ素子。   The opening is formed on a side surface close to the electrically conducting ridge portion, out of two side surfaces facing in a direction orthogonal to the light emitting direction. The multi-beam type semiconductor laser device according to claim 4. 前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていることを特徴とする請求項1から5のいずれか1項に記載のマルチビーム型半導体レーザ素子。   6. The multi-beam semiconductor laser element according to claim 1, wherein a concave portion corresponding to the concave portion is formed in at least one of the semiconductor substrate and the semiconductor layer. 前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていることを特徴とする請求項1から6のいずれか1項に記載のマルチビーム型半導体レーザ素子。   The periphery of the concave portion on the surface to be joined to the submount of the conductive layer is made of a material having poor solder wettability with respect to the inner surface of the concave portion. The multi-beam semiconductor laser element according to any one of 6. マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、
前記マルチビーム型半導体レーザ素子は、
半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層と、
前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、
前記サブマウントは、
前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、
前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されていることを特徴とするマルチビーム型半導体レーザ装置。
A multi-beam semiconductor laser device comprising: a multi-beam semiconductor laser element; and a submount on which the multi-beam semiconductor laser element is mounted via a solder layer,
The multi-beam semiconductor laser element is
A semiconductor layer formed on a semiconductor substrate and including a first cladding layer, an active layer, and a second cladding layer;
A plurality of ridges formed in the second cladding layer, extending from the front end face to the rear end face along the light emitting direction, and arranged in order along the direction orthogonal to the emitting direction;
A plurality of conductive layers respectively formed on the plurality of ridge portions,
The submount is
A plurality of electrode portions formed respectively corresponding to the plurality of ridge portions, and joined to the conductive layer via the solder layer;
A multi-beam semiconductor laser device, wherein a concave portion is formed on at least one of a surface of the conductive layer in contact with the solder layer and a surface of the electrode portion in contact with the solder layer.
前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であることを特徴とする請求項8に記載のマルチビーム型半導体レーザ装置。   9. The multi-beam semiconductor laser device according to claim 8, wherein a width of the solder layer is equal to or smaller than a width of the conductive layer in a direction orthogonal to the light emission direction. 半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、
前記第2クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、
前記複数のリッジ部上にそれぞれ導電層を形成する工程と、
前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含むことを特徴とするマルチビーム型半導体レーザ素子の製造方法。
A method of manufacturing a multi-beam type semiconductor laser device comprising a semiconductor layer formed on a semiconductor substrate and including a first cladding layer, an active layer, and a second cladding layer,
Extending the second cladding layer from the front end surface to the rear end surface along the light emitting direction, and forming a plurality of ridges arranged in order along the direction orthogonal to the emitting direction; and
Forming a conductive layer on each of the plurality of ridges;
Forming a concave portion along a light emitting direction on a surface of the conductive layer to be bonded to the submount, and a method of manufacturing a multi-beam type semiconductor laser device.
JP2017118344A 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device Active JP6900798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017118344A JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017118344A JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2019004064A true JP2019004064A (en) 2019-01-10
JP6900798B2 JP6900798B2 (en) 2021-07-07

Family

ID=65006870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017118344A Active JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Country Status (1)

Country Link
JP (1) JP6900798B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6818946B1 (en) * 2019-12-04 2021-01-27 三菱電機株式会社 Semiconductor laser element and its manufacturing method, semiconductor laser device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH0590329A (en) * 1991-09-27 1993-04-09 Nec Corp Semiconductor optical element
JP2004319987A (en) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd Semiconductor laser element
JP2005117043A (en) * 2003-10-04 2005-04-28 Samsung Electronics Co Ltd Light emitting element assembly
US20070286252A1 (en) * 2006-06-08 2007-12-13 Samsung Electronics Co., Ltd. Submount of a multi-beam laser diode module
JP2014022481A (en) * 2012-07-17 2014-02-03 Japan Oclaro Inc Multi-beam semiconductor laser device
JP2016082050A (en) * 2014-10-16 2016-05-16 ウシオオプトセミコンダクター株式会社 Optical semiconductor device
JP2017034031A (en) * 2015-07-30 2017-02-09 シチズン電子株式会社 Semiconductor element and light-emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH0590329A (en) * 1991-09-27 1993-04-09 Nec Corp Semiconductor optical element
JP2004319987A (en) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd Semiconductor laser element
JP2005117043A (en) * 2003-10-04 2005-04-28 Samsung Electronics Co Ltd Light emitting element assembly
US20070286252A1 (en) * 2006-06-08 2007-12-13 Samsung Electronics Co., Ltd. Submount of a multi-beam laser diode module
JP2014022481A (en) * 2012-07-17 2014-02-03 Japan Oclaro Inc Multi-beam semiconductor laser device
JP2016082050A (en) * 2014-10-16 2016-05-16 ウシオオプトセミコンダクター株式会社 Optical semiconductor device
JP2017034031A (en) * 2015-07-30 2017-02-09 シチズン電子株式会社 Semiconductor element and light-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6818946B1 (en) * 2019-12-04 2021-01-27 三菱電機株式会社 Semiconductor laser element and its manufacturing method, semiconductor laser device
WO2021111536A1 (en) * 2019-12-04 2021-06-10 三菱電機株式会社 Semiconductor laser element, method for manufacturing same, and semiconductor laser device

Also Published As

Publication number Publication date
JP6900798B2 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US6687268B2 (en) Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
RU2623663C2 (en) Surface-emitting laser device with vertical external resonator with optical pumping
JP2015518282A5 (en)
JP4877471B2 (en) Manufacturing method of surface emitting semiconductor laser
JP5959484B2 (en) Semiconductor laser device and semiconductor laser device
JP4203747B2 (en) Surface emitting semiconductor laser, method for manufacturing the same, and optical module
TWI517509B (en) Multi - beam semiconductor laser device
JP5214844B2 (en) Optical semiconductor device
JP2011029339A (en) Semiconductor device and method of manufacturing the same
JPH11266058A (en) Gallium nitride compound semiconductor laser diode
JP6252222B2 (en) Surface emitting laser array and laser apparatus
JP6900798B2 (en) Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device
JP7200721B2 (en) Surface emitting laser module, light source device, detection device
JP5410195B2 (en) Multi-beam semiconductor laser device
JP2012054474A (en) Semiconductor laser device
JP2001284731A (en) Semiconductor laser device
JP2007317686A (en) Light element chip, and optical module and manufacturing method thereof
JP2010010509A (en) Semiconductor laser device
JP5779214B2 (en) Multi-beam semiconductor laser device
JP6334772B2 (en) Multi-beam semiconductor laser device
JP4704703B2 (en) Array type semiconductor laser device
JP2005217255A (en) Semiconductor laser and its manufacturing method
JP2016015528A (en) Semiconductor laser device manufacturing method
JP4081897B2 (en) Multilayer semiconductor laser device and manufacturing method thereof
JP2021163921A (en) Method for manufacturing quantum cascade laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210531

R151 Written notification of patent or utility model registration

Ref document number: 6900798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250