JP2019003971A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019003971A JP2019003971A JP2017114840A JP2017114840A JP2019003971A JP 2019003971 A JP2019003971 A JP 2019003971A JP 2017114840 A JP2017114840 A JP 2017114840A JP 2017114840 A JP2017114840 A JP 2017114840A JP 2019003971 A JP2019003971 A JP 2019003971A
- Authority
- JP
- Japan
- Prior art keywords
- power card
- cooler
- insulating plate
- axis
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本明細書が開示する技術は、半導体素子が封止されているパワーカードと冷却器とが絶縁板を挟んで積層されている半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device in which a power card in which semiconductor elements are sealed and a cooler are stacked with an insulating plate interposed therebetween.
半導体素子を冷却する構造として、両面冷却構造が知られている(例えば、特許文献1)。特許文献1には、半導体素子を封止したパワーカードと、パワーカードの両面側に絶縁板を介して配置された冷却器とを備えるパワーカード積層ユニット(半導体装置)が開示されている。特許文献1の半導体装置では、パワーカードと絶縁板との間にグリスが塗布されている。 A double-sided cooling structure is known as a structure for cooling a semiconductor element (for example, Patent Document 1). Patent Document 1 discloses a power card stacked unit (semiconductor device) including a power card in which a semiconductor element is sealed and a cooler disposed on both sides of the power card via insulating plates. In the semiconductor device of Patent Document 1, grease is applied between the power card and the insulating plate.
特許文献1に開示されている半導体装置においてグリスは、パワーカードから冷却器への伝熱効率を高める伝熱材として機能するとともに、パワーカードと冷却器を積層する前にパワーカードに絶縁板を接着する接着剤として機能する。特許文献1に開示されている半導体装置では、伝熱材としての機能が不要であっても接着剤としての機能が要求されるため、その製造工程においてグリスを塗布する工程が必要となる。冷却器と積層する前にグリスなしで絶縁板をパワーカードの表面に保持することができれば、グリスを塗布する工程が不要となり、半導体装置の製造コストを削減することができる。 In the semiconductor device disclosed in Patent Document 1, grease functions as a heat transfer material that increases the heat transfer efficiency from the power card to the cooler, and bonds an insulating plate to the power card before stacking the power card and the cooler. Functions as an adhesive. In the semiconductor device disclosed in Patent Document 1, a function as an adhesive is required even if a function as a heat transfer material is unnecessary, and thus a process of applying grease is required in the manufacturing process. If the insulating plate can be held on the surface of the power card without grease before being stacked with the cooler, the step of applying grease becomes unnecessary, and the manufacturing cost of the semiconductor device can be reduced.
本明細書は、半導体素子が封止されているパワーカードと冷却器とが絶縁板を挟んで積層されているとともに、パワーカードと冷却器とに積層方向に沿って荷重が加えられている半導体装置について開示する。この半導体装置のパワーカードは、絶縁板の縁に接するとともに絶縁板の冷却器に対向する面に接して絶縁板を係止する係止部を有している。この形態の半導体装置によれば、係止部がパワーカードに対して絶縁板を保持する。それゆえ、本明細書が開示する半導体装置では、接着剤としてのグリスは必要がない。この半導体装置は、その製造工程においてグリスをパワーカードに塗布する工程を削減することができ、半導体装置の製造コストを低減することができる。 In this specification, a power card in which a semiconductor element is sealed and a cooler are stacked with an insulating plate interposed therebetween, and a load is applied to the power card and the cooler along the stacking direction. An apparatus is disclosed. The power card of the semiconductor device has a locking portion that contacts the edge of the insulating plate and contacts the surface of the insulating plate facing the cooler to lock the insulating plate. According to the semiconductor device of this aspect, the locking portion holds the insulating plate with respect to the power card. Therefore, the semiconductor device disclosed in this specification does not require grease as an adhesive. This semiconductor device can reduce the step of applying grease to the power card in the manufacturing process, and can reduce the manufacturing cost of the semiconductor device.
図1は、実施例における半導体装置2の斜視図である。図1に示す半導体装置2は、複数のパワーカード20と複数の絶縁板30と複数の冷却器10とが積層された構造を備えている。なお、図1では、半導体装置2に含まれる複数のパワーカード20の内の1つのパワーカード20と、そのパワーカード20の両面に配置される絶縁板30とを抜き出して描いてある。図1では、1つのパワーカードだけに符号20を付し、他のパワーカードでは符号を省略している。同様に、図1では、1つの冷却器にだけ符号10を付し、他の冷却器では符号を省略している。また、抜き出して描いた2枚の絶縁板にだけ符号30を付し、他の絶縁板では符号を省略している。
FIG. 1 is a perspective view of a semiconductor device 2 in the embodiment. The semiconductor device 2 shown in FIG. 1 has a structure in which a plurality of
図1に示すように、半導体装置2は、ケース6と、板バネ7と、積層ユニット8とを備えている。ケース6は、板バネ7と積層ユニット8とを収納する。本実施例では、ケース6は、中空の直方体の形状を有している。なお、ケース6は、積層ユニット8を収納できればよく、ケース6の形状は直方体に限られない。板バネ7は、積層ユニット8に、積層方向の荷重を加える。ここで、積層方向とは、パワーカード20と冷却器10が積層されている方向であり、図中の座標系のX軸方向がこれに相当する。積層ユニット8に積層方向の荷重が加えられることで、パワーカード20と絶縁板30と冷却器10の密着性が高まり、パワーカード20から冷却器10への熱の伝達特性が向上する。
As shown in FIG. 1, the semiconductor device 2 includes a case 6, a leaf spring 7, and a stacked unit 8. The case 6 accommodates the leaf spring 7 and the laminated unit 8. In this embodiment, the case 6 has a hollow rectangular parallelepiped shape. In addition, the case 6 should just be able to accommodate the lamination | stacking unit 8, and the shape of case 6 is not restricted to a rectangular parallelepiped. The leaf spring 7 applies a load in the stacking direction to the stacking unit 8. Here, the stacking direction is the direction in which the
以降では、積層方向に平行な軸をX軸と定義し、図1の左側をX軸の正方向と定義する。Z軸を図1における鉛直方向と平行な軸と定義し、鉛直上方向をZ軸の正方向と定義する。X軸とZ軸とに直交する軸をY軸と定義し、図1における手前方向をY軸の正方向と定義する。 Hereinafter, the axis parallel to the stacking direction is defined as the X axis, and the left side of FIG. 1 is defined as the positive direction of the X axis. The Z axis is defined as an axis parallel to the vertical direction in FIG. 1, and the vertically upward direction is defined as the positive direction of the Z axis. An axis orthogonal to the X axis and the Z axis is defined as the Y axis, and the front direction in FIG. 1 is defined as the positive direction of the Y axis.
積層ユニット8は、複数のパワーカード20と、複数の冷却器10と、複数の絶縁板30と、積層方向に沿って複数の冷却器10を連結する連結パイプ4a、4bと、冷媒供給管3aおよび冷媒排出管3bとを有している。
The stacked unit 8 includes a plurality of
パワーカード20は、平板型であり、複数の側面の内の最大面積の平坦面が対向するように配置されている。パワーカード20の積層方向の両面のそれぞれに絶縁板30が対向するように配置されている。なお、以降では、各部材において、積層方向(X軸方向)に直交するYZ平面に平行な面を積層面と称する場合がある。
The
冷却器10は、両方の積層面に絶縁板30が配置されたパワーカード20を挟むように、配置されている。換言すると、パワーカード20と冷却器10とは、絶縁板30を挟んで積層されている。冷却器10の積層面は、パワーカード20の積層面および絶縁板30の積層面よりも大きい。
The
冷却器10の積層面のうち、絶縁板30の積層面が重なっていない部分のY軸負方向では、連結パイプ4aによって全ての冷却器10が連結されている。連結パイプ4aは、X軸正方向の端部に位置する冷却器10を介して、冷媒供給管3aと接続している。同様に、冷却器10の積層面の内、絶縁板30の積層面が重なっていない部分のY軸正方向では、連結パイプ4bによって全ての冷却器10が連結されている。連結パイプ4bは、X軸正方向の端部に位置する冷却器10を介して、冷媒排出管3bと接続している。冷媒供給管3aと冷媒排出管3bとは、積層ユニット8の内のX軸正方向の端部に位置する冷却器10にケース6の外から接続する。連結パイプ4aと冷媒供給管3aとは、積層方向に延びる直線に対して同軸に配置された円管である。連結パイプ4bと冷媒排出管3bもまた、積層方向に延びる直線に対して同軸に配置された円管である。このような構成により、冷媒供給管3aから供給される冷媒は、連結パイプ4aを介して複数の冷却器10に供給され、連結パイプ4bを介して複数の冷却器10から冷媒排出管3bを通って排出される。冷却器10の内部を通る冷媒によって冷却器10と絶縁板30を挟んで積層されたパワーカード20から熱が吸収される。
All the
図1に示すように、1つのパワーカード20は、複数の半導体素子(後に図2で図示する)を内部に有する。半導体素子は、平坦なチップであり、半導体素子の平坦面がYZ平面と平行になるようにパワーカード20の内部に配置されている。半導体素子は、例えば、トランジスタやダイオードである。パワーカード20は、パッケージ25と、パッケージ25からZ軸正方向に延出する3本の電極端子26a、26b、26cと、パッケージ25からZ軸負方向に延出する2つの制御端子群29a、29bと、積層面に露出する2つの放熱板23a、23bとを有する。放熱板23a、23bは、パッケージ25の両面に形成される。放熱板23a、23bは、はんだを介してパッケージ25の内部の半導体素子と接合されている。積層ユニット8において、放熱板23a、23bの積層面は、対向する絶縁板30の積層面と接している。放熱板23a、23bは、導電性と伝熱性とに優れた材料(例えば、銅)で形成されている。
As shown in FIG. 1, one
電極端子26a、26b、26cのそれぞれは、平板状の形状を有している。電極端子26a、26b、26cのそれぞれは、パッケージ25の内部に配置された半導体素子の上端(Z軸正方向側)に接続されている。制御端子群29a、29bのそれぞれは、3本の棒状の端子で構成されている。制御端子群29a、29bのそれぞれは、パッケージ25の内部に配置された半導体素子の下端(Z軸負方向側)に接続されている。なお、パッケージ25の詳細な形状の説明については、図2の説明と合わせて後述する。
Each of the
絶縁板30は、絶縁性が高くて熱伝導性が優れる材料(例えば、熱伝導セラミックス)で形成されている。絶縁板30は、積層ユニット8として積層されたときに、パワーカード20と冷却器10とを絶縁するとともに、放熱板23a、23bから放出される半導体素子の熱を冷却器10に伝達する。絶縁板30は、後述するパッケージ25が有する係止部によってパッケージ25に対して固定されている。係止部およびパッケージ25に固定された絶縁板30については、図2および図3の説明と合わせて後述する。
The insulating
図2は、パワーカード20と、パワーカード20の両面に配置された絶縁板30、および、冷却器10の図1におけるII−II線に沿った断面図である。図2に示すように、1つの冷却器10は、平板状の中板15と、中板15を中心に対称に配置された2つの外板16および2つの波板状のフィン板19とを有している。外板16は、周縁が直角に折り曲がった盆形状を有する。2つの外板16で中板15を挟み、中板15と外板16との間に空間を作るように中板15と外板16とが接合される。中板15とその両側の外板16で形成された2つの空間のそれぞれには、1つのフィン板19が配置されている。冷媒は、フィン板19が配置された空間を流れる。本実施例では、中板15と外板16とフィン板19とは、それぞれ、アルミニウム製であり、プレス加工によって製造される。
2 is a cross-sectional view of the
パッケージ25の内部には、半導体素子41と、導電性のスペーサ42とが配置されている。半導体素子41は、積層方向であるX軸に沿った両面に電極を有している。半導体素子41のX軸正方向側の積層面は、放熱板23bに接合している。半導体素子41のX軸負方向側の積層面は、スペーサ42のX軸正方側の積層面と接合している。スペーサ42のX軸負方向側の積層面は、放熱板23cに接合している。なお、放熱板23cは、図1に図示されていないが、1つのパワーカード20において放熱板23bに対応するように、放熱板23bが配置された逆の積層面に配置される。パッケージ25は樹脂の射出形成によって作られる。半導体素子41とスペーサ42は、樹脂の射出成形によってパッケージ25の内部に封止される。
Inside the
パッケージ25は、積層面の外周縁に係止部25a、25bを有している。係止部25aは、X軸正方向側のパッケージ25の積層面に形成され、係止部25bは、X軸負方向側のパッケージ25の積層面に形成されている。本実施例では、係止部25aは、パッケージ25の積層面において、Z軸正方向側の縁の全長とZ軸負方向側の縁の全長にわたって設けられている。さらに係止部25aは、Y軸負方向側の縁の全長にわたって設けられている。換言すると、係止部25aは、Y軸正方向側の縁を除いた積層面の外周縁に形成されている。さらに換言すると、係止部25aは、積層ユニット8を積層方向からみたときにコの字形状となるように形成されている。
The
係止部25aは、積層方向に沿って延出している延出部25a1と、延出部25a1の端部からパッケージ25の積層面の中心に向かってYZ平面と平行に延出している爪部25a2とを有している。図2に示すように、本実施例では、爪部25a2におけるX軸負方向側の面と、放熱板23bが露出している積層面との距離は、絶縁板30の積層方向に沿った厚みと同じになるように形成されている。そのため、絶縁板30がパッケージ25に装着されると、絶縁板30の積層方向における位置は、係止部25aの爪部25a2によって固定される。換言すると、絶縁板30は、積層方向において、パワーカード20に対する位置が規定される。また、本実施例では、Z軸正方向側の延出部25a1とZ軸負方向側の延出部25a1との距離は、絶縁板30の積層面におけるZ軸の寸法と同じであるため、絶縁板30のZ軸方向における位置は、延出部25a1によって規定される。換言すると、係止部25aの延出部25a1が絶縁板30の縁に接しており、係止部25aの爪部25a2は絶縁板30の冷却器10に対向する面に接している。そして、絶縁板30の3つの縁が係止部25aによって係止されている。
The locking
係止部25bは、パッケージ25の中心を通るYZ平面に対して、係止部25aと対称に形成されている。そのため、本実施形態では、係止部25bの説明を省略する。なお、複数のパワーカード20の全てが、係止部25a、25bを備えている。
The locking
図3は、絶縁板30を装着するときのパッケージ25をX軸正方向から見た正面図である。なお、図3では、理解し易いように、絶縁板30に斜線ハッチングを施している。パッケージ25に絶縁板30を装着する場合に、絶縁板30は、係止部25aが形成されていないパッケージ25のY軸正方向側から、放熱板23a、23bが露出している積層面と爪部25a2との間に、Y軸負方向への矢印CSに沿って挿入される。絶縁板30は、Y軸負方向側の延出部25a1に接触するまで挿入されることで、Y軸方向の位置が規定される。
FIG. 3 is a front view of the
以上説明したように、本実施例の半導体装置2では、半導体素子41を有するパワーカード20と冷却器10とが、絶縁板30を挟んで積層されている。パワーカード20と絶縁板30とを含む積層ユニット8は、積層方向に沿って板バネ7によって荷重が加えられている。パワーカード20のパッケージ25は、積層面の外周縁に係止部25a、25bを有している。係止部25a、25bは、積層方向において、パワーカード20に対する絶縁板30の位置を規定する。換言すると、パワーカード20(パッケージ25)には、絶縁板30の縁に接するとともに絶縁板30の冷却器10に対向する面に接して絶縁板30を係止する係止部25a、25bが設けられている。係止部25a、25bは、パワーカード20(パッケージ25)の積層面の平行な2辺と、その2辺に直交する1辺に設けられている。係止部25a、25bは、冷却器10との積層前に絶縁板30をパワーカード20に対して保持することができる。そのため、本実施例の半導体装置2では、冷却器10の積層前に絶縁板30をパワーカード20に接着させる接着剤(例えばグリス)が不要になる。これにより、半導体装置2の製造工程において、パワーカード20と絶縁板30との間にグリスを塗布する工程を省略することができ、半導体装置2の製造コストを低減できる。
As described above, in the semiconductor device 2 of the present embodiment, the
上記実施形例では、パワーカード20が有する係止部25a、25bの一例について説明したが、係止部25a、25bについては、種々変形可能である。係止部25a、25bは、上記実施例では、Y軸正方向側の縁を除く全周に形成されたが、他の実施例では、例えば、Z軸正方向側の縁の全長とZ軸負方向側の縁の全長にわたって形成され、Y軸方向の縁に形成されていなくともよい。あるいは、逆に、Y軸正方向側の縁の全長とY軸負方向側の縁の全長にわたって形成され、Z軸方向の縁に形成されていなくともよい。係止部25a、25bは、パワーカード20の積層面の平行な2辺に設けられていればよい。また、係止部25a、25bは、パッケージ25の積層面の一つの縁の全長にわたってではなく、縁の1か所に設けられてもよく、あるいは、数カ所に離散的に設けられてもよい。
In the above embodiment, an example of the locking
また、係止部25aと係止部25bとは異なる形状であってもよいし、複数のパワーカード20において、それぞれの係止部25a、25bが異なる形状であってもよい。上記実施例では、パッケージ25は、射出成形によって形成されたが、その他の成形方法によって製造されてもよい。例えば係止部25a、25bは、パッケージ25の射出成形の後に取り付けられてもよい。
In addition, the locking
本実施形態では、爪部25a2におけるX軸負方向側の面と、放熱板23bが露出している積層面との距離は、絶縁板30の積層方向に沿った厚みと同じになるように形成されたが、当該距離と絶縁板30の厚みとの寸法関係については、種々変形可能である。例えば、当該距離を絶縁板30の厚みよりも5%程度大きくすることで、パッケージ25に絶縁板30を装着させ易くしてもよい。この場合、絶縁板30は、パッケージ25に対してある程度の隙間を有した上で、パッケージ25に対して保持される。板バネ7によって積層ユニット8が積層方向に荷重されることで、絶縁板30は、パワーカード20および冷却器10に密着する。
In the present embodiment, the distance between the surface on the negative side in the X axis direction of the claw portion 25a2 and the laminated surface where the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
2:半導体装置
3a:冷媒供給管
3b:冷媒排出管
4a、4b:連結パイプ
6:ケース
7:板バネ
8:積層ユニット
10:冷却器
15:中板
16:外板
19:フィン板
20:パワーカード
21:筐体
23a、23b、23c:放熱板
25:パッケージ
25a、25b:係止部
25a1:延出部
25a2:爪部
26a:電極端子
29a:制御端子群
30:絶縁板
41:半導体素子
42:スペーサ
2:
Claims (1)
前記パワーカードは、前記絶縁板の縁に接するとともに前記絶縁板の前記冷却器に対向する面に接して前記絶縁板を係止する係止部を有している、半導体装置。 A semiconductor device in which a power card in which a semiconductor element is sealed and a cooler are stacked with an insulating plate interposed therebetween, and a load is applied to the power card and the cooler along a stacking direction. And
The power card includes a locking portion that contacts an edge of the insulating plate and contacts a surface of the insulating plate facing the cooler to lock the insulating plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114840A JP6766757B2 (en) | 2017-06-12 | 2017-06-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114840A JP6766757B2 (en) | 2017-06-12 | 2017-06-12 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019003971A true JP2019003971A (en) | 2019-01-10 |
JP6766757B2 JP6766757B2 (en) | 2020-10-14 |
Family
ID=65008066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017114840A Active JP6766757B2 (en) | 2017-06-12 | 2017-06-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6766757B2 (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637209A (en) * | 1992-07-14 | 1994-02-10 | Kyocera Corp | Semiconductor device |
JP2005123233A (en) * | 2003-10-14 | 2005-05-12 | Denso Corp | Cooling structure of semiconductor device |
JP2009194212A (en) * | 2008-02-15 | 2009-08-27 | Omron Corp | Power module structure |
JP2010114257A (en) * | 2008-11-06 | 2010-05-20 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
US20110037166A1 (en) * | 2008-04-09 | 2011-02-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
CN102548369A (en) * | 2012-02-28 | 2012-07-04 | 苏州苏海亚电气有限公司 | Constant-temperature dampness clearing device convenient for mounting and dismounting |
JP2015008242A (en) * | 2013-06-26 | 2015-01-15 | 三菱電機株式会社 | Power semiconductor device |
JP2015133383A (en) * | 2014-01-10 | 2015-07-23 | トヨタ自動車株式会社 | Laminated unit |
WO2016092994A1 (en) * | 2014-12-12 | 2016-06-16 | 株式会社日立製作所 | Semiconductor module and semiconductor module manufacturing method |
JP2017017189A (en) * | 2015-07-01 | 2017-01-19 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
-
2017
- 2017-06-12 JP JP2017114840A patent/JP6766757B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637209A (en) * | 1992-07-14 | 1994-02-10 | Kyocera Corp | Semiconductor device |
JP2005123233A (en) * | 2003-10-14 | 2005-05-12 | Denso Corp | Cooling structure of semiconductor device |
JP2009194212A (en) * | 2008-02-15 | 2009-08-27 | Omron Corp | Power module structure |
US20110037166A1 (en) * | 2008-04-09 | 2011-02-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2010114257A (en) * | 2008-11-06 | 2010-05-20 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
CN102548369A (en) * | 2012-02-28 | 2012-07-04 | 苏州苏海亚电气有限公司 | Constant-temperature dampness clearing device convenient for mounting and dismounting |
JP2015008242A (en) * | 2013-06-26 | 2015-01-15 | 三菱電機株式会社 | Power semiconductor device |
JP2015133383A (en) * | 2014-01-10 | 2015-07-23 | トヨタ自動車株式会社 | Laminated unit |
WO2016092994A1 (en) * | 2014-12-12 | 2016-06-16 | 株式会社日立製作所 | Semiconductor module and semiconductor module manufacturing method |
JP2017017189A (en) * | 2015-07-01 | 2017-01-19 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6766757B2 (en) | 2020-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6458444B2 (en) | Power converter | |
CN106787620B (en) | Power converter | |
JP5950488B1 (en) | Semiconductor module | |
JP6423731B2 (en) | Semiconductor module | |
JP2017092185A (en) | Semiconductor device and method of manufacturing the same | |
JP2017017217A (en) | Semiconductor device | |
JP6058353B2 (en) | Semiconductor device | |
JP6241660B2 (en) | Power storage module | |
JP2009283656A (en) | Semiconductor device and manufacturing method thereof | |
JP6766757B2 (en) | Semiconductor device | |
US10433458B1 (en) | Conducting plastic cold plates | |
JP6478264B2 (en) | Capacitor | |
JP2014127691A (en) | Semiconductor lamination unit | |
JP5971051B2 (en) | Semiconductor unit | |
CN110120389B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP6528730B2 (en) | Semiconductor device | |
JP4535004B2 (en) | Double-sided cooling type semiconductor device | |
KR102335989B1 (en) | Thermoelectric module sheet and thermoelectric module assembly having the same | |
US20190252293A1 (en) | Semiconductor device | |
JP2017011161A (en) | Power conversion device | |
JP2017079305A (en) | Radiator | |
JP6699494B2 (en) | Semiconductor laminated unit | |
KR20190063491A (en) | Battery cooling system | |
JP2016092226A (en) | Semiconductor device | |
JP2017017189A (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6766757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |