JP2018527767A - スイッチングマトリクスがバッファリングされたマクロスイッチ - Google Patents

Abstract

マクロスイッチを記載する。マクロスイッチは対向する集積回路を含む。当該集積回路のうちの一方は、光信号を伝達する光導波路を実現し、他方は、複数のスイッチ部の各々において制御論理、電気スイッチおよびメモリバッファを実現する。さらに、マクロスイッチは、スイッチ部同士の間に完全接続型トポロジを有する。さらに、各々のスイッチ部におけるメモリバッファは、スケジューリング／ルーティングを過度に複雑にすることなく、パケットをバッファリングして輻輳を軽減する。結果として、マクロスイッチは、任意に大型のスイッチングマトリクス（すなわち、任意数のスイッチ部および／またはスイッチング段）にスケーリングされ得る。

Description

背景
分野
本開示は、光信号を伝達するための技術に関する。より具体的には、本開示は、スイッチングマトリクスがバッファリングされた光学式クロスポイントマクロスイッチ（optical cross-point macro-switch）に関する。

関連技術
多段式のＣｌｏｓパケットスイッチングネットワークは、コンピューティングおよび電気通信スイッチングおよびルーティングシステムにおいて広く用いられており、これらのシステムにおいて多くの別個のエンドポイントまたはポート間で共有される相互接続性を提供している。特に、これらのパケットスイッチングネットワークは、典型的には、何千ものポートにスケーリングすることのできる空間分割スイッチとして実現されている。しかしながら、入出力ポートが競合するので、非ブロッキングＣｌｏｓネットワークにおいても、このようなシステムがスケールアップされると、しばしば効率損失が生じる。この競合は、各々の段内でバッファリングされたスイッチングノードを用いることによって排除することができるので、すべての中間ノードがパケットを格納することができ、これにより、ヘッド・オブ・ラインブロッキング（head-of-line blocking）および／または出力ポートブロッキングを軽減することができる。

バッファリングされたスイッチの作製は、通常、困難であり費用がかかってしまい、このようなアーキテクチャをスケーリングすることも困難である可能性があるが、スイッチの前および／または後におけるパケットバッファの使用が実証されてきた。前者は、通常、「入力待ち行列」または「仮想出力待ち行列」と称されており、典型的には、ヘッド・オブ・ラインブロッキングを排除するので、特定の入力ポートからルーティングされ得るいずれのパケットも、最初にルーティングされるべき他の宛先ポート向けの他のパケットのための待ち行列において待機する必要がなくなる。結果として、このアプローチは入力ポートにおける輻輳を緩和し得る。さらに、後者の技術では、待ち行列は、出力ポートの輻輳に起因するネットワーク内の輻輳を減じるためにスイッチの後に用いられている。このようなメモリバッファはまた、ヘッド・オブ・ラインブロッキングを減らすために、かつ、出力ポートブロッキングに起因するスイッチ競合を減らすために、ネットワークの前および／または後に用いられてもよい。しかしながら、ネットワークの効率は概して制限されており、ネットワークが過負荷状態になったりその限界負荷を超えて非効率的なオペレーティングレジームへと推進されてしまったりすることを確実に防ぐために、綿密な（比較的複雑な）スケジューリング技術が必要になる可能性がある。

スイッチにおけるすべての段においてメモリバッファを使用することによりスイッチを１００％利用することが可能となることは公知である。しかしながら、このようなスイッチを実現することは困難であることが判明した。なぜなら、各々の段が、単にルーティングおよび転送機能を有し得るだけではなく、メモリバッファと、先行するスイッチング／ルーティング段および後続のスイッチング／ルーティング段に対して十分な接続性をも有し得るからである。さらに、各々の段におけるメモリの必要性は、１段当たりのスイッチの数および実現可能な段の数と、直接、競合する可能性がある。したがって、スイッチにおけるすべての段においてメモリバッファを使用することで、スイッチのスケーラビリティが制限されてしまう可能性がある。

これらの難題のせいで、純粋な空間分割スイッチングでは、典型的には、スイッチングネットワークの段内におけるパケット間に多大な競合をもたらしてしまい、全体のシステム性能を損なってしまう可能性がある。スケーラビリティおよびパケットルーティング／スケジューリングの複雑さを犠牲にしてこのブロッキングを軽減するために、スイッチの前および／または後にバッファメモリが用いられることがある。さらに、ＶＬＳＩ技術には制限があるので、完全にバッファリングされたスイッチは、通常、スケーラブルではなく実現するには実用的ではない。

研究者らは、これらのスケーラビリティ制限のうちのいくつかに対処するために、光学相互接続（optical interconnects）や、フォトニック・スイッチング（photonic switching）の使用を研究している。たとえば、ＶＬＳＩスイッチにおける光学相互接続は、高速通信を提供することができ、たとえば、より小型の電気スイッチを光ファイバーリンクと接続することによって、大型のＣｌｏｓパケットスイッチングネットワークを集約することを可能にし得る。このアーキテクチャは、より大型のＣｌｏｓパケットスイッチングネットワークの実現を容易にし得るが、典型的には、上述されたスイッチング競合の性質を変化させるものではない。実際には、結果として得られるＣｌｏｓパケットスイッチングネットワークは、通常、より大きなスケールであっても、やはり輻輳および非能率性を呈する。

代替的には、フォトニック・スイッチング（または光スイッチング）製品は、「トランスペアレントな」光スイッチを優先して、電気スイッチング段を排除することができる。この場合、データパケットは、光線により任意の入力ポートから任意の出力ポートに送信される。これらのフォトニック・スイッチング製品の送信のための速度およびレイテンシは低く、依然として、入力ポートと出力ポートとの競合の問題（と、これにより非能率性）とが残されている。

したがって、上述の問題を伴わないスイッチが必要とされている。

概要
本開示の一実施形態は、第１の集積回路を含むマクロスイッチを提供する。この第１の集積回路は表面を有し、第１のスイッチ部を含む。第１のスイッチ部の各々は、第１の制御論理および第１のメモリバッファを含む。第１の集積回路はさらに、第２のスイッチ部を含む。第２のスイッチ部の各々は第２の制御論理および第２のメモリバッファを含む。さらに、マクロスイッチは、上記表面に面する第２の表面を有する第２の集積回路を含む。第２の集積回路は、光源に結合することができる光ポートと、光ポートおよび第１のスイッチ部に光学的に結合された光導波路と、第１のスイッチ部および第２のスイッチ部に光学的に結合された第２の光導波路とを含む。なお、マクロスイッチが第１のスイッチ部と第２のスイッチ部との間に完全接続型トポロジを有することに留意されたい。

たとえば、マクロスイッチはクロスポイントスイッチを含み得る。さらに、マクロスイッチは非ブロッキングとなり得る。

動作中、所与の第１のスイッチ部における第１の制御論理は、所与の第１のスイッチ部についての所与の第１のスイッチングスケジュールを決定し得るとともに、所与の第２のスイッチ部における第２の制御論理は、所与の第２のスイッチ部についての所与の第２のスイッチングスケジュールを決定し得る。なお、所与の第１のスイッチングスケジュールが第１のスイッチ部および第２のスイッチ部についての他のスイッチングスケジュールからは独立して決定され得ること、かつ、所与の第２のスイッチングスケジュールが第１のスイッチ部および第２のスイッチ部についての他のスイッチングスケジュールからは独立して決定され得ること、に留意されたい。

さらに、所与の光ポートと所与の第１のスイッチ部との間の光導波路は、動作中に所与の光ポートから所与の第１のスイッチ部に情報を伝達する１つの光導波路と、動作中に所与の第１のスイッチ部から所与の光ポートに情報を伝達する別の光導波路とを含み得る。

付加的には、所与の第１のスイッチ部と所与の第２のスイッチ部との間の第２の光導波路は、動作中に所与の第１のスイッチ部から所与の第２のスイッチ部に情報を伝達する１つの光導波路と、動作中に所与の第２のスイッチ部から所与の第１のスイッチ部に情報を伝達する別の光導波路とを含み得る。

なお、光結合は、回折格子、ミラーおよび／または光近接通信を含み得る。
さらに、所与の第１のスイッチ部は、動作中に、入力光信号を入力電気信号に変換し、出力電気信号を出力光信号に変換するトランシーバを含み得る。さらに、所与の第２のスイッチ部は、動作中に、第２の入力光信号を第２の入力電気信号に変換し、第２の出力電気信号を第２の出力光信号に変換する第２のトランシーバを含み得る。

いくつかの実施形態においては、第２の集積回路は、基板と、基板上に配置された埋込み酸化物（buried-oxide：ＢＯＸ）層と、ＢＯＸ層上に配置された半導体層とを含む。この場合、光導波路および第２の光導波路は、半導体層において少なくとも部分的に実現されている。たとえば、基板、ＢＯＸ層および半導体層は、シリコン・オン・インシュレータ技術を構成し得る。

別の実施形態は、プロセッサと、プログラムモジュールを格納するメモリと、マクロスイッチと含むシステムを提供する。動作中、プログラムモジュールがプロセッサによって実行される。

別の実施形態は、マクロスイッチを用いて光信号を切替えるための方法を提供する。動作中、マクロスイッチは、マクロスイッチにおける第２の集積回路内の光導波路で光信号を伝達する。次いで、マクロスイッチは、光導波路からの光信号を、マクロスイッチにおける第１の集積回路内のスイッチ部同士の間で光学的に結合する。この場合、所与のスイッチ部は、制御論理およびメモリバッファを含み、制御論理は、マクロスイッチにおける他のスイッチ部からは独立してスイッチングスケジュールを決定する。さらに、所与のスイッチ部において、マクロスイッチは、光信号を電気信号に変換し、スイッチングを実行し、電気信号を光信号に変換する。この場合、電気信号は、マクロスイッチにおける競合を回避するためにメモリバッファに選択的に格納されている。

この概要は、単に、この明細書中に記載された主題のうちのいくつかの局面の基本的な理解をもたらすために、いくつかの例示的な実施形態を示す目的で提供されているにすぎない。したがって、上述の特徴が単なる例に過ぎす、この明細書中に記載される主題の範囲または精神を多少なりとも狭めるものと解釈されるべきでないことが認識されるだろう。この明細書中に記載される主題の他の特徴、局面および利点は、以下の詳細な説明、添付の図および請求項から明らかになるだろう。

本開示の一実施形態に従ったマクロスイッチを上から見たブロック図である。 本開示の一実施形態に従った、図１のマクロスイッチを側面から見たブロック図である。 本開示の一実施形態に従った、図１のマクロスイッチにおけるスイッチ部のレイアウトを示すブロック図である。 本開示の一実施形態に従った、図１のマクロスイッチにおける集積回路を示すブロック図である。 本開示の一実施形態に従った、図１のマクロスイッチを含むシステムを示すブロック図である。 本開示の一実施形態に従った、マクロスイッチを用いて光信号を切替えるための方法を示すフローチャートである。

なお、添付の図面全体を通じて、同様の参照番号が対応する部分を指していることに留意されたい。さらに、同一部分の複数の例は、ダッシュ記号によって例番号から分離された共通の接頭辞によって指定されている。

詳細な説明
マクロスイッチ、マクロスイッチを含むシステム、およびマクロスイッチを用いて光信号を切替えるための技術についての実施形態が記載される。マクロスイッチは、対向する集積回路を含み得る。当該集積回路のうち一方は、光信号を伝達する光導波路を実現し、他方の集積回路は、複数のスイッチ部の各々において制御論理（ロジック）、電気スイッチおよびメモリバッファを実現する。さらに、マクロスイッチは、スイッチ部同士の間に完全接続型トポロジを有し得る。さらに、各スイッチ部におけるメモリバッファは、スケジューリング／ルーティングを過度に複雑にすることなく、パケットをバッファリングし、輻輳を軽減する。

結果として、マクロスイッチは、任意に大型のスイッチングマトリクス（すなわち、任意の数のスイッチ部および／またはスイッチング段）にスケーリングされ得る。たとえば、マクロスイッチは、（既存のフォトニック・スイッチよりも６７００倍大きい）４０９６×４０９６のスイッチングマトリクスを有する可能性もある。さらに、マクロスイッチは、実装面積が小さくなり得るとともに高いスイッチ性能を有し得る。特に、マクロスイッチは、低出力、高帯域幅、集積回路（チップ）に実装された非ブロッキングの電気光学スイッチを提供し得る。

以下の説明においては、折返しＣｌｏｓ（ファットツリー）パケットスイッチングネットワークがマクロスイッチにおける具体例として用いられている。しかしながら、スイッチング技術は多種多様なスイッチ設計およびアーキテクチャと共に用いられてもよい。

ここで、マクロスイッチの実施形態を記載する。図１は、集積回路１１０および１１２を備えたマクロスイッチ１００を上から見たブロック図を示す。集積回路１１０は、（「リーフスイッチ部」と称されることもある）複数のスイッチ部１１４を含み得る。複数のスイッチ部１１４の各々は、制御論理（Ｃ．Ｌ．）１１６およびメモリバッファ（Ｍ．Ｂ．）１１８のインスタンスを含むか、または当該インスタンスに関連付けられている。集積回路１１０はさらに、（「スパイン・スイッチ部と称されることもある）複数のスイッチ部１２０を含み得る。複数のスイッチ部１２０の各々は、制御論理（Ｃ．Ｌ．）１２２およびメモリバッファ（Ｍ．Ｂ．）１２４のインスタンスを含むか、または当該インスタンスに関連付けられている。さらに、集積回路１１２は光導波路１２６および１２８を含み得る。これらの光導波路は、（光ファイバまたは追加の光導波路に、より一般的には光信号のソースおよびシンクに光学的に結合することができる）光ポート（Ｏ．Ｐ．）１３０と、スイッチ部１１４とを光学的に結合し得る。さらに、光導波路１２８はスイッチ部１１４および１２０を光学的に結合し得る。

マクロスイッチ１００を側面から見たブロック図を呈する図２に示されるように、集積回路１１０および１１２は、それぞれ、互いに向かい合う表面２１０および２１２を有する。（スイッチ部１１４−１などの）図１におけるスイッチ部１１４における所与のスイッチ部は、（図２における光導波路１２６−１などの）図１における光導波路１２６の少なくとも１つによって、（光ポート１３０−１などの）図１における光ポート１３０のうちの所与の１つに光学的に結合され得る。たとえば、光ポート１３０−１とスイッチ部１１４−１との間で光信号を伝達する１つの光導波路と、スイッチ部１１４−１と光ポート１３０−１との間で光信号を伝達する別の光導波路とが存在していてもよい。これにより、光導波路１２６および１２８（図１）は光信号を一方向に伝達し得る。（しかしながら、他の実施形態においては、図１における光導波路１２６および１２８は光信号を双方向に伝達する。）
入力光信号は、光カプラによって集積回路１１２から集積回路１１０に光学的に結合されてもよい。たとえば、光導波路１２６−１を用いて伝達された入力光信号は、光カプラ（Ｏ．Ｃ．）２１０−１によってスイッチ部１１４−１に光学的に結合されてもよい。この光カプラは、回折格子および／またはミラーを含み得る。いくつかの実施形態においては、光結合は光近接通信を伴う。この場合、集積回路１１０と集積回路１１２との間の垂直方向の空間は、集積回路１１０と集積回路１１２との間で光学的に結合されている光信号の１つ以上のキャリア波長よりも短いか、または１つ以上のキャリア波長と同じオーダである。

さらに、スイッチ部１１４（図１）において、入力光信号がトランシーバによって電気信号に変換されてもよい。たとえば、光カプラ２１０−１からの入力光信号は、トランシーバ（ＴＲ．）２１２−１によって電気信号に変換されてもよい。図３に関して以下にさらに記載されるように、この電気信号に関連付けられた１つ以上のパケットは、制御論理１１６（図１）のインスタンスによって処理されてもよく、マクロスイッチ１００における競合を回避するためにメモリバッファ１１８（図１）のインスタンスに選択的に格納されてもよい。

マクロスイッチ１００が（たとえば、スイッチ部１１４−１のスイッチングスケジュールに基づいて）特定のパケットについての準備ができると、制御論理１１６（図１）のインスタンスは、（図１におけるスイッチ（ＳＷ．）１３２におけるスイッチ１３２−１などの）スイッチ部１１４−１におけるスイッチの適切なルーティングまたはスイッチング状態を設定し、任意には、メモリバッファ１１８（図１）のインスタンスにおけるパケットにアクセスし、関連付けられた電気信号を出力し得る。この電気信号はトランシーバ２１２−２によって光信号に変換されてもよい。

さらに、この光信号は、光カプラ２１０−２によって集積回路１１０から（図２における光導波路１２８−１などの）図１における光導波路１２８のうち少なくとも１つに光学的に結合されてもよい。次いで、光導波路１２８−１は、（スイッチ部１２０−１などの）図１におけるスイッチ部１２０における所与のスイッチ部に光信号を伝達してもよい。

次に、光信号は、光カプラ２１０−３によって集積回路１１２からスイッチ部１２０−１に光学的に結合されてもよい。さらに、スイッチ部１２０−１において、光信号がトランシーバ２１２−３によって電気信号に変換されてもよい。図３に関して以下にさらに記載されるように、この電気信号に関連付けられた１つ以上のパケットが、制御論理１２２（図１）のインスタンスによって処理されてもよく、マクロスイッチ１００における競合を回避するためにメモリバッファ１２４（図１）のインスタンスに選択的に格納されてもよい。

マクロスイッチ１００が（たとえば、スイッチ部１２０−１のスイッチングスケジュールに基づいて）特定のパケットについての準備ができると、制御論理１２２（図１）のインスタンスは、（図１におけるスイッチ（ＳＷ．）１３４におけるスイッチ１３４−１などの）スイッチ部１２０−１におけるスイッチの適切なルーティングまたはスイッチング状態を設定し、任意には、メモリバッファ１２４（図１）のインスタンスにおけるパケットにアクセスし、関連付けられた電気信号を出力し得る。この電気信号は、トランシーバ２１２−４によって光信号に変換されてもよい。

さらに、この光信号は、光カプラ２１０−４によって、集積回路１１０から、図１における光導波路１２８のうち（光導波路１２８−１とは異なり得るかまたは光導波路１２８−１以外の）少なくとも１つの光導波路に光学的に結合されてもよい。

次いで、光信号がスイッチ部１１４（図１）のうち別のスイッチ部１１４に伝達されるのに応じて、上述の動作が繰返されてもよい。この場合、当該光信号は、最終的には、出力光信号として光ポート１３０（図１）のうちの１つにルーティングされる。上述したように、一般に、図１におけるスイッチ部１２０−１から光ポート１３０のうち１つの光ポート１３０への復帰路は、図１における光導波路１２６および１２８における別の光導波路ならびにスイッチ部１１４のうち別のスイッチ部を含み得る。

ここで図３を再び参照すると、スイッチ部１１４内の所与のスイッチ部における制御論理１１６のインスタンスは、この（ローカルな）スイッチ部についての所与のスイッチングスケジュールを決定し得るとともに、スイッチ部１２０内の所与のスイッチ部における制御論理１２２のインスタンスは、この（ローカルな）スイッチ部についての所与のスイッチングスケジュールを決定し得る。なお、スイッチングスケジュールは、互いから独立して（すなわち、マクロスイッチ１００における他のいずれのスイッチングスケジュールからも独立して）決定され得ることに留意されたい。

いくつかの実施形態においては、マクロスイッチ１００は、スイッチ部１１４とスイッチ部１２０との間に完全接続型トポロジを提供する。たとえば、マクロスイッチ１００はクロスポイントスイッチを含み得る。クロスポイントスイッチは、スイッチ部１１４とスイッチ部１２０との間における一対多接続や、さらには網羅的（all-to-all）（フルメッシュ：full-mesh）な接続をサポートし得る。（光導波路の交差を回避するために、光導波路１２６および１２８がマクロスイッチ１００において同心円状に配置され得ることに留意されたい。）さらに、メモリバッファ１１８および１２４を用いることにより、マクロスイッチ１００は非ブロッキングになり得るため、高スループットを提供し得る。

例示的な実施形態においては、マクロスイッチは、（エンタープライズデータセンタまたは最新のスーパーコンピュータなどの）分散型計算環境において用いられる。このような計算環境においては、計算ノード間の通信は帯域幅およびレイテンシの両方の障害になり得る。レイテンシおよび輻輳を最小限にするために、全二分割帯域幅を備えた折返しＣｌｏｓ（ファットツリー）ネットワークなどの非ブロッキングネットワーク構成がしばしば用いられる。

しかしながら、（多くのデータセンタアプリケーションにおいて発生するような）局所性の低いアプリケーションの場合、ネットワーク帯域幅が性能を抑制することのないシステムを構築するために、ネットワークスイッチングは、システム全体の電力消費のうちかなり大きな要素、またはさらには主要な要素になり得る。

最新の分散型計算環境は、典型的には、既存のインフィニバンド（Infiniband）電子スイッチなどの電子スイッチを用いている。たとえば、既存のインフィニバンド電子スイッチは、（以下にさらに記載されるように、マクロスイッチ１００のいくつかの実施形態とほぼ等しくなり得る）スイッチング容量が１３０Ｔｂｐｓである非ブロッキング全二分割帯域幅を提供することができる。代替的には、研究者らは、光入力を光出力にするために、（ＭＥＭＳ、音響光学、磁気光学などの）さまざまなスイッチング技術に基づいたフォトニック・スイッチングを研究している。たとえば、５０の入力ポートを５０の出力ポートに切替えることができるＭＥＭＳベースのシリコン・フォトニック・スイッチが実証されてきた。しかしながら、これはマクロスイッチ１００よりも桁が小さく、ＭＥＭＳベースのシリコン・フォトニック・スイッチは、典型的には、マクロスイッチ１００において用いられる電気光学スイッチ部の有効な切替え速度よりも２〜３桁遅いサブマイクロ秒の切替え時間を有する。

マクロスイッチ１００は、いずれか２つのスイッチ部同士の間に直接的なポイント・ツー・ポイント接続を提供する（光導波路などの）シリコン・フォトニクス・リンクと、任意に大型のスイッチングマトリクス（すなわち、１段当たり任意数のスイッチおよび任意数の段）を構築するための各スイッチ部におけるスイッチングノードと、スケジューリング／ルーティングを過度に複雑にすることなく、パケットをバッファリングし、輻輳を軽減するための、各スイッチ部におけるメモリバッファと、を用い得る。結果として、低出力、高帯域幅、非ブロッキングの電気光学式スイッチ・オン・チップとなり得る。たとえば、４０９６の入力を４０９６の出力に切替えることができる、１３１Ｔｂｐｓのスイッチング容量を備えたマクロスイッチは、単一の２０×２０ｃｍシリコン基板上に配置することができ、従来のシステムよりも電力が１１倍節約され得る。なお、スイッチングモジュールにメモリを配置することができるので、マクロスイッチ１００の性能を著しく向上させ得ることに留意されたい。

特に、マクロスイッチ１００は、各スイッチ部におけるスイッチングおよびメモリと、フォトニック・ポイント・ツー・ポイント相互接続と、スイッチ部にわたって論理的に分布している入出力ポートとを含み得る。さらに、各スイッチ部における（プロセッサまたはロジック回路などの）制御論理は、各々の着信パケットを調べ、パケット宛先を参照し、ルーティング情報に基づいてパケットをどこに送信すべきかを決定し、パケットをいつ送信すべきかを決定し、暫定的にローカルメモリにパケットを選択的に格納し、送信する準備ができると、ルーティングテーブル情報に基づいて適切な送出フォトニック・リンクを選択し得る。

いくつかの実施形態においては、ポイント・ツー・ポイント相互接続がシリコン・フォトニクスを用いて実現され、波長分割多重方式の埋込み型光導波路を採用している。さらに、スイッチ部におけるメモリバッファは、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭ、フラッシュ、別のタイプの不揮発性メモリ、および／または、別のタイプの揮発性メモリなどのさまざまなタイプのメモリのうち１つ以上を用い得る。

なお、電力コストを低く維持しながらも高帯域幅を達成するために、マクロスイッチ１００が電子機器とシリコン・フォトニクスとの組合せを用い得ることに留意されたい。特に、マクロスイッチ１００は、光導波路によって光学的に接続されるスイッチ部のオンチップ・ネットワークを用いてもよい。（アウトバウンド光ファイバ接続と併用されて、９．１６ｋＷの電力を消費し得る）既存のインフィニバンド電子スイッチとは対照的に、（アウトバウンド光ファイバ接続と併用される）マクロスイッチ１００は、同等のスイッチング容量に関して（１１分の１である）８３５Ｗの電力を消費し得る。加えて、マクロスイッチ１００は単一の基板を用いて実現され得る一方で、既存のインフィニバンド電子スイッチは、ほぼ０．５メートルトン（４９６ｋｇ）の重量を有する２８Ｕシャーシを必要とし得る。

マクロスイッチの例示的な実施形態は、一片が２０ｃｍである正方形のシリコン基板を用いて実現されてもよい。結果として、このマクロスイッチの周囲長は合計で８００ｍｍになり得る。推定される有効な光ファイバーピッチが３００μｍであれば、これは、合計約２５００の光ファイバが（チップの角部に約６ｍｍのバッファを残した状態で）周囲長に沿って接続されることを可能にし得る。これらの光ファイバのうちの８２６の光ファイバを用いることにより、マクロスイッチの内部光導波路に外部レーザパワーが供給され得る。残りの光ファイバのうち１５３６の光ファイバを用いることにより、５１２の入出力光ファイバ対が提供され得るとともに、各対ごとに第３の光ファイバで、出力ファイバのために外部レーザパワーが供給され得る。さらに、入出力光ファイバの各々は、合計４０９６の入出力キャリア波長対のために、キャリア波長ごとに１６Ｇｂｐｓで８つのキャリア波長を伝達または搬送し得る。これにより、マクロスイッチごとに合計で６５．５Ｔｂｐｓの入力帯域幅に加えて６５．５Ｔｂｐｓの出力帯域幅が提供され得る。

図１を再び参照すると、マクロスイッチ１００は、折返しＣｌｏｓ（ファットツリー）内部接続を有し得る。（なお、図１が実際の物理的配置ではなくマクロスイッチ１００の機能のブロック図を示すように意図されていることに留意されたい。）特に、マクロスイッチ１００の内部構造は、シリコン・フォトニクス光導波路と接続される（４３個のリーフスイッチ部および２４個のスパイン・スイッチ部を含む）６７個のスイッチ部を含み得る。光近接通信は、集積回路１１２における光層にスイッチ部を光学的に結合して、内部の光導波路および外部の光ファイバの両方のために光リンクをルーティングし得る。先に述べたように、オンチップ・シリコン・フォトニクス相互接続ネットワークのための電力は、光ファイバを介して接続されているオフ・マクロスイッチ・レーザによってマクロスイッチの側に提供されてもよい。

さらに、内部のマクロスイッチトポロジは、非ブロッキング全二分割帯域幅をもたらすためにスイッチ部同士の間で折返しＣｌｏｓ（ファットツリー）を用いてもよい。いくつかの実施形態においては、スイッチ部のうちのいずれか２つのスイッチ部の間における各々の接続は双方向であり、各々の方向に指定数の光導波路およびキャリア波長がある。たとえば、マクロスイッチは、各々が１２８のキャリア波長を伝達する１６の光ファイバに対する１６の光ポートと、光ポートとリーフスイッチ部との間における各方向への４３の光導波路と、を備え得る。光導波路の各々は（合計１９２のキャリア波長に対して）４つのキャリア波長を伝達する。マクロスイッチはさらに、リーフスイッチ部とスパイン・スイッチ部との間に各方向への１９２の光導波路を備え得る。１９２の光導波路の各々は、（同様に、合計１９２のキャリア波長に対して）１つのキャリア波長を伝達する。これにより、各々のリーフスイッチ部および各々のスパイン・スイッチ部は最大１９２までの双方向キャリア波長対を接続することができる。

図３は、マクロスイッチ１００（図１および図２）におけるスイッチ部３００のレイアウトを示すブロック図である。このスイッチ部は、１９２の光シリアライザ／デシリアライザ（serializers/deserializers：ＳＥＲＤＥＳ）を含み得る。双方向キャリア波長対ごとに１つの光シリアライザ／デシリアライザが設けられている。さらに、スイッチ部３００は、各々の送出メッセージまたはパケットの宛先を調べてルーティングテーブルに基づいて送出キャリア波長を選択し得る送信器（transmitter：Ｔｘ）ルーティングまたは制御論理を含み得る。キャリア波長が選択されると、メッセージがその待ち行列に送信され得るとともに、シリアライザが、メッセージビットまたはデータに基づいてキャリア波長を変調し始め得る。

さらに、スイッチ部３００は、受信器（receiver：Ｒｘ）ルーティングまたは制御論理を含み得る。受信器（Ｒｘ）ルーティングまたは制御論理は、各々の受信メッセージまたはパケットの宛先を調べ、入出力（input/output：Ｉ／Ｏ）スクラッチパッドにメッセージをコピーし、メッセージ内の情報を送信器ルーティング論理のための待ち行列にコピーし得る。

なお、スイッチ部３００におけるルーティング（routing：ＲＴＧ）テーブルが、宛先部識別子と、宛先に関連付けられてメッセージまたはパケットを宛先に伝達するために用いられる１つ以上のキャリア波長との間においてマッピングを提供し得ることに留意されたい。加えて、入出力スクラッチパッドは、メッセージのために直接アドレス指定可能なストレージを提供するＳＲＡＭベースのスクラッチパッドであってもよい。たとえば、入出力スクラッチパッドは３ＭＢであってもよい。高スループットをもたらすために、入出力スクラッチパッドは１２個のバンクに編成されてもよい。この場合、各々のバンクは、独立して、受信器および送信器のマルチプレクサにデータを供給することができる。（なお、これらのバンクが完全にパイプライン化された態様で同時にアクセスされ得ることに留意されたい。）
さらに、スイッチ部３００は、シリアライザ／デシリアライザと入出力スクラッチパッドとの間に入出力クロスバーを含み得る。

例示的な実施形態においては、マクロスイッチにおける各スイッチ部は約２０ｍｍ^２を占めると推測され、８Ｗ未満を消費する。

内部スイッチネットワークを非ブロッキングにするために、各々のリーフスイッチ部は、外部光ファイバに接続する９６個の双方向キャリア波長対と、スパイン・スイッチ部に接続する９６個の双方向キャリア波長対とを有し得る。マクロスイッチの周囲長が合計４０９６個の双方向キャリア波長対を有し得るので、外部の光ファイバ接続に接続するために合計４３個のリーフスイッチ部が必要となるかもしれない。（なお、各々が９６個の外部の双方向キャリア波長対を備えている４３個のリーフスイッチ部が最大４１２８個までの双方向キャリア波長対に接続し得ることに留意されたい。）
さらに、非ブロッキング全二分割帯域幅を提供するために、各リーフスイッチ部のうち（各方向への）残りの９６個の波長は、スパイン・スイッチ部のすべてにわって分散されていてもよい。さらに、各々のスパイン部は１つの光導波路を有してもよい。１つの光導波路は、各々のリーフ部に接続された（各方向ごとに）４つのキャリア波長を含むかまたは伝達する。スパイン・スイッチ部が一方向への１９２の波長で最大の接続性を有し得るので、マクロスイッチは、非ブロッキング全二分割帯域幅構成ですべてのリーフスイッチを接続するために合計２４個のスパイン・スイッチを必要とする可能性がある。さらに、各スイッチ部を通じて最大の総トラヒックが３８４ＧＢ／ｓであり得るので、各スイッチ部が１ＧＨｚの公称周波数で動作すると想定すると、各スイッチ部は、１２個のバンク付きの３ＭＢ入出力スクラッチパッド（２５６ＫＢ／バンク）を必要とする可能性がある。

なお、スイッチ部を内部接続するために必要とされる光導波路の総数がマクロスイッチについての数の約半分になり得ることに留意されたい。さらに、内部の光導波路のために必要な電力を含むが送出光ファイバのために必要な電力を除いた１マクロスイッチ当たりの消費電力合計は、約７５９Ｗとなり得る。冷却のために１０％の追加電力が含まれている場合、１マクロスイッチ当たりの電力消費は約８３５Ｗとなる。

マクロスイッチを設計する際の１つの検討事項はフォトニック・リンクに電力を供給するためのレーザ源の位置である。これらのレーザ源は、マクロスイッチの外側に、またはマクロスイッチ内のオンチップ・レーザとして、配置することができる。オンチップ・レーザが用いられると、追加の電力を節約することができる。特に、完全接続型のポイント・ツー・ポイントアーキテクチャであるために、典型的には、オン・マクロスイッチ・ポイント・ツー・ポイントリンクのサブセットだけがいずれの所与の時点においても使用されるので、Ｎのチャネル波長分割多重リンク当たり１セットのＭの波長可変レーザをプロビジョニングして（ＭはＮ未満である）、適切なセットのキャリア波長に合わせることにより、Ｍ個のリンクからなる任意のサブセットに対して電力を送達することができる。リンクは、ＭがＮにほぼ等しくなるように（すなわち、波長可変レーザ出力の数が任意の所与の時点においてほぼすべてのリンクに電力を供給するのに十分となり得るように）ほぼ完全にプロビジョニングされ得るか、または、概して、レーザ（これにより、電力）利用が最適化されるように、波長可変レーザ出力Ｍの数が選択されるように最適にプロビジョニングされ得る。なお、Ｍ個のチャネルを必要なキャリア波長に調整することに伴って生じる（たとえば１００ｎｓ未満の）調整遅延が発生し得ることに留意されたい。概して、このアプローチでは、有効な帯域幅のために電力効率を犠牲にすることが可能となり得る。

先に述べたように、マクロスイッチは、フォトニック集積回路などの集積回路において実現される光導波路を含み得る。図４は、集積回路４００を示すブロック図である。この集積回路は、基板４１０と、基板４１０上に配置された埋込み酸化物（ＢＯＸ）層４１２と、埋込み酸化物層４１２上に配置された半導体層４１４とを含む。光導波路などの光学部品が、埋込み酸化物層４１２および半導体層４１４に少なくとも部分的に含まれていてもよい。例示的な実施形態においては、基板４１０および半導体層４１４はシリコンを含み、埋込み酸化物層４１２は二酸化ケイ素を含む。このため、基板４１０、埋込み酸化物層４１２および半導体層４１４はシリコン・オン・インシュレータ技術を構成し得る。

さらに、半導体層４１４は、（０．２μｍ〜０．３μｍなどの）１未満μｍである厚さ４１６を有し得る。さらに、埋込み酸化物層４１２は、（０．８μｍなどの）０．３μｍ〜３μｍの厚さ４１８を有し得る。なお、光導波路の幅が４００ｎｍ〜３０００ｎｍであり得ることに留意されたい。例示的な実施形態においては、光導波路は、１．３μｍまたは１．５５μｍの基本波長を有する光信号などの、１．１μｍ〜１．７μｍの波長を有する光信号（すなわち光）を伝達する。

マクロスイッチ１００（図１および図２）はシステムおよび／または電子デバイスに含まれていてもよい。これは、マクロスイッチ１００を含むシステム５００を示すブロック図を呈する図５に示されている。いくつかの実施形態においては、システム５００は、（１つ以上のプロセッサを備えた）処理サブシステム５１０および（メモリを備えた）メモリサブシステム５１２を含む。

概して、集積回路およびシステム５００の機能は、ハードウェアおよび／またはソフトウェアにおいて実現され得る。これにより、システム５００は、動作中に、処理サブシステム５１０によって実行され得る（ＤＲＡＭまたは別のタイプの揮発性もしくは不揮発性コンピュータ読取可能メモリなどの）メモリサブシステム５１２に格納された１つ以上のプログラムモジュールまたは命令のセットを含み得る。なお、１つ以上のコンピュータプログラムがコンピュータプログラムメカニズムを構成し得ることに留意されたい。さらに、メモリサブシステム５１２におけるさまざまなモジュール内の命令は、高レベルの手続き型言語、オブジェクト指向型プログラミング言語で、および／または、アセンブリもしくはマシン言語で、実現され得る。なお、プログラミング言語がコンパイルされ得るかまたは翻訳され得ること、たとえば、処理サブシステムによって実行されるように構成可能であるかまたは構成され得ることに留意されたい。

システム５００内のコンポーネントは信号ライン、リンクまたはバスによって結合されてもよい。これらの接続は、信号および／またはデータの電気通信、光通信または電気光通信を含み得る。さらに、上述の実施形態においては、互いに直接接続されたいくつかのコンポーネントが示されており、中間コンポーネントを介して接続された他のコンポーネントも示されている。各インスタンスにおいては、相互接続または「結合」の方法により、２つ以上の回路ノード間に何らかの所望の通信、または端子が設けられる。このような結合は、当業者によって理解され得るように、いくつかの回路構成を用いて頻繁に実現される可能性があり、たとえば、交流結合および／または直流結合が用いられてもよい。

いくつかの実施形態においては、これらの回路、コンポーネントおよび装置における機能が、特定用途向け集積回路（application-specific integrated circuit：ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（field-programmable gate array：ＦＰＧＡ）および／または１つ以上のデジタル信号プロセッサ（digital signal processor：ＤＳＰ）の１つ以上において実現され得る。さらに、前述の実施形態における機能は、当該技術において公知であるように、ソフトウェアにおいてよりもハードウェアにおいてより実現され得るか、または、ハードウェアにおいてよりもソフトウェアにおいてより実現され得る。概して、システム５００は、１つの位置にあってもよく、または、複数の地理的に分散した位置に分布されていてもよい。

システム５００は、ＶＬＳＩ回路、スイッチ、ハブ、ブリッジ、ルータ、（波長分割多重通信システムなどの）通信システム、ストレージエリアネットワーク、データセンタ、（ローカルエリアネットワークなどの）ネットワーク、および／または、（多重コアプロセッサコンピュータシステムなどの）コンピュータシステムを含み得る。さらに、コンピュータシステムは、（マルチソケットのマルチラックサーバなどの）サーバ、ラップトップコンピュータ、通信装置またはシステム、パーソナルコンピュータ、ワークステーション、メインフレーム・コンピュータ、ブレード、エンタープライズコンピュータ、データセンタ、タブレットコンピュータ、スーパーコンピュータ、ネットワーク接続ストレージ（network-attached-storage：ＮＡＳ）システム、ストレージエリアネットワーク（storage-area-network：ＳＡＮ）システム、（ＭＰ３プレイヤなどの）メディアプレイヤ、機器、サブノートブック／ネットブック、タブレットコンピュータ、スマートフォン、携帯電話、ネットワーク機器、セットトップ・ボックス、携帯情報端末（personal digital assistant：ＰＤＡ）、玩具、コントローラ、デジタル信号プロセッサ、ゲーム機、装置コントローラ、機器内の計算エンジン、家電用電子機器、携帯用コンピューティングデバイスもしくは携帯用電子デバイス、パーソナルオーガナイザ、および／または、別の電子デバイスを含み得るが、これらに限定されない。いくつかの実施形態においては、マクロスイッチ１００および／またはシステム５００は、スイッチ、ハブ、ブリッジ、および／または、ルータの機能を実行する。

さらに、マクロスイッチ１００および／またはシステム５００の実施形態が含み得るコンポーネントはより少なくても、またはより多くてもよい。これらの実施形態はいくつかの別々のアイテムを有するものとして示されているが、これらの光学部品、集積回路およびシステムは、この明細書中に記載される実施形態の構造的な概要ではなく、存在し得るさまざまな特徴の機能を説明するものとして意図されている。結果として、これらの実施形態においては、２つ以上のコンポーネントが単一のコンポーネントに組合わされてもよく、および／または、１つ以上のコンポーネントの位置が変更されてもよい。加えて、マクロスイッチ１００および／またはシステム５００の前述の実施形態における機能は、当該技術において公知であるように、ソフトウェアにおいてよりもハードウェアにおいてより実現され得るか、または、ハードウェアにおいてよりもソフトウェアにおいてより実現され得る。

前述の実施形態が特定の要素および複合物と共に例示されているが、当業者に公知であるように、（化学量論的組成および非化学量論的組成を含む）多種多様な材料および組成が用いられてもよい。このように、シリコン光導波路が前述の実施形態において例示されているが、スイッチング技術は、当業者に公知であるように、他の材料と共に用いられてもよい。さらに、半導体層はポリシリコンまたはアモルファスシリコンを含んでもよい。加えて、マクロスイッチにおける材料および化合物は、蒸着、スパッタリング、分子線エピタキシ、化学気相成長、（フォトリソグラフィまたは直接書込みリソグラフィなどの）ウェットエッチングまたはドライエッチング、研磨などを含む多種多様な処理技術を用いて作製されてもよい。より概略的には、マクロスイッチ１００におけるコンポーネントは、アディティブ法（すなわち材料堆積）および／またはサブトラクティブ法（すなわち材料除去）を用いて規定されてもよく、これらのコンポーネントは、半導体、金属、ガラス、サファイア、二酸化ケイ素、有機材料、無機材料、樹脂および／またはポリマーを含む多種多様な材料を用いて作製されてもよい。加えて、多種多様な光学部品はマクロスイッチ１００において、またはマクロスイッチと共に用いられてもよい。

ここで、方法の実施形態を説明する。図６は、マクロスイッチ１００（図１および図２）などのマクロスイッチを用いて光信号を切替えるための方法６００を例示するフローチャートを示す。動作中、マクロスイッチは、マクロスイッチにおける第２の集積回路内の光導波路で光信号を伝達する（動作６１０）。次いで、マクロスイッチは、光導波路からの光信号を、マクロスイッチにおける第１の集積回路内のスイッチ部の間で光学的に結合する（動作６１２）。この場合、所与のスイッチ部は、制御論理およびメモリバッファを含み、制御論理は、マクロスイッチにおける他のスイッチ部からは独立してスイッチングスケジュールを決定する。さらに、所与のスイッチ部において、マクロスイッチは、光信号を電気信号に変換し（動作６１４）、スイッチングを実行し（動作６１８）、電気信号を光信号に変換する（動作６２０）。ここで、電気信号は、マクロスイッチにおける競合を回避するためにメモリバッファに選択的に格納される（動作６１６）。

方法６００のいくつかの実施形態においては、より多くの動作またはより少ない動作が行われてもよい。さらに、動作の順序は変更されてもよく、および／または、２つ以上の動作が１回の動作に組合わされてもよい。

前述の記載においては、「いくつかの実施形態」と称している。なお、「いくつかの実施形態」が実現可能なすべての実施形態のサブセットを説明しているが、常に同じサブセットの実施形態を指定しているとは限らないことに留意されたい。

上述の記載は、いずれの当業者であっても開示を作製および使用することが可能となるように意図されたものであって、特定の応用例およびその要件の文脈において提供されている。さらに、本開示の実施形態の上述の記載は例示および説明だけを目的として提示されたものであって、網羅的となるよう意図されたものではなく、または本開示を開示された形態に限定するように意図されたものではない。したがって、多くの変更例および変形例が当業者にとって明らかになり得るとともに、この明細書中に規定された一般原則は、本開示の精神および範囲から逸脱することなく他の実施形態および応用例に適用され得る。加えて、前述の実施形態の説明は、本開示を限定するように意図されたものではない。このため、本開示は、図示される実施形態に限定されるように意図されたものではなく、この明細書中に開示されている原理および特徴と一致する最も広い範囲が与えられるはずである。

Claims (21)

1. マクロスイッチであって、
   表面を有する第１の集積回路を含み、前記第１の集積回路は、
   第１のスイッチ部を含み、前記第１のスイッチ部の各々は第１の制御論理および第１のメモリバッファを含み、前記第１の集積回路はさらに、
   第２のスイッチ部を含み、前記第２のスイッチ部の各々は第２の制御論理および第２のメモリバッファを含み、前記マクロスイッチはさらに、
   前記表面に面する第２の表面を有する第２の集積回路を含み、前記第２の集積回路は、
   光源に結合するように構成された光ポートと、
   前記光ポートおよび前記第１のスイッチ部に光学的に結合された第１の光導波路と、
   前記第１のスイッチ部および前記第２のスイッチ部に光学的に結合された第２の光導波路とを含み、前記マクロスイッチは、前記第１のスイッチ部と前記第２のスイッチ部との間に完全接続型トポロジを有する、マクロスイッチ。
2. 前記マクロスイッチはクロスポイントスイッチを含む、請求項１に記載のマクロスイッチ。
3. 前記マクロスイッチは非ブロッキングとなる、請求項１または２に記載のマクロスイッチ。
4. 動作中、所与の第１のスイッチ部における前記第１の制御論理は、前記所与の第１のスイッチ部についての所与の第１のスイッチングスケジュールを決定し、
   動作中に、所与の第２のスイッチ部における前記第２の制御論理は、前記所与の第２のスイッチ部についての所与の第２のスイッチングスケジュールを決定する、請求項１から３のいずれか一項に記載のマクロスイッチ。
5. 前記所与の第１のスイッチングスケジュールは、前記第１のスイッチ部および前記第２のスイッチ部についての他のスイッチングスケジュールから独立して決定され、
   前記所与の第２のスイッチングスケジュールは、前記第１のスイッチ部および前記第２のスイッチ部についての前記他のスイッチングスケジュールから独立して決定される、請求項４に記載のマクロスイッチ。
6. 所与の光ポートと所与の第１のスイッチ部との間における前記第１の光導波路は、動作中に、前記所与の光ポートから前記所与の第１のスイッチ部に情報を伝達する１つの光導波路と、動作中に、前記所与の第１のスイッチ部から前記所与の光ポートに情報を伝達する別の光導波路とを含む、請求項１から５のいずれか一項に記載のマクロスイッチ。
7. 所与の第１のスイッチ部と所与の第２のスイッチ部との間における前記第２の光導波路は、動作中に、前記所与の第１のスイッチ部から前記所与の第２のスイッチ部に情報を伝達する１つの光導波路と、動作中に、前記所与の第２のスイッチ部から前記所与の第１のスイッチ部に情報を伝達する別の光導波路とを含む、請求項１から６のいずれか一項に記載のマクロスイッチ。
8. 光結合は、回折格子、ミラーおよび光近接通信のうちの１つを含む、請求項１から７のいずれか一項に記載のマクロスイッチ。
9. 所与の第１のスイッチ部は、動作中に、入力光信号を入力電気信号に変換し、出力電気信号を出力光信号に変換するトランシーバを含み、
   所与の第２のスイッチ部は、動作中に、第２の入力光信号を第２の入力電気信号に変換し、第２の出力電気信号を第２の出力光信号に変換する第２のトランシーバを含む、請求項１から８のいずれか一項に記載のマクロスイッチ。
10. 前記第２の集積回路は、
    基板と、
    前記基板上に配置された埋込み酸化物（ＢＯＸ）層と、
    前記ＢＯＸ層上に配置された半導体層とを含み、前記第１の光導波路および前記第２の光導波路は、前記半導体層において少なくとも部分的に実現される、請求項１から９のいずれか一項に記載のマクロスイッチ。
11. 前記基板、前記ＢＯＸ層および前記半導体層はシリコン・オン・インシュレータ技術を構成する、請求項１０に記載のマクロスイッチ。
12. プロセッサと、
    前記プロセッサに結合されて、動作中に前記プロセッサによって実行されるプログラムモジュールを格納するメモリと、
    請求項１から１１のいずれか一項に記載の前記マクロスイッチと含む、システム。
13. プロセッサと、
    前記プロセッサに結合されて、動作中に前記プロセッサによって実行されるプログラムモジュールを格納するメモリと、
    マクロスイッチとを含むシステムであって、前記マクロスイッチは、
    表面を有する第１の集積回路を含み、前記第１の集積回路は、
    第１のスイッチ部を含み、前記第１のスイッチ部の各々は第１の制御論理および第１のメモリバッファを含み、前記第１の集積回路はさらに、
    第２のスイッチ部を含み、前記第２のスイッチ部の各々は第２の制御論理および第２のメモリバッファを含み、前記マクロスイッチはさらに、
    前記表面に面する第２の表面を有する第２の集積回路を含み、前記第２の集積回路は、
    光源に結合するように構成された光ポートと、
    前記光ポートおよび前記第１のスイッチ部に光学的に結合された第１の光導波路と、
    前記第１のスイッチ部および前記第２のスイッチ部に光学的に結合された第２の光導波路とを含み、前記マクロスイッチは、前記第１のスイッチ部と前記第２のスイッチ部との間に完全接続型トポロジを有する、システム。
14. 前記マクロスイッチはクロスポイントスイッチを含み、
    前記マクロスイッチは非ブロッキングとなる、請求項１３に記載のシステム。
15. 動作中、所与の第１のスイッチ部における前記制御論理は、前記所与の第１のスイッチ部についての所与の第１のスイッチングスケジュールを決定し、
    動作中、所与の第２のスイッチ部における前記第２の制御論理は、前記所与の第２のスイッチ部についての所与の第２のスイッチングスケジュールを決定する、請求項１３または１４に記載のシステム。
16. 前記所与の第１のスイッチングスケジュールは、前記第１のスイッチ部および前記第２のスイッチ部についての他のスイッチングスケジュールから独立して決定され、
    前記所与の第２のスイッチングスケジュールは、前記第１のスイッチ部および前記第２のスイッチ部についての前記他のスイッチングスケジュールから独立して決定される、請求項１５に記載のシステム。
17. 所与の光ポートと所与の第１のスイッチ部との間における前記第１の光導波路は、動作中に、前記所与の光ポートから前記所与の第１のスイッチ部に情報を伝達する１つの光導波路と、動作中に、前記所与の第１のスイッチ部から前記所与の光ポートに情報を伝達する別の光導波路とを含む、請求項１３から１６のいずれか一項に記載のシステム。
18. 所与の第１のスイッチ部と所与の第２のスイッチ部との間における前記第２の光導波路は、動作中に、前記所与の第１のスイッチ部から前記所与の第２のスイッチ部に情報を伝達する１つの光導波路と、動作中に、前記所与の第２のスイッチ部から前記所与の第１のスイッチ部に情報を伝達する別の光導波路とを含む、請求項１３から１７のいずれか一項に記載のシステム。
19. 所与の第１のスイッチ部は、動作中に、入力光信号を入力電気信号に変換し、出力電気信号を出力光信号に変換するトランシーバを含み、
    所与の第２のスイッチ部は、動作中に、第２の入力光信号を第２の入力電気信号に変換し、第２の出力電気信号を第２の出力光信号に変換する第２のトランシーバを含む、請求項１３から１８のいずれか一項に記載のシステム。
20. 前記第２の集積回路は、
    基板と、
    前記基板上に配置された埋込み酸化物（ＢＯＸ）層と、
    前記ＢＯＸ層上に配置された半導体層とを含み、前記光導波路および前記第２の光導波路は、前記半導体層において少なくとも部分的に実現されている、請求項１３から１９のいずれか一項に記載のシステム。
21. マクロスイッチを用いて光信号を切替える方法であって、
    前記マクロスイッチにおける第２の集積回路内の光導波路で光信号を伝達するステップと、
    前記光導波路からの前記光信号を、前記マクロスイッチにおける第１の集積回路内のスイッチ部の間で光学的に結合するステップとを含み、所与のスイッチ部は制御論理およびメモリバッファを含み、前記制御論理は、前記マクロスイッチにおける他のスイッチ部からは独立してスイッチングスケジュールを決定し、前記方法はさらに、
    前記所与のスイッチ部において、光信号を電気信号に変換し、スイッチングを実行し、前記電気信号を前記光信号に変換するステップを含み、前記電気信号は、前記マクロスイッチにおける競合を回避するために前記メモリバッファに選択的に格納される、方法。