JP2001136200A

JP2001136200A - 可変長パケットスイッチ

Info

Publication number: JP2001136200A
Application number: JP31388299A
Authority: JP
Inventors: Masanaga Yasukawa; 正祥安川; Koichi Genda; 浩一源田; Naoaki Yamanaka; 直明山中
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1999-11-04
Filing date: 1999-11-04
Publication date: 2001-05-18
Anticipated expiration: 2019-11-04
Also published as: JP3634992B2

Abstract

(57)【要約】【課題】本発明の課題は、パケットをセルレベルで処理
する単位セルスイッチを基本とし、基本スイッチをマル
チステージで接続することでスイッチサイズをスケーラ
ブルに変更可能な可変長パケットスイッチを提供するこ
とにある。【解決手段】本発明は、スイッチ入力部にコネクション
毎のバッファ１とバッファ間のパケット転送品質の公平
性を満足するスケジューラ２を備え、スイッチ出力部に
入力ポート別のバッファ４とバッファ間のパケット転送
品質の公平性を満足するスケジューラ５を備えることを
特徴とするものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は可変長パケットの大
容量パケットスイッチング技術に関する。特に、単位パ
ケットスイッチをトラヒック需要に応じて、マルチステ
ージで接続しスイッチサイズをスケーラブルに変更可能
なスイッチ構成技術に関する。また多段パケットスイッ
チを構成しても、スイッチ内でパケットブロックが発生
せずに高スループットでパケットを転送可能とするスイ
ッチ内パケット転送技術と、スイッチ内で瞬間的にパケ
ットブロックが発生しても、パケットレベルの通信品質
を満足するためのスイッチ内パケットバッファリング技
術に関する。

【０００２】本発明技術を用いれば、高速ＩＰネットワ
ークでＱosを保証したＩＰ転送を保証できる。

【０００３】

【従来の技術】スイッチのスループットを拡大するに
は、まず始めに単位スイッチを構成し、単位スイッチを
マルチステージで拡張する方法が広く知られている。従
来のパケットスイッチング技術では、パケットレベルの
スイッチングを行う単位スイッチを用いてスイッチをマ
ルチステージ接続してスイッチサイズを拡張していた。
このため、スイッチ内の各単位スイッチ毎にはパケット
レベルのスイッチングを行う必要があった。しかも、単
位パケットスイッチでは、同一出力方路に対してより転
送時間が短くて済む短パケットが存在しても、長パケッ
トの転送が短パケットの転送を邪魔する「ヘッドオブラ
インブロッキング」効果のために、短パケットの転送遅
延が増大し、単位パケットスイッチのスループットが伸
びないという問題が存在した。この状況は単位スイッチ
を多段接続するマルチステージスイッチではより顕著と
なり、単にパケットスイッチを多段接続してスイッチサ
イズを拡大しただけでは、各ステージの単位スイッチで
パケット転送ブロックが生じ、スイッチスループットの
低下を招くだけでなく、転送されるパケットのパケット
転送遅延時間特性が優れないという問題が存在した。こ
のように単なるパケットスイッチの多段接続ではトラヒ
ック特性の優れる大規模パケットスイッチを構成するこ
とはできない。さらに、スイッチ内においてマルチルー
トでパケット転送するときにパケットの転送ルートのス
ケジューリングに失敗するとスイッチ内の負荷分散に失
敗し、マルチルート内で分配負荷のアンバランスが発生
し、入出力ポートに空き帯域が存在しても、スイッチ内
で高負荷ポイントが発生し、パケットブロックが多発す
るブロッキングが発生する問題があった。また、このよ
うな状況を防止するためにスイッチ内でパケット毎に転
送ルートを変更してスイッチ内分配負荷バランスをとる
ことも考えられるが、スイッチ出力後にパケット順序が
逆転してしまう問題が存在した。

【０００４】

【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたもので、パケットをセルレベルで処理す
る単位セルスイッチを基本とし、基本スイッチをマルチ
ステージで接続することでスイッチサイズをスケーラブ
ルに変更可能なパケットスイッチを提供することを第一
の目的とする。さらに従来のマルチステージパケットス
イッチでは困難であった、スイッチング特性の優れるマ
ルチステージパケットスイッチを実現するスイッチ構成
技術を提供することを第二の目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に本発明の可変長パケットスイッチは、スイッチ入力部
にコネクション毎のバッファとバッファ間のパケット転
送品質の公平性を満足するスケジューラを備え、スイッ
チ出力部に入力ポート別のバッファとバッファ間のパケ
ット転送品質の公平性を満足するスケジューラを備える
ことを特徴とするものである。

【０００６】また本発明は、前記可変長パケットスイッ
チであって、スイッチ入力部にパケット到着時にパケッ
ト到着時間とパケット長を反映したタグを付与するパケ
ットコントローラを備え、スイッチ部はスイッチ出力で
入力方路別に到着するパケット内のタグを識別し、タグ
の若い順にセルを出力する機能を備える出力バッファを
備える単位スイッチの多段接続で構成されることを特徴
とするものである。

【０００７】また本発明は、前記可変長パケットスイッ
チであって、パケットコントローラが付与するタグはパ
ケットのスイッチ到着時刻＋パケット長を反映した値を
持つことを特徴とするものである。

【０００８】また本発明は、前記可変長パケットスイッ
チであって、スイッチ入力部のパケットコントローラは
スイッチ到着パケットを固定長のセルに分割する手段を
備え、前記パケットコントローラはパケットレベル（フ
レームレベル）で分割されたセルをスイッチ内のマルチ
ルートに負荷分散するようにスイッチ内転送ルートを決
定する手段を備え、単位スイッチは同一フレームを構成
するセルを同一の優先順位でスイッチ出力に送出する手
段を備えることを特徴とするものである。

【０００９】また本発明は、前記可変長パケットスイッ
チであって、スイッチ入力部のパケットコントローラが
パケットレベルの負荷分散を行うときに、スイッチ毎の
スイッチ入力部に分散的に負荷分配履歴テーブルを参照
し、各スイッチ部が分散的にパケットレベルで負荷分散
を行う手段を備えたことを特徴とするものである。

【００１０】また本発明は、前記可変長パケットスイッ
チであって、単位スイッチは出力ポート部の出力バッフ
ァに入力ポート別に到来するパケットを識別し、出力バ
ッファ部のキュー長情報をもとに到来するパケットをパ
ケットレベルで格納・廃棄する手段を備えることを特徴
とするものである。

【００１１】本発明は、可変長のパケットをマルチステ
ージ環境下で高性能にスイッチングするパケットスイッ
チング技術である。スイッチ内でパケットの長さを意識
したスケジューリングを行うことでヘッドオブラインブ
ロッキングによるスイッチング特性の劣化を防止できる
ことが第一の主要な特徴である。またスイッチ内の分配
負荷をバランスし、パケットスループットをあげるため
に、スイッチ内でパケットレベルのルート制御を行い負
荷分配を行う。このため同一コネクション内のパケット
転送ルートが異なり、スイッチ出力部でパケット順序逆
転が発生する可能性がある。しかしながら、本発明では
スイッチを構成する単位スイッチがパケットのスイッチ
到着時刻とパケット長を反映したパケット内のタグによ
りパケットの順序制御を行いながらスイッチングを行う
機構を持つため、パケット転送順序を保証しながらパケ
ットスループットに優れるパケットスイッチを実現可能
である。この点が本発明の第二の主要な特徴である。さ
らに、本発明のスイッチはスイッチ内ではパケットレベ
ルのデータ転送を行わず、パケットを固定長のセルに分
割してセルレベルのデータ転送を行う。このとき各ステ
ージのバッファが連携してパケット順序制御を実行する
ために、同一パケットを構成するセルがマルチステージ
間のバッファを共有しながらスイッチング可能となる。
その結果、各ステージのバッファで一度パケットを構成
する全セルの到着を待ってからスイッチングする必要が
なくなるのでパケット転送特性に優れるスイッチを実現
できる。しかもスイッチ内でセルレベルの転送を行って
もフレームレベルのブロック転送を行っているため、バ
ッファ部でパケットレベルのバッファ格納・廃棄制御が
可能となるためパケット転送品質にすぐれるスイッチを
実現できる。これが本発明の第三の主要な特徴である。

【００１２】つまり、本発明ではマルチステージでスイ
ッチサイズをスケーラブルに拡張可能で、マルチステー
ジ環境下でパケット転送を行ってもパケットスループッ
ト、転送品質に優れるパケットスイッチングを行うこと
が可能である。従来の技術とはスイッチ内でパケットを
構成するフレームをセルに分割し、フレームレベルのマ
ルチルートのブロック転送を行いながらも、フレームの
長さ、スイッチ到着時刻を意識したタグを用いてスイッ
チ内でフレームの順序制御を行いながらセル転送する手
段を備えるために、簡単なスケジューリングアルゴリズ
ムでスケーラブルな大容量パケットスイッチを提供でき
る点が大きく異なる。

【００１３】

【発明の実施の形態】以下図面を参照して本発明の実施
形態例を詳細に説明する。

【００１４】図１は本発明で想定するパケット転送品質
を満足するパケットスイッチアーキテクチャである。本
アーキテクチャでは、まず始めにスイッチ入力部にスイ
ッチに収容するコネクション毎のパケット転送品質の公
平性を満足するために、コネクション単位のバッファ１
が配置されている。ネットワークを転送されたパケット
は一度、このバッファ１に取り込まれる。そこでコネク
ション間のパケット転送品質に偏りが無いようにスケジ
ューラ２によりスケジューリングされてスイッチ部３に
転送される。スイッチ部３では優れたスイッチング特性
を実現するために、またスイッチ部３のハードウエア構
成を簡単にするために、セルレベルのスイッチングを行
うことになっている。このため、スイッチ入力部ではコ
ネクション毎のバッファ１からパケットレベルでデータ
を転送すると同時に、パケットを固定長のセルに分割し
てスイッチ部３に転送する。その後、セルはスイッチ部
３内でパケットを構成するフレーム単位のブロックでセ
ル転送される。スイッチ出力部では異なる入力ポートか
ら到来するセルのインタリーブを避けるために入力ポー
ト別のバッファ４でバッファリングされる。バッファ４
内にパケットを構成するセルが全て到着するとパケット
に組み立てられる。パケット組み上げが終了すると入力
ポート間でパケット転送の公平性を保つため、バッファ
４の出力に備えられたスケジューラ５でパケットスケジ
ューリングが行われる。スイッチ入力部のコネクション
毎のパケットスケジューリング、出力部の入力ポート別
のスケジューリングの２つの階層化されたスケジューリ
ングの組み合わせにより、同一リンク内でパケットを転
送するコネクション間のフェアネスを満足しながらスイ
ッチングが可能となる。

【００１５】図２に本発明実施形態例のパケットスイッ
チアーキテクチャを示す。スイッチは入力インタフェー
ス部（パーＶＣバッファ、パケット／セル分解部）１
１、パケットタグ付与部１２、パケットルート選択部１
３、単位スイッチ（入力ポート別バッファ１６、パケッ
ト順序スケジューラ１７）１４、出力インタフェース
（パケット組立て部）１５から構成される。入力インタ
フェース部１１ではパケットが入力されるとコネクショ
ン毎のキューイングを行い、コネクション毎のパケット
転送品質の公平性を保つようにパケットスケジューリン
グを行う。スケジューリングされたパケットはその後、
セルに分割されてスイッチ部へパケットを構成するフレ
ーム単位でブロックセル転送される。ブロック転送され
たセルはパケットタグ付与部１２に入力される。パケッ
トタグ付与部１２ではパケットのスイッチ到着時刻とパ
ケットの長さを反映したタグをパケットを構成するセル
に付与して入力セルをパケットルート選択部１３に送信
する。パケットルート選択部１３ではスイッチ内でパケ
ットレベルのマルチルート分配によってスイッチ内の分
配負荷をバランスするために、入力パケットのルートを
決定し、そのルート情報を反映した第二のタグをセルに
付与する。こうして、入力セルはスイッチに転送され
る。この例ではパケット／セル分解機能を入力インタフ
ェース部１１に配置するものとして説明を行ったが、こ
の機能はパケットタグ付与部１２、パケットルート選択
部１３のいずれに配置することも可能である。

【００１６】スイッチに転送されたセルは単位スイッチ
１４に入力される。単位スイッチ１４に入力されたフレ
ーム単位のセルブロックはまず始めにパケットルート選
択部１３によって選択されたセルの宛先情報にしたがっ
てスイッチ内転送ルートに対応する２段目スイッチに接
続される出力ポートにバッファリングされる。このバッ
ファ部ではパケットタグ付与部で付与されたタグ情報に
よりタグの値の小さいパケットを構成するセルからパケ
ット単位で２段目スイッチへ転送される。スイッチ２段
目に転送されたセルは次にパケットの宛先にしたがって
対応する３段目スイッチに接続される出力ポートのバッ
ファに転送され、同様にタグに従ってパケット順序を並
び替えながらパケット単位で３段目スイッチに転送され
る。こうしてスイッチ３段目に到達したフレーム単位の
セルはパケットの宛先に従って出力ポート部のバッファ
に転送され、やはり同様にタグに従ってパケット順序を
並び替えながら出力リンクに転送される。以上説明した
ように、任意の出力リンクに接続される入力ポート別の
出力バッファは階層的にスイッチ２段目の入力ポート別
出力バッファ、スイッチ１段目の入力ポート別出力バッ
ファに接続され、それぞれのバッファで入力ポート間の
パケットレベルの順序制御を行いながらスイッチ内で転
送されるため、スイッチ出力で確実にパケット順序が保
証されてスイッチングされてくる。パケット順序が保証
されると、パケットを構成する一連のセルのブロックは
出力インタフェース１５に到達しパケットにくみ上げら
れて出力リンクに転送される。

【００１７】次に、本発明スイッチを構成する基本ブロ
ックの動作について説明する。図３は図２のパケットタ
グ付与部１２の動作を説明する図である。パケットタグ
付与部はスイッチ入力部に配置されている。さらに全て
のパケットタグ付与部には同期したクロックが入力され
ていることが望ましい。またこのクロックの周期はスイ
ッチ内部の固定長のセル時間を基準にしていることがの
ぞましい。こうすることでパケットタグ付与部に入力し
たパケットに、スイッチ到着時刻を全入力で同期して付
与可能となる。図３の例では、時刻Ｔ１に長さＬ１を持
つパケットが到着し、時刻Ｔ２に長さＬ２，Ｌ４を持つ
パケットが到着している。ここでパケットタグ付与部で
付与されるタグの値は（パケット到着時刻＋パケット
長）をセル時刻であらわしたものがのぞましい。たとえ
ば、図３のように時刻Ｔ１（セル）セル時間にパケット
を転送するのにスイッチ内の処理速度換算でＬ１（セ
ル）時間要するパケットが到着した場合には、パケット
に付与されるタグは（Ｔ１＋Ｌ１）となる。従ってこの
図の例でわかるように、同一時刻Ｔ２に到着したパケッ
トであっても、Ｌ２，Ｌ４と異なるパケット長をもつパ
ケットには異なるタグが付与される。Ｌ２＜Ｌ４の場合
には、Ｌ２に付与されるタグの値の方が小さくなる。次
に、図２のパケットルート選択部１３の動作を図４、図
５を用いて説明する。図４はパケットルート選択部の動
作例を示す。パケットルート選択部ではパケットが到着
するとパケット毎にスイッチ内に分配するルートを決定
する。パケットの転送ルートが決定するとパケットルー
ト選択部ではルートＲ_１〜Ｒ_Ｎまでのルートに現在分配
している平均分配レートを計算する。この分配レートは
平均ΔＴ間のパケット分配履歴負荷（ＤＬ：Ｄｉｓｔｒ
ｉｂｕｔｅｄＬｏａｄ）を表す。このため、ΔＴセル
時間内に当該ルートで転送したパケット長ｌｓの和（セ
ル時間）をΔＴで割った値となる。このΔＴはスイッチ
内のパケット滞在時間を反映して決定される。また、平
均分配レートはΔＴ時間の幅を持ったスライディングウ
インドウ（Ｓｌｉｄｉｎｇｗｉｎｄｏｗ）方式によっ
て計算される。各スイッチ入力部に配置されたパケット
ルート選択部で平均分配レートが計算されると、ルート
選択部では計算した分配レートを分配履歴テーブルに保
持し、このテーブルの値にしたがってパケットのスイッ
チ内ルートを決定する。図５にルート選択アルゴリズム
を示す。図５にあるようにルート選択部にパケットが到
着すると、ルート選択部はパケットの宛て先グループを
判別する。パケットの宛て先グループとはステージ３段
目のスイッチ位置をあらわしている。たとえばＮ×Ｎの
単位スイッチで３段構成をとる場合には、Ｎ個の３段ス
イッチが存在し、それぞれ宛て先＃１〜＃Ｎ、＃Ｎ＋１
〜＃２Ｎ、…、＃Ｎ×（Ｎ−１）＋１〜＃Ｎ×ＮにＮ個
のスイッチが対応する。この宛て先に対応して、本発明
スイッチではＮ通り（スイッチ２段目のスイッチ数、ど
の２段目スイッチを経由して宛て先に到達するかを決め
る）のスイッチ内ルートが存在する。そこで先に説明し
た、分配履歴計算では、ルートＲ_１〜Ｒ_Ｎまでの分配履
歴負荷：ＤＬ（Ｒｋ）を宛て先グループ別に計算し、保
持している。パケットの宛て先グループが判別される
と、宛て先グループ内でＤＬ（Ｒｋ）が最小となるルー
トを検索する。このとき、ＤＬ（Ｒｋ）が最小のルート
を選択すれば、パケットはウインドサイズΔ間で最大の
平均残余帯域を持つルートを使ってスイッチングされる
ことを意味している。この検索の結果、検索されたルー
トが一つの場合にはこのルートを用いてパケットが転送
され、複数のルートが検索された場合には等確率でルー
トを決定する。ルートが決定されると、ルート選択部は
決定されたルートの分配履歴テーブルの分配負荷を転送
するパケットのウインドウΔ内の幅を基準にして更新す
る。例えばΔ内でＬ分のパケット幅をもっていれば、Ｌ
／Δの値をＤＬ値に加える。このようにして、ルート選
択部は平均利用帯域が最小のルートからパケットレベル
で負荷を積み上げていくので、スイッチ内のルート間の
分配負荷が平滑化され、スイッチ内のブロッキングを防
止することが可能となる。

【００１８】次に、図２の単位スイッチ１４に配置され
る、パケット順序スケジューラ１７の機能・動作につい
て説明する。図６（ａ）はパケット順序スケジューラの
機能ブロック図、図６（ｂ）は同じく動作アルゴリズム
をあらわしている。図６に示すようにパケット順序スケ
ジューラは各スイッチ出力部に配置され、入力ポート別
のバッファ１６とこれらのバッファ１６からのパケット
送出をスケジューリングするスケジューラ１７から構成
される。つまり、スイッチに入力されたパケットは、ま
ず始めに宛て先を判別され、宛て先に応じた出力ポート
に転送され、入力ポート別にバッファリングされる。た
とえば、入力＃３ポートから出力＃４ポートにパケット
が転送される場合には、当該パケットは出力＃４ポート
に配置された入力＃３用のバッファに格納される。入力
ポート別に格納されたバッファは次にのべるスケジュー
リングアルゴリズムにより、スケジュールされ出力リン
クに出力される。次にスケジューリングアルゴリズムを
説明する。スケジューラ１７はセル送出時に送出セルの
パケット内位置を判定する。これはスイッチ内ではパケ
ットレベルの転送を行わずに、セルレベルの転送を行う
ために必要な操作である。判定したセルがパケットを構
成する最終セルでない場合には、送出セルは現在セルス
ケジューリング中の同一パケットを構成するセルである
ことが保証されるので継続して送出される。パケットを
構成する最終セルの場合には、当該セルを送出すればパ
ケットの送出が完了することになるので、あらたにバッ
ファ内のパケットを検出し、セル到着のあるバッファか
らパケット長Ｌ＋パケット時間Ｔ（到着時刻）を反映し
たタグを抽出し、タグの値が最小の一番若いセルが存在
するバッファを検索する。検索結果が複数ある場合には
パケット時間最小のバッファを選択する。その後、スケ
ジューラは当該セルが格納されているバッファからセル
を送出する。この操作を繰り返し行うことにより、単位
スイッチではパケット到着時刻の若い順に、しかもパケ
ットの短いものが優先されてスイッチングされる。図７
にパケット順序スケジューラ動作を示す。セルの一番上
に示された値がタグで、２番目の値がスイッチ到着時
刻、３番目の値がパケット長をあらわす。この図よりわ
かるように、セルスケジューラはタグの順序によってセ
ルの送出をコントロールしていて、タグ１２を持つセル
のように、バッファ内にパケットを構成するセルがすべ
て蓄積されていない場合でもセルスケジューリングが可
能となる構造となっている。したがって、パケットを構
成するセルが多段スイッチ環境下で複数のステージに渡
ってバッファを共有できるメリットがある。この効果に
よりセル転送遅延時間特性（パケット転送遅延時間特
性）の優れるパケットスイッチが実現できる。図８にス
イッチ全体でパケット順序をスケジューリングする動作
を示す。単位スイッチ１４のスイッチ入力部でスイッチ
内負荷バランスを考慮してパケットレベルのマルチルー
トスイッチングを行う。マルチルートでスイッチングさ
れた同一のパケットを構成するセルは前記同一のタグを
保持しタグにしたがって、単位スイッチ１４で入力ポー
トが交わるスイッチ出力ポートでパケットレベルの順序
制御されてスケジューリングされる。したがって、同一
入力ポートから送出された、同一宛て先行きのパケット
が本発明のスイッチ内でマルチルートでスイッチングさ
れても、同一出力リンクに交わるときに順序制御される
ため、パケット順序制御が実行されてスイッチングされ
る。しかも前記、パケットスケジューラが論理的にスイ
ッチ全体で連携して動作し、しかもセルレベルのスケジ
ューリングを分散的に実行するため、スイッチ全体でパ
ケット順序スケジュールを連携して実行できる。

【００１９】以上説明した基本アーキテクチャによって
本発明スイッチはノンブロックのマルチステージパケッ
トスイッチとなるが、スイッチに到着するパケットのト
ラヒックパタンの間欠的なゆらぎによってはルート選択
部が完全に負荷分散できない可能性が存在する。この場
合には、スイッチ内のマルチルート内で負荷分配の偏り
が間欠的に発生する可能性があるので、高負荷に陥った
ルート内のバッファでは、余分トラヒックを廃棄する制
御が必要となる。そこで本発明ではスイッチ出力部の入
力ポート別のバッファ前段にバッファ格納を制御するバ
ッファマネジャーを配置する。図９に本発明で実施する
パケットを意識したセル廃棄制御を説明する。提案する
バッファマネジャーは入力ポート別のバッファ部のキュ
ー長と出力ポート全体のトータルキュー長を監視するこ
とにより、当該リンクの負荷を推定し、負荷状態に応じ
て、パケットレベルのセル格納・廃棄を入力ポート別の
バッファに対して行う。図１０に本発明で搭載するキュ
ー長監視の例を示す。バッファマネジャーは入力別バッ
ファ１６のキュー長、ｑｌｅｎ１，ｑｌｅｎ２，…ｑｌ
ｅｎｓを監視する。この監視結果から個別バッファ１６
毎の負荷状態、ｑｌｅｎ１＋ｑｌｅｎ２＋…ｑｌｅｎｓ
の和から出力ポート全体の負荷を推定する。図１１
（ａ），（ｂ）にバッファ格納フローを説明する。図１
１（ａ）に示すように、パケットを構成するセルが到着
するとバッファマネジャーは出力ポート全体の平均キュ
ー長を計算する。次に計算された平均キュー長が最低閾
値ＴＨminを超えるかどうかを判断する。閾値を超えな
い場合は入力別バッファ処理へ移行し、超える場合はキ
ュー長を再び最大閾値ＴＨmax と比較する。この結果、
キュー長が閾値を超えていたらパケットを必ず廃棄し、
超えていなければ、パケット格納確率Ｐａを計算する。
その後、この格納確率Ｐａで入力別バッファ処理に移行
しこの処理過程でパケットを格納・廃棄する。また、
（１−格納確率）でパケットを廃棄する。この格納確率
はパケット長の関数となっており、パケット長が最低閾
値に等しい場合には１となり、最大閾値に等しい場合に
は０となる。ここでいう入力別バッファ処理は図１１
（ｂ）に示すように基本的に図１１（ａ）のフローと同
一のフロー処理となっている。このように、出力バッフ
ァ全体、個別バッファ毎の２段階のキュー長判定に基づ
いて、確率的にバッファ格納・廃棄処理を行うため、ス
イッチ全体でパケット転送処理能力を向上させることが
可能となっている。

【００２０】このようにスイッチ全体で負荷分散、分配
負荷補正機能を搭載しているため、スイッチング特性に
優れるマルチステージパケットスイッチを構成すること
が可能となっている。

【００２１】また本発明スイッチでは図１２に示すよう
に、スイッチ内に分散的に配置されたスケジューラが、
スイッチ入力部でＶＣ毎の公平なキューイング、スイッ
チ内部でポート毎の公平なキューイングを階層的に行っ
ているために、スイッチ出力リンクでコネクション毎の
十分な公平性を保った優先制御が実行可能なため、ＩＰ
パケットレベルのＱos保証をサポート可能なスイッチア
ーキテクチャとなっている。

【００２２】また本発明のスイッチではスイッチ内でセ
ルレベルのスイッチ転送を行っているために図１３に示
すように、同一のシステム内にＡＴＭＶＣコネクショ
ン、ＩＰコネクションを混在させて収容することが可能
となっている。

【００２３】

【発明の効果】以上説明したように、本発明のマルチス
テージパケットスイッチング技術を採用すれば、基本ス
イッチを単位とした多段接続によりスケーラブルにマル
チステージスイッチを構成しスイッチサイズを大容量化
できる。しかも、スイッチ内でセルレベルの転送を行う
のでスイッチング特性にすぐれ、バッファ部でパケット
を意識した廃棄制御を実行するのでパケットスループッ
トもすぐれる。またマルチステージ環境下でコネクショ
ン毎の公平なスケジューリングを分散的に実行するため
ＩＰ−Ｑosを保証できるスイッチアーキテクチャとなっ
ている。つまり、本発明スイッチを用いれば、ＩＰ−Ｑ
osをサポートした、スイッチング特性の優れる、大容量
のパケットスイッチを経済的に提供できる。

【図面の簡単な説明】

【図１】本発明で想定するパケット転送品質を満足する
パケットスイッチアーキテクチャを示すブロック図であ
る。

【図２】本発明の実施形態例に係るパケットスイッチア
ーキテクチャを示すブロック図である。

【図３】図２のパケットタグ付与部の動作を説明する説
明図である。

【図４】図２のパケットルート選択部の動作例を示す説
明図である。

【図５】図２のパケットルート選択部のルート選択アル
ゴリズムを示すフローチャートである。

【図６】（ａ）は図２のパケット順序スケジューラの機
能ブロック図、（ｂ）は同じく動作アルゴリズムのフロ
ーチャートである。

【図７】図２のパケット順序スケジューラの動作を示す
ブロック図である。

【図８】本発明の実施形態例に係るスイッチ全体でパケ
ット順序をスケジューリングする動作を示すブロック図
である。

【図９】本発明で実施するパケットを意識したセル廃棄
制御を説明する説明図である。

【図１０】本発明で搭載するキュー長監視の例を示す説
明図である。

【図１１】本発明の実施形態例に係るバッファ格納フロ
ーを説明するフローチャートである。

【図１２】本発明の実施形態例に係るパケットを意識し
た階層的セルスケジューリング法を示す説明図である。

【図１３】本発明の実施形態例に係るＡＴＭ，ＩＰ混在
収容を示すブロック図である。

【符号の説明】

１バッファ２スケジューラ３スイッチ部４バッファ５スケジューラ１１入力インタフェース部１２パケットタグ付与部１３パケットルート選択部１４単位スイッチ１５出力インタフェース１６入力ポート別バッファ１７パケット順序スケジューラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山中直明東京都千代田区大手町二丁目３番１号日本電信電話株式会社内Ｆターム(参考） 5K030 HA08 HA10 HB28 JA06 KA03 KX04 KX12 KX13 KX17 LB06 LE01 LE14

Claims

【特許請求の範囲】

【請求項１】スイッチ入力部にコネクション毎のバッ
ファとバッファ間のパケット転送品質の公平性を満足す
るスケジューラを備え、スイッチ出力部に入力ポート別
のバッファとバッファ間のパケット転送品質の公平性を
満足するスケジューラを備えることを特徴とする可変長
パケットスイッチ。
【請求項２】請求項１記載の可変長パケットスイッチ
であって、スイッチ入力部にパケット到着時にパケット
到着時間とパケット長を反映したタグを付与するパケッ
トコントローラを備え、スイッチ部はスイッチ出力で入
力方路別に到着するパケット内のタグを識別し、タグの
若い順にセルを出力する機能を備える出力バッファを備
える単位スイッチの多段接続で構成されることを特徴と
する可変長パケットスイッチ。
【請求項３】請求項２記載の可変長パケットスイッチ
であって、パケットコントローラが付与するタグはパケ
ットのスイッチ到着時刻＋パケット長を反映した値を持
つことを特徴とする可変長パケットスイッチ。
【請求項４】請求項２記載の可変長パケットスイッチ
であって、スイッチ入力部のパケットコントローラはス
イッチ到着パケットを固定長のセルに分割する手段を備
え、前記パケットコントローラはパケットレベル（フレ
ームレベル）で分割されたセルをスイッチ内のマルチル
ートに負荷分散するようにスイッチ内転送ルートを決定
する手段を備え、単位スイッチは同一フレームを構成す
るセルを同一の優先順位でスイッチ出力に送出する手段
を備えることを特徴とする可変長パケットスイッチ。
【請求項５】請求項４記載の可変長パケットスイッチ
であって、スイッチ入力部のパケットコントローラがパ
ケットレベルの負荷分散を行うときに、スイッチ毎のス
イッチ入力部に分散的に負荷分配履歴テーブルを参照
し、各スイッチ部が分散的にパケットレベルで負荷分散
を行う手段を備えたことを特徴とする可変長パケットス
イッチ。
【請求項６】請求項２記載の可変長パケットスイッチ
であって、単位スイッチは出力ポート部の出力バッファ
に入力ポート別に到来するパケットを識別し、出力バッ
ファ部のキュー長情報をもとに到来するパケットをパケ
ットレベルで格納・廃棄する手段を備えることを特徴と
する可変長パケットスイッチ。