JP2018522490A - 制御された利得ステップを有するプログラム可能な利得増幅器 - Google Patents
制御された利得ステップを有するプログラム可能な利得増幅器 Download PDFInfo
- Publication number
- JP2018522490A JP2018522490A JP2018503506A JP2018503506A JP2018522490A JP 2018522490 A JP2018522490 A JP 2018522490A JP 2018503506 A JP2018503506 A JP 2018503506A JP 2018503506 A JP2018503506 A JP 2018503506A JP 2018522490 A JP2018522490 A JP 2018522490A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- voltage
- port
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000006163 transport media Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
リアルタイムで出力電力を動的に制御する、制御された利得ステップを有するプログラム可能な利得増幅器が与えられる。プログラム可能な利得増幅器は、第1トランジスタおよび第2トランジスタを有し、それぞれは、制御ポート、入力ポートおよび出力ポートを含む。プログラム可能な利得増幅器はまたトランジスタの出力ポートに接続されたレジスタを含む。また、少なくとも第3のトランジスタが、レジスタと並列に、出力ポートに接続される。第3のトランジスタに制御電圧を印加し、第1の制御ポートに入力電圧を印加したとき、第2の制御ポートは、第1の入力ポートおよび第2の入力ポートにおいて所望の出力を生成するべく、制御電圧によって選択的に修正される。
Description
本開示は、制御された利得ステップを有するプログラム可能な利得増幅器に関する。
電子回路において、プログラム可能な利得増幅器は外部デジタル信号または外部アナログ信号によって制御可能である出力信号に対する利得を有する電子増幅器である。プログラム可能な利得増幅器により実現される利得は、プロセスバリエーション、電圧変化、および/または温度変化により、所定の利得とは異なる。したがって、多くの動作条件にわたって、所定どおりに動作するプログラム可能な利得増幅器を設計することは困難である。
さまざまなバリエーションに対してプログラム可能な利得増幅器の利得を制御する外部デバイスは知られていないので、プログラム可能な利得増幅器が経験するバリエーションの知識なしで利得を制御する試みが為されなければならない。したがって、さまざまなバリエーションを補償する試みにおいて、プログラム可能な利得増幅器は、しばしば、できるだけ多くの可能なバリエーションにわたって満足に機能するように、オーバーデザインで設計されている。このオーバーデザインは、より小さい利得ステップおよびより大きい利得範囲のプログラム可能性を含む。また、このプログラム可能な利得増幅器のオーバーデザインは、より大きなコンポーネントおよび/または複数のコンポーネントを生じさせ、それは、複雑過ぎるデバイスならびにより大きいフットプリント(例えば、より大きいデバイス)に対応する増加した消費電力を有する。
プログラム可能な利得増幅器に関する態様は、第1制御ポート、第1入力ポート、および第1出力ポートを含む第1のトランジスタを有する。プログラム可能な利得増幅器はまた、第2の制御ポート、第2の入力ポート、および第2の出力ポートを含む第2のトランジスタを有する。さらに、第1出力ポートに接続された第1端と、第2出力ポートに接続された第2端を含むレジスタを有する。さらに、プログラム可能な利得増幅器は、レジスタに並列に、第1出力ポートおよび第2出力ポートに接続された第3のトランジスタを少なくとも有する。第3のトランジスタに制御電圧を印加し、第1制御ポートに入力電圧を印加すると、第2制御ポートが制御電圧により選択的に修正され、第1入力ポートおよび第2入力ポートに所望の出力を生成する。
集積回路に関連する他の態様は、増幅器入力において受信された入力信号に基づいて、増幅器出力において出力信号を生成するための増幅器を有する。増幅器は、第1の制御ポート、第1の入力ポート、および、第1の出力ポートを含む第1のトランジスタと、第2の制御ポート、第2入力ポート、および、第2の出力ポートを含む第2のトランジスタを有する。第1の制御ポートおよび第2の制御ポートは、増幅器入力および第1入力ポートを有し、第2入力ポートは、増幅器出力を含む。増幅器はまた、第1出力ポートおよび第2出力ポートに接続された第1のスイッチを有する。第1のスイッチに印加された制御電圧は、増幅器の出力を選択的に制御する。制御電圧は、スケーリングされたバージョンの増幅器として構成されたレプリカの増幅器を含むフィードバック回路によって供給される。フィードバック回路はまた、レプリカの増幅器の出力電圧と予め定められた出力電圧との差を表す電圧を判定するように構成された差動増幅器を有する。差動増幅器の出力は、制御電圧を有する。
他の態様は、入力信号を出力信号に処理する方法に関する。当該方法は、2つのトランジスタを通じて入力信号を受信することを有し、2つのトランジスタのそれぞれの入力ポートは、それぞれの負荷レジスタを通じて電圧源に接続されている。当該方法はまた、2つのトランジスタの出力ポートに接続された少なくともひとつのスイッチに制御電圧を印加することを有し、制御電圧は、フィードバック回路によって供給される。さらに、当該方法は、2つのトランジスタの入力ポートにおいて、出力信号を形成するよう、入力信号および制御電圧に基づいて、それぞれの負荷レジスタを通じて電流を流すことを含む。
増幅器デザインの効果を増加させるために、開示した態様は、複数の利得ステップを有する増幅器を与える。これらのステップの各々において増幅器の利得は、フィードバックループによって制御され、それは増幅器の減衰抵抗を動的に設定することができる。
ここで開示するように、プログラム可能な利得増幅器は、所定の利得が達成されるまで回路の測定および微調整を行うビルトインフィードバック回路を有する。この測定および微調整は、リアルタイムか、ほぼリアルタイムで達成される。また、測定および微調整は、内部で実行され、その結果、回路が経験する実際の変化が考慮される。したがって、開示する態様は、プログラム可能な利得増幅器のオーバーデザインの必要性を削減する。開示する態様はまた、プログラム可能な利得増幅器のサイズおよび複雑さを減少させることにより消費電力および面積を節約する。
図1は、プログラム可能な利得増幅器100のブロック図を示す。ここに開示するプログラム可能な利得増幅器100は、プロセスバリエーション、電圧バリエーション、温度バリーション、および/またはプログラム可能な利得増幅器が経験する他のバリエーションに無関係に、後段の回路が信号の同じ振幅を見るよう、正しい量だけ受信信号を増幅するように構成されている。
プログラム可能な利得増幅器100は、離散的コンポーネントを使って実行可能である。ある態様において、プログラム可能な利得増幅器100は、集積回路内に実装される。他の態様において、プログラム可能な利得増幅器100は、単一の製造技術または製造技術の組みあわせにしたがって形成された集積回路および離散的コンポーネントの任意の組みあわせとともに実装されてもよい。
プログラム可能な利得増幅器100は、増幅器入力102を通じて受信した入力信号を増幅し、増幅器出力104において出力信号を生成する。増幅器入力102は、Vin+ポート106およびVin−ポート108を有する。増幅器出力108は、Vout+ポート110およびVout−ポート112を有する。
プログラム可能な利得増幅器100は、第1トランジスタ114および第2トランジスタ116を有する。第1トランジスタ114は、入力ポート118、出力ポート120、および、制御ポート122を有する。第2トランジスタ116は、入力ポート124、出力ポート126、および制御ポート128を有する。
入力ポート118および124は、それぞれの負荷レジスタ130および132を通じて、電圧源VDDに接続されている。出力ポート120および126は、制御電圧Vctrlに接続されている。制御電圧Vctrlはプログラム可能な利得増幅器を有する回路によって生成され、それは、プログラム可能な利得増幅器100のスケーリングされたレプリカである。制御電圧Vctrlを生成する回路はまた、スケーリングされたレプリカのプログラム可能な利得増幅器の出力電圧と、所望の出力電圧との差を判定するように構成された差動増幅器を有する。それぞれの差の値は、スケーリングされたレプリカのプログラム可能な利得増幅器へフィードバック(例えば、フィードバック回路またはフィードバックループを介して)され、スケーリングされたレプリカのプログラム可能な利得増幅器の入力電圧に対する増分調節が適応される。
例えば、差の代表値がレプリカのプログラム可能な利得増幅器の出力が低すぎることを示す場合、レプリカのプログラム可能な利得増幅器の入力電圧が少なくとも一回の反復の間に増分単位だけ増分される。他の例において、差の代表値がレプリカのプログラム可能な利得増幅器の出力が高すぎることを示す場合、レプリカのプログラム可能な利得増幅器の入力電圧は、少なくとも一回の反復の間に、減分単位だけ減分される。増分および減分単位は、入力電圧値の増加および/または減少であってよく、入力電圧はレプリカのプログラム可能な利得増幅器に対して適切にスケーリングされる。また、増分および減分単位は、同じ単位(例えば、ボルト)であってよいが、ある実施例に従い、増分および減分単位は異なる単位であってよい。
スケーリングされたレプリカのプログラム可能な利得増幅器の出力が所望の値とほぼ同じであると判定されるまで、増分調節は、多くの反復中のステップで適用される。フィードバック(例えば、フィードバックループ)に関連するさらなる情報は図2を参照して以下に与えられる。
インピーダンスエレメント134が、出力ポート120および126の間に接続される。実施形態に従い、インピーダンスエレメント134は、レジスタであってよいが、他のタイプのインピーダンスエレメントが開示した態様において使用可能である。また、第3トランジスタ136は、インピーダンスエレメント134と並列に、出力ポート120および126の間に接続されている。いくつかの実施形態にしたがい、さらなるトランジスタ(例えば、第4トランジスタ、第5トランジスタ等)が出力ポート120および126の間に接続されてもよい。第3および他のトランジスタは、出力電圧を選択的に調整するために、複数の利得ステップを与えるように構成されている。また、内部のフィードバックループに関する情報は、以下で説明される。
ある態様において、インピーダンスエレメント134は、2つの出力ポート120および126の間に接続されていない。例えば、MOS(金属酸化物半導体)スイッチのようなスイッチを使ってソース減衰が達成可能である。ソース減衰は、増幅器をより制御しかつ線形にすることを意図した増幅器の利得の慎重な削減である。
プログラム可能な利得増幅器100の動作中、増幅器入力102での電圧レベルに従い、第1トランジスタ114および第2トランジスタ116を通じて電流が流れる。また、負荷レジスタ130および132を通じて電流が流れ、出力信号が増幅器出力104において生成される。
ここに開示するさまざまな態様のプログラム可能な利得増幅器は、集積回路内の電界効果トランジスタとともに実装されるように図示され、かつ、説明されるが、開示する態様はこれに限定されないことに注意すべきである。替わりに、プログラム可能な利得増幅器は、他のタイプのトランジスタとともに実装されてもよい。例えば、実施形態として、CMOSFET(相補型MOS電界効果トランジスタ)がトランジスタの例として説明されるが、開示する態様はこの実施形態に限定されない。替わりに、トランジスタは任意のタイプのトランジスタまたは半導体技術であってよい。
例示的実施形態に従い、第1トランジスタ114および第2トランジスタ116はFETであってよい。この実施形態において、入力ポート118および124は、FETのそれぞれのドレインに対応し、出力ポート120および126はFETのそれぞれのゲートに対応し、制御ポート122およい128は、FETのそれぞれのソースに対応する。
他の実施形態に従い、第1トランジスタ114および第2トランジスタ116は、バイポーラ接合トランジスタ(BJT)であってもよい。この実施形態において、入力ポート118および124はBJTのそれぞれのコレクタに対応し、出力ポート120および126は、BJTのそれぞれのベースに対応し、制御ポート122および128はBJTのそれぞれのエミッタに対応する。
また、プログラム可能な利得増幅器は、さまざまな回路に対して使用されてもよい。ある実施形態に従い、2つ以上のプログラム可能な利得増幅器がより高い全体利得を有する増幅器を形成するべく接続される。
実施形態に従い、開示する態様は、プログラム可能な利得増幅器の一部としてデータ伝送チャネルの受信端において使用される。この実施形態におけるプログラム可能な利得増幅器の目的は、それが受信器に到達した時の信号振幅の大きさとは無関係に、受信器の後段が常に同じ信号振幅を見るように、伝送チャネルを渡ってくる信号を正しい量だけ増幅することである。
他の実施形態に従い、開示する態様は、ここで議論するようなフィードバックループによって、利得が正確に制御可能であるところの任意の汎用増幅器内で使用可能である。汎用増幅器は、アナログ回路のユビキタスコンポーネントであってよく、したがって、ここで説明する2つ以上のプログラム可能な利得増幅器が汎用増幅器を構成する回路内で利用されてよい。
図2は、増分ステップを通じてプログラム可能な利得増幅器の利得を制御するフィードバックループを有する回路200の略示図である。プログラム可能な利得増幅器の利得を制御することは、減衰抵抗を所定の値に設定することを含む。しかし、この制御は、プログラム可能な利得増幅器の利得が減衰抵抗とは別の多くの他のファクタに依存するため、概して正確でない。また、多くのファクタの各々は、ワイドかつランダムなプロセス、電圧および/または温度変化を示す。
開示した態様はプログラム可能な利得増幅器のスケーリングされたレプリカ(正確にスケーリングしたレプリカである)を使用することにより、プログラム可能な利得増幅器の利得を正確に制御することができる。開示する態様はまた、レプリカのプログラム可能な利得増幅器の利得を所望または要求利得に直接設定してよい。また、レプリカのプログラム可能な利得増幅器に適用される設定に類似の設定が、オリジナルのプログラム可能な利得増幅器(例えば、図1のプログラム可能な利得増幅器100)に適用される。ここで、“オリジナル”とは、制御されているスケーリングされていないプログラム可能な利得増幅器を指す。このようにして、開示する態様は、プログラム可能な利得増幅器の利得における、プロセス、電圧、および/または温度バリエーションに対応できる。
図2に示すように、レプリカのプログラム可能な利得増幅器202は、オリジナルのプログラム可能な利得増幅器(例えば、図1のプログラム可能な利得増幅器100)のスケーリングされたバーションからなる。レプリカのプログラム可能な利得増幅器は、オリジナルのプログラム可能な利得増幅器の任意のサイズにスケーリングされる。サイズは、デバイスおよび/または集積回路の全体のサイズにインパクを与えることなく十分に小さいと同時に、オリジナルのプログラム可能な利得増幅器が経験するバリエーションの正確なモデルを与えるように選択可能である。
レプリカのプログラム可能な利得増幅器202は、それぞれの入力ポートVin+ポート206およびVin−ポート208において、直流(DC)入力電圧204(例えば、Vin)を受信する。DC入力電圧204は、プログラム可能な利得増幅器の要求された利得で割り算した所定の電圧(例えば、デルタ電圧またはΔv)に等しい(Δv/利得)。
差動増幅器201もまた含まれる。差動増幅器は、差分信号を測定するように構成され、減算器と呼ばれる特定用途の増幅器である。例えば、差動増幅器210は、時間の特定のポイントにおいて出力電圧をサンプリングすることができる。実施形態に従い、差動増幅器210は、低周波数帯域(例えば、低電力)であるが、レプリカのプログラム可能な利得増幅器202の利得を所定の利得と等しくするように制御電圧Vctrlを調節する高利得増幅器である。
レプリカのプログラム可能な利得増幅器202の出力は、差動増幅器210によって同様のDC電圧(Δv)と比較される。また、差動増幅器210の入力ポート212および214は、それぞれの負荷レジスタ216、218を通じて電圧源(VDD)に接続されている。入力ポート212および214はまた、レプリカのプログラム可能な利得増幅器202の出力を受信する。
ある例において、所定の電圧(Δv)は、100mVであってよい。また、プログラム可能な利得増幅器202の出力は、差動増幅器210によって100mVのDC電圧と比較される。所定の電圧および比較電圧の他の値が開示した態様において使用されてもよく、100mVは例示の目的でのみ使用されていることに注意すべきである。
差動増幅器210の出力は、図1の第3のトランジスタ136のような、実際のプログラム可能な利得増幅器(例えば、プログラム可能な利得増幅器100)に供給される。差動増幅器210の出力は、フィードバックループ220を通じてレプリカのプログラム可能な利得増幅器202にも供給される。
差動増幅器210により判定される際、レプリカのプログラム可能な利得増幅器202の出力が所望の出力と一致しない場合、増分ステップ(例えば、増分単位、減分単位)においてレプリカのプログラム可能な利得増幅器202の入力電圧に対して調節が行われる。
例えば、レプリカのプログラム可能な利得増幅器202の出力が所望の値より低い場合には、レプリカのプログラム可能な利得増幅器202への入力電圧が最初の反復中に最初の増分値だけ(例えば、増分単位)増加される。実施形態に従い、最初の反復は、最初の時間単位である。入力電圧が増加した後、差動増幅器210は、レプリカのプログラム可能な利得増幅器202の新しい出力値を所望の値と比較する。出力値がまだ低すぎる場合、レプリカのプログラム可能な利得増幅器202への入力電圧は、第2の反復の間に第2の増分値だけ上方修正される。このプロセスは、レプリカのプログラム可能な利得増幅器202の出力が所望の出力とほぼ同じになるまで、繰り返される。
一例において、第2の増分値は、最初の増分値の2倍である。他の例において、第3の増分値は、第2の増分値と最初の増分値との和である。この例を続けると、第4の増分値は、第3の増分値と最初の増分値との和である。例えば、最初の増分値は0.1ボルトであり、第2の増分値は0.2ボルトであり、第3の増分値は0.3ボルトであり、第4の増分値は0.4ボルトという具合である。他の例において、最初の増分値が0.15ボルトであれば、第2の増分値は0.30ボルト、第3の増分値は0.45ボルトという具合である。
他の例に従い、レプリカのプログラム可能な利得増幅器202の出力が所望の出力より大きい場合、情報は、フィードバックループ220を通じて差動増幅器210からレプリカのプログラム可能な利得増幅器202へフィードバックされる。この例において、入力電圧は、最初の反復中に、最初の減分値(例えば、減分単位)だけ減少される。入力電圧が減少した後、レプリカのプログラム可能な利得増幅器202の出力電圧は再度、所望の出力と比較される。出力電圧がまだ高すぎる場合、第2の反復中に第2の減分値だけ入力電圧を減少させるべく、入力電圧に対する調節が為される。このプロセスは、レプリカのプログラム可能な利得増幅器202の出力が所望の出力とほぼ同じになるまで繰り返される。
一例において、第2の減分値は、最初の減分値の2倍である。他の例において、第3の減分値は、第2の減分値に最初の減分値を足したものである。この例を続けると、第4の減分値は、第3の減分値に最初の減分値を足したものである。例えば、最初の減分値が−0.1ボルトならば、第2の減分値は−0.2ボルトであり、第3の増分値は−0.3ボルトである、という具合である。
本例に従い、入力電圧を増加させるために使用される増分単位は、入力電圧を減少させるために使用される減分単位と同じである。例えば、最初の増分単位が0.12ボルトである場合、最初の減分単位は−0.12ボルトである。
しかし所望の態様は、増分単位および減分単位として使用される同じ値に限定されない。また、開示する態様は、反復ごとに使用される同じ増分単位および/または同じ減分単位に限定されない。替わりに、異なる単位も利用可能である。
一例において、レプリカのプログラム可能な利得増幅器への入力電圧が所望の出力を得るために増加されていれば、最後の反復の際に増加は大きすぎるかもしれない。この例において、電圧は、反復ごとに0.3ボルトのファクタで増加された。最後の反復の際、0.9ボルトの電圧が印加された。しかし、出力電圧は、所望の出力電圧より高い。したがって、次の反復の際に、電圧は、0.1ボルトだけ減分され、0.89ボルトが印加される。出力電圧がまだ高すぎる場合には、続く反復の際に、電圧は同じ量(0.1ボルト)または異なる量(0.2ボルト、0.35ボルトなど)だけ減分されてよい。したがって、次の反復の減分単位の量は、反復間の出力電圧の変化に基づいて選択的に調節可能である。
図3は、プログラム可能な利得増幅器300の略示図である。プログラム可能な利得増幅器300は、入力信号を増幅して出力信号を生成する。第1トランジスタ302は、それぞれの入力信号Vin+を受信する制御ポート304を有する。第2トランジスタ306は入力信号Vin−を受信する制御ポート308を有する。
第1トランジスタ302の入力ポート310および第2トランジスタ306の入力ポート312は、それぞれの負荷レジスタ314および316を通じて電圧源(VDD)に接続されている。
また、第1トランジスタ302の出力ポート318および第2トランジスタ306の出力ポート320は、制御電圧(Vctrl)に接続されている。図2に関して、制御電圧Vctrlは、スケーリングされたレプリカのプログラム可能な利得増幅器および差動増幅器を有する回路によって生成される。スケーリングされたレプリカのプログラム可能な利得増幅器の出力と、所望の出力との間の差の代表値が判定され、スケーリングされたレプリカのプログラム可能な利得増幅器へフィードバックされる。
図3において、レジスタ322のようなインピーダンスエレメントが出力ポート318および320の間に接続されている。しかし、ある態様において、レジスタ322は含まれない。第3トランジスタ324は、レジスタ322(もし与えられていれば)と並列に接続され、制御電圧Vctrlを供給する。また、第4のトランジスタ326が第3のトランジスタ324と並列に接続可能である。後段のトランジスタ(図示せず)が回路に含まれてもよく、それは、第3トランジスタ324および第4トランジスタ326と並列に接続されてもよい。
例えば、図3の回路の減衰抵抗は、利得が1dBであるように設定される。1dBスイッチが制御電圧Vctrlに接続されている間、2dBおよび後段のスイッチはオフされる。
上述したように、レジスタ322(または、他のインピーダンスエレメント)が、2つの出力ポート318および320の間に接続されなくともよい。図4は、プログラム可能な利得増幅器400の代替的実施形態の略示図である。単純化のために、図1と同じエレメントに同じ符号を付す。プログラム可能な利得増幅器400に対して、第1スイッチ402および第2スイッチ404として示すスイッチを使って、ソース減衰が達成される。プログラム可能な利得増幅器400の利得を微調整するために使用するのに所望されるステップ数に応じて、付加的なスイッチが利用されてもよい。実施形態において、第1スイッチ402および第2スイッチ404は、例えば、MOSスイッチである。しかし、他のタイプのスイッチも開示した態様とともに使用可能である。
ソース減衰は、増幅器をより制御しかつ線形とすることを意図した増幅器の利得の慎重な削減である。上述したようにスイッチが使用および並列に接続されなければ、プログラム可能な利得増幅器400の歪みおよび非線形性が実際の使用において大きすぎるであろう。歪みおよび非線形性は、入力信号の正確でなくスケーリングされたレプリカである出力を生成するシステムに関連する。このシステムは非線形システムと呼ばれる。非線形システムにおいて、出力信号は入力信号に関して歪んでいると言われる。
ここで図示しかつ説明する回路の例において、開示した態様のひとつ以上に従って実行される方法が、以下のフローチャートを参照してよりよく理解できる。単純化または説明のために、当該方法は、連続のブロックとして示されかつ説明されるが、開示する態様は、ブロックの数または順序により限定されず、いくつかのブロックは、異なる順序でおよび/またはここに図示しかつ説明する他のブロックと実質的に同時に生じてもよい。さらに、図示したすべてのブロックがここで説明する方法を実施するのに必要でなくともよい。ブロックに関連する機能は、ソフトウエア、ハードウエア、それらの組みあわせ、または、他の適当な任意の手段(例えば、デバイス、システム、プロセス、コンポーネント)によって実施されてもよいことに注意すべきである。付加的に、ここおよび明細書を通じて開示する方法は、この方法論をさまざまなデバイスに移送および転送するのを容易にするように製品上に格納可能であることに注意すべきである。当業者は、方法が、状態図のような一連の反復状態またはイベントとして代替的に表現可能であることを理解する。ここに開示するさまざまな方法が、少なくともひとつのプロセッサを有するシステムによって実行可能である。
図5は、入力信号を増幅するための方法500の例示フローチャートである。方法500は、第1および第2トランジスタが与えられるステップ502で開始する。第1トランジスタは、第1の制御ポート、第1の入力ポート、および、第1の出力ポートを有する。第2トランジスタは、第2の制御ポート、第2の入力ポート、および、第2の出力ポートを有する。
ステップ504において、レジスタが、第1および第2トランジスタの対に接続される。例えば、レジスタの第1端は第1の出力ポートに接続され、レジスタの第2端は、第2の出力ポートに接続される。ステップ506において、第3のトランジスタが第1および第2のトランジスタの対に接続される。例えば、第3のトランジスタは、第1出力ポートおよび第2出力ポートに接続される。第3トランジスタはレジスタと並列に接続される。
ステップ508において、第3のトランジスタに制御電圧を印加し、入力電圧を第1制御ポートに入力する。ステップ510において、第1入力ポートおよび第2入力ポートにおいて所望の出力を生成するように、第2制御ポートが制御電圧によって選択的に修正される。
実施形態に従い、入力電圧は、プログラム可能な利得増幅器のスケーリングされたレプリカを有する閉ループフィードバック回路に基づいて選択的に修正される。ある実施形態において、インピーダンスデバイスが第1の出力ポートおよび第2の出力ポートに接続され、第3のトランジスタ(および後段のトランジスタ)に並列に接続されてよい。
図6は、入力信号を増幅するための他の方法600の例示フローチャートである。ステップ602において、一対のトランジスタが与えられる。一対のトランジスタは、図1に示す第1トランジスタ114および第2トランジスタ116の両方であってよい。ステップ604において、一対のトランジスタは、電圧源VDDに接続される。例えば、一対のトランジスタは、それぞれの負荷レジスタを通じて、電圧源VDDに接続されてよい。
ステップ604において、第1および第2電流源が、一対のトランジスタに接続される。ステップ606において、第1のスイッチが一対のトランジスタに接続される。また、ステップ608において、少なくとも第2のスイッチが第1のスイッチと並列に接続される。実施形態に従い、第1のスイッチ、第2のスイッチ、および、後段のスイッチはMOSスイッチであってよい。他の実施形態に従い、第1のスイッチ、第2のスイッチおよび後段のスイッチは、電気的に制御されるスイッチとして動作するよう構成されたトランジスタであってよい。
ステップ610において、制御電圧は少なくとも第1スイッチに印加される。制御電圧は、スケーリングされたレプリカのプログラム可能な利得増幅器およびフィードバック回路を使用するステージにおいて、プログラム可能な利得増幅器の出力電圧を制御するように構成される。
実施形態に従い、第1のスイッチが制御電圧に接続されたとき第2のスイッチが閉じられる。他の実施形態に従い、第2スイッチは、増分値だけ第1のスイッチの利得を増加させるよう動作可能である。
他の実施形態に従い、第3のスイッチ(および後段のスイッチ)は、第1のスイッチおよび第2のスイッチと並列に接続されてよい。第3のスイッチ(および後段のスイッチ)は、第2のスイッチが制御電圧に接続されたとき、閉じられる。
図7は、プログラム可能な利得増幅器の利得ステップを制御するための方法700の例示フローチャートである。ステップ702において、レプリカのプログラム可能な利得増幅器が与えられる。レプリカのプログラム可能な利得増幅器は、集積回路内で使用されるプログラム可能な利得増幅器のスケーリングされた(例えば、より小さい)バージョンであってよい。レプリカのプログラム可能な利得増幅器はそのようなサイズであってよいが、特定のスケーリング比に限定されない。
ステップ704において、レプリカのプログラム可能な利得増幅器の出力と、所望の出力との間の差の代表値が差動増幅器によって判定される。ステップ706において、差の代表値がフィードバック回路を通じてレプリカのプログラム可能な利得増幅器に与えられる。
ステップ708において、差動増幅器の出力(所望の出力値を有する)が、例えば、図5の方法500および図6の方法600で使用される制御電圧として使用される。
図8は、プログラム可能な利得増幅器の利得ステップを制御するための他の方法800の例示フローチャートである。ステップ802において、スケーリングされたレプリカのプログラム可能な利得増幅器が与えられる。スケーリングされたレプリカのプログラム可能な利得増幅器の出力は、ステップ804において、差動増幅器に接続される。
ステップ806において、直流(DC)入力電圧が、スケーリングされたレプリカのプログラム可能な利得増幅器に印加される。DC入力電圧は、プログラム可能な利得増幅器のDC入力電圧のスケーリングされた値であってよい。例えば、DC入力電圧は、プログラム可能な利得増幅器の要求された利得によって割り算した所定の電圧(Δvで示す)であってよい。
ステップ808において、スケーリングされたレプリカのプログラム可能な利得増幅器と所望の出力との間の差が解析される(例えば、差動増幅器によって)。ステップ810において、差に基づいて、スケーリングされたレプリカのプログラム可能な利得増幅器の入力電圧が選択的に修正される。
ステップ810における修正は、差動増幅器とスケーリングされたレプリカのプログラム可能な利得増幅器との間のフィードバックループを通じて、スケーリングされたレプリカのプログラム可能な利得増幅器の入力ポートへ、制御電圧を印加することを含む。
実施形態に従い、ステップ810における修正は、スケーリングされたレプリカのプログラム可能な利得増幅器へ差の情報を与えること、および、少なくとも一回の反復の間に増分単位だけスケーリングされたレプリカの入力電圧を増加することを含む。他の実施形態に従い、ステップ810における修正は、スケーリングされたレプリカのプログラム可能な利得増幅器に差の情報を与えることと、少なくとも一回の反復中に減分単位だけ、スケーリングされたレプリカの入力電圧を減少させることを含む。
レプリカのプログラム可能な利得増幅器の出力のモニタリングは、出力に対する任意の変更が所望の出力と比較され、かつ、修正が動的に適用されるように、再帰的である。そのような方法において、プログラム可能な利得増幅器は、プログラム可能な利得増幅器が経験するプロセス、電圧および/または温度バリエーションに従い、リアルタイムで制御可能である。
図9は、入力信号を出力信号に処置するための方法900の例示フローチャートである。ステップ902において、入力電圧が、2つのトランジスタを通じて受信される。2つのトランジスタのそれぞれの入力ポートはそれぞれの負荷レジスタを通じて電圧源に接続されてよい。
ステップ904において、制御電圧が2つのトランジスタの出力ポートに接続された少なくともひとつのスイッチに供給される。制御電圧は、フィードバック回路によって供給されてよい。ステップ906において、2つのトランジスタの入力ポートにおいて出力信号を形成するよう、電流が、入力信号および制御電圧に基づいてそれぞれの負荷レジスタを通じて流される。ステップ908において、出力電圧は、2つのトランジスタから生成される。
実施形態に従い、ステップ904において制御電圧を供給することは、ステップ910において直流(DC)入力電圧をレプリカの増幅器に供給することを含む。DC入力電圧は、プログラム可能な利得増幅器の要求された利得によって割り算した予め定められた電圧であってよい。ステップ912において、レプリカのプログラム可能な利得増幅器の出力電圧と、予め定められた(例えば、所望の)出力電圧レベルとの間の差が判定される。当該差は、ひとつの態様に従い、差分値として表現される。ステップ914において、レプリカの増幅器に供給される直流入力電圧のレベルは、差分値の関数として選択的に修正される。例えば、出力が高すぎると判定されれば、直流入力電圧は、動的に減分される。他の例において、出力が低すぎると判定されれば、直流入力電圧は動的に増加される。
実施形態に従い、DC入力電圧のレベルを選択的に修正することは、修正された直流入力電圧を生成するべく、レプリカの増幅器に供給される直流入力電圧に対して、減分単位または増分単位を含む電圧を付加することを含む。レプリカの増幅器の他の出力電圧と、予め定められた出力電圧レベルとの間の他の差分が判定され、レプリカの増幅器に供給される他のレベルの修正された直流入力電圧が選択的に調節されてもよい。
上述したものに加え、開示する事項は、方法、装置、または、開示する事項を実施するための電子デバイスを制御するための、製造技術、プログラミング、ハードウエア製造エンジニアリング技術、ファームウエア、ソフトウエアまたはそれらの任意の組みあわせを使った製造物品として実施可能である。コンピュータ読み取り可能媒体は、ハードウエア媒体、ソフトウエア媒体、持続性媒体、または、輸送媒体を含む。
Claims (10)
- 第1の制御ポート、第1の入力ポート、および、第1の出力ポートを有する第1のトランジスタと、
第2の制御ポート、第2の入力ポート、および、第2の出力ポートを有する第2のトランジスタと、
前記第1の出力ポートに接続された第1端、および、前記第2の出力ポートに接続された第2端を有するレジスタと、
前記第1の出力ポートおよび前記第2の出力ポートに接続され、かつ、前記レジスタと並列に接続された少なくとも第3のトランジスタと
を備え、
前記第3のトランジスタに制御電圧を印加し、前記第1の制御ポートに入力電圧を印加したとき、前記第2の制御ポートは、前記第1の入力ポートおよび前記第2の入力ポートにおいて、所望の出力を生成するべく、制御電圧によって選択的に修正される、ことを特徴とするプログラム可能な利得増幅器。 - 前記第3のトランジスタおよび前記レジスタと並列に接続される、少なくとも第4のトランジスタをさらに備える、請求項1に記載のプログラム可能な利得増幅器。
- 前記第4のトランジスタは、前記第3のトランジスタが前記制御電圧に接続されるとき閉止される電気的に制御されるスイッチを有し、前記第4のトランジスタは、増分値だけ前記第3のトランジスタの利得を増加するように動作可能である、ことを特徴とする請求項2に記載のプログラム可能な利得増幅器。
- 前記第4のトランジスタに並列に接続された少なくとも第5のトランジスタをさらに備える、請求項2に記載のプログラム可能な利得増幅器。
- 前記プログラム可能な利得増幅器のスケーリングされたバージョンを有するレプリカのプログラム可能な利得増幅器と、
前記レプリカのプログラム可能な利得増幅器の出力電圧と、予め定められた出力電圧との間の差の代表値を判定するように構成された差動増幅器と
をさらに備え、
前記差動増幅器の出力は、制御電圧を有する、ことを特徴とする請求項1に記載のプログラム可能な利得増幅器。 - 増幅器入力において受信した入力信号に基づいて、増幅器出力において出力信号を生成するための増幅器を備え、当該増幅器は、
第1の制御ポート、第1の入力ポート、および、第1の出力ポートを有する第1のトランジスタと、
第2の制御ポート、第2の入力ポート、および、第2の出力ポートを有する第2のトランジスタと、
前記第1の出力ポートおよび前記第2の出力ポートに接続された第1のスイッチと
を有し、
前記第1の制御ポートおよび前記第2の制御ポートは、前記増幅器入力を構成し、前記第1の入力ポートおよび前記第2の入力ポートは前記増幅器出力を構成し、
前記第1のスイッチに印加される制御電圧は、前記増幅器の出力を選択的に制御し、前記制御電圧は、フィードバック回路によって供給され、
前記フィードバック回路は、
前記増幅器のスケーリングされたバージョンとして構成されたレプリカの増幅器と、
前記レプリカの増幅器の出力電圧と、予め定められた出力電圧との間の差の代表値を判定するように構成された差動増幅器と
を有し、
前記差動増幅器の出力は前記制御電圧を有する、ことを特徴とする集積回路。 - a)前記差の代表値が前記レプリカの増幅器に供給され、前記レプリカの増幅器の入力電圧は、少なくとも一回の反復中に反復あたりの増分単位だけ増分されるか、または、
b)前記差の代表値が前記レプリカの増幅器に供給され、前記レプリカの増幅器の入力電圧は、少なくとも一回の反復中に反復あたりの減分単位だけ減分される、
の少なくともひとつであることを特徴とする請求項6に記載の集積回路。 - 入力信号を出力信号に処理するための方法であって、
2つのトランジスタを通じて入力電圧を受信する工程であって、前記2つのトランジスタのそれぞれの入力ポートは、それぞれの負荷レジスタを通じて電圧源に接続されるところの工程と、
前記2つのトランジスタの出力ポートに接続された少なくともひとつのスイッチに制御電圧を供給する工程であって、前記制御電圧はフィードバック回路によって供給されるところの工程と、
前記2つのトランジスタの前記入力ポートにおいて、前記出力信号を形成するべく、前記入力信号および前記制御電圧に基づいて、それぞれの負荷レジスタを通じて電流を流す工程と
を備える方法。 - 前記制御電圧を供給する工程は、
レプリカの増幅器に直流入力電圧を供給する工程と、
前記レプリカの増幅器の出力電圧と、予め定められた出力電圧レベルとの間の差分を判定する工程と、
前記差分の関数として、前記レプリカの増幅器に供給される前記直流入力電圧のレベルを選択的に修正する工程と
を有することを特徴とする請求項8に記載の方法。 - 前記直流入力電圧のレベルを選択的に修正する工程は、
修正された直流入力電圧を生成するべく、前記レプリカの増幅器へ供給された前記直流入力電圧に、減分単位または増分単位を有する電圧を加える工程と、
前記レプリカの増幅器の他の出力電圧と、前記予め定められた出力電圧レベルとの間の他の差分を判定する工程と、
前記レプリカの増幅器に供給された、修正された直流入力電圧の他のレベルを選択的に調節する工程と
を有することを特徴とする請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/042587 WO2017019050A1 (en) | 2015-07-29 | 2015-07-29 | Programmable gain amplifier with controlled gain steps |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018522490A true JP2018522490A (ja) | 2018-08-09 |
Family
ID=57884914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018503506A Pending JP2018522490A (ja) | 2015-07-29 | 2015-07-29 | 制御された利得ステップを有するプログラム可能な利得増幅器 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3329590A4 (ja) |
JP (1) | JP2018522490A (ja) |
KR (1) | KR20180036759A (ja) |
CN (1) | CN108028628A (ja) |
CA (1) | CA2993154A1 (ja) |
WO (1) | WO2017019050A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198755A (ja) * | 2000-12-22 | 2002-07-12 | Texas Instr Japan Ltd | 可変利得増幅回路 |
JP2007500966A (ja) * | 2003-07-31 | 2007-01-18 | スカイワークス ソリューションズ,インコーポレイテッド | 可変利得増幅器システム |
JP2011182266A (ja) * | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 差動信号受信回路及び半導体装置 |
US20120188018A1 (en) * | 2011-01-25 | 2012-07-26 | Provigent Ltd. | Constant-gain power amplifier |
JP2014175763A (ja) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | 可変利得増幅回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4549146A (en) * | 1983-06-06 | 1985-10-22 | Cowans Kenneth W | Systems and methods for compensating for element nonlinearities in electronic circuits |
US6570447B2 (en) * | 2001-05-25 | 2003-05-27 | Infineon Technologies Ag | Programmable logarithmic gain adjustment for open-loop amplifiers |
JP3977339B2 (ja) * | 2002-02-28 | 2007-09-19 | 株式会社ルネサステクノロジ | 高周波電力増幅回路および通信用電子部品 |
US7034606B2 (en) * | 2004-05-07 | 2006-04-25 | Broadcom Corporation | VGA-CTF combination cell for 10 Gb/s serial data receivers |
US7151409B2 (en) * | 2004-07-26 | 2006-12-19 | Texas Instruments Incorporated | Programmable low noise amplifier and method |
JP2007208612A (ja) * | 2006-02-01 | 2007-08-16 | Sanyo Electric Co Ltd | 自動利得制御回路及びそれを用いた受信装置 |
CN101350605B (zh) * | 2008-09-12 | 2011-09-28 | 东南大学 | 带有最小增益控制的改进型双极型可变增益放大器 |
US7973602B2 (en) * | 2009-05-06 | 2011-07-05 | Mindspeed Technologies, Inc. | Variable gain amplifier |
US7956687B2 (en) * | 2009-06-10 | 2011-06-07 | Broadcom Corporation | Constant-bandwidth variable gain amplifier |
CN102668373B (zh) * | 2009-11-30 | 2015-12-16 | 意法半导体股份有限公司 | 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路 |
-
2015
- 2015-07-29 JP JP2018503506A patent/JP2018522490A/ja active Pending
- 2015-07-29 WO PCT/US2015/042587 patent/WO2017019050A1/en active Application Filing
- 2015-07-29 EP EP15899841.9A patent/EP3329590A4/en not_active Withdrawn
- 2015-07-29 KR KR1020187006034A patent/KR20180036759A/ko not_active Application Discontinuation
- 2015-07-29 CA CA2993154A patent/CA2993154A1/en not_active Abandoned
- 2015-07-29 CN CN201580081987.7A patent/CN108028628A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198755A (ja) * | 2000-12-22 | 2002-07-12 | Texas Instr Japan Ltd | 可変利得増幅回路 |
JP2007500966A (ja) * | 2003-07-31 | 2007-01-18 | スカイワークス ソリューションズ,インコーポレイテッド | 可変利得増幅器システム |
JP2011182266A (ja) * | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 差動信号受信回路及び半導体装置 |
US20120188018A1 (en) * | 2011-01-25 | 2012-07-26 | Provigent Ltd. | Constant-gain power amplifier |
JP2014175763A (ja) * | 2013-03-07 | 2014-09-22 | Toshiba Corp | 可変利得増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
EP3329590A4 (en) | 2019-07-03 |
WO2017019050A1 (en) | 2017-02-02 |
EP3329590A1 (en) | 2018-06-06 |
CN108028628A (zh) | 2018-05-11 |
KR20180036759A (ko) | 2018-04-09 |
CA2993154A1 (en) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108886346B (zh) | 用于经由副本电路和反馈控制来控制共模电压的系统和方法 | |
US8487706B2 (en) | Stacked linear power amplifier with capacitor feedback and resistor isolation | |
KR100461969B1 (ko) | Cmos 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 | |
US9685914B2 (en) | Amplifier circuit | |
US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
US7649411B2 (en) | Segmented power amplifier | |
KR100664309B1 (ko) | 가변 이득 차동 증폭기, 이에 사용되는 가변 축퇴 임피던스조절장치, 및 가변 축퇴 임피던스 조절 방법 | |
US9325287B2 (en) | Programmable gain amplifier with controlled gain steps | |
US7068090B2 (en) | Amplifier circuit | |
EP3734837A1 (en) | Gain stage with offset cancellation circuit for a fixed high-pass pole | |
US7446608B2 (en) | Variable gain amplifier with constant input referred third order intercept | |
US20110181357A1 (en) | Gain control amplifier | |
WO2014185436A1 (ja) | 高周波増幅回路および高周波増幅回路の制御電圧設定方法 | |
EP3429079B1 (en) | Amplifier circuit, reception circuit, and semiconductor integrated circuit | |
WO2023018667A1 (en) | Variable gain amplifier with temperature compensated gain | |
JP2018522490A (ja) | 制御された利得ステップを有するプログラム可能な利得増幅器 | |
US7372313B2 (en) | Variable impedance circuit and apparatus comprising said variable impedance circuit | |
CN108075739B (zh) | 可变增益放大器 | |
US7446605B2 (en) | Amplifier arrangement with controllable gain and method for controlling an amplifier gain | |
US20160336905A1 (en) | Thermal Compensation for Amplifiers | |
KR100859867B1 (ko) | 트랜지스터 회로 및 이를 구비하는 증폭기 및 믹서 | |
WO2021124450A1 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
Srivastava et al. | Design of operational trans-conductance amplifier (OTA) using split length transistor technique | |
JP2004343296A (ja) | ダイオードリニアライザを用いた歪補償回路 | |
Leduc | Design of Adaptive Amplifiers with DC Varying Inputs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |