JP2018505622A - 低雑音および低変換損失である完全ｉ／ｑ平衡型直交無線周波数ミキサ - Google Patents

低雑音および低変換損失である完全ｉ／ｑ平衡型直交無線周波数ミキサ Download PDF

Info

Publication number
JP2018505622A
JP2018505622A JP2017541779A JP2017541779A JP2018505622A JP 2018505622 A JP2018505622 A JP 2018505622A JP 2017541779 A JP2017541779 A JP 2017541779A JP 2017541779 A JP2017541779 A JP 2017541779A JP 2018505622 A JP2018505622 A JP 2018505622A
Authority
JP
Japan
Prior art keywords
duty cycle
subset
switching
switch
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017541779A
Other languages
English (en)
Other versions
JP6717842B2 (ja
JP2018505622A5 (ja
Inventor
チェン−ハン・ワン
アルベルト・シカリーニ
ティン・カット・グエン
モハマド・バーゲル・ヴァヒド・ファル
ジェシー・アーロン・リッチモンド
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018505622A publication Critical patent/JP2018505622A/ja
Publication of JP2018505622A5 publication Critical patent/JP2018505622A5/ja
Application granted granted Critical
Publication of JP6717842B2 publication Critical patent/JP6717842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Electronic Switches (AREA)

Abstract

無線周波数信号を混合するための方法、装置、およびシステム製品が提供される。一態様では、装置は、第1、第2、第3および第4の位相のハーフデューティクロック信号に基づいてスイッチの切り替えを実行するように構成される。装置は、差動入力ポート上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを同時に生成する。第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号は同じ周波数であり、互いに対して90度の倍数だけ位相がずれている。

Description

関連出願の相互参照
本出願は、その全体が参照により本明細書に明確に組み込まれる、「A FULLY I/Q BALANCED QUADRATURE RADIO FREQUENCY MIXER WITH LOW NOISE AND LOW CONVERSION LOSS」と題する、2015年2月13日に出願した米国特許出願第14/622,591号の利益を主張する。
本開示の実施形態は、一般に、無線送信機および無線受信機に関する。より詳細には、本開示の実施形態は、無線周波数(RF)ミキサに関する。
無線周波数(RF)ミキサは、一般に、入力信号のうちの1つの周波数を変更するために使用される3ポート無線周波数コンポーネントである。無線送信機では、RFミキサは、アップコンバータと呼ばれる場合もある。RFミキサは、無線受信機内で使用されるとき、ダウンコンバータと呼ばれる場合もある。
RFミキサは、アクティブコンポーネントであってよく、またはパッシブコンポーネントであってもよい。小規模サイズを達成するために、RFミキサは、一般的に、他の無線周波数コンポーネントおよびデバイスとともに集積回路内に一体化され得るように、電源を受けるトランジスタから形成されたアクティブコンポーネントを使用する。
次に背景技術の図1を参照すると、RFミキサ100に対する回路図記号が示されている。ミキサ100は、2つの入力ポートLO、IF/RFと1つの出力ポートRF/IFとを有する。アップコンバータとして使用される場合、入力ポートは局部発振入力ポートLOおよび中間周波数入力ポートIFであり、出力ポートは無線周波数出力ポートRFである。ミキサがダウンコンバータとして使用される場合、入力ポートは局部発振入力ポートLOおよび無線周波数入力ポートRFであり、出力ポートは中間周波数出力ポートIFである。LOポートは、局部発振信号を発振信号源から受信する。
ミキサの目的は、信号の周波数を変更しながら信号の他の特性を同じ程度に維持することである。図1では、第1の信号が、特定の周波数f1においてミキサ100のIF/RFポートに結合される。キャリア信号が、第2の周波数f2においてミキサ100のLOポートに結合される。2つの異なる出力信号は、選択的に使用されてよいミキサ100のRF/IF出力ポートにおいて形成される。より高い周波数の出力信号へのアップコンバージョンのために、2つの入力周波数の和(f1+f2)に等しい周波数を有する同相出力信号が選択される。より低い周波数の出力信号へのダウンコンバージョンのために、2つの入力周波数間の差(f1-f2)に等しい周波数を有する出力信号が選択される。
たとえば、音声の音波は、20〜20,000ヘルツの低周波数範囲内にある。一方、セルラー通信システムのキャリア周波数は、900,000,000ヘルツなど、はるかに高い周波数帯域内にある。セルラー電話上で話すために、たとえば、音声周波数は、セルラー通信で使用されるセルラーキャリア周波数までアップコンバートされる必要がある。人の音声の周波数帯域または範囲をセルラーキャリア周波数の周波数帯域に変更するために、1つまたは複数のミキサが使用される。
ミキサの1つの重要な特性は、変換利得である。変換利得は、入力信号(局部発振LO信号ではない)の振幅に対する出力信号の振幅の比である。変換利得は、電力比として表されてよい。変換利得が1未満(たとえば、分数)である場合、実際にはミキサによる損失が存在する。
ミキサの別の重要な特性は、それの雑音指数(NF)である。ミキサに対する雑音指数は、入力ポート(局部発振LO入力ポートではない)における信号対雑音比(SNR)をミキサの出力ポートにおける信号対雑音比(SNR)で割って、その比をデシベルに変換することによって決定される。
受信機チェーンの全NFは、下のフリスの式を使用して受信機チェーンの各段のNFおよび利得によって決定することができ、ここでFnは雑音指数であり、Gnは特定の段の利用可能な電力利得である。
Figure 2018505622
したがって、受信機チェーンNFは、ミキサを含む任意の段の変換利得を増加させ、雑音指数を低減することによって改善することができる。ミキサ内で変換利得を増加させ、雑音指数を低減することによって、他のRF成分に対する要件がより緩和され、より小さい集積回路ダイ面積を使用する、より簡単な設計と、より少ない雑音の増幅を伴う節電設計とがもたらされる。
25%デューティサイクルのLO駆動ミキサが、I/Q結合によるミキサの利得損失を低減することが知られているので、現在、25%デューティサイクルのLO生成が広く使用されている。しかしながら、デバイス速度制限に起因して、25%デューティサイクルのLO生成は、特に高RF周波数アプリケーションに対して、実装することは困難である場合がある。したがって、本開示は、I/Q結合による利得損失を防止する50%デューティサイクルLOを使用するための技法を提供する。
本開示のシステム、方法、およびデバイスは、いくつかの態様をそれぞれ有し、それらのうちの単一の態様だけが、その望ましい属性を担うわけではない。以下の特許請求の範囲によって表される本開示の範囲を限定することなく、いくつかの特徴がここで簡単に論じられる。この議論を考慮した後、また特に「発明を実施するための形態」と題するセクションを読んだ後、本開示の特徴が、ワイヤレスネットワーク内のデバイスに対する改善された狭帯域チャネル選択を含む利点をどのようにもたらすかが理解されよう。
本開示の一態様は、無線周波数ミキサを提供する。無線周波数ミキサは、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第1のスイッチング出力を生成することと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第2のスイッチング出力を生成することとを行うように構成された、第1のスイッチングモジュールを含む。無線周波数ミキサは、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて第1のスイッチング出力を切り替えることと、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて第2のスイッチング出力を切り替えることとを行うように構成されることによって、デュアル差動出力ポート上で差動同相出力信号および差動直交位相出力信号を生成するように構成された第2のスイッチングモジュールをさらに含む。
第1のスイッチングモジュールは、第1の制御入力を含む複数の第1のスイッチを含み、複数の第1のスイッチのうちの第1のスイッチの第1のサブセットは、差動入力ポートの正入力に並列に結合され、複数の第1のスイッチのうちの第1のスイッチの第2のサブセットは、差動入力ポートの負入力に並列に結合される。第2のスイッチングモジュールは、第2の制御入力を備える複数の並列の第2のスイッチペアを含み、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第1のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合され、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第2のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合される。
第1のスイッチの第1のサブセットの第1の制御入力は、第1のスイッチの第1のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第1のサブセットの第2の制御入力は、第2のスイッチペアの第1のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第1のスイッチの第2のサブセットの第1の制御入力は、第1のスイッチの第2のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第2のサブセットの第2の制御入力は、第2のスイッチペアの第2のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号は同じ周波数であり、互いに対して90度の倍数だけ位相がずれている。第1のスイッチの第1のサブセットにおける切り替え、第2のスイッチペアの第1のサブセットにおける切り替え、第1のスイッチの第2のサブセットにおける切り替え、および第2のスイッチペアの第2のサブセットにおける切り替えは、差動入力ポート上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを同時に生成する。
本開示の別の態様は、無線周波数ミキサを提供する。無線周波数ミキサは、第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を受信するように構成された第1のスイッチングモジュールを含む。第1のスイッチングモジュールは、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第1のスイッチング出力を生成することと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第2のスイッチング出力を生成することと、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第3のスイッチング出力を生成することと、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて第4のスイッチング出力を生成することとを行うようにさらに構成される。
無線周波数ミキサは、第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を受信するように構成された第2のスイッチングモジュールをさらに含む。第2のスイッチングモジュールは、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて第1のスイッチング出力を切り替えることと、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて第2のスイッチング出力を切り替えることと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて第3のスイッチング出力を切り替えることと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて第4のスイッチング出力を切り替えることとを行うように構成されることによって、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するように構成される。
第1のスイッチングモジュールは、第1の制御入力を備える複数の第1のスイッチを含み、複数の第1のスイッチのうちの第1のスイッチの第1のサブセットは、差動入力ポートの正入力に並列に結合され、複数の第1のスイッチのうちの第1のスイッチの第2のサブセットは、差動入力ポートの負入力に並列に結合され、複数の第1のスイッチのうちの第1のスイッチの第3のサブセットは、差動入力ポートの正入力に並列に結合され、複数の第1のスイッチのうちの第1のスイッチの第4のサブセットは、差動入力ポートの負入力に並列に結合される。
第2のスイッチングモジュールは、第2の制御入力を備える複数の並列の第2のスイッチペアを含み、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第1のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合され、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第2のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合され、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第3のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第3のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合され、複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第4のサブセットの並列の第2のスイッチの各ペアは、第1のスイッチの第4のサブセットの1つのそれぞれの第1のスイッチとデュアル差動出力ポートとに直列に結合される。
第1のスイッチの第3のサブセットの第1の制御入力は、第1のスイッチの第3のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第3のサブセットの第2の制御入力は、第2のスイッチペアの第3のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。
第1のスイッチの第4のサブセットの第1の制御入力は、第1のスイッチの第4のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第4のサブセットの第2の制御入力は、第2のスイッチペアの第4のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。
第1のスイッチの第1のサブセットの第1の制御入力は、第1のスイッチの第1のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第1のサブセットの第2の制御入力は、第2のスイッチペアの第1のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。
第1のスイッチの第2のサブセットの第1の制御入力は、第1のスイッチの第2のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第2のスイッチペアの第2のサブセットの第2の制御入力は、第2のスイッチペアの第2のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。
第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号は同じ周波数であり、互いに対して90度の倍数だけ位相がずれている。第1のスイッチの第1のサブセットにおける切り替え、第2のスイッチペアの第1のサブセットにおける切り替え、第1のスイッチの第2のサブセットにおける切り替え、第2のスイッチペアの第2のサブセットにおける切り替え、第1のスイッチの第3のサブセットにおける切り替え、第2のスイッチペアの第3のサブセットにおける切り替え、第1のスイッチの第4のサブセットにおける切り替え、および第2のスイッチペアの第4のサブセットにおける切り替えは、差動入力ポート上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを同時に生成する。
無線周波数ミキサの回路図記号を示す背景技術の図である。 4相ハーフ(50%)デューティサイクル直交ミキサシステムの一例の機能ブロック図である。 4相ハーフデューティサイクルクロックに応答する図2に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図2に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図2に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図2に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相の各々を示す4相ハーフデューティサイクルクロックまたは局部発振信号の波形図である。 4相の各々を示す4相ハーフデューティサイクルクロックまたは局部発振信号の波形図である。 4相の各々を示す4相ハーフデューティサイクルクロックまたは局部発振信号の波形図である。 4相の各々を示す4相ハーフデューティサイクルクロックまたは局部発振信号の波形図である。 図2の4相ハーフ(50%)デューティサイクル直交ミキサシステム内に示されるミキサの例示的な実装形態を示す概略図である。 4相ハーフ(50%)デューティサイクル直交ミキサシステムの別の例の機能ブロック図である。 4相ハーフデューティサイクルクロックに応答する図6に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図6に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図6に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 4相ハーフデューティサイクルクロックに応答する図6に示すミキサ内のスイッチのスイッチングアクティビティを示す図である。 図2および図6に示す直交ミキサの実装に適用され得る異なるタイプのスイッチを示す図である。 本開示の態様が使用され得る簡略化された無線システムの機能ブロック図である。 無線周波数信号を混合する例示的な方法のフローチャートである。 無線周波数信号を混合する別の例示的な方法のフローチャートである。
本開示の態様の以下の詳細な説明では、本開示の完全な理解を与えるために多くの具体的な詳細が記載される。しかしながら、本開示の実施形態がこれらの具体的な詳細なしに実践され得ることは当業者に明らかであろう。他の事例では、本開示の態様の態様を不必要に不明瞭にしないように、よく知られている方法、手順、構成要素、および回路については詳細に説明していない。
添付の図面に関連して以下に記載される詳細な説明は、種々の構成の説明として意図されており、本明細書において説明される概念が実践される場合がある唯一の構成を表すことは意図していない。詳細な記述は、種々の概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践される場合があることは当業者に明らかであろう。いくつかの事例では、よく知られている構造および構成要素は、そのような概念を不明瞭にすることを避けるためにブロック図の形で示される。「例示的」という用語は、本明細書では、「例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書において説明されるいずれの設計も、必ずしも他の設計よりも好ましいか、または有利であると解釈されるべきではない。
次に、電気通信システムのいくつかの態様を種々の装置および方法を参照しながら提示する。これらの装置および方法について、以下の詳細な説明において説明し、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズムなど(「要素」と総称される)によって添付の図面に示す。これらの要素は、電子ハードウェア、コンピュータソフトウェア、またはこれらの任意の組合せを使用して実装されてもよい。そのような要素がハードウェアとして実装されるのか、それともソフトウェアとして実装されるのかは、特定の適用例および全体的なシステムに課された設計制約によって決まる。
例として、要素、もしくは要素の任意の部分、または要素の任意の組合せは、1つまたは複数のプロセッサを含む「処理システム」を用いて実現される場合がある。プロセッサの例は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、ステートマシン、ゲート論理、個別ハードウェア回路、および本開示全体にわたって説明される種々の機能を実行するように構成された他の適切なハードウェアを含む。処理システムの中の1つまたは複数のプロセッサは、ソフトウェアを実行してもよい。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるか、または他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数などを意味するように広く解釈されるべきである。
したがって、1つまたは複数の例示的な実施形態では、説明する機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実施される場合がある。ソフトウェアにおいて実施される場合、機能は、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして、記憶されるか、または符号化される場合がある。コンピュータ可読媒体は、コンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスできる任意の利用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、電気消去可能プログラマブルROM(EEPROM)、コンパクトディスク(CD)ROM(CD-ROM)もしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態で所望のプログラムコードを搬送もしくは記憶するために使用されコンピュータによってアクセスされ得る任意の他の媒体を含むことができる。本明細書で使用する場合、ディスク(disk)およびディスク(disc)は、CD、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、およびフロッピーディスクを含んでおり、ディスク(disk)は、通常、磁気的にデータを再生するが、ディスク(disc)は、レーザーで光学的にデータを再生する。前述の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
本開示の態様は、低雑音および低変換損失をもたらす伝達関数を有する平衡型50パーセントデューティサイクルミキサのための方法、装置およびシステムを含む。
25%デューティサイクル受動ミキサは、ごくわずかな雑音を生成し、50%デューティサイクル受動ミキサと比較してより低い変換損失を有し、低雑音および低損失はともに、RFミキサにおける望ましい品質である。しかしながら、25%デューティサイクルミキサは、I/Q不整合の影響を受けやすく、かつ局部発振器のポート上の信号の立上り時間および立下り時間について極めて厳しい要件を有するという難点がある。加えて、5G無認可帯域など、非常に高いRF周波数アプリケーションに対して、25%デューティサイクルミキサの動作に対して十分に制御された4つの25%デューティサイクル矩形波形のセットを生成することは、比較的困難である。したがって、低雑音および低変換損失を達成するために、内部的に生成された25%デューティサイクルミキサの伝達関数を有する、50%デューティサイクルを有する方形波形を用いて動作するミキサを設計することが望ましい。本開示は、I/Qバランスおよび1/f雑音を改善する完全に対称なまたは部分的に対称なミキサアーキテクチャを提供する。
次に図2を参照すると、4相ハーフ(50%)デューティサイクル直交ミキサシステム200の第1の例の機能ブロック図が示されている。システム200は、電気的(たとえば、電流または電圧)差動信号源202と、4相ハーフ(50%)デューティサイクル直交ミキサ204の第1の例と、デュアル差動電気(たとえば、それぞれ電流または電圧)負荷206と、図示のように一緒に結合された4相クロック発生器または局部発振器208とを含む。集積回路では、1つまたは複数のレイヤ内の導電トレースは、システムの素子を一緒に結合するために使用されてよい。4相ハーフデューティサイクル直交ミキサ204は、部分的に対称なミキサアーキテクチャと呼ばれる場合がある。
電気的(たとえば、電流または電圧)差動信号源202は、たとえば、RF入力信号またはIF入力信号に比例するRF-INおよびRF-INb上の差動電流または差動電圧の信号を供給する。差動電流または差動電圧の信号は、ミキサ204内に結合される。
4相ハーフデューティサイクルミキサ204は、RF-INおよびRF-INb上で差動電流または差動電圧の入力信号を受信するためにダブルエンド入力ポートまたは差動入力ポート201を有する。ミキサ204は、第1の同相(I)差動出力ポート(BB-I、BB-Ib)210Aおよび第2の直交位相(Q)差動出力ポート(BB-Q、BB-Qb)210Bを含むデュアル差動出力ポート210を有する。ミキサ204は、さらに、4相ハーフデューティサイクルクロック信号LO-I、LO-Ib、LO-QおよびLO-Qbをクロック発生器208から受信する。
デュアル差動電気(たとえば、それぞれ電流または電圧)負荷206は、ミキサ204のデュアル差動同相/直交位相出力ポート210に結合される。差動信号源202が差動電流信号源を提供している場合、デュアル差動電気負荷206は、電流が信号としてミキサを通って差動入力ポートからデュアル差動出力ポートに流れるような、電流タイプの負荷である。差動信号源202が差動電圧信号源を提供している場合、負荷206は、信号として差動入力ポートに与える電圧がミキサを通って差動出力ポートに結合されるような、電圧タイプの負荷である。
デュアル差動出力負荷206は、適切な負荷を与えるばかりでなく、差動入力信号をシングルエンド出力信号に変換し得る。たとえば、差動同相出力信号(BB-I、BB-Ib)は同相出力信号Iに変換されてよく、差動直交位相出力信号(BB-Q、BB-Qb)は直交位相出力信号Qに変換されてよい。
電流または電圧がミキサ204とともに使用されるので、差動電流源または差動電圧源202は電気的差動信号源202と呼ばれる場合があり、デュアル差動電流負荷またはデュアル差動電圧負荷206はデュアル差動電気負荷206と呼ばれる場合がある。
ミキサ204は、図示のように一緒に結合された、第1のレベルのスイッチ211〜214と第2のレベルのスイッチ221A〜224Aおよび221B〜224Bとを含む。第1のレベルのスイッチ211〜214は、ミキサ204の第1のスイッチングモジュールの一部であってよい。第2のレベルのスイッチ221A〜224Aおよび221B〜224Bは、ミキサ204の第2のスイッチングモジュールの一部であってよい。差動入力ポート201に並列に結合されたスイッチ211〜214は、ミキサ内のスイッチの第1のレベルにおけるものであり、ミキサ内のスイッチの第2のレベルにおける、デュアル差動同相/直交位相出力ポート210に並列に結合された、並列スイッチのそれぞれのペア221A-221B、222A-222B、223A-223B、224A-224Bに直列に結合される。ミキサ内で、第1のレベルのスイッチは、差動入力ポート201とデュアル差動IおよびQ出力ポート210との間でそれぞれの第2のレベルのスイッチにカスケード接続する。たとえば、スイッチ211の出力は、並列スイッチのペア221A-221Bの入力に直列に結合する。スイッチ212の出力は、並列スイッチのペア222A-222Bの入力に直列に結合する。スイッチ213の出力は、並列スイッチのペア223A-223Bの入力に直列に結合する。スイッチ214の出力は、並列スイッチのペア224A-224Bの入力に直列に結合する。
より詳細には、スイッチ211、221Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ211、221Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチ212、222Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ212、222Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
スイッチ213、223Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ213、223Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
スイッチ214、224Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ214、224Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチの結合によって、ミキサ204は、カスケードスイッチングミキサまたはカスケードダブル平衡型スイッチングミキサと呼ばれる場合もある。ミキサ204は、一般的に電力がスイッチに直接供給されない受動ミキサと見なされてよい。
スイッチ211〜214、221A〜224A、221B〜224Bは、図2に示す4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbのうちの1つに結合されたそれぞれの制御入力を有する。第1のレベルのスイッチ211〜214は、それらの制御入力に結合されたLO-I、LO-Ib、LO-QまたはLO-Qb局部発振信号のうちの1つを有する。局部発振器信号LO-Iは、スイッチ211の制御入力に結合される。局部発振器信号LO-Ibは、スイッチ212の制御入力に結合される。局部発振器信号LO-Qは、スイッチ213の制御入力に結合される。局部発振器信号LO-Qbは、スイッチ214の制御入力に結合される。また、第2のレベルのスイッチ221A〜224Aおよび221B〜224Bは、それらの制御入力に結合されたLO-I、LO-Ib、LO-QまたはLO-Qb局部発振信号のうちの1つを有する。局部発振器信号LO-Iは、スイッチ223Bおよび224Aの制御入力に結合される。局部発振器信号LO-Ibは、スイッチ223Aおよび224Bの制御入力に結合される。局部発振器信号LO-Qは、スイッチ221Bおよび222Aの制御入力に結合される。局部発振器信号LO-Qbは、スイッチ221Aおよび222Bの制御入力に結合される。
4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbに応答する、第1のレベルのスイッチ211〜214および第2のレベルのスイッチ221A〜224A、221B〜224Bのスイッチングアクティビティが、図3A〜図3Dおよび図4A〜図4Dを参照しながら説明される。4相ハーフデューティサイクルクロックに応答する、ミキサ204内のスイッチのスイッチングアクティビティは、時間/周波数領域内で差動入力信号と4相ハーフデューティサイクルクロックとを畳み込んで/乗算して、デュアル差動同相/直交位相出力ポート210のうちの同相差動出力210A上の差動同相(I)信号と、デュアル差動同相/直交位相出力ポート210のうちの直交位相差動出力210B上の差動直交位相(Q)信号とを同時に生成する。差動同相(I)信号および差動直交位相(Q)信号が同じミキサ204によって同時に生成されることによって、より小さい回路面積が使用され、ミキサの性能における改善を得ることができる。
電流負荷または電圧負荷206は、ミキサ204のデュアル差動同相/直交位相出力ポート210に結合される。
クロック発生器208は、図4A〜図4Dに示すような、4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbを生成する。4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbはそれぞれ、90度の倍数だけ互いに位相がずれている。たとえば、局部発振信号LO-Iは、局部発振信号LO-Qから1の倍数または90度だけ位相がずれている。局部発振信号LO-Iは、局部発振信号LO-Ibから2の倍数または180度だけ位相がずれている。局部発振信号LO-Iは、局部発振信号LO-Qbから3の倍数または270度だけ位相がずれている。4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbはそれぞれ、50パーセント(50%)デューティサイクルを有する方形波形である。
次に図4Aを参照すると、第1の位相401は、クロック発生器208によって生成される。第1の位相401では、局部発振信号LO-IおよびLO-Qbは論理的にハイ(たとえば、論理1)であり、局部発振信号LO-QおよびLO-Ibは論理的にロー(たとえば、論理ゼロ)である。
次に図4Bを参照すると、第2の位相402は、クロック発生器208によって生成される。第2の位相402では、局部発振信号LO-IおよびLO-Qは論理的にハイ(たとえば、論理1)であり、局部発振信号LO-QbおよびLO-Ibは論理的にロー(たとえば、論理ゼロ)である。
次に図4Cを参照すると、第3の位相403は、クロック発生器208によって生成される。第3の位相403では、局部発振信号LO-IbおよびLO-Qは論理的にハイ(たとえば、論理1)であり、局部発振信号LO-QbおよびLO-Iは論理的にロー(たとえば、論理ゼロ)である。
次に図4Dを参照すると、第4の位相404は、クロック発生器208によって生成される。第4の位相404では、局部発振信号LO-IbおよびLO-Qbは論理的にハイ(たとえば、論理1)であり、局部発振信号LO-QおよびLO-Iは論理的にロー(たとえば、論理ゼロ)である。
次に、4相ハーフデューティサイクルミキサ204の第1の例の動作が、図3A〜図3Dおよび図4A〜図4Dを参照しながら説明される。
概して、4相ハーフデューティサイクルクロック(LO-I、LO-Ib、LO-Q、LO-Qb)は、各々が互いに90度の倍数だけ位相がずれた状態で生成される。4相ハーフデューティサイクルクロックは、4相ハーフデューティサイクルミキサ204内に結合される。4相ハーフデューティサイクルミキサ内のスイッチは、差動入力信号201と4相ハーフデューティサイクルクロックとを畳み込んで、デュアル差動出力ポート(BB-I、BB-Ib)(BB-Q、BB-Qb)210上に差動同相出力信号Iと差動直交位相出力信号Qとを同時に生成するために、4相ハーフデューティサイクルクロックに応答して切り替えられる。
図2、図3Aおよび図4Aを参照すると、局部発振信号LO-IおよびLO-Qbが論理的にハイ(たとえば、論理1)である第1の位相401では、スイッチ211、221Aは両方がそれぞれクローズされ、それによって、正のRF入力端子RF-INが、ミキサ204を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。また、スイッチ214、224Aがクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ204を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。
図2、図3Bおよび図4Bを参照すると、局部発振信号LO-IおよびLO-Qが論理的にハイ(たとえば、論理1)である第2の位相402では、スイッチ211、221Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ204を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。また、スイッチ213、223Bは両方がクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ204を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。
図2、図3Cおよび図4Cを参照すると、局部発振信号LO-IbおよびLO-Qが論理的にハイ(たとえば、論理1)である第3の位相403では、スイッチ212、222Aは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ204を通って負荷206に結合された正の同相出力端子BB-Iに通じる。また、スイッチ213、223Aは両方がクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ204を通って負荷206に結合された正の同相出力端子BB-Iに通じる。
図2、図3Dおよび図4Dを参照すると、局部発振信号LO-IbおよびLO-Qbが論理的にハイ(たとえば、論理1)である第4の位相404では、スイッチ212、222Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ204を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。また、スイッチ214、224Bは両方がクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ204を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。
局部発振信号の4つの位相は、ミキサ204内のトランジスタおよびミキサを通るそれぞれの経路のスイッチングシーケンスを繰り返すために、何度も生成される。
図5は、ミキサシステム200'の実装形態の概略図を示す。ミキサシステム200'は、理想的な電流ドライブ202'とともにNFET803(図8参照)で実装されたミキサ204'と、理想的なLO発生器208'と、ミキサ204'をシミュレーションするためのデュアルポート負荷206'とを含む。
ミキサ204'は、図5に示すように一緒に結合されたNFET211'〜214'、221A'〜224A'、および221B'〜224B'を含む。ミキサ204'のNFET211'〜214'、221A'〜224A'、および221B'〜224B'は、それぞれ、図2を参照しながら前に説明したミキサ204のスイッチ211〜214、221A〜224A、および221B〜224Bに対応する。ミキサ204'の機能はミキサ204の機能に実質的に同様であるので、簡潔のために本明細書では繰り返さない。
次に図6を参照すると、4相ハーフ(50%)デューティサイクル直交ミキサシステム600の第2の例の機能ブロック図が示されている。システム600は、電気的(たとえば、電流または電圧)差動信号源202と、4相ハーフ(50%)デューティサイクル直交ミキサ604の第2の例と、デュアル差動電気(たとえば、それぞれ電流または電圧)負荷206と、図示のように一緒に結合された4相クロック発生器または局部発振器208とを含む。4相ハーフデューティサイクル直交ミキサ604は、フロートノードを持たず、I/Q完全平衡型であり、DC不平衡を持たない、完全に対称なミキサアーキテクチャと呼ばれる場合がある。
電気差動信号源202、デュアル差動電気負荷206、および4相クロック発生器208は、同じ参照番号を用いて上記で説明されている。それゆえ、それらの説明は、簡潔のため、繰り返されない。
4相ハーフデューティサイクルミキサ604は、RF-INおよびRF-INb上で差動電流または差動電圧の入力信号を受信するためにダブルエンド入力ポートまたは差動入力ポート201を有する。ミキサ604は、第1の同相(I)差動出力ポート(BB-I、BB-Ib)210Aおよび第2の直交位相(Q)差動出力ポート(BB-Q、BB-Qb)210Bを含むデュアル差動出力ポート210を有する。ミキサ604は、さらに、4相ハーフデューティサイクルクロック信号LO-I、LO-Ib、LO-QおよびLO-Qbをクロック発生器208から受信する。
ミキサ604は、図示のように一緒に結合された、第1のレベルのスイッチ611〜614と、第2のレベルのスイッチ621A〜624Aおよび621B〜624Bとを含む。第1のレベルのスイッチ611〜614は、ミキサ604の第1のスイッチングモジュールの一部であってよい。第2のレベルのスイッチ621A〜624Aおよび621B〜624Bは、ミキサ604の第2のスイッチングモジュールの一部であってよい。ミキサ604は、第1のレベルのスイッチ631〜634と、第2のレベルのスイッチ641A〜644Aおよび641B〜644Bとをさらに含む。第1のレベルのスイッチ631〜634は、ミキサ604の第1のスイッチングモジュールの一部であってよい。第2のレベルのスイッチ641A〜644Aおよび641B〜644Bは、ミキサ604の第2のスイッチングモジュールの一部であってよい。差動入力ポート201に並列に結合されたスイッチ611〜614は、ミキサ内のスイッチの第1のレベルにおけるものであり、ミキサ内のスイッチの第2のレベルにおける、デュアル差動同相/直交位相出力ポート210に並列に結合された並列スイッチのそれぞれのペア621A-621B、622A-622B、623A-623B、624A-624Bに直列に結合される。また、差動入力ポート201に並列に結合されたスイッチ631〜634は、ミキサ内のスイッチの第1のレベルにおけるものであり、ミキサ内のスイッチの第2のレベルにおける、デュアル差動同相/直交位相出力ポート210に並列に結合された並列スイッチのそれぞれのペア641A-641B、642A-642B、643A-643B、644A-644Bに直列に結合される。
ミキサ内で、第1のレベルのスイッチは、差動入力ポート201とデュアル差動IおよびQ出力ポート210との間でそれぞれの第2のレベルのスイッチにカスケード接続する。たとえば、スイッチ611の出力は、並列スイッチのペア621A-621Bの入力に直列に結合する。スイッチ612の出力は、並列スイッチのペア622A-622Bの入力に直列に結合する。スイッチ613の出力は、並列スイッチのペア623A-623Bの入力に直列に結合する。スイッチ614の出力は、並列スイッチのペア624A-624Bの入力に直列に結合する。スイッチ631の出力は、並列スイッチのペア641A-641Bの入力に直列に結合する。スイッチ632の出力は、並列スイッチのペア642A-642Bの入力に直列に結合する。スイッチ633の出力は、並列スイッチのペア643A-643Bの入力に直列に結合する。スイッチ634の出力は、並列スイッチのペア644A-644Bの入力に直列に結合する。
より詳細には、スイッチ611、621Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ611、621Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチ612、622Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ612、622Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
スイッチ613、623Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ613、623Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチ614、624Aは、差動入力ポート(RF-IN) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ614、624Bは、差動入力ポート(RF-IN) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
さらに、スイッチ631、641Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ631、641Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
スイッチ632、642Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ632、642Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチ633、643Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-I) 210Aとの間で直列に結合される。スイッチ633、643Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Qb) 210Bとの間で直列に結合される。
スイッチ634、644Aは、差動入力ポート(RF-INb) 201と同相差動出力ポート(BB-Ib) 210Aとの間で直列に結合される。スイッチ634、644Bは、差動入力ポート(RF-INb) 201と直交位相差動出力ポート(BB-Q) 210Bとの間で直列に結合される。
スイッチの結合によって、ミキサ604は、カスケードスイッチングミキサまたはカスケードダブル平衡型スイッチングミキサと呼ばれる場合もある。ミキサ604は、一般的に電力がスイッチに直接供給されない受動ミキサと見なされてよい。
スイッチ-611〜614、631〜634、621A〜624A、621B〜624B、641A〜644A、および641B〜644Bは、図6に示す4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbのうちの1つに結合されたそれぞれの制御入力を有する。第1のレベルのスイッチ611〜614および631〜634は、それらの制御入力に結合されたLO-I、LO-Ib、LO-QまたはLO-Qb局部発振信号のうちの1つを有する。局部発振器信号LO-Iは、スイッチ611および631の制御入力に結合される。局部発振器信号LO-Ibは、スイッチ612および632の制御入力に結合される。局部発振器信号LO-Qは、スイッチ613および633の制御入力に結合される。局部発振器信号LO-Qbは、スイッチ614および634の制御入力に結合される。また、第2のレベルのスイッチ621A〜624A、621B〜624B、641A〜644A、および641B〜644Bは、それらの制御入力に結合されたLO-I、LO-Ib、LO-QまたはLO-Qb局部発振信号のうちの1つを有する。局部発振器信号LO-Iは、スイッチ623B、624A、643B、および644Aの制御入力に結合される。局部発振器信号LO-Ibは、スイッチ623A、624B、643Aおよび644Bの制御入力に結合される。局部発振器信号LO-Qは、スイッチ621B、622A、641B、および642Aの制御入力に結合される。局部発振器信号LO-Qbは、スイッチ621A、622B、641Aおよび642Bの制御入力に結合される。
4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-QおよびLO-Qbに応答する、第1のレベルのスイッチ611〜614、631〜634および第2のレベルのスイッチ621A〜624A、621B〜624B、641A〜644A、および641B〜644Bのスイッチングアクティビティが、図7A〜図7Dおよび図4A〜図4Dを参照しながら説明される。4相ハーフデューティサイクルクロックに応答する、ミキサ604内のスイッチのスイッチングアクティビティは、時間/周波数領域内で差動入力信号と4相ハーフデューティサイクルクロックとを畳み込んで/乗算して、デュアル差動同相/直交位相出力ポート210のうちの同相差動出力210A上の差動同相(I)信号と、デュアル差動同相/直交位相出力ポート210のうちの直交位相差動出力210B上の差動直交位相(Q)信号とを同時に生成する。差動同相(I)信号および差動直交位相(Q)信号が同じミキサ604によって同時に生成されることによって、より小さい回路面積が使用され、ミキサの性能における改善を得ることができる。
電流負荷または電圧負荷206は、ミキサ604のデュアル差動同相/直交位相出力ポート210に結合される。
図6、図7Aおよび図4Aを参照すると、局部発振信号LO-IおよびLO-Qbが論理的にハイ(たとえば、論理1)である第1の位相401では、スイッチ611、621Aは両方がそれぞれクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された正の同相出力端子BB-Iに通じる。また、スイッチ614、624Aがクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された正の同相出力端子BB-Iに通じる。また、スイッチ631、641Aがクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ604を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。また、スイッチ634、644Aがクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ604を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。
図6、図7Bおよび図4Bを参照すると、局部発振信号LO-IおよびLO-Qが論理的にハイ(たとえば、論理1)である第2の位相402では、スイッチ611、621Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。また、スイッチ613、623Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。また、スイッチ631、641Bは両方がクローズされ、それによって、負の入力端子RF-INbが、ミキサ604を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。また、スイッチ633、643Bは両方がクローズされ、それによって、負の入力端子RF-INbが、ミキサ604を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。
図6、図7Cおよび図4Cを参照すると、局部発振信号LO-IbおよびLO-Qが論理的にハイ(たとえば、論理1)である第3の位相403では、スイッチ612、622Aは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。また、スイッチ613、623Aは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された負の同相出力端子BB-Ibに通じる。また、スイッチ632、642Aは両方がクローズされ、それによって、負の入力端子RF-INbが、ミキサ604を通って負荷206に結合された正の同相出力端子BB-Iに通じる。また、スイッチ633、643Aは両方がクローズされ、それによって、負の入力端子RF-INbが、ミキサ604を通って負荷206に結合された正の同相出力端子BB-Iに通じる。
図6、図7Dおよび図4Dを参照すると、局部発振信号LO-IbおよびLO-Qbが論理的にハイ(たとえば、論理1)である第4の位相404では、スイッチ612、622Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。また、スイッチ614、624Bは両方がクローズされ、それによって、正のRF入力端子RF-INが、ミキサ604を通って負荷206に結合された負の直交位相出力端子BB-Qbに通じる。また、スイッチ632、642Bは両方がクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ604を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。また、スイッチ634、644Bは両方がクローズされ、それによって、負のRF入力端子RF-INbが、ミキサ604を通って負荷206に結合された正の直交位相出力端子BB-Qに通じる。
局部発振信号の4つの位相は、ミキサ604内のトランジスタおよびミキサを通るそれぞれの経路のスイッチングシーケンスを繰り返すために、何度も生成される。
一態様では、ミキサ600は、図5のミキサシステム500'と同様のミキサシステム内に実装されてよい。ミキサシステムは、理想的な電流ドライブとともにいくつかのNFETで実装されたミキサと、理想的なLO発生器と、ミキサ600をシミュレーションするためのデュアルポート負荷とを含んでよい。ミキサのいくつかのNFETは、それぞれ、図6を参照しながら前に説明したミキサ604のスイッチ611〜614、631〜634、621A〜624A、621B〜624B、641A〜644A、および641B〜644Bに対応してよい。その上、ミキサのいくつかのNFETは、ミキサ600と同じ機能を実行するために、ミキサ600のスイッチと同様に、一緒に結合されてよい。
次に図8を参照すると、ミキサ204、604の実装において適用され得る複数のスイッチが示されている。図2に示すミキサ204内のスイッチ211〜214、221A〜224A、および221B〜224Bの各々、ならびに図6に示すスイッチ611〜614、631〜634、621A〜624A、621B〜624B、641A〜644A、および641B〜644Bの各々は、理想的なスイッチである。理想的なスイッチ801が、図8に示されている。理想的なスイッチ801は、制御入力端子C、入力端子IN、および出力端子OUTを有する。ミキサ204、604では、制御入力Cは、4相ハーフデューティサイクル局部発振器または4相ハーフデューティサイクルクロック信号のうちの1つに結合される。理想的なスイッチは、図4A〜図4Dに示すように、4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-Q、およびLO-Qbの各々の正極性によってクローズされて、入力端子INを出力端子OUTに結合する。
ミキサ204およびミキサ604内のスイッチとして使用される理想的なスイッチ801の代わりに、異なるタイプのトランジスタスイッチが、ミキサ内のスイッチとして使用されてもよい。
たとえば、制御端子に高電圧レベルを印加することによってクローズされ、制御端子に低電圧レベルを印加することによってオープンされる、第1のグループまたはタイプのトランジスタスイッチが使用される場合がある。第1のタイプのトランジスタスイッチは、ミキサ204、604の実装形態におけるスイッチとして使用され得る、nチャネル電界効果トランジスタ(NFET)803、nタイプ接合型電界効果トランジスタ(JFET)807、およびNPNバイポーラ接合トランジスタ(BJT)809を含む。したがって、第1のタイプのトランジスタスイッチは、電流が適切な時間においてそれのポール(たとえば、ソースおよびドレイン、またはコレクタおよびエミッタ)にわたって流れることを可能にするために、図4A〜図4Dに示す4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-Q、およびLO-Qbの各々の正極性によってクローズされる。
代替として、制御端子に低電圧レベルを印加することによってクローズし、制御端子に高電圧レベルを印加することによってオープンし、第2のグループまたはタイプのトランジスタスイッチが使用される場合がある。第2のグループまたはタイプのトランジスタスイッチは、ミキサ204、604の実装形態におけるスイッチとして使用され得る、pチャネル電界効果トランジスタ(PFET)802、pタイプ接合型電界効果トランジスタ(JFET)806、およびPNPバイポーラ接合トランジスタ(BJT)808を含む。したがって、第2のグループまたはタイプのトランジスタスイッチは、電流がそれのポール(たとえば、ソースおよびドレイン、またはコレクタおよびエミッタ)にわたって流れることを可能にするために、4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-Q、およびLO-Qbの各々の負極性によってクローズされる。すなわち、4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-Q、およびLO-Qbのそれぞれの正極性が反転され、適切な時間においてそのスイッチをクローズするために第2のグループまたはタイプのトランジスタスイッチの制御端子(たとえば、ゲート)に結合される。
代替として、第1のタイプおよび第2のタイプのトランジスタスイッチの組合せが、ソースおよびドレインが並列に一緒に結合されたPFET802およびNFET803など、完全に相補的なトランスファーゲートまたはパスゲート804の形態のミキサ204、604の実装形態におけるスイッチとして一緒に並列に使用されてよい。
PFET802は、スイッチのポールに対するソース端子PSおよびドレイン端子PDと、スイッチの制御端子としてのゲート端子PGと、ボディ端子PBとを含む。アナログトランスファーゲート接続におけるPFETボディ端子PBは、一般的に、PFETソース端子PSに結合される。
NFET803は、スイッチのポールに対するソース端子NSおよびドレイン端子NDと、スイッチの制御端子としてのゲート端子NGと、ボディ端子NBとを含む。アナログトランスファーゲート接続におけるNFETボディ端子NBは、一般的に、NFETソース端子NSに結合される。
トランスファーゲート804は、スイッチのポールとして入力端子IN(たとえば、PSおよびNS、またはPDおよびND)および出力端子OUT(たとえば、PDおよびND、またはPSおよびNS)と、スイッチの制御端子として制御端子のペア(たとえば、NGおよびPG)と、ボディ端子のペア(たとえば、NBおよびPB)とを含む。アナログトランスファーゲート接続におけるNFETボディ端子NBは、一般的に、NFETソース端子NSに結合される。アナログトランスファーゲート接続におけるPFETボディ端子PBは、一般的に、PFETソース端子PSに結合される。
pタイプJFET806は、スイッチのポールに対するソース端子Sおよびドレイン端子Dと、スイッチの制御端子に対するゲート端子Gとを含む。同様に、nタイプJFET807は、スイッチのポールに対するソース端子Sおよびドレイン端子Dと、スイッチの制御端子に対するゲート端子Gとを含む。
PNPバイポーラ接合トランジスタ(BJT)808は、スイッチのポールに対するコレクタ端子Cおよびエミッタ端子と、スイッチの制御端子に対するベース端子とを含む。同様に、NPNバイポーラ接合トランジスタ(BJT)809は、スイッチのポールに対するコレクタ端子Cおよびエミッタ端子と、スイッチの制御端子に対するベース端子とを含む。
トランジスタスイッチが、トランジスタの制御端子に結合された制御信号の様々な極性によってオンに切り替えられるかまたはオンにされるように、本明細書で説明されたが、制御端子に印加される電圧のレベルは、トランジスタが別様にオンにされるように設定されてもよい。たとえば、NFET、PFET、nタイプJFET、およびpタイプJFETは、飽和(アクティブ)領域に入るように、またはトライオード(リニアまたはパッシブ)領域に入るようにオンにされてよい。同様に、バイポーラ接合トランジスタは、動作のフォワード-アクティブ領域に入るようにバイアスされてよい。
スイッチの制御端子に結合されたそれぞれの制御信号(たとえば、4相ハーフデューティサイクルクロックまたは局部発振信号LO-I、LO-Ib、LO-Q、およびLO-Qb)の電圧レベルは、スイッチのタイプおよびそれらの動作の所望の形態に従って調整される。
次に図9を参照すると、本明細書で説明する発明性があるRFミキサの態様が使用され得る無線システム900が、示されている。無線システム900は、たとえば、モバイルセルラー電話であってよい。無線システム900は、アンテナ904に結合された無線周波数RF回路902を含む。RF回路902は、アンテナ904に結合されたRF送信機906およびRF受信機908の一方または両方を含んでよい。
1つまたは複数のミキサは、RF送信機906内でアップコンバータ910Tとして使用されてよい。1つまたは複数のミキサは、RF受信機908内でダウンコンバータ910Rとして使用されてもよい。本明細書で説明する直交4相ハーフデューティサイクルRFミキサは、アップコンバータ910Tおよび/またはダウンコンバータ910Rに対する直交ミキサの1つまたは複数の例として使用されてよい。
図10は、無線周波数信号を混合する例示的な方法1000のフローチャートである。方法1000は、RFミキサ(たとえば、図2のミキサ204または図5のI-Qミキサ204')を使用して実行されてよい。プロセス1000は、図2のミキサ204の要素に関して後で説明されるが、他の構成要素が、本明細書で説明するステップのうちの1つまたは複数を実装するために使用されてもよい。
一態様では、RFミキサは、差動入力ポート(たとえば、RF-IN、RF-INb)上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号(たとえば、BB-I、BB-Ib)と差動直交位相出力信号(たとえば、BB-Q、BB-Qb)とを同時に生成するために、第1、第2、第3および第4の位相のハーフデューティクロック信号(たとえば、LO-I、LO-Ib、LO-Q、およびLO-Qb)に基づいてスイッチの切り替えを実行する。第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号は同じ周波数であり、互いに対して90度の倍数だけ位相がずれている。
一態様では、差動入力信号は無線周波数差動入力信号であり、差動同相出力信号は中間周波数差動同相出力信号であり、差動直交位相出力信号は中間周波数差動直交位相出力信号である。
別の態様では、差動入力信号は中間周波数差動入力信号であり、差動同相出力信号は無線周波数差動同相出力信号であり、差動直交位相出力信号は無線周波数差動直交位相出力信号である。
図10を参照すると、ブロック1002において、RFミキサは、第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ211、212を介して)切り替えて、第1のスイッチング出力を生成する。
ブロック1004において、RFミキサは、第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ213、214を介して)切り替えて、第2のスイッチング出力を生成する。
ブロック1006において、RFミキサは、デュアル差動出力ポート上に差動同相出力信号(たとえば、BB-I、BB-Ib)と差動直交位相出力信号(たとえば、BB-Q、BB-Qb)とを、第2のスイッチングモジュールを介して生成する。たとえば、第2のスイッチングモジュールは、第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて第1のスイッチング出力を(たとえば、スイッチペア221A、221Bおよびスイッチペア222A、222Bを介して)切り替えること、ならびに第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて第2のスイッチング出力を(たとえば、スイッチペア223A、223Bおよびスイッチペア224A、224Bを介して)切り替えることによって出力信号を生成する。
一態様では、第1のスイッチングモジュールは、第1の制御入力を含む複数の第1のスイッチを含み、第1のスイッチの第1のサブセット(たとえば、スイッチ211、212)は、差動入力ポートの正入力(RF-IN)に並列に結合され、第1のスイッチの第2のサブセット(たとえば、スイッチ213、214)は、差動入力ポートの負入力(RF-INb)に並列に結合される。第2のスイッチングモジュールは、第2の制御入力を含む複数の並列の第2のスイッチペアを含み、第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア221A、221Bおよびスイッチペア222A、222B)は、第1のスイッチの第1のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ211またはスイッチ212)と、デュアル差動出力ポート(たとえば、出力ポート210)とに直列に結合される。その上、第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア223A、223Bおよびスイッチペア224A、224B)は、第1のスイッチの第2のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ213またはスイッチ214)と、デュアル差動出力ポートとに直列に結合される。
一態様では、第1のスイッチの第1のサブセットの第1の制御入力は、第1のスイッチの第1のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第1のサブセットの第2の制御入力は、第2のスイッチペアの第1のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。さらに、第1のスイッチの第2のサブセットの第1の制御入力は、第1のスイッチの第2のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第2のサブセットの第2の制御入力は、第2のスイッチペアの第2のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第1のスイッチの第1のサブセットにおける切り替え、第2のスイッチペアの第1のサブセットにおける切り替え、第1のスイッチの第2のサブセットにおける切り替え、および第2のスイッチペアの第2のサブセットにおける切り替えは、差動入力ポート上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを同時に生成する。
一態様では、複数の第1のスイッチおよび複数の並列の第2のスイッチペアのうちの第2のスイッチは、第1のタイプのトランジスタ、第2のタイプのトランジスタ、または第1のタイプのトランジスタと第2のタイプのトランジスタとの組合せのうちの少なくとも1つであってよい。第1のタイプのトランジスタは、高電圧レベルの印加によってクローズされ、低電圧レベルの印加によってオープンされてよい。第2のタイプのトランジスタは、低電圧レベルの印加によってクローズされ、高電圧レベルの印加によってオープンされてよい。
その上、差動入力ポート(たとえば、RF-IN、RF-INb)上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート(たとえば、出力ポート210)上に差動同相出力信号(たとえば、BB-I、BB-Ib)と差動直交位相出力信号(たとえば、BB-Q、BB-Qb)とを同時に生成するために、第1、第2、第3および第4の位相のハーフデューティクロック信号(たとえば、LO-I、LO-Ib、LO-Q、およびLO-Qb)に基づいてスイッチを切り替えるための手段は、RFミキサ204およびRFミキサ204内に実装されている様々なスイッチ、電流源または電圧源202、ならびに/あるいはクロック発生器208を備えてよい。第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて差動入力信号を切り替えて、第1のスイッチング出力を生成するための手段は、スイッチ211、212、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて差動入力信号を切り替えて、第2のスイッチング出力を生成するための手段は、スイッチ213、214、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて第1のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア221A、221B、スイッチペア222A、222B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて第2のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア223A、223B、スイッチペア224A、224B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。
図11は、無線周波数信号を混合する例示的な方法1100のフローチャートである。方法1100は、RFミキサ(たとえば、図6のミキサ604)を使用して実行されてよい。プロセス1100は、図6のミキサ604の要素に関して後で説明されるが、他の構成要素が、本明細書で説明するステップのうちの1つまたは複数を実装するために使用されてもよい。
一態様では、RFミキサは、差動入力ポート(たとえば、RF-IN、RF-INb)上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート(たとえば、出力ポート210)上に差動同相出力信号(BB-I、BB-Ib)と差動直交位相出力信号(BB-Q、BB-Qb)とを同時に生成するために、第1、第2、第3および第4の位相のハーフデューティクロック信号(たとえば、LO-I、LO-Ib、LO-Q、およびLO-Qb)に基づいてスイッチの切り替えを実行する。第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号は同じ周波数であり、互いに対して90度の倍数だけ位相がずれている。
一態様では、差動入力信号は無線周波数差動入力信号であり、差動同相出力信号は中間周波数差動同相出力信号であり、差動直交位相出力信号は中間周波数差動直交位相出力信号である。
別の態様では、差動入力信号は中間周波数差動入力信号であり、差動同相出力信号は無線周波数差動同相出力信号であり、差動直交位相出力信号は無線周波数差動直交位相出力信号である。
図11を参照すると、ブロック1102において、RFミキサは、第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を、第1および第2のスイッチングモジュールを介して受信する。ブロック1104において、RFミキサは、第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ613、614を介して)切り替えて、第1のスイッチング出力を生成する。
ブロック1106において、RFミキサは、第3の位相のハーフデューティサイクルクロック信号(たとえば、LO-Q)および第4の位相のハーフデューティサイクルクロック信号(たとえば、LO-Qb)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ633、634を介して)切り替えて、第2のスイッチング出力を生成する。
ブロック1108において、RFミキサは、第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ611、612を介して)切り替えて、第3のスイッチング出力を生成する。
ブロック1110において、RFミキサは、第1の位相のハーフデューティサイクルクロック信号(たとえば、LO-I)および第2の位相のハーフデューティサイクルクロック信号(たとえば、LO-Ib)に基づいて差動入力信号を、第1のスイッチングモジュールを介して(たとえば、スイッチ631、632を介して)切り替えて、第4のスイッチング出力を生成する。
ブロック1112において、RFミキサは、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて第1のスイッチング出力を切り替えることと、第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて第2のスイッチング出力を切り替えることと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて第3のスイッチング出力を切り替えることと、第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて第4のスイッチング出力を切り替えることとによって、デュアル差動出力ポート上に差動同相出力信号(BB-I、BB-Ib)と差動直交位相出力信号(BB-Q、BB-Qb)とを、第2のスイッチングモジュールを介して生成する。
一態様では、第1のスイッチングモジュールは、第1の制御入力を含む複数の第1のスイッチを含み、第1のスイッチの第1のサブセット(たとえば、スイッチ613、614)は、差動入力ポートの正入力(RF-IN)に並列に結合され、第1のスイッチの第2のサブセット(たとえば、スイッチ633、634)は、差動入力ポートの負入力(RF-INb)に並列に結合され、第1のスイッチの第3のサブセット(たとえば、スイッチ611、612)は、差動入力ポートの正入力(RF-IN)に並列に結合され、第1のスイッチの第4のサブセット(たとえば、スイッチ631、632)は、差動入力ポートの負入力(RF-INb)に並列に結合される。
第2のスイッチングモジュールは、第2の制御入力を含む複数の並列の第2のスイッチペアを含む。第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア623A、623Bおよびスイッチペア624A、624B)は、第1のスイッチの第1のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ613またはスイッチ614)と、デュアル差動出力ポートとに直列に結合される。
第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア643A、643Bおよびスイッチペア644A、644B)は、第1のスイッチの第2のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ633またはスイッチ634)と、デュアル差動出力ポートとに直列に結合される。
第2のスイッチペアの第3のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア621A、621Bおよびスイッチペア622A、622B)は、第1のスイッチの第3のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ611またはスイッチ612)と、デュアル差動出力ポートとに直列に結合される。
第2のスイッチペアの第4のサブセットの並列の第2のスイッチの各ペア(たとえば、スイッチペア641A、641Bおよびスイッチペア642A、642B)は、第1のスイッチの第4のサブセットの1つのそれぞれの第1のスイッチ(たとえば、スイッチ631またはスイッチ632)と、デュアル差動出力ポートとに直列に結合される。
一態様では、第1のスイッチの第3のサブセットの第1の制御入力は、第1のスイッチの第3のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第3のサブセットの第2の制御入力は、第2のスイッチペアの第3のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。その上、第1のスイッチの第4のサブセットの第1の制御入力は、第1のスイッチの第4のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第4のサブセットの第2の制御入力は、第2のスイッチペアの第4のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成される。さらに、第1のスイッチの第1のサブセットの第1の制御入力は、第1のスイッチの第1のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第1のサブセットの第2の制御入力は、第2のスイッチペアの第1のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。また、第1のスイッチの第2のサブセットの第1の制御入力は、第1のスイッチの第2のサブセットにおける切り替えを促進するために、第3の位相のハーフデューティサイクルクロック信号と第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの第2のサブセットの第2の制御入力は、第2のスイッチペアの第2のサブセットにおける切り替えを促進するために、第1の位相のハーフデューティサイクルクロック信号と第2の位相のハーフデューティサイクルクロック信号とを受信するように構成される。第1のスイッチの第1のサブセットにおける切り替え、第2のスイッチペアの第1のサブセットにおける切り替え、第1のスイッチの第2のサブセットにおける切り替え、第2のスイッチペアの第2のサブセットにおける切り替え、第1のスイッチの第3のサブセットにおける切り替え、第2のスイッチペアの第3のサブセットにおける切り替え、第1のスイッチの第4のサブセットにおける切り替え、および第2のスイッチペアの第4のサブセットにおける切り替えは、差動入力ポート上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを同時に生成する。
一態様では、複数の第1のスイッチおよび複数の並列の第2のスイッチペアのうちの第2のスイッチは、第1のタイプのトランジスタ、第2のタイプのトランジスタ、または第1のタイプのトランジスタと第2のタイプのトランジスタとの組合せのうちの少なくとも1つであってよい。第1のタイプのトランジスタは、高電圧レベルの印加によってクローズされ、低電圧レベルの印加によってオープンされてよい。第2のタイプのトランジスタは、低電圧レベルの印加によってクローズされ、高電圧レベルの印加によってオープンされてよい。
その上、差動入力ポート(たとえば、RF-IN、RF-INb)上の差動入力信号と第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、デュアル差動出力ポート(たとえば、出力ポート210)上に差動同相出力信号(BB-I、BB-Ib)と差動直交位相出力信号(BB-Q、BB-Qb)とを同時に生成するために、第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を受信し、受信された第1、第2、第3および第4の位相のハーフデューティクロック信号(たとえば、LO-I、LO-Ib、LO-Q、およびLO-Qb)に基づいてスイッチを切り替えるための手段は、RFミキサ604およびRFミキサ604内に実装されている様々なスイッチ、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(LO-Q)および第4の位相のハーフデューティサイクルクロック信号(LO-Qb)に基づいて差動入力信号を切り替えて、第1のスイッチング出力を生成するための手段は、スイッチ613、614、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(LO-Q)および第4の位相のハーフデューティサイクルクロック信号(LO-Qb)に基づいて差動入力信号を切り替えて、第2のスイッチング出力を生成するための手段は、スイッチ633、634、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第1の位相のハーフデューティサイクルクロック信号(LO-I)および第2の位相のハーフデューティサイクルクロック信号(LO-Ib)に基づいて差動入力信号を切り替えて、第3のスイッチング出力を生成するための手段は、スイッチ611、612、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第1の位相のハーフデューティサイクルクロック信号(LO-I)および第2の位相のハーフデューティサイクルクロック信号(LO-Ib)に基づいて差動入力信号を切り替えて、第4のスイッチング出力を生成するための手段は、スイッチ631、632、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。
第1の位相のハーフデューティサイクルクロック信号(LO-I)および第2の位相のハーフデューティサイクルクロック信号(LO-Ib)に基づいて第1のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア623A、623B、スイッチペア624A、624B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第1の位相のハーフデューティサイクルクロック信号(LO-I)および第2の位相のハーフデューティサイクルクロック信号(LO-Ib)に基づいて第2のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア643A、643B、スイッチペア644A、644B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(LO-Q)および第4の位相のハーフデューティサイクルクロック信号(LO-Qb)に基づいて第3のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア621A、621B、スイッチペア622A、622B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。第3の位相のハーフデューティサイクルクロック信号(LO-Q)および第4の位相のハーフデューティサイクルクロック信号(LO-Qb)に基づいて第4のスイッチング出力を切り替えることによってデュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するための手段は、スイッチペア641A、641B、スイッチペア642A、642B、電流源または電圧源202、および/あるいはクロック発生器208を備えてよい。
いくつかの例示的な態様が説明され、添付の図面に示されたが、そのような態様は広範な開示の例示に過ぎず、広範な開示を制限するものではないこと、および当業者には様々な他の修正形態が生じ得るので、本開示の態様は、図示し説明した特定の構造および構成に限定されるものではないことを理解されたい。代わりに、本開示の態様は、以下の特許請求の範囲に従って解釈されるべきである。
開示されたプロセスにおけるステップの特定の順序または階層は、例示的な手法の例示であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層が並べ替えられてもよいことを理解されたい。さらに、いくつかのステップは、組み合わされるか、または省略される場合がある。添付の方法クレームは、種々のステップの要素を見本的な順序で提示したものであり、提示された特定の順序または階層に限定されることは意図していない。
上記の説明は、本明細書において説明された種々の態様を任意の当業者が実践することを可能にするために提供される。これらの態様に対する種々の変更は、当業者には容易に明らかになり、本明細書において規定される一般原理は、他の態様に適用することもできる。したがって、特許請求の範囲は、本明細書に示す態様に限定されるものではなく、文言通りの特許請求の範囲と一致するすべての範囲を与えられるべきであり、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」ではなく、「1つまたは複数の」を意味するものとする。別段に明記されていない限り、「いくつかの」という用語は、1つまたは複数を指す。当業者に知られているか、または後で知られることになる、本開示全体にわたって説明する種々の態様の要素の、すべての構造的および機能的等価物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されるものとする。さらに、本明細書に開示されるものは、そのような開示が特許請求の範囲において明示的に記載されているかどうかにかかわらず、公に供されることは意図されていない。「ための手段」という句を使用して要素が明確に列挙されていない限り、いかなるクレーム要素もミーンズプラスファンクションとして解釈されるべきではない。
100 無線周波数(RF)ミキサ
200 4相ハーフ(50%)デューティサイクル直交ミキサシステム
200' 4相ハーフ(50%)デューティサイクル直交ミキサシステム
201 ダブルエンド入力ポートまたは差動入力ポート
202 (電流または電圧)差動信号源
202' 理想的な(電流)ドライブ
204 4相ハーフデューティサイクル直交ミキサ
204' I/Qミキサ
206 デュアル差動電気負荷
206' 負荷
208 4相クロック発生器または局部発振器
208' 理想的なLO発生器
210 デュアル出力ポート210
210A 第1の同相(I)差動出力ポート(BB-I、BB-Ib)
210B 第2の直交位相(Q)差動出力ポート(BB-Q、BB-Qb)
211 第1のレベルのスイッチ
211' 第1のレベルのスイッチ
212 第1のレベルのスイッチ
212' 第1のレベルのスイッチ
213 第1のレベルのスイッチ
213' 第1のレベルのスイッチ
214 第1のレベルのスイッチ
214' 第1のレベルのスイッチ
221A 第2のレベルのスイッチ
221A' 第2のレベルのスイッチ
221B 第2のレベルのスイッチ
221B' 第2のレベルのスイッチ
222A 第2のレベルのスイッチ
222A' 第2のレベルのスイッチ
222B 第2のレベルのスイッチ
222B' 第2のレベルのスイッチ
223A 第2のレベルのスイッチ
223A' 第2のレベルのスイッチ
223B 第2のレベルのスイッチ
223B' 第2のレベルのスイッチ
224A 第2のレベルのスイッチ
224A' 第2のレベルのスイッチ
224B 第2のレベルのスイッチ
224B' 第2のレベルのスイッチ
401 第1の位相
402 第2の位相
403 第3の位相
404 第4の位相
600 4相ハーフ(50%)デューティサイクル直交ミキサシステム
604 4相ハーフデューティサイクル直交ミキサ
611 第1のレベルのスイッチ
612 第1のレベルのスイッチ
613 第1のレベルのスイッチ
614 第1のレベルのスイッチ
621A 第2のレベルのスイッチ
621B 第2のレベルのスイッチ
622A 第2のレベルのスイッチ
622B 第2のレベルのスイッチ
623A 第2のレベルのスイッチ
623B 第2のレベルのスイッチ
624A 第2のレベルのスイッチ
624B 第2のレベルのスイッチ
631 第1のレベルのスイッチ
632 第1のレベルのスイッチ
633 第1のレベルのスイッチ
634 第1のレベルのスイッチ
641A 第2のレベルのスイッチ
641B 第2のレベルのスイッチ
642A 第2のレベルのスイッチ
642B 第2のレベルのスイッチ
643A 第2のレベルのスイッチ
643B 第2のレベルのスイッチ
644A 第2のレベルのスイッチ
644B 第2のレベルのスイッチ
801 理想的なスイッチ
802 pチャネル電界効果トランジスタ(PFET)
803 nチャネル電界効果トランジスタ(NFET)
804 トランスファーゲートまたはパスゲート
806 pタイプ接合型電界効果トランジスタ(JFET)
807 nタイプJFET
808 PNPバイポーラ接合トランジスタ(BJT)
809 NPNバイポーラ接合トランジスタ(BJT)
900 無線システム
902 無線周波数RF回路
904 アンテナ
906 RF送信機
908 RF受信機
910R ダウンコンバータ
910T アップコンバータ

Claims (28)

  1. 第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて、第1のスイッチング出力を生成すること、ならびに
    第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を切り替えて、第2のスイッチング出力を生成すること
    を行うように構成された第1のスイッチングモジュールと、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記第1のスイッチング出力を切り替えること、ならびに
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記第2のスイッチング出力を切り替えること
    を行うように構成されることによって、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するように構成された第2のスイッチングモジュールとを備える、無線周波数ミキサ。
  2. 前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号が同じ周波数であり、互いに対して90度の倍数だけ位相がずれている、請求項1に記載の無線周波数ミキサ。
  3. 前記差動入力信号が、無線周波数差動入力信号であり、
    前記差動同相出力信号が、中間周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、中間周波数差動直交位相出力信号である、請求項1に記載の無線周波数ミキサ。
  4. 前記差動入力信号が、中間周波数差動入力信号であり、
    前記差動同相出力信号が、無線周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、無線周波数差動直交位相出力信号である、請求項1に記載の無線周波数ミキサ。
  5. 前記第1のスイッチングモジュールが、第1の制御入力を備える複数の第1のスイッチを備え、前記複数の第1のスイッチのうちの第1のスイッチの第1のサブセットが、差動入力ポートの正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第2のサブセットが、前記差動入力ポートの負入力に並列に結合され、
    前記第2のスイッチングモジュールが、第2の制御入力を備える複数の並列の第2のスイッチペアを備え、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第1のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第2のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合される、請求項1に記載の無線周波数ミキサ。
  6. 第1のスイッチの前記第1のサブセットの前記第1の制御入力が、第1のスイッチの前記第1のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第1のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第1のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第2のサブセットの前記第1の制御入力が、第1のスイッチの前記第2のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第2のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第2のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットにおける前記切り替え、第2のスイッチペアの前記第1のサブセットにおける前記切り替え、第1のスイッチの前記第2のサブセットにおける前記切り替え、および第2のスイッチペアの前記第2のサブセットにおける前記切り替えが、前記差動入力ポート上の前記差動入力信号と前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、前記デュアル差動出力ポート上に前記差動同相出力信号と前記差動直交位相出力信号とを同時に生成する、
    請求項5に記載の無線周波数ミキサ。
  7. 前記複数の第1のスイッチおよび前記複数の並列の第2のスイッチペアのうちの前記第2のスイッチが、
    第1のタイプのトランジスタ、
    第2のタイプのトランジスタ、または
    前記第1のタイプのトランジスタと前記第2のタイプのトランジスタの組合せを備え、
    前記第1のタイプのトランジスタが、高電圧レベルの印加によってクローズされ、かつ低電圧レベルの印加によってオープンされ、
    前記第2のタイプのトランジスタが、低電圧レベルの印加によってクローズされ、かつ高電圧レベルの印加によってオープンされる、請求項5に記載の無線周波数ミキサ。
  8. 無線周波数信号を混合する方法であって、
    第1の位相のハーフデューティサイクルクロック信号および第2の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を、第1のスイッチングモジュールを介して切り替えて、第1のスイッチング出力を生成するステップと、
    第3の位相のハーフデューティサイクルクロック信号および第4の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を、前記第1のスイッチングモジュールを介して切り替えて、第2のスイッチング出力を生成するステップと、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記第1のスイッチング出力を切り替えること、ならびに前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記第2のスイッチング出力を切り替えることによって、デュアル差動出力ポート上で差動同相出力信号と差動直交位相出力信号とを、第2のスイッチングモジュールを介して生成するステップとを含む、方法。
  9. 前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号が同じ周波数であり、互いに対して90度の倍数だけ位相がずれている、請求項8に記載の方法。
  10. 前記差動入力信号が、無線周波数差動入力信号であり、
    前記差動同相出力信号が、中間周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、中間周波数差動直交位相出力信号である、請求項8に記載の方法。
  11. 前記差動入力信号が、中間周波数差動入力信号であり、
    前記差動同相出力信号が、無線周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、無線周波数差動直交位相出力信号である、請求項8に記載の方法。
  12. 前記第1のスイッチングモジュールが、第1の制御入力を備える複数の第1のスイッチを備え、前記複数の第1のスイッチのうちの第1のスイッチの第1のサブセットが、差動入力ポートの正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第2のサブセットが、前記差動入力ポートの負入力に並列に結合され、
    前記第2のスイッチングモジュールが、第2の制御入力を備える複数の並列の第2のスイッチペアを備え、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第1のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第2のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合される、請求項8に記載の方法。
  13. 第1のスイッチの前記第1のサブセットの前記第1の制御入力が、第1のスイッチの前記第1のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第1のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第1のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第2のサブセットの前記第1の制御入力が、第1のスイッチの前記第2のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第2のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第2のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットにおける前記切り替え、第2のスイッチペアの前記第1のサブセットにおける前記切り替え、第1のスイッチの前記第2のサブセットにおける前記切り替え、および第2のスイッチペアの前記第2のサブセットにおける前記切り替えが、前記差動入力ポート上の前記差動入力信号と前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、前記デュアル差動出力ポート上に前記差動同相出力信号と前記差動直交位相出力信号とを同時に生成する、請求項12に記載の方法。
  14. 前記複数の第1のスイッチおよび前記複数の並列の第2のスイッチペアのうちの前記第2のスイッチが、
    第1のタイプのトランジスタ、
    第2のタイプのトランジスタ、または
    前記第1のタイプのトランジスタと前記第2のタイプのトランジスタとの組合せを備え、
    前記第1のタイプのトランジスタが、高電圧レベルの印加によってクローズされ、かつ低電圧レベルの印加によってオープンされ、
    前記第2のタイプのトランジスタが、低電圧レベルの印加によってクローズされ、かつ高電圧レベルの印加によってオープンされる、請求項12に記載の方法。
  15. 第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を受信するように構成された第1のスイッチングモジュールであって、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を切り替えて、第1のスイッチング出力を生成すること、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を切り替えて、第2のスイッチング出力を生成すること、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を切り替えて、第3のスイッチング出力を生成すること、ならびに
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を切り替えて、第4のスイッチング出力を生成すること
    を行うように構成される、第1のスイッチングモジュールと、
    前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を受信するように構成された第2のスイッチングモジュールであって、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記第1のスイッチング出力を切り替えること、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記第2のスイッチング出力を切り替えること、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記第3のスイッチング出力を切り替えること、ならびに
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記第4のスイッチング出力を切り替えること
    を行うように構成されることによって、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを生成するように構成される、第2のスイッチングモジュールとを備える、無線周波数ミキサ。
  16. 前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号が同じ周波数であり、互いに対して90度の倍数だけ位相がずれている、請求項15に記載の無線周波数ミキサ。
  17. 前記差動入力信号が、無線周波数差動入力信号であり、
    前記差動同相出力信号が、中間周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、中間周波数差動直交位相出力信号である、請求項15に記載の無線周波数ミキサ。
  18. 前記差動入力信号が、中間周波数差動入力信号であり、
    前記差動同相出力信号が、無線周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、無線周波数差動直交位相出力信号である、請求項15に記載の無線周波数ミキサ。
  19. 前記第1のスイッチングモジュールが、第1の制御入力を備える複数の第1のスイッチを備え、前記複数の第1のスイッチのうちの第1のスイッチの第1のサブセットが、差動入力ポートの正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第2のサブセットが、前記差動入力ポートの負入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第3のサブセットが、前記差動入力ポートの前記正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第4のサブセットが、前記差動入力ポートの前記負入力に並列に結合され、
    前記第2のスイッチングモジュールが、第2の制御入力を備える複数の並列の第2のスイッチペアを備え、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第1のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第2のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第3のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第3のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第4のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第4のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合される、請求項15に記載の無線周波数ミキサ。
  20. 第1のスイッチの前記第3のサブセットの前記第1の制御入力が、第1のスイッチの前記第3のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第3のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第3のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第4のサブセットの前記第1の制御入力が、第1のスイッチの前記第4のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第4のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第4のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットの前記第1の制御入力が、第1のスイッチの前記第1のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第1のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第1のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第2のサブセットの前記第1の制御入力が、第1のスイッチの前記第2のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第2のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第2のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットにおける前記切り替え、第2のスイッチペアの前記第1のサブセットにおける前記切り替え、第1のスイッチの前記第2のサブセットにおける前記切り替え、第2のスイッチペアの前記第2のサブセットにおける前記切り替え、第1のスイッチの前記第3のサブセットにおける前記切り替え、第2のスイッチペアの前記第3のサブセットにおける前記切り替え、第1のスイッチの前記第4のサブセットにおける前記切り替え、および第2のスイッチペアの前記第4のサブセットにおける前記切り替えが、前記差動入力ポート上の前記差動入力信号と前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、前記デュアル差動出力ポート上に前記差動同相出力信号と前記差動直交位相出力信号とを同時に生成する、請求項19に記載の無線周波数ミキサ。
  21. 前記複数の第1のスイッチおよび前記複数の並列の第2のスイッチペアのうちの前記第2のスイッチが、
    第1のタイプのトランジスタ、
    第2のタイプのトランジスタ、または
    前記第1のタイプのトランジスタと前記第2のタイプのトランジスタとの組合せを備え、
    前記第1のタイプのトランジスタが、高電圧レベルの印加によってクローズされ、かつ低電圧レベルの印加によってオープンされ、
    前記第2のタイプのトランジスタが、低電圧レベルの印加によってクローズされ、かつ高電圧レベルの印加によってオープンされる、請求項19に記載の無線周波数ミキサ。
  22. 無線周波数信号を混合する方法であって、
    第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を、第1のスイッチングモジュールを介して受信するステップと、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて差動入力信号を、前記第1のスイッチングモジュールを介して切り替えて、第1のスイッチング出力を生成するステップと、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を、前記第1のスイッチングモジュールを介して切り替えて、第2のスイッチング出力を生成するステップと、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を、前記第1のスイッチングモジュールを介して切り替えて、第3のスイッチング出力を生成するステップと、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて前記差動入力信号を、前記第1のスイッチングモジュールを介して切り替えて、第4のスイッチング出力を生成するステップと、
    前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号を、第2のスイッチングモジュールを介して受信するステップと、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて、前記第1のスイッチング出力を切り替えること、
    前記第1の位相のハーフデューティサイクルクロック信号および前記第2の位相のハーフデューティサイクルクロック信号に基づいて、前記第2のスイッチング出力を切り替えること、
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて、前記第3のスイッチング出力を切り替えること、ならびに
    前記第3の位相のハーフデューティサイクルクロック信号および前記第4の位相のハーフデューティサイクルクロック信号に基づいて、前記第4のスイッチング出力を切り替えること
    によって、デュアル差動出力ポート上に差動同相出力信号と差動直交位相出力信号とを、前記第2のスイッチングモジュールを介して生成するステップとを含む、方法。
  23. 前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号が同じ周波数であり、互いに対して90度の倍数だけ位相がずれている、請求項22に記載の方法。
  24. 前記差動入力信号が、無線周波数差動入力信号であり、
    前記差動同相出力信号が、中間周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、中間周波数差動直交位相出力信号である、請求項22に記載の方法。
  25. 前記差動入力信号が、中間周波数差動入力信号であり、
    前記差動同相出力信号が、無線周波数差動同相出力信号であり、
    前記差動直交位相出力信号が、無線周波数差動直交位相出力信号である、請求項22に記載の方法。
  26. 前記第1のスイッチングモジュールが、第1の制御入力を備える複数の第1のスイッチを備え、前記複数の第1のスイッチのうちの第1のスイッチの第1のサブセットが、差動入力ポートの正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第2のサブセットが、前記差動入力ポートの負入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第3のサブセットが、前記差動入力ポートの前記正入力に並列に結合され、前記複数の第1のスイッチのうちの第1のスイッチの第4のサブセットが、前記差動入力ポートの前記負入力に並列に結合され、
    前記第2のスイッチングモジュールが、第2の制御入力を備える複数の並列の第2のスイッチペアを備え、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第1のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第1のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第2のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第2のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第3のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第3のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合され、前記複数の並列の第2のスイッチペアのうちの第2のスイッチペアの第4のサブセットの並列の第2のスイッチの各ペアが、第1のスイッチの前記第4のサブセットの1つのそれぞれの第1のスイッチと前記デュアル差動出力ポートとに直列に結合される、請求項22に記載の方法。
  27. 第1のスイッチの前記第3のサブセットの前記第1の制御入力が、第1のスイッチの前記第3のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第3のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第3のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第4のサブセットの前記第1の制御入力が、第1のスイッチの前記第4のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第4のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第4のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットの前記第1の制御入力が、第1のスイッチの前記第1のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第1のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第1のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第2のサブセットの前記第1の制御入力が、第1のスイッチの前記第2のサブセットにおける切り替えを促進するために、前記第3の位相のハーフデューティサイクルクロック信号と前記第4の位相のハーフデューティサイクルクロック信号とを受信するように構成され、第2のスイッチペアの前記第2のサブセットの前記第2の制御入力が、第2のスイッチペアの前記第2のサブセットにおける切り替えを促進するために、前記第1の位相のハーフデューティサイクルクロック信号と前記第2の位相のハーフデューティサイクルクロック信号とを受信するように構成され、
    第1のスイッチの前記第1のサブセットにおける前記切り替え、第2のスイッチペアの前記第1のサブセットにおける前記切り替え、第1のスイッチの前記第2のサブセットにおける前記切り替え、第2のスイッチペアの前記第2のサブセットにおける前記切り替え、第1のスイッチの前記第3のサブセットにおける前記切り替え、第2のスイッチペアの前記第3のサブセットにおける前記切り替え、第1のスイッチの前記第4のサブセットにおける前記切り替え、および第2のスイッチペアの前記第4のサブセットにおける前記切り替えが、前記差動入力ポート上の前記差動入力信号と前記第1、第2、第3および第4の位相のハーフデューティサイクルクロック信号とを畳み込んで、前記デュアル差動出力ポート上に前記差動同相出力信号と前記差動直交位相出力信号とを同時に生成する、請求項26に記載の方法。
  28. 前記複数の第1のスイッチおよび前記複数の並列の第2のスイッチペアのうちの前記第2のスイッチが、
    第1のタイプのトランジスタ、
    第2のタイプのトランジスタ、または
    前記第1のタイプのトランジスタと前記第2のタイプのトランジスタとの組合せを備え、
    前記第1のタイプのトランジスタが、高電圧レベルの印加によってクローズされ、かつ低電圧レベルの印加によってオープンされ、
    前記第2のタイプのトランジスタが、低電圧レベルの印加によってクローズされ、かつ高電圧レベルの印加によってオープンされる、請求項26に記載の方法。
JP2017541779A 2015-02-13 2016-02-10 低雑音および低変換損失である完全ｉ／ｑ平衡型直交無線周波数ミキサ Expired - Fee Related JP6717842B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/622,591 US9543897B2 (en) 2015-02-13 2015-02-13 Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
US14/622,591 2015-02-13
PCT/US2016/017404 WO2016130714A1 (en) 2015-02-13 2016-02-10 A fully i/q balanced quadrature radio frequency mixer with low noise and low conversion loss

Publications (3)

Publication Number Publication Date
JP2018505622A true JP2018505622A (ja) 2018-02-22
JP2018505622A5 JP2018505622A5 (ja) 2019-03-07
JP6717842B2 JP6717842B2 (ja) 2020-07-08

Family

ID=55485322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017541779A Expired - Fee Related JP6717842B2 (ja) 2015-02-13 2016-02-10 低雑音および低変換損失である完全ｉ／ｑ平衡型直交無線周波数ミキサ

Country Status (5)

Country Link
US (1) US9543897B2 (ja)
EP (1) EP3257152A1 (ja)
JP (1) JP6717842B2 (ja)
CN (1) CN107251417A (ja)
WO (1) WO2016130714A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10794711B2 (en) * 2016-12-30 2020-10-06 DeepMap Inc. High definition map updates based on sensor data collected by autonomous vehicles
US10404212B1 (en) * 2018-08-06 2019-09-03 Futurewei Technologies, Inc. Programmable driver for frequency mixer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085549B2 (en) 2002-12-30 2006-08-01 Motorola, Inc. Dynamic power sharing zero intermediate frequency (ZIF) mixer and method of forming same
DE60320117T2 (de) 2003-12-10 2008-09-11 Telefonaktiebolaget Lm Ericsson (Publ) Mischervorrichtung
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7538596B2 (en) 2004-05-25 2009-05-26 Silicon Laboratories, Inc. Low distortion quadrature mixer and method therefor
US8145155B2 (en) * 2005-09-06 2012-03-27 Mediatek, Inc. Passive mixer and high Q RF filter using a passive mixer
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
US7558538B2 (en) 2006-05-11 2009-07-07 Frederic Carrez Quadrature sub-harmonic frequency up-converter
US8072255B2 (en) * 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
US8433277B2 (en) * 2008-04-23 2013-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer and four-phase clocking method and apparatus
US8680929B2 (en) * 2008-05-27 2014-03-25 ST-Ericsson S.A. Low-1/F-noise local oscillator for non-overlapping differential I/Q signals
CN101944881A (zh) 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 具有四分之一占空比开关单元的正交混频器电路
JP5395634B2 (ja) * 2009-11-18 2014-01-22 ルネサスエレクトロニクス株式会社 直交変調器およびそれを内蔵する半導体集積回路
CN104104333B (zh) * 2014-07-16 2018-03-02 广州润芯信息技术有限公司 一种无源混频器及其控制方法

Also Published As

Publication number Publication date
US20160241192A1 (en) 2016-08-18
US9543897B2 (en) 2017-01-10
CN107251417A (zh) 2017-10-13
EP3257152A1 (en) 2017-12-20
JP6717842B2 (ja) 2020-07-08
WO2016130714A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US8072255B2 (en) Quadrature radio frequency mixer with low noise and low conversion loss
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US7769361B2 (en) Systems, methods, and apparatus for frequency conversion
EP2191566B1 (en) Harmonic rejection mixer unit and method for performing a harmonic rejection mixing
US8838057B2 (en) Harmonic rejection mixer architecture with reduced sensitivity to gain and phase mismatches
CN102232269B (zh) 用于无线接收器的可重新配置的无源混频器
Kodkani et al. A 24-GHz CMOS passive subharmonic mixer/downconverter for zero-IF applications
US8493136B2 (en) Driver circuit and a mixer circuit receiving a signal from the driver circuit
Melly et al. An analysis of flicker noise rejection in low-power and low-voltage CMOS mixers
US8055233B2 (en) High linearity passive mixer and method thereof
JP6717842B2 (ja) 低雑音および低変換損失である完全ｉ／ｑ平衡型直交無線周波数ミキサ
EP2054999B1 (en) Signal processor comprising a frequency converter
US8378733B2 (en) Harmonic rejection mixer
US8442472B2 (en) Technique to generate divide by two and 25% duty cycle

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200611

R150 Certificate of patent or registration of utility model

Ref document number: 6717842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees