JP2018500825A - 直接同軸取付けを備えるコンパクトな超音波変換器 - Google Patents

Abstract

超音波デバイスが基板（４０２）の第１の側に形成される変換器アレイ（４０４）を含む。貫通ビア（４０６）が第一の側と第１の側と反対の第２の側との間の基板の厚さを貫通する。導体（４１０）が第２の側で貫通ビアに電気的に結合されて、変換器アレイに信号を提供し、変換器アレイから信号を提供する。

Description

この開示は、超音波変換器に関し、より具体的には、同軸ケーブルと変換器アレイとの間の単純化された電気相互接続を有する変換器及びそのような変換器を作る方法に関する。

現在製造されている変換器アセンブリでは、曲がる終端(flex termination)を用いて、プリント回路基板（ＰＣＢ）を超音波変換器アレイに接続する。ＰＣＢは、はんだによってＰＣＢに接続される信号搬送同軸ケーブルのための終端として機能する。曲がる終端は、同軸ケーブルと同じ側でＰＣＢにも接続され、その上、はんだ付けされる。ＰＣＢは、光軸ケーブルと、別個の基板に取り付けられ、曲がる終端の他の端に接続される、変換器アレイの変換器要素との間の、電気接続部を架橋する。幾つかのアセンブリには、１つよりも多くのＰＣＢ又は他の同軸ケーブルと超音波変換器アレイとの間の相互接続のために用いられる中間基板があってよい。

典型的な組立て方法は、ＰＣＢへの同軸ケーブル相互接続を含む。次に、曲がる終端接続がアレイに対して行われる。次に、アセンブリの間の接続が、曲がる終端をＰＣＢにはんだ付けすることによって行われる。曲がる終端を利用して曲げをもたらして、変換器アレイの向きが同軸ケーブル方向に対して垂直であるのを可能にして前方視(forward looking)変換器アレイ設計を形成し、或いは変換器アレイを同軸ケーブルと平行に又は軸外に動かして側方視(side-looking)変換器アレイ設計を可能にする。

既述のような多層相互接続は十分であるが、数多くの結果(consequences)を被る。これらの結果は、加工の複雑さ、空間の非効率的な使用、及び製品コストを含む。これらの結果は、変換器アレイを適合させるのに必要とされる空間を最小にすることで利益を享受し、そして、使い捨て可能な製品についてのコスト削減から更に利益を享受する、カテーテル設計において、特に不利である。

本原理によれば、超音波デバイスが、基板の第１の側に形成される変換器アレイを含む。少なくとも１つの貫通ビアが、第１の側と第１の側と反対の第２の側との間の基板の厚さを貫通する。変換器アレイに信号を提供し、変換器アレイから信号を提供するよう、導体が第２の側で少なくとも１つの貫通ビアに電気的に結合させられる。

他の超音波デバイスは、シリコン基板の第１の側に形成される変換器アレイを含む。複数のシリコン貫通ビアが、第１の側と第１の側と反対の第２の側との間の基板の厚さを貫通する。導電性バンプが、第２の側で複数の貫通ビアに接続される。導電性バンプは、はんだキャップを含む。同軸ケーブルが、中央導体及び接地シールドを含む。中央導体及び接地シールドは、はんだキャップに電気的に接続される。同軸ケーブルは、変換器アレイに信号を提供し、変換器アレイから信号を提供する。

超音波デバイスを加工する方法が、基板の第１の側で変換器アレイを提供することを含み、基板は、第１の側と第１の側と反対の第２の側との間の基板の厚さを貫通する少なくとも１つの貫通ビアを含む。当該方法は、第２の側で導体を少なくとも１つの貫通ビアに電気的に結合することを含み、導体は、変換器アレイに信号を提供し、変換器アレイから信号を提供する。当該方法は、変換器アレイ及び導体を超音波窓内に入れることを含む。

本開示のこれらの及び他の目的、構成、及び利点は、添付の図面との関係において判読されるべきその例示的な実施態様の以下の詳細な記述から、明らかになるであろう。

この開示は、以下の図面を参照して好適な実施態様の後続の記述を提示する。

１つの実施態様に従ったコンパクトな超音波変換器を有する超音波システムを示すブロック図／フロー図である。 １つの実施態様に従って貫通ビアを利用することによって容量マイクロマシン超音波変換器アレイの反対側で基板に接続される導体を有する超音波デバイスを示す断面図である。 １つの実施態様に従った貫通ビアを利用することによって一次元超音波変換器アレイと反対側でインターポーザ基板に接続される導体を有する超音波デバイスを示す断面図である。 １つの実施態様に従った貫通ビアを利用することによって行列超音波変換器と反対側で特定用途向け集積回路に接続される導体を有する超音波デバイスを示す断面図である。 １つの実施態様に従った多数の貫通ビアのために導体バンプ及びはんだキャップで終端させられる貫通ビアを有する基板を示す断面図である。 １つの実施態様に従ったレーザ鑞接のために導電性バンプ及びはんだキャップで終端させられる貫通ビアの近傍に動かされる同軸ケーブルを示す断面図である。 １つの実施態様に従った基板内の貫通ビアにはんだ付けされる同軸ケーブルを示す断面図である。 １つの実施態様に従ったオーバーコーティングされる同軸ケーブル及び容量コンデンサを示す断面図である。 １つの実施態様に従った超音波窓内に入れられる変換器アレイ、コンデンサ及び同軸ケーブルを示す断面図である。 例示的な実施態様に従った超音波デバイスを加工する方法を示すフロー図である。

本原理によれば、超音波変換器、変換器アセンブリ、及び製造方法が提供される。本原理は、貫通ビア、具体的には、シリコン貫通ビア（ＴＳＶｓ）を用い得る、基板の上に、変換器アセンブリを提供する。ビアは、変換器要素が形成される或いは取り付けられる基板を通じて形成される。次に、同軸ケーブルによって貫通ビアを接続し得る。このようにして、より効率的な空間の使用を伴うよりコンパクトな大きさを有する、製造の容易な設計が提供され、結果的に、コストが有意に減少させられる。

１つの実施態様では、容量マイクロマシン超音波変換器(capacitive micromachined ultrasonic transducers)(ＣＭＵＴｓ）が利用される。ＣＭＵＴ基板がより小さなプロファイルを提供し、コンパクトな設計に有用である。加えて、ＣＭＵＴ基板は、貫通ビアの形成が同軸ケーブルを変換器要素に接続するのを可能にする。他の実施態様では、変換器要素の一次元アレイがシリコンインターポーザ基板(silicon interposer substrate)の上に適用される。インターポーザ基板は、貫通ビアの形成が同軸ケーブルを変換器要素に接続するのを可能にする。更に他の実施態様では、変換器要素の二次元アレイ（ｘＭａｔｒｉｘ）が特定用途向け集積回路（ＡＳＩＣ）チップの上に設けられてよい。ＡＳＩＣは、貫通ビアの形成が同軸ケーブルを変換器要素に接続するのを可能にする。加えて、減結合コンデンサ要素(de-coupling capacitor element)を同軸ケーブル接続と同じＡＳＩＣの側に加え得る。これはＡＳＩＣ上又は付近で経路を形成するマイクロビームに近接近してコンデンサをもたらす。これらの設計は例示的であり、側方視変換器に特に有用である。しかしながら、他の設計及び構成も想定される。貫通ビアを利用することによって、従来技術において利用される曲がる終端(flex terminations)、中間コンポーネント、及び架橋デバイスが排除される。

本原理は超音波変換器に関して記載されるが、本発明の教示はより一層広く、あらゆる変換器要素に適用可能であることが理解されるべきである。幾つかの実施態様において、本原理は、複雑な生物学系又は機械系をトラッキング（追跡）し或いは解析することに利用される。具体的には、本原理は、軟組織、器官等のような、体の全ての領域において、生物学系を撮像することに利用されてよい、撮像技術に適用可能である。しかしながら、本原理は、生物学的撮像に限定されず、機械系又は構造系、例えば、パイプ、機械系、流体流等の撮像にも適用可能なことがある。図面に描写される要素は、ハードウェア及びソフトウェアの様々な組み合わせにおいて実施されてよく、単一の要素又は多数の要素内で組み合わせられてよい機能を提供する。

図面に示す様々な要素の機能を、専用ハードウェアを通じて並びに適切なソフトウェアと関連してソフトウェアを実行し得るハードウェアを通じて提供し得る。プロセッサによって提供されるとき、単一の専用プロセッサによって、単一の共用プロセッサによって、又はそのうちの一部を共用し得る複数の個々のプロセッサによって、それらの機能を提供し得る。その上、「プロセッサ」又は「コントローラ」という用語の明示的な使用は、ソフトウェアを実行し得るハードウェアを専ら指すと解釈されてならず、非限定的に、デジタル信号プロセッサ（“ＤＳＰ”）ハードウェア、ソフトウェアを格納する読出し専用記憶装置（“ＲＯＭ”）、ランダムアクセス記憶装置（“ＲＡＭ”）、不揮発性記憶装置等を明示的に含み得る。

その上、本発明の原理、特徴及び実施態様を引用する本明細書中の全ての陳述、並びにそれらの具体的な実施例は、それらの構造的及び機能的な均等物を含むことが意図されている。加えて、そのような均等物は、現時点で知られている均等物及び将来開発される均等物（即ち、構造に拘わらず同じ機能を遂行する、開発されるあらゆる要素）の両方を含むことが意図されている。よって、例えば、当業者は、本明細書で提示するブロック図が本発明の原理を具現する例示的なシステムコンポーネント及び／又は回路構成の着想図を提示していることを理解するであろう。同様に、あらゆるフローチャート、フロー図及び同等物が、コンピュータ可読記憶媒体内に実質的に表されることがある、よって、そのようなコンピュータ又はプロセッサが明示的に示されていようがいまいが、コンピュータ又はプロセッサによって実行されることがある、様々なプロセスを表していることが理解されるであろう。

更に、本発明の実施態様は、コンピュータ若しくはあらゆる指令実行システムによる又はコンピュータ若しくはあらゆる指令実行システムとの関係における使用のためのプログラムコードを提供する、コンピュータ使用可能な又はコンピュータ可読な記憶媒体からアクセス可能なコンピュータプログラム製品の形態を取り得る。この記述の目的のために、コンピュータ使用可能な又はコンピュータ可読な記憶媒体は、指令実行システム、装置若しくはデバイスによる、又は指令実行システム、装置若しくはデバイスとの関係における使用のためのプログラムを含み、格納し、伝達し、伝搬し、或いは移してよい、あらゆる装置であり得る。媒体は、電子、磁気、光学、電磁、赤外、若しくは半導体システム（又は装置又はデバイス）、又は伝搬媒体であり得る。コンピュータ可読媒体の例は、半導体又はソリッドステート記憶装置、磁気テープ、取り外し可能なコンピュータディスケット、ランダムアクセス記憶装置（ＲＡＭ）、読出し専用記憶装置（ＲＯＭ）、剛性の磁気ディスク、及び光ディスクを含む。光ディスクの現在の例は、コンパクトディスク−読出し専用記憶装置（ＣＤ−ＲＯＭ）、コンパクトディスク−読出し／書込み（ＣＤ−Ｒ／Ｗ）、ブルーレイ（ＴＭ）、及びＤＶＤを含む。

層、領域、又は基板のような、要素が、他の要素の「上」(“on”)にある或いは「覆っている」(“over”)といわれるとき、その要素は、他の要素の上に直接的にあることができ、或いは介在要素が存在してもよいことも理解されるであろう。対照的に、ある要素が他の要素の「直ぐ上」(“directly on”)にある或いは他の要素を「直接的に覆っている」(“directly over”)といわれるとき、介在要素は存在しない。ある要素が、他の要素に「接続されている」(“connected”)又は「連結されている」(“coupled”)と言われるとき、その要素は、他の要素に直接的に接続され或いは連結されることができ、或いは介在要素が存在してよい。対照的に、ある要素が他の要素の直接的に接続されている(“directly connected”)或いは直接的に連結されている(“directly coupled”)といわれるときには、介在要素は存在しない。

次に、同等の番号が同一の又は類似の要素を表す図面を参照して、初めに図１を参照すると、本原理に従って構成される超音波撮像システム１０がブロック図の形態において示されている。超音波システム１０は、超音波を送信し且つエコー情報を受信する変換器アレイ１４(transducer array)を有する、変換器デバイス又はプローブ１２を含む。変換器アレイ１４は、例えば、直線アレイ、二次元アレイ、フェーズドアレイ等として構成されてよく、圧電要素又は容量マイクロマシン超音波変換器（ＣＭＵＴ）要素を含み得る。変換器アレイ１４は、例えば、２Ｄ及び／又は３Ｄ撮像のために高さ及び方位寸法(elevation and azimuth dimensions)の両方において走査（スキャン）し得る変換器要素の二次元アレイを含み得る。電気信号が、例えば、同軸ケーブル１９を用いて、変換器アレイ１４に運ばれる。同軸ケーブル１９は、同心又は同軸構成において中央導体及び接地シールド(ground shield)を含む。接地シールドは、隣接する導体の間のクロストーク（漏話）を減少させるのを助ける。

変換器アレイ１４は、プローブ１２内のマイクロビーム形成回路(microbeamforming circuit)又はマイクロビームフォーマ１６(microbeamformer)に連結され、それはアレイ内の変換器要素による信号の送信及び受信を制御する。マイクロビームフォーマ１６は、基板１５上に又は内に、例えば、特定用途向け集積回路（ＡＳＩＣ）内に含められてよく、或いは別個のチップ又はデバイス（例えば、１Ｄアレイについてのシリコンインターポーザ又はＣＭＵＴ基板）上に含められてよい。本原理によれば、変換器アレイ１４は、基板１５（例えば、ＡＳＩＣ、シリコンインターポーザ、ＣＭＵＴ基板等）の上に形成され、基板１５は、少なくとも１つの貫通ビア１７を含む。貫通ビア１７は、基板１５の適切な側で同軸ケーブル１９を変換器アレイ１４に接続する。

この実施例において、マイクロビームフォーマ１６は、送信／受信（Ｔ／Ｒ）スイッチ１８に連結され、Ｔ／Ｒスイッチ１８は、送信と受信との間で切り替わり、メインビームフォーマ２２を高エネルギ送信信号から保護する。幾つかの実施態様では、Ｔ／Ｒスイッチ１８及びシステム内の他の要素を、別個の超音波システムベース内よりもむしろ、変換器プローブ内に含め得る。マイクロビームフォーマ１６の制御下にある変換器アレイ１４からの超音波ビームの送信は、ユーザインターフェース又は制御パネル２４の使用者の走査からの入力を受け取ることがある、Ｔ／Ｒスイッチ１８及びビームフォーマ２２に連結される送信コントローラ２０によって方向付けられる。

送信コントローラ２０によって制御される１つの機能は、ビームが操縦される方向である。ビームは、変換器アレイ１４から前方に（垂直に）直線的に或いはより広い視野のために異なる角度で操縦されてよい。マイクロビームフォーマ１６によって生成される部分的にビーム形成される信号は、メインビームフォーマ２２に連結され、メインビームフォーマ２２において、変換器要素の個々のパッチからの部分的にビーム形成される信号が組み合わせられて、十分にビーム形成された信号になる。

ビーム形成された信号は、信号プロセッサ２６に連結される。信号プロセッサ２６は、帯域フィルタリング、減衰(decimation)、Ｉ及びＱ成分分離(I and Q component separation)、及び高調波信号分離のような、様々な方法において、受信するエコー信号を処理し得る。信号プロセッサ２６は、スペックル低減(speckle reduction)、信号化合(signal compounding)、及びノイズ除去(noise elimination)のような、追加的な信号増強を行ってもよい。処理済み信号は、体内の構造の撮像のために振幅検出を利用し得るＢモードプロセッサ２８に結合される。Ｂモードプロセッサによって生成される信号は、走査変換器３０に結合される。走査変換器３０は、エコー信号を、エコー信号を所望の画像フォーマットにおいて受信する空間関係において構成する(arrange)。例えば、走査変換器３０は、エコー信号を、二次元（２Ｄ）の扇形フォーマット又はピラミッド形の三次元（３Ｄ）画像に構成してよい。２Ｄ又は３Ｄ画像は、画像ディスプレイ３８上での表示のための更なる増強(enhancement)、バッファリング(buffering)及び一時的格納(temporary storage)のために、走査変換器３０から画像プロセッサ３６に結合される。グラフィックスプロセッサ４０が、超音波画像と共に表示するためのグラフィックオーバーレイ(graphic overlays)を生成し得る。これらのグラフィックオーバーレイ又はパラメータブロックは、例えば、患者の名前、画像の日時、撮像パラメータ、フレーム率(frame indices)、及び同等物のような、標準的な識別情報を含み得る。これらの目的のために、グラフィックスプロセッサ４０は、タイプされた患者の名前のような、ユーザインターフェース２４からの入力を受信する。画像の表示の選択及び制御のためにも、ユーザインターフェース２４を利用し得る。

図２を参照すると、１つの実施態様に従った電気接続スキームについて、断面図が示されている。この実施態様では、変換器アレイ１０２が基板１０４の上に形成され、基板内に一体化される容量マイクロマシン超音波変換器（ＣＭＵＴ）要素として構成されている。基板１０４は、好ましくは、Ｓｉ、ＳｉＧｅ、ＧａＡｓ又は同等物のような、結晶半導体材料を含む。特に有用な実施態様において、基板１０４は単結晶シリコンを含む。変換器要素は、基板１０４の第１の側１１４に形成される。変換器要素は、貫通ビア１０６に電気的に接続される。貫通ビア１０６は、基板１０４の厚み全体を通じて形成され、基板１０４の第１の側１１４から第２の側への電気接続を可能にする。

第１の側１１４の上のコンポーネント（例えば、変換器要素）は、貫通ビア１０６の第１の端に接続される。同軸ケーブルのような、電気ケーブル１０８が、貫通ビア１０６の第２の端に接続される。単純性のために１つのケーブル１０８が描かれているが、複数のケーブル１０８が互いに隣接して整列させられてよく、多数の貫通ビア１０６を有する同じ基板に接続されてよいことが理解されるべきである。

１つの実施態様において、貫通ビア１０６は、その第２の端で接続されるはんだボール１１２(solder ball)を含む。同軸ケーブルのための中央導体のような導体１１０が、はんだボール１１２に、従って、貫通ビア１０６の第２の端に繋がる。貫通ビア１０６は、シリコン貫通ビア（ＴＳＶ）を含んでよく、はんだボール１１２は、基板１０４の裏面（第２の側１１６）に対する同軸はんだ終端(coaxial solder termination)を含んでよい。図２の実施態様によれば、ケーブル１０８は、変換器アレイ１０２が形成される基板１０４の裏面１１６に直接的に終端させられる。これはＣＭＵＴ使い捨て可能なカテーテルデバイスに特に適する。この技法は、図３に示すようなシリコンインターポーザを利用する１Ｄアレイにおいても利用され得る。

図３を参照すると、他の実施態様に従った電気接続スキームについて、断面図が示されている。この実施態様では、変換器アレイ２０２が、基板２０４上に又は内に形成される。基板２０４は、好ましくは、Ｓｉ、ＳｉＧｅ、ＧａＡｓ又は同等物のような、結晶半導体材料を含む、インターポーザ基板であってよい。特に有用な実施態様において、基板２０４は、単結晶シリコンを含む。変換器要素は、基板２０４の第１の側２１４の上に形成される。変換器要素は、貫通ビア２０６に電気的に接続される。貫通ビア２０６は、基板２０４の厚さ全体を通じて形成され、基板２０４の第１の側２１４から第２の側２１６への電気接続を可能にする。基板２０４は、基板２０４のいずれかの側で他のコンポーネント又はデバイス（例えば、集積回路）への接続のための電線路又は導体を含んでよい。

第１の側２１４上のコンポーネント（例えば、変換器要素）が、貫通ビア２０６の第１の端に接続される。同軸ケーブルのような電気ケーブル２０８が、貫通ビア２０６の第２の端に接続される。単純性のために１つのケーブル２０８が描かれているが、複数のケーブル２０８が互いに隣接して整列させられてよく、多数の貫通ビア２０６を有する同じ基板に接続されてよいことが理解されるべきである。

変換器アレイ２０２は、基板２０４の第１の側２０１４に要素の１Ｄアレイを含む。１つの実施態様において、貫通ビア２０６は、その第２の端で接続されるはんだボール２１２を含む。同軸ケーブルの中央導体のような導体２１０が、はんだボール２１２に、従って、貫通ビア２０６の第２の端に繋がる。貫通ビア２０６は、シリコン貫通ビア（ＴＳＶ）を含んでよく、はんだボール２１２は、基板２０４の裏側（第２の側２１６）への同軸はんだ終端を含んでよい。図３の実施態様によれば、ケーブル２０８は、変換器アレイ２０２が形成される基板２０４の裏側２１６に直接的に終端させられる。

複数の１Ｄアレイを利用してより大きなアレイを形成してよい。より大きなアレイは、効率的な実装(packaging)や大きさ及びコストの削減に焦点を置いて実施されてよい、多数の同軸ケーブルについての接続スキーム又はパターンを含んでよい。

図４を参照すると、他の実施態様に従った電気接続スキームについて、断面図が示されている。この実施態様では、変換器アレイ３０２が基板３０４の上に又は内に形成される。変換器アレイ３０２は、二次元アレイ又はｘＭａｔｒｉｘを含む。基板３０４は、好ましくは、Ｓｉ、ＳｉＧｅ、ＧａＡｓ又は同等物のような、結晶半導体材料を含む。基板３０４は特定用途向け集積回路（ＡＳＩＣ）又は他の集積回路（ＩＣ）を含んでよい。１つの実施態様において、ＡＳＩＣ又は他のＩＣは、マイクロビーム形成回路を含んでよい。

特に有用な実施態様において、基板３０４は、単結晶シリコンを含む。変換器要素又はアレイ３０２は、基板３０４の第１の側３１４に形成される。変換器要素は、貫通ビア又はビア３０６に電気的に接続される。貫通ビア３０６は、基板３０４の厚さ全体を通じて形成され、基板３０４の第１の側３１４から第２の側３１６への電気接続を可能にする。

第１の側３１４の上のコンポーネント（例えば、変換器要素）が、貫通ビア３０６の第１の端に接続される。同軸ケーブルのような電気ケーブル３０８が、貫通ビア３０６の第２の端に接続される。単純性のために１つのケーブル３０８が描かれているが、複数のケーブル３０８が互いに隣接して整列させられてよく、多数の貫通ビア３０６を有する同じ基板に接続されてよい。複数の接続スキームが、効率的な実装や大きさ及びコストの削減に焦点を置いて実施されてよい。

変換器アレイ３０２は、基板３０４の第１の側３１４に要素の２Ｄアレイを含む。１つの実施態様において、貫通ビア３０６は、その第２の端で接続されるはんだボール３１２を含む。同軸ケーブルのための中央導体のような導体３１０が、はんだボール３１２に、従って、貫通ビア３０６の第２の端に繋がる。貫通ビア３０６は、シリコン貫通ビア（ＴＳＶ）を含んでよく、はんだボール３１２は、基板３０４の裏側（第２の側３１６）への同軸はんだ終端を含んでよい。図４の実施態様によれば、ケーブル３０８は、変換器アレイ３０２が形成される基板３０４の裏側３１６に直接的に終端させられる。

（複数の）減結合コンデンサ３２０が、基板３０４の上に形成される或いはケーブル３０８を通じて接続されるマイクロビーム形成回路に近接近して基板３０４の第２の端３１６にはんだ付けされ或いはその他の方法で接続される。ケーブルはんだ付けと同じ時（又は異なる時）に、類似の技術で、コンデンサ３２０を基板３０４の裏にはんだ付けし得る。

幾つかの実施態様において、はんだボール又はバンプ１１２，２１２，３１２は、金属パッド（図示せず）を用いて貫通ビア１０６，２０６，３０６にそれぞれ接続されることが理解されるべきである。貫通ビアは、基板の裏側で金属パッド（バンプ）で仕上げられる。金属パッド（バンプ）は、その上の「はんだキャップ」(“solder cap”)(例えば、はんだボール又はバンプ）で加工されてよい。１つの解決策は、銅バンプの先端に事前適用されるはんだを含んでよいが、はんだボール印刷、（エアロゾル噴出技術又は精密投与を用いた）導電性ポリマ印刷、又は他のインターコネクト技術を非限定的に含む、導電性接続用途の他の方法を実施し得る。

図５Ａ乃至５Ｅを参照すると、同軸ケーブルを変換器基板に接続する処理ステップが、１つの例示的な実施態様に従って示されている。図５Ａ乃至５Ｅは、図２乃至４に関して記載した実施態様のうちのいずれかを含んでよい基板４０２を示している。変換器アレイ４０４が、同軸ケーブル４０８への接続と反対の側に形成される。変換器アレイ４０４は、１Ｄアレイ、２Ｄアレイ、ＣＭＵＴｓ等を含んでよい。

図５Ａを参照すると、基板４０２は、貫通ビア４０６を含む。貫通ビア４０６は、中央導体及び同軸ケーブルのシールドの両方への接続を可能にするよう、離間させられる。貫通ビア４０６は、バンプ又はポスト４２２を用いて終端させられる。バンプ４２２は、貫通ビア４０６に接続される導電性パッドの上に配置されてよい。バンプ４２２及びパッドは、好ましくは、銅、金等のような、高い導電性の金属材料を含む。はんだキャップ又はボール４１２がバンプ４２２の上に形成される。

図５Ｂを参照すると、（例えば、レーザ技術によって剥がされた）準備された同軸ケーブル４０８が、中央導体４１０及び接地又はシールド４２４が基板４０２の裏側にあるはんだキャップ４１２(solder caps)に対応する領域と密接に接触させられるように、位置付けられる。１つの貫通ビア４０６が、シールド４２４の位置と対応し、１つの貫通ビア４０６が、中央導体４１０の位置と対応する。レーザ４２６を用いるリフロー技術又は他の方法を利用して、不活性雰囲気においてはんだキャップ４１２のはんだを溶解させて、接続を行う。

図５Ｃを参照すると、はんだ付けされた同軸ケーブル４０８が、貫通ビア４０６を通じて接続されて示されている。中央導体４１０及び接地又はシールド４２４は、基板４０２の裏でリフローされたはんだ領域（電気接続部）４２８によって、バンプ４２２に接合される。コンデンサ、サーミスタ及び同等物のような、他のコンポーネントも、基板４０２の裏にはんだ付けされ或いはその他の方法で接続されてよいことに留意のこと。

図５Ｄを参照すると、裏当てオーバーコートプロセス(backing overcoat process)を行なって、同軸ケーブル４０８をカプセル化し、電気接続部４２８を保護する。オーバーコーティング材料４３２は圧電材料を含み、エポキシ又はウレタンを含んでよい。この実施態様では、コンデンサ４３０が例示的に描かれている。コンデンサ４３０も、オーバーコーティング材料４３２内にカプセル化される。

図５Ｅを参照すると、オーバーコーティングされた基板４０２の上に窓（外被）４３４を配置して、側方視超音波プローブ４４０を形成する。接着剤を利用して窓４３４を所定の場所に封止（シール）し且つ固定する。窓４３４は、Ｐｅｂａｘ（ＴＭ）又は同等物のようなプラスチック材料で射出成形されてよい。プローブ４４０は、超音波プローブにおいて又はカテーテル（例えば、心臓内超音波心臓検査法（ＩＣＥ））において利用されてよい。カテーテルは、使い捨て可能又は再使用可能であってよい。

本原理によれば、プローブ４４０の厚さが従来技術のデバイスに対して有意に減少させられる。特に有用な実施態様では、プローブ４４０の厚さが、ほぼ基板４０２の厚さ、同軸ケーブル直径（４０８）、及び（プローブ４４０の両側での）窓４３４の厚さまで減少させられる。

図６を参照すると、超音波デバイスを加工する方法が例示的に示されている。ブロック５０２において、変換器アレイが基板の第１の側に設けられる。基板は、第１の側と第１の側と反対の第２の側との間の基板の厚さを貫通する少なくとも１つの貫通ビアを含む。基板は、容量マイクロマシン超音波変換器（ＣＭＵＴ）要素、一次元アレイの変換器要素を備えるインターポーザ基板、又は行列アレイ(matrix array)の変換器要素を備える特定用途向け集積回路を含んでよい。他の構成も想定される。

ブロック５０４において、導体が少なくとも１つの貫通ビアに電気的に連結される。ブロック５０６において、導電性バンプは、少なくとも１つの貫通ビアに接続されてよい。導電性バンプは、導体へのはんだ付けのためのはんだキャップを含んでよい。中央導体及び接地シールドは、異なる貫通ビアにはんだ付けされてよい。他の接続技術及び方法が利用されてもよい。

ブロック５１０において、減結合コンデンサ、サーミスタ又は他のコンポーネントが、基板の第２の側に取り付けられてよい。ブロック５１２において、オーバーコーティング材料が基板の第２の側に取り付けられるあらゆるコンポーネント及び導体に設けられる。ブロック５１４において、変換器アレイ及び導体は、超音波窓内に入れられて、例えば、変換器プローブを形成する。変換器プローブは、カテーテル又は医療若しくは他の用途のための他の内部撮像プローブと共に使用するために容易に利用されるような寸法とされる。

付属の請求項を解釈するために、以下のことが理解されなければならない。
ａ）「含む」という用語は、所与の請求項において列挙される以外の要素又は行為の存在を排除しない。
ｂ）ある要素に先行する不定冠詞は、そのような要素が複数存在することを排除しない。
ｃ）請求項中の如何なる参照符号も、それらの範囲を限定しない。
ｄ）幾つかの「手段」が、同じ品目又はハードウェア又はソフトウェアで実施される構造又は機能によって表されてよい。
ｅ）特別に示されない限り、行為の特定の順序が要求されることは意図されていない。

（例示的であることを意図し限定的であることを意図しない）直接同軸取付けを伴うコンパクトな超音波変換器についての好適な実施態様を記載したが、当業者は上記教示の観点から修正及び変更を行い得ることに留意のこと。従って、付属の請求項によって略述されるような本明細書中に開示される実施態様の範囲内にある開示された開示の具体的な実施態様において変更が行われてよいことが理解されるべきである。特許法によって要求される詳細及び特殊性をこのように記載したので、請求され且つ特許によって保護されるのが望ましいものが付属の請求項において示される。

Claims (22)

1. 基板の第１の側に形成される変換器アレイと、
   前記第１の側と前記第１の側と反対の第２の側との間の前記基板の厚さを貫通する少なくとも１つの貫通ビアと、
   前記変換器アレイに信号を提供し、前記変換器アレイから信号を提供するよう、前記第２の側で前記少なくとも１つの貫通ビアに電気的に結合させられる、導体とを含む、
   超音波デバイス。
2. 前記変換器アレイは、容量マイクロマシン超音波変換器（ＣＭＵＴ）要素を含む、請求項１に記載の超音波デバイス。
3. 前記基板は、インターポーザ基板を含み、前記変換器アレイは、変換器要素の一次元アレイを含む、請求項１に記載の超音波デバイス。
4. 前記基板は、特定用途向け集積回路を含み、前記変換器アレイは、変換器要素の行列アレイを含む、請求項１に記載の超音波デバイス。
5. 前記基板は、前記基板の前記第２の側に取り付けられる減結合コンデンサを含む、請求項４に記載の超音波デバイス。
6. 前記導体は、同軸ケーブルの中央導体を含む、請求項１に記載の超音波デバイス。
7. 前記基板は、複数の貫通ビアを含み、前記導体は、中央導体と同軸ケーブルの接地シールドとを含むことで、前記中央導体及び接地シールドは、異なる貫通ビアに接続される、請求項１に記載の超音波デバイス。
8. 前記少なくとも１つの貫通ビアに接続される導電性バンプを更に含み、該導電性バンプは、前記導体を前記導電性バンプ及び前記少なくとも１つの貫通ビアにはんだ付けするためのはんだキャップを含む、請求項１に記載の超音波デバイス。
9. マイクロビーム形成回路が前記基板内に統合される、請求項１に記載の超音波デバイス。
10. シリコン基板の第１の側に形成される変換器アレイと、
    前記第１の側と前記第１の側と反対の第２の側との間の前記基板の厚さを貫通する複数のシリコン貫通ビアと、
    前記第２の側で前記複数の貫通ビアに接続され、はんだキャップを含む、導電性バンプと、
    中央導体と、接地シールドとを含む、同軸ケーブルとを含み、
    前記中央導体及び前記接地シールドは、前記はんだキャップに電気的に接続され、前記同軸ケーブルは、前記変換器アレイに信号を提供し、前記変換器アレイから信号を提供する、
    超音波デバイス。
11. 前記変換器アレイは、容量マイクロマシン超音波変換器（ＣＭＵＴ）要素を含む、請求項１０に記載の超音波デバイス。
12. 前記基板は、インターポーザ基板を含み、前記変換器アレイは、変換器要素の一次元アレイを含む、請求項１０に記載の超音波デバイス。
13. 前記基板は、特定用途向け集積回路を含み、前記変換器アレイは、変換器要素の行列アレイを含む、請求項１０に記載の超音波デバイス。
14. 前記基板は、前記基板の前記第２の側に取り付けられる減結合コンデンサを含む、請求項１３に記載の超音波デバイス。
15. 前記同軸ケーブルへの電気接続部を固定し且つ保護するよう前記同軸ケーブルを覆って構成されるオーバーコート材料を更に含む、請求項１０に記載の超音波デバイス。
16. 前記基板及び前記オーバーコート材料の上に形成され、接着式に固定される、超音波窓を更に含む、請求項１５に記載の超音波デバイス。
17. マイクロビーム形成回路が前記基板内に統合される、請求項１０に記載の超音波デバイス。
18. 超音波デバイスを加工する方法であって、
    基板の第１の側で変換器アレイを提供することを含み、前記基板は前記第１の側と前記第１の側と反対の第２の側との間の前記基板の厚さを貫通する少なくとも１つの貫通ビアを含み、
    前記基板の前記第２の側で導体を前記少なくとも１つの貫通ビアに電気的に結合することを含み、前記導体は前記変換器アレイに信号を提供し、前記変換器アレイから信号を提供し、
    前記変換器アレイ及び前記導体を超音波窓内に入れることを含む、
    方法。
19. 前記基板は、容量マイクロマシン超音波変換器（ＣＭＵＴ）要素、変換器要素の一次元アレイを備えるインターポーザ基板、又は変換器要素の行列アレイを備える特定用途向け集積回路のうちの１つを含む、請求項１８に記載の方法。
20. 前記基板の前記第２の側に減結合コンデンサを取り付けることを更に含む、請求項１８に記載の方法。
21. 前記導体は、中央導体と、同軸ケーブルの接地シールドとを含み、当該方法は、前記中央導体及び前記接地シールドを異なる貫通ビアにはんだ付けすることを更に含む、請求項１８に記載の方法。
22. 導電性バンプを前記少なくとも１つの貫通ビアに接続することを更に含み、前記導電性バンプは、前記導体へのはんだ付けのためのはんだキャップを含む、請求項１８に記載の方法。

Images