JP2018500770A5 - - Google Patents

Download PDF

Info

Publication number
JP2018500770A5
JP2018500770A5 JP2017533823A JP2017533823A JP2018500770A5 JP 2018500770 A5 JP2018500770 A5 JP 2018500770A5 JP 2017533823 A JP2017533823 A JP 2017533823A JP 2017533823 A JP2017533823 A JP 2017533823A JP 2018500770 A5 JP2018500770 A5 JP 2018500770A5
Authority
JP
Japan
Prior art keywords
hole
dielectric layer
laminate structure
conductive foil
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017533823A
Other languages
Japanese (ja)
Other versions
JP2018500770A (en
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2015/067736 external-priority patent/WO2016106428A1/en
Publication of JP2018500770A publication Critical patent/JP2018500770A/en
Publication of JP2018500770A5 publication Critical patent/JP2018500770A5/ja
Pending legal-status Critical Current

Links

Claims (15)

ホールプラグを形成する方法において:
少なくとも1つの誘電体層と前記誘電体層の第1側部上の第1導電箔とを具える積層体構造を形成するステップと;
前記誘電体層の第2側部から前記第1導電箔に向けて延在し、前記誘電体層を少なくとも部分的に通る貫通していない孔または止まり孔を、前記積層体構造内に形成するステップであって、前記孔の深さと直径のアスペクト比が、20対1未満であり、前記孔が、125度より大きい孔下部先端角を有する、ステップと;
前記孔内にビアフィルインクを堆積させるステップと;
前記ビアフィルインクを乾燥および/または硬化させてホールプラグを形成するステップと;
を具えることを特徴とする方法。
In the method of forming a hole plug:
Forming a laminate structure comprising at least one dielectric layer and a first conductive foil on a first side of the dielectric layer;
A non-penetrating hole or blind hole extending from the second side of the dielectric layer toward the first conductive foil and passing at least partially through the dielectric layer is formed in the laminate structure. a step, the aspect ratio of depth to diameter of the hole is 20: 1 than der is, the hole has a larger hole lower tip angle than 125 degrees, the steps;
Depositing via fill ink in the holes;
Drying and / or curing the viafill ink to form a hole plug;
A method characterized by comprising.
請求項1に記載の方法が更に:
前記誘電体層の第2側部上に第2導電箔をさらに具えるように前記積層体構造を形成するステップを具え、前記第2導電箔が前記孔によって貫通していることを特徴とする方法。
The method of claim 1 further comprises:
Forming the laminate structure to further comprise a second conductive foil on the second side of the dielectric layer, wherein the second conductive foil is penetrated by the hole; Method.
請求項1に記載の方法が更に:
前記第2誘電箔上に使い捨ての層をさらに具えるように前記積層体構造を形成するステップを具えることを特徴とする方法。
The method of claim 1 further comprises:
Forming said laminate structure to further comprise a disposable layer on said second dielectric foil.
請求項1に記載の方法が更に:
ホールプラグ材料を通るめっきしたスルーホールを形成するステップを具えていることを特徴とする方法。
The method of claim 1 further comprises:
Forming a plated through hole through the hole plug material.
請求項1に記載の方法において、前記孔のアスペクト比が:
(a)10:1未満、
(b)5:1未満、
(c)3:1未満、または
(d)1:1未満
であることを特徴とする方法。
The method of claim 1, wherein the aspect ratio of the holes is:
(A) less than 10: 1,
(B) less than 5: 1,
(C) less than 3: 1 or (d) less than 1: 1.
請求項1に記載の方法において、前記孔が155度以上の孔下部先端角を有することを特徴とする方法。 2. The method of claim 1, wherein the hole has a hole lower tip angle of 155 degrees or greater. 請求項1に記載の方法において、前記ドリルが、前記孔内にトリミングされた下隅を形成するよう構成されていることを特徴とする方法。   The method of claim 1, wherein the drill is configured to form a trimmed lower corner in the hole. 請求項1に記載の方法において、前記ビアフィルインクの堆積が真空により支援されていること特徴とする方法。   The method of claim 1, wherein the deposition of the via fill ink is assisted by vacuum. 請求項1に記載の方法において、前記第1導電箔の厚さが、12オンス以下、2オンス以下、または1オンス以下であることを特徴とする方法。   The method of claim 1 wherein the thickness of the first conductive foil is 12 ounces or less, 2 ounces or less, or 1 ounce or less. 請求項1に記載の方法において、前記誘電体層の厚さが、20ミル以下、16ミル以下、または12ミル以下であることを特徴とする方法。   2. The method of claim 1, wherein the dielectric layer has a thickness of 20 mils or less, 16 mils or less, or 12 mils or less. 請求項1に記載の方法において、前記ホールプラグがめっきレジストまたは金属めっきを防ぐ材料であることを特徴とする方法。   The method according to claim 1, wherein the hole plug is a plating resist or a material that prevents metal plating. ホールプラグを有する積層体構造において:
少なくとも誘電体層と、前記誘電体層の第1側部上に第1導電箔とを具える積層体構造と;
前記積層体構造内に前記誘電体層の第2側部から前記第1導電箔に向けて延在する貫通していない孔、または止まり孔であって、深さ対直径のアスペクト比が20:1未満であり、125度より大きい孔下部先端角を有する貫通していない孔または止まり孔と;
前記孔内に堆積させてホールプラグを形成するビアフィルインクと;
を具えることを特徴とする積層体構造。
In a laminate structure with hole plugs:
A laminate structure comprising at least a dielectric layer and a first conductive foil on a first side of the dielectric layer;
A non-penetrating hole or blind hole extending from the second side of the dielectric layer to the first conductive foil in the laminate structure, wherein the aspect ratio of depth to diameter is 20 : 1 less der is, a hole or blind hole does not penetrate having pores greater lower tip angle than 125 degrees;
Via fill ink deposited in the hole to form a hole plug;
A laminate structure characterized by comprising:
請求項12に記載の積層体構造が更に:
第2導電箔が前記孔によって貫通していることを特徴とする積層体構造。
The laminate structure according to claim 12 further comprises:
A laminated structure characterized in that the second conductive foil penetrates through the hole.
請求項12に記載の積層体構造が更に:
前記ホールプラグ材料を通るめっきしたスルーホールを具えることを特徴とする積層体構造。
The laminate structure according to claim 12 further comprises:
A laminate structure comprising a plated through hole through the hole plug material.
ホールプラグを形成する方法において:
誘電体層と、前記誘電体層の第1側部上の第1導電箔と、前記誘電体層の第2側部上の第2導電箔と、を具える積層体構造を形成するステップと;
前記第2導電箔を部分的に除去して前記第2導電箔上に開口部を形成し、前記誘電体層の一部を曝露するステップと;
レーザー穿孔を前記積層体構造の曝露部分を通して行い、前記第1導電箔に向けて延在し、前記誘電体層を少なくとも部分的に通る貫通していない孔または止まり孔を形成するステップであって、前記孔の深さと直径のアスペクト比が、20対1未満であるステップと;
前記孔内にビアフィルインクを堆積させるステップと;
前記ビアフィルインクを硬化させてホールプラグを形成するステップと;
を具えていることを特徴とする方法。
In the method of forming a hole plug:
Forming a laminate structure comprising: a dielectric layer; a first conductive foil on a first side of the dielectric layer; and a second conductive foil on a second side of the dielectric layer; ;
Partially removing the second conductive foil to form an opening on the second conductive foil and exposing a portion of the dielectric layer;
Performing laser drilling through an exposed portion of the laminate structure to form a non-through hole or blind hole extending toward the first conductive foil and at least partially through the dielectric layer, The aspect ratio of the depth and diameter of the holes is less than 20 to 1;
Depositing via fill ink in the holes;
Curing the via fill ink to form a hole plug;
A method characterized by comprising:
JP2017533823A 2014-12-23 2015-12-28 Hole plug for thin laminate Pending JP2018500770A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462096011P 2014-12-23 2014-12-23
US62/096,011 2014-12-23
US201462096817P 2014-12-24 2014-12-24
US62/096,817 2014-12-24
PCT/US2015/067736 WO2016106428A1 (en) 2014-12-23 2015-12-28 Hole plug for thin laminate

Publications (2)

Publication Number Publication Date
JP2018500770A JP2018500770A (en) 2018-01-11
JP2018500770A5 true JP2018500770A5 (en) 2019-02-14

Family

ID=56151554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533823A Pending JP2018500770A (en) 2014-12-23 2015-12-28 Hole plug for thin laminate

Country Status (5)

Country Link
EP (1) EP3238512A4 (en)
JP (1) JP2018500770A (en)
KR (1) KR102594179B1 (en)
CN (1) CN107211539A (en)
WO (1) WO2016106428A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964613B (en) * 2021-12-16 2022-04-22 苏州浪潮智能科技有限公司 Method, device and equipment for reducing stub of high-speed connector and readable medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198193A (en) * 1989-01-27 1990-08-06 Hitachi Seiko Ltd Method of holing printed board
JPH03228396A (en) * 1990-02-01 1991-10-09 Toshiba Corp Manufacture of multilayer printed circuit board
JP2001274204A (en) * 2000-03-24 2001-10-05 Hitachi Cable Ltd Bimetal substrate and bga structure
JP2002344144A (en) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd Wiring board, method of multilayer the same and surface protective film
JP2002319763A (en) * 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd Multilayer wiring board and its producing method
JP2008103548A (en) * 2006-10-19 2008-05-01 Sumitomo Electric Ind Ltd Multilayer printed wiring board, and its manufacturing method
JP2012195389A (en) * 2011-03-15 2012-10-11 Fujitsu Ltd Wiring board, wiring board unit, electronic equipment and wiring board manufacturing method
CN103687342B (en) * 2013-12-02 2016-08-31 广州美维电子有限公司 A kind of printed circuit board with disconnected hole and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5360494B2 (en) Multilayer wiring substrate, method for manufacturing multilayer wiring substrate, and via fill method
JP2011134890A5 (en)
JP2012028735A5 (en)
US11246226B2 (en) Laminate structures with hole plugs and methods of forming laminate structures with hole plugs
RU2015155524A (en) SELECTIVE SEPARATION OF TRANSITION HOLES IN PRINTED CIRCUIT BOARDS
JP2015070007A5 (en)
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
WO2018071874A3 (en) Improved multilayer printed circuit board via hole registration and accuracy
JP2012094662A5 (en) Multilayer wiring board and manufacturing method thereof
WO2016136222A1 (en) Printed wiring board and method for manufacturing same
JP2014232862A (en) Printed circuit board
JP3226533B2 (en) Multilayer wiring board and method of manufacturing the same
JP2010103435A5 (en)
JP2018500770A5 (en)
JP6115009B2 (en) Multilayer substrate manufacturing method and multilayer substrate structure
JP2006024653A5 (en)
CN104902683A (en) Step-groove circuit board and processing method thereof
TW201720250A (en) Printed circuit board and method for manufacturing same
JP2015046570A (en) Method of manufacturing multilayer printed circuit board
JP2018006712A5 (en)
JP7403315B2 (en) printed wiring board
KR102594179B1 (en) Hole plug for thin laminate
JP4153328B2 (en) Manufacturing method of multilayer printed wiring board
JP2009060151A (en) Production process of laminated wiring board
JP5214671B2 (en) Method for manufacturing printed wiring board