JP2018207720A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】直列接続される複数のコンデンサを全て個別に充放電制御することができ、各コンデンサの電圧を均等にしつつ、昇圧比を上げることができるＤＣ／ＤＣコンバータを提供する。【解決手段】ｋ（ｋ≧２）個のＰ側コンデンサＣＰ１〜ＣＰｋとｋ個のＮ側コンデンサＣＮ１〜ＣＮｋを直列に接続したコンデンサ直列回路と、該コンデンサ直列回路に対してｋ個並設された単位変換器（１００-1〜１００-k）と、ｋ番目の単位変換器（１００-k）に接続されたチョッパ回路２００、インダクタＬおよび直流電圧源３００とを備え、各単位変換器を構成するスイッチング素子Ｓ１〜Ｓ6k-5およびチョッパ回路２００をオン、オフ制御することによって、各コンデンサＣＰ１〜ＣＰｋ、ＣＮ１〜ＣＮｋの電圧を充放電する。【選択図】 図１

Description

本発明は、分圧した４以上の複数のコンデンサの電圧を一組の直流電圧源とインダクタ（電流源）で調節するＤＣ／ＤＣコンバータに関する。

図３に、特許文献１に開示されている、三相交流電源から直流電圧を生成する回路の構成を示す。図３は、４分圧されたコンデンサＣ１〜Ｃ４の電圧を制御するために、三相交流電源４、インダクタＬ、ＡＣ／ＤＣ変換器１および電圧バランス回路として動作するＤＣ／ＤＣコンバータ３を用いた構成となっている。

三相交流電源４のＲ，Ｓ，Ｔの各相出力線はインダクタＬを各々介してＡＣ／ＤＣ変換器１の交流入力端に接続されている。ＡＣ／ＤＣ変換器１はスイッチング素子Ｓ１〜Ｓ６を三相ブリッジ接続して構成され、正側出力端と負側出力端の間に直流電圧ＶＤＣ（図３ではＶ_DCと表記している）を出力する。

ＤＣ／ＤＣコンバータ３は、スイッチング素子Ｓ７およびＳ８を直列接続した第１の直列回路と、スイッチング素子Ｓ９およびＳ１０を直列接続した第２の直列回路と、スイッチング素子Ｓ１１〜Ｓ１４を直列接続した第３の直列回路とを有している。

スイッチング素子Ｓ７およびＳ８の共通接続点にはＡＣ／ＤＣ変換器１の正側出力端が接続され、スイッチング素子Ｓ９およびＳ１０の共通接続点にはＡＣ／ＤＣ変換器１の負側出力端が接続されている。

スイッチング素子Ｓ８の非共通接続端はスイッチング素子Ｓ１１およびＳ１２の共通接続点に接続され、スイッチング素子Ｓ９の非共通接続端はスイッチング素子Ｓ１３およびＳ１４の共通接続点に接続されている。

スイッチング素子Ｓ７の非共通接続端は正側端子Ｐ１に接続され、スイッチング素子Ｓ１０の非共通接続端は負側端子Ｎ２に接続されている。

正側端子Ｐ１と負側端子Ｎ２の間にはコンデンサＣ１〜Ｃ４が直列に接続されている。

スイッチング素子Ｓ１１の非共通接続端はコンデンサＣ１およびＣ２の共通接続点である正側端子Ｐ２に接続され、スイッチング素子Ｓ１２およびＳ１３の共通接続点は、コンデンサＣ２およびＣ３の共通接続点である中性点ＮＰに接続され、スイッチング素子Ｓ１４の非共通接続端はコンデンサＣ３およびＣ４の共通接続点である負側端子Ｎ１に接続されている。

ＡＣ／ＤＣ変換器１の出力電圧ＶＤＣはＤＣ／ＤＣコンバータ３に入力され、ＤＣ／ＤＣコンバータ３のスイッチング素子Ｓ７〜Ｓ１４をオン、オフ動作することによって、コンデンサＣ１〜Ｃ４の各印加電圧ＶＣ１〜ＶＣ４（図３ではＶ_C1〜Ｖ_C4と表記している）が均等な電圧に制御される。

尚、前記スイッチング素子Ｓ１〜Ｓ１４は例えばＩＧＢＴで構成されている。

このＤＣ／ＤＣコンバータ３の負荷として、４直列以上の均等な直流電圧源を入力とするマルチレベルインバータを接続することが多い。このマルチレベルインバータの一例として、特許文献２に記載されている５レベルインバータの構成を図４に示す。

図４において、各ブロック２１，２２，２３は逆導通スイッチＱ１〜Ｑ７，Ｑ１０およびダイオードＤ１，Ｄ２を各々備え、Ｖ＋＋、Ｖ＋、Ｖ０、Ｖ−、Ｖ−−の各端子は図３の各端子Ｐ１、Ｐ２、ＮＰ、Ｎ１、Ｎ２に接続される。

特開２０１５−１６２９４２号公報 特開２００７−３１２４５１号公報

図３のＤＣ／ＤＣコンバータ３のスイッチング素子Ｓ７〜Ｓ１４は表１のスイッチングパターンによりオン、オフ制御される。

表１は、各モード１〜９における、スイッチング素子Ｓ７〜Ｓ１４のオン（１）状態、オフ（０）状態と、ＡＣ／ＤＣ変換器１の正側出力端および負側出力端の間の直流電圧ＶＤＣを示している。モード１〜８によって、直流入力電流Ｉ_DCを用いてどのコンデンサを充放電するかを決定している。

モード９は、スイッチング素子Ｓ８，Ｓ９，Ｓ１２，Ｓ１３をオンすることにより直流入力電流Ｉ_DCを増加させる、電流増加モードである。

モード１では、スイッチング素子Ｓ７〜Ｓ１４のうち、Ｓ７，Ｓ１０のみをオンすることにより、直流電圧ＶＤＣはＶＣ１＋ＶＣ２＋ＶＣ３＋ＶＣ４となる。

モード２では、スイッチング素子Ｓ７，Ｓ９，Ｓ１４のみをオンすることにより、直流電圧ＶＤＣはＶＣ１＋ＶＣ２＋ＶＣ３となる。

モード３では、スイッチング素子Ｓ８，Ｓ１０，Ｓ１１のみをオンすることにより、直流電圧ＶＤＣはＶＣ２＋ＶＣ３＋ＶＣ４となる。

モード４では、スイッチング素子Ｓ７，Ｓ９，Ｓ１３のみをオンすることにより、直流電圧ＶＤＣはＶＣ１＋ＶＣ２となる。

モード５では、スイッチング素子Ｓ８，Ｓ９，Ｓ１１，Ｓ１４のみをオンすることにより、直流電圧ＶＤＣはＶＣ２＋ＶＣ３となる。

モード６では、スイッチング素子Ｓ８，Ｓ１０，Ｓ１２のみをオンすることにより、直流電圧ＶＤＣはＶＣ３＋ＶＣ４となる。

モード７では、スイッチング素子Ｓ８，Ｓ９，Ｓ１１，Ｓ１３のみをオンすることにより、直流電圧ＶＤＣはＶＣ２となる。

モード８では、スイッチング素子Ｓ８，Ｓ９，Ｓ１２，Ｓ１４のみをオンすることにより、直流電圧ＶＤＣはＶＣ３となる。

前記モード７、８によって、ＶＣ２とＶＣ３を個別で充放電することができる。また、モード４によって、ＶＣ１＋ＶＣ２を０〜ＶＤＣに制御できる。よって、モード４とモード６を用いることによって、ＶＣ１〜ＶＣ４の合計の直流電圧を０〜２ＶＤＣに制御することができる。

さらに、モード２とモード３を用いることによって、ＶＣ１〜ＶＣ４を均等な電圧に制御できる。例えばＶＣ１＋ＶＣ２とＶＣ３＋ＶＣ４をそれぞれＶＤＣに制御し、ＶＣ２とＶＣ３をそれぞれＶＤＣ／２に制御すると、ＶＣ１〜ＶＣ４はすべてＶＤＣ／２に制御されることになり、電圧が均等化される。

しかし、ＶＣ１とＶＣ４を個別に充放電するモードは無い。よってこの特許文献１の技術では、ＶＣ１〜ＶＣ４を均等な電圧に充放電できる電圧範囲は、０〜ＶＤＣ／２に限られる。すなわちＶＣ１〜ＶＣ４の合計の直流電圧の電圧範囲は、０〜２ＶＤＣに限定される。

つまり、図３と表１の技術では、昇圧比（出力直流電圧／入力直流電圧）は０〜２に限定される。このことにより、２を超える高い昇圧比を必要とするマルチレベルインバータに適用できない、という問題がある。

本発明は、上記課題を解決するものであり、その目的は、直列接続される複数のコンデンサを全て個別に充放電制御することができ、各コンデンサの電圧を均等にしつつ、昇圧比を上げることができるＤＣ／ＤＣコンバータを提供することにある。

上記課題を解決するための請求項１に記載のＤＣ／ＤＣコンバータは、
ｋ（ｋ≧２）個のＰ側コンデンサを直列接続したＰ側コンデンサ直列回路とｋ（ｋ≧２）個のＮ側コンデンサを直列接続したＮ側コンデンサ直列回路とを、中性点端子を介して直列に接続して構成されたコンデンサ直列回路と、
前記コンデンサ直列回路に対してｋ（ｋ≧２）個並設された単位変換器を備え、
前記各単位変換器は、
第１および第２のスイッチング素子を直列接続した第１の直列回路と、第３および第４のスイッチング素子を直列接続した第２の直列回路と、第５および第６のスイッチング素子を直列接続した第３の直列回路とを有し、前記第２のスイッチング素子の非共通接続端をＰ側第１端子に接続し、第１のスイッチング素子の非共通接続端をＰ側第２端子に接続し、第３のスイッチング素子の非共通接続端をＮ側第１端子に接続し、第４のスイッチング素子の非共通接続端をＮ側第２端子に接続し、第１および第２のスイッチング素子の共通接続点と第５のスイッチング素子の非共通接続端とをＰ側第３端子に接続し、第３および第４のスイッチング素子の共通接続点と第６のスイッチング素子の非共通接続端とをＮ側第３端子に接続し、第５および第６のスイッチング素子の共通接続点を出力端子に接続して構成され、
前記ｋ個の単位変換器のうちｎ（ｎはｋ以下の正数）＝１番目の単位変換器は、Ｐ側第１端子およびＮ側第１端子を前記中性点端子に接続し、Ｐ側第２端子を前記Ｐ側コンデンサ直列回路の中性点端子から１番目のＰ側コンデンサの反中性点側端に接続し、Ｎ側第２端子を前記Ｎ側コンデンサ直列回路の中性点端子から１番目のＮ側コンデンサの反中性点側端に接続し、
前記ｋ個の単位変換器のうちｎ＝２〜ｋ番目の単位変換器は、Ｐ側第１端子を、当該単位変換器の前記コンデンサ直列回路側に隣接する単位変換器のＰ側第３端子に接続し、Ｎ側第１端子を、当該単位変換器の前記コンデンサ直列回路側に隣接する単位変換器のＮ側第３端子に接続し、Ｐ側第２端子を、前記Ｐ側コンデンサ直列回路の中性点端子から、当該ｎ＝２〜ｋ番目のＰ側コンデンサの反中性点側端に接続し、Ｎ側第２端子を、前記Ｎ側コンデンサ直列回路の中性点端子から、当該ｎ＝２〜ｋ番目のＮ側コンデンサの反中性点側端に接続し、
ｎ＝ｋ番目の単位変換器のＰ側第３端子を、第７〜第１０のスイッチング素子を順次直列接続したチョッパ回路の一端に接続し、ｎ＝ｋ番目の単位変換器のＮ側第３端子を前記チョッパ回路の他端に接続し、
前記ｋ個の単位変換器の各出力端子を前記チョッパ回路の第８および第９のスイッチング素子の共通接続点に接続し、
前記チョッパ回路の第７および第８のスイッチング素子の共通接続点と、第９および第１０のスイッチング素子の共通接続点の間にインダクタを介して直流電圧源を接続したことを特徴とする。

また、請求項２に記載のＤＣ／ＤＣコンバータは、請求項１において、
前記ｋ番目の単位変換器は、第５および第６のスイッチング素子を削除し、前記ｋ番目の単位変換器の出力端子と前記チョッパ回路の第８および第９のスイッチング素子の共通接続点との接続を削除して構成されていることを特徴とする。

また、請求項３に記載のＤＣ／ＤＣコンバータは、請求項１又は２において、
前記インダクタおよび直流電圧源に代えて、交流電源と、交流電源の交流電力を直流電力に変換するＡＣ／ＤＣ変換器と、交流電源およびＡＣ／ＤＣ変換器を結ぶ交流電路に介挿されたインダクタとを設け、ＡＣ／ＤＣ変換器の正側出力端を前記チョッパ回路の第７および第８のスイッチング素子の共通接続点に接続し、ＡＣ／ＤＣ変換器の負側出力端を前記チョッパ回路の第９および第１０のスイッチング素子の共通接続点に接続して構成されていることを特徴とする。

また、請求項４に記載のＤＣ／ＤＣコンバータは、請求項１ないし３のいずれか１項において、
前記コンデンサ直列回路には、マルチレベルインバータが接続されていることを特徴とする。

（１）請求項１〜４に記載の発明によれば、コンデンサ直列回路を構成する全てのコンデンサを個別に充放電制御することができ、各コンデンサの電圧を均等にしつつ、昇圧比を上げることができる。
（２）請求項２に記載の発明によれば、スイッチング素子の設置個数を抑制することができる。
（３）請求項４に記載の発明によれば、マルチレベルインバータの直流入力電圧を高くすることができるので、マルチレベルインバータが高い交流出力電圧を出力することができる利点がある。

本発明の実施形態例を示す回路図。 図１のｋ＝２としたときの実施例を示す回路図。 特許文献１の構成を示す回路図。 特許文献２の構成を示す回路図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

図１は本発明の実施形態例によるＤＣ／ＤＣコンバータの回路図を示している。図１において、ｋ（ｋ≧２）個のＰ側コンデンサＣＰ１〜ＣＰｋを直列接続したＰ側コンデンサ直列回路とｋ（ｋ≧２）個のＮ側コンデンサＣＮ１〜ＣＮｋを直列接続したＮ側コンデンサ直列回路は、互いに接続された中性点端子Ｐ０，Ｎ０を介して直列に接続され、コンデンサ直列回路を構成している。

このコンデンサ直列回路に対して、ｋ（ｋ≧２）個の単位変換器１００_-1〜１００_-kが並設されている。ｋ個の単位変換器のうちｎ（ｎはｋ以下の正数）＝１番目の単位変換器１００_-1は、第１のスイッチング素子Ｓ３および第２のスイッチング素子Ｓ４を直列接続した第１の直列回路と、第３のスイッチング素子Ｓ５および第４のスイッチング素子Ｓ６を直列接続した第２の直列回路と、第５のスイッチング素子Ｓ１および第６のスイッチング素子Ｓ２を直列接続した第３の直列回路とを有している。

スイッチング素子Ｓ４の非共通接続端は、Ｐ側第１端子としての端子Ｐ０を介して前記中性点端子Ｐ０に接続されている。スイッチング素子Ｓ３の非共通接続端は、Ｐ側第２端子としての端子Ｐ１を介して、前記中性点端子Ｐ０から１番目のＰ側コンデンサＣＰ１の反中性点側端に接続されたＰ側端子Ｐ１に接続されている。

スイッチング素子Ｓ５の非共通接続端は、Ｎ側第１端子としての端子Ｎ０を介して前記中性点端子Ｎ０に接続されている。スイッチング素子Ｓ６の非共通接続端は、Ｎ側第２端子としての端子Ｎ１を介して、前記中性点端子Ｎ０から１番目のＮ側コンデンサＣＮ１の反中性点側端に接続されたＮ側端子Ｎ１に接続されている。

スイッチング素子Ｓ１の非共通接続端は、スイッチング素子Ｓ３およびＳ４の共通接続点と、Ｐ側第３端子としての端子ＰＯ１に接続されている。

スイッチング素子Ｓ２の非共通接続端は、スイッチング素子Ｓ５およびＳ６の共通接続点と、Ｎ側第３端子としての端子ＮＯ１に接続されている。

スイッチング素子Ｓ１およびＳ２の共通接続点は出力端子ＯＵＴ１に接続されている。

ｎ＝２番目の単位変換器１００_-2は、前記単位変換器１００_-1と同様に、第１のスイッチング素子Ｓ９および第２のスイッチング素子Ｓ１０を直列接続した第１の直列回路と、第３のスイッチング素子Ｓ１１および第４のスイッチング素子Ｓ１２を直列接続した第２の直列回路と、第５のスイッチング素子Ｓ７および第６のスイッチング素子Ｓ８を直列接続した第３の直列回路とを有している。

スイッチング素子Ｓ１０の非共通接続端はＰ側第１端子としての端子Ｐ２を介して、単位変換器１００_-1のＰ側第３端子である端子ＰＯ１に接続されている。

スイッチング素子Ｓ９の非共通接続端は、Ｐ側第２端子としての端子Ｐ３を介して、前記中性点端子Ｐ０から２番目のＰ側コンデンサＣＰ２の反中性点側端に接続されたＰ側端子Ｐ３に接続されている。

スイッチング素子Ｓ１１の非共通接続端はＮ側第１端子としての端子Ｎ２を介して、単位変換器１００_-1のＮ側第３端子である端子ＮＯ１に接続されている。

スイッチング素子Ｓ１２の非共通接続端は、Ｎ側第２端子としての端子Ｎ３を介して、前記中性点端子Ｎ０から２番目のＮ側コンデンサＣＮ２の反中性点側端に接続されたＮ側端子Ｎ３に接続されている。

スイッチング素子Ｓ７の非共通接続端は、スイッチング素子Ｓ９およびＳ１０の共通接続点と、Ｐ側第３端子としての端子ＰＯ２に接続されている。

スイッチング素子Ｓ８の非共通接続端は、スイッチング素子Ｓ１１およびＳ１２の共通接続点と、Ｎ側第３端子としての端子ＮＯ２に接続されている。

ｎ＝３番目〜ｎ＝ｋ−１番目の単位変換器１００_-3〜１００_-k-1（図示省略）も単位変換器１００_-2と同様に各々構成されている。

すなわち、第１および第２のスイッチング素子を直列接続した第１の直列回路と、第３および第４のスイッチング素子を直列接続した第２の直列回路と、第５および第６のスイッチング素子を直列接続した第３の直列回路と、Ｐ側第１端子、Ｐ側第２端子、Ｐ側第３端子（ＰＯ３〜ＰＯ_k-1）、Ｎ側第１端子、Ｎ側第２端子、Ｎ側第３端子（ＮＯ３〜ＮＯ_k-1）、出力端子ＯＵＴ３〜ＯＵＴ_k-1とを有している。

単位変換器１００_-3〜１００_-k-1のＰ側第１端子（単位変換器１００_-2の端子Ｐ２に相当する端子）は、当該単位変換器のコンデンサ直列回路側に隣接する単位変換器のＰ側第３端子（単位変換器１００_-1の端子ＰＯ１に相当する端子）に各々接続されている。

単位変換器１００_-3〜１００_-k-1のＮ側第１端子（単位変換器１００_-2の端子Ｎ２に相当する端子）は、当該単位変換器のコンデンサ直列回路側に隣接する単位変換器のＮ側第３端子（単位変換器１００_-1の端子ＮＯ１に相当する端子）に各々接続されている。

単位変換器１００_-3〜１００_-k-1のＰ側第２端子（単位変換器１００_-2の端子Ｐ３に相当する端子）は、前記中性点端子Ｐ０から、当該３〜ｋ−１番目のＰ側コンデンサ（ＣＰ３〜ＣＰ_k-1のうち当該番目のコンデンサ）の反中性点側端に各々接続されている。

単位変換器１００_-3〜１００_-k-1のＮ側第２端子（単位変換器１００_-2の端子Ｎ３に相当する端子）は、前記中性点端子Ｎ０から、当該３〜ｋ−１番目のＮ側コンデンサ（ＣＮ３〜ＣＮ_k-1のうち当該番目のコンデンサ）の反中性点側端に各々接続されている。

ｎ＝ｋ番目の単位変換器１００_-kは、前記単位変換器１００_-2と同様に、第１のスイッチング素子Ｓ_6k-3および第２のスイッチング素子Ｓ_6k-2を直列接続した第１の直列回路と、第３のスイッチング素子Ｓ_6k-1および第４のスイッチング素子Ｓ_6kを直列接続した第２の直列回路と、第５のスイッチング素子Ｓ_6k-5および第６のスイッチング素子Ｓ_6k-4を直列接続した第３の直列回路とを有している。

スイッチング素子Ｓ_6k-2の非共通接続端はＰ側第１端子としてのＰ_2k-2を介して、単位変換器１００_-k-1のＰ側第３端子である端子ＰＯ_k-1（図示省略）に接続されている。

スイッチング素子Ｓ_6k-3の非共通接続端は、Ｐ側第２端子としてのＰ_2k-1を介して、前記中性点端子Ｐ０からｋ番目のＰ側コンデンサＣＰｋの反中性点側端に接続されたＰ側端子Ｐ_2k+1に接続されている。

スイッチング素子Ｓ_6k-1の非共通接続端はＮ側第１端子としてのＮ_2k-2を介して、単位変換器１００_-k-1のＮ側第３端子である端子ＮＯ_k-1（図示省略）に接続されている。

スイッチング素子Ｓ_6kの非共通接続端は、Ｎ側第２端子としてのＮ_2k-1を介して、前記中性点端子Ｎ０からｋ番目のＮ側コンデンサＣＮｋの反中性点側端に接続されたＮ側端子Ｎ_2k+1に接続されている。

単位変換器１００_-kの、Ｐ側第３端子であるＰＯ_kは、第７から第１０のスイッチング素子Ｓ_6k+7〜Ｓ_6k+10を順次直列接続したチョッパ回路（３レベルチョッパ）２００の一端に接続され、Ｎ側第３端子であるＮＯ_kは、チョッパ回路２００の他端に接続されている。

ｋ個の単位変換器１００_-1〜１００_-kの各出力端子ＯＵＴ１〜ＯＵＴ_kは、チョッパ回路２００のスイッチング素子Ｓ_6k+8およびＳ_6k+9の共通接続点に接続されている。

チョッパ回路２００のスイッチング素子Ｓ_6k+7およびＳ_6k+8の共通接続点と、スイッチング素子Ｓ_6k+9およびＳ_6k+10の共通接続点との間には、インダクタＬおよび直流電圧源３００が直列に接続されている。

前記スイッチング素子Ｓ１〜Ｓ１２，…Ｓ_6k，Ｓ_6k-1〜Ｓ_6k-5，Ｓ_6k+7〜Ｓ_6k+10は、各々例えばＩＧＢＴなどの自己消弧型の半導体デバイスで構成されている。

図中の、Ｖ_DC（以下の説明ではＶＤＣとする）は直流電圧源３００の直流電圧（入力電圧）を示し、ＶＣＰ１〜ＶＣＰｋ，ＶＣＮ１〜ＶＣＮｋは、スイッチング素子Ｓ１〜Ｓ１２，…Ｓ_6k，Ｓ_6k-1〜Ｓ_6k-5，Ｓ_6k+7〜Ｓ_6k+10をオン、オフ制御することで得られるＰ側コンデンサＣＰ１〜ＣＰｋ、Ｎ側コンデンサＣＮ１〜ＣＮｋの各充放電電圧（出力電圧）を各々示している。

前記直流電圧ＶＤＣは、交流電源を整流して生成しても良い。すなわち、インダクタＬおよび直流電圧源３００に代えて、例えば図３に示すような、三相交流電源４と、ＡＣ／ＤＣ変換器１と、三相交流電源４およびＡＣ／ＤＣ変換器１を結ぶ交流電路に介挿されたインダクタＬとを設けるように構成しても良い。

図１のＤＣ／ＤＣコンバータの出力側（前記端子Ｐ０〜Ｐ３，…Ｐ_2k+1，Ｎ０〜Ｎ３，…Ｎ_2k+1側）には、例えばマルチレベルインバータが接続される。

図１のＤＣ／ＤＣコンバータの昇圧比（出力電圧／入力電圧）は、（ＶＣＰ１＋…＋ＶＣＰｋ＋ＶＣＮ１＋…＋ＶＣＮｋ）／ＶＤＣである。すなわち、昇圧比は、単位変換器（１００_-1〜１００_-k）の個数ｋ×２となる。

本実施形態例では、各コンデンサの電圧を均等にしつつ、昇圧比を最大２ｋ上げることができるものであり、具体例として、図１のｋをｋ＝２としたときの構成を図２とともに説明する。

図２において図１と異なる点は、直列接続されるＰ側コンデンサを２個（ＣＰ１，ＣＰ２）とし、直列接続されるＮ側コンデンサを２個（ＣＮ１，ＣＮ２）とし、２個の単位変換器１００_-1、１００_-2を設け、チョッパ回路２００を、スイッチング素子Ｓ１３〜Ｓ１６の直列回路で構成したことと、ｋ（＝２）番目の単位変換器１００_-2の第５および第６のスイッチング素子（Ｓ７，Ｓ８）を削除して構成したことにあり、その他の部分は図１と同様に構成されている。

尚、図２の破線部は、例えば図３の三相交流電源４、インダクタＬおよびＡＣ／ＤＣ変換器１に置き換えてもよい。

図２におけるスイッチングパターンを表２に示す。

表２内の「１」は各スイッチング素子Ｓ１〜Ｓ１６のオン状態を示している。また表２の「制御可能な最大電圧」の欄は、各コンデンサＣＰ２，ＣＰ１，ＣＮ１，ＣＮ２が０〜ＶＤＣに制御されることを表している。

表２において、「電流増加モード」は、スイッチング素子Ｓ１４，Ｓ１５をオン制御して直流入力電流Ｉｄｃを増加させ、コンデンサの充放電は行わない。

「ＣＰ２を充放電するモード」では、スイッチング素子Ｓ１，Ｓ３，Ｓ９，Ｓ１３，Ｓ１５をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ９−Ｐ側コンデンサＣＰ２−スイッチング素子Ｓ３−スイッチング素子Ｓ１−出力端子ＯＵＴ１−スイッチング素子Ｓ１５−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ２が充放電される。

「ＣＰ１を充放電するモード」では、スイッチング素子Ｓ２，Ｓ３，Ｓ５，Ｓ１０，Ｓ１３，Ｓ１５をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ１０−スイッチング素子Ｓ３−Ｐ側コンデンサＣＰ１−スイッチング素子Ｓ５−スイッチング素子Ｓ２−出力端子ＯＵＴ１−スイッチング素子Ｓ１５−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ１が充放電される。

「ＣＮ１を充放電するモード」では、スイッチング素子Ｓ１，Ｓ４，Ｓ６，Ｓ１１，Ｓ１４，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１４−出力端子ＯＵＴ１−スイッチング素子Ｓ１−スイッチング素子Ｓ４−Ｎ側コンデンサＣＮ１−スイッチング素子Ｓ６−スイッチング素子Ｓ１１−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｎ側コンデンサＣＮ１が充放電される。

「ＣＮ２を充放電するモード」では、スイッチング素子Ｓ２，Ｓ６，Ｓ１２，Ｓ１４，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１４−出力端子ＯＵＴ１−スイッチング素子Ｓ２−スイッチング素子Ｓ６−Ｎ側コンデンサＣＮ２−スイッチング素子Ｓ１２−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｎ側コンデンサＣＮ２が充放電される。

「ＣＰ２，ＣＰ１を充放電するモード」では、スイッチング素子Ｓ１，Ｓ４，Ｓ９，Ｓ１３，Ｓ１５をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ９−Ｐ側コンデンサＣＰ２−Ｐ側コンデンサＣＰ１−スイッチング素子Ｓ４−スイッチング素子Ｓ１−出力端子ＯＵＴ１−スイッチング素子Ｓ１５−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ２，ＣＰ１が充放電される。

「ＣＰ１，ＣＮ１を充放電するモード」では、スイッチング素子Ｓ３，Ｓ６，Ｓ１０，Ｓ１１，Ｓ１３，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ１０−スイッチング素子Ｓ３−Ｐ側コンデンサＣＰ１−Ｎ側コンデンサＣＮ１−スイッチング素子Ｓ６−スイッチング素子Ｓ１１−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ１、Ｎ側コンデンサＣＮ１が充放電される。

「ＣＮ１，ＣＮ２を充放電するモード」では、スイッチング素子Ｓ２，Ｓ５，Ｓ１２，Ｓ１４，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１４−出力端子ＯＵＴ１−スイッチング素子Ｓ２−スイッチング素子Ｓ５−Ｎ側コンデンサＣＮ１−Ｎ側コンデンサＣＮ２−スイッチング素子Ｓ１２−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｎ側コンデンサＣＮ１、ＣＮ２が充放電される。

「ＣＰ２，ＣＰ１，ＣＮ１を充放電するモード」では、スイッチング素子Ｓ２，Ｓ６，Ｓ９，Ｓ１３，Ｓ１５をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ９−Ｐ側コンデンサＣＰ２−Ｐ側コンデンサＣＰ１−Ｎ側コンデンサＣＮ１−スイッチング素子Ｓ６−スイッチング素子Ｓ２−出力端子ＯＵＴ１−スイッチング素子Ｓ１５−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ２，ＣＰ１、Ｎ側コンデンサＣＮ１が充放電される。

「ＣＰ１，ＣＮ１，ＣＮ２を充放電するモード」では、スイッチング素子Ｓ３，Ｓ１０，Ｓ１２，Ｓ１３，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ１０−スイッチング素子Ｓ３−Ｐ側コンデンサＣＰ１−Ｎ側コンデンサＣＮ１−Ｎ側コンデンサＣＮ２−スイッチング素子Ｓ１２−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ１、Ｎ側コンデンサＣＮ１，ＣＮ２が充放電される。

「ＣＰ２，ＣＰ１，ＣＮ１，ＣＮ２を充放電するモード」では、スイッチング素子Ｓ９，Ｓ１２，Ｓ１３，Ｓ１６をオン制御することにより、直流電圧源３００−インダクタＬ−スイッチング素子Ｓ１３−スイッチング素子Ｓ９−Ｐ側コンデンサＣＰ２−Ｐ側コンデンサＣＰ１−Ｎ側コンデンサＣＮ１−Ｎ側コンデンサＣＮ２−スイッチング素子Ｓ１２−スイッチング素子Ｓ１６−直流電圧源３００を結ぶ電流経路が形成され、Ｐ側コンデンサＣＰ２，ＣＰ１、Ｎ側コンデンサＣＮ１，ＣＮ２が充放電される。

上記のように、１個のコンデンサを（ＣＰ２，ＣＰ１，ＣＮ１，ＣＮ２を各々）充放電するモード、２個のコンデンサを充放電（ＣＰ２とＣＰ１を充放電、ＣＰ１とＣＮ１を充放電、ＣＮ１とＣＮ２を充放電）するモード、３個のコンデンサを充放電（ＣＰ２，ＣＰ１，ＣＮ１を充放電、ＣＰ１，ＣＮ１，ＣＮ２を充放電）するモード、４個のコンデンサを充放電（ＣＰ２，ＣＰ１，ＣＮ１，ＣＮ２を充放電）するモードを有している。

以上の各モードを組み合わせることによって、直流電圧源３００の電圧ＶＤＣをインダクタンスＬを介して、各コンデンサの充放電を行うことができる。

本発明によれば、図３の従来技術に比べると、コンデンサ直列回路のすべてのコンデンサを個別に充放電制御でき、本実施例では、表２に示すように、４個のすべてのコンデンサ（ＣＰ２，ＣＰ１，ＣＮ１，ＣＮ２）の電圧を各々ＶＤＣに制御することができる。この時のコンデンサ合計電圧は４ＶＤＣである。よって本実施例では、昇圧比を４倍にできる。さらに、各コンデンサの電圧はＶＤＣであるため均等化されている。

尚、昇圧比を２倍にしたいときは、「Ｐ側コンデンサＣＰ１とＣＰ２を充放電するモード」と「Ｎ側コンデンサＣＮ１とＣＮ２を充放電するモード」を組み合わせれば実現できる。さらに、「Ｐ側コンデンサＣＰ１もしくはＣＰ２を充放電するモード」と、「Ｎ側コンデンサＣＮ１もしくはＣＮ２を充放電するモード」とを組み合わせると、各コンデンサの電圧はＶＤＣ／２に制御できるため均等化される。

図１のｋ≧３の回路についても、同様の動作を行うことによって、昇圧比＝２ｋを実現しつつ、各コンデンサを均等な電圧に充放電制御することができる。

尚、表２に示すように、スイッチング素子Ｓ７，Ｓ８はすべてのモードにおいてオフ状態である。よって、ｋ番目（図２では２番目）の単位変換器の第５および第６のスイッチング素子を削除して構成してもよい。例として、ｋ＝２とした図２の単位変換器１００_-2では、図１の単位変換器１００_-kにはあるスイッチング素子Ｓ_6k-5，Ｓ_6k-4を接続しない構成としている。また図１では、ｋ番目の単位変換器１００_-kのスイッチング素子Ｓ_6k-5，Ｓ_6k-4を接続しない構成としてもよい。この構成では、当然、ｋ番目の単位変換器の出力端子をチョッパ回路２００のスイッチング素子Ｓ_6k+8，Ｓ_6k+9の共通接続点に接続する必要はない。

このように構成すれば、スイッチング素子の設置個数を抑制することができる。

本発明のＤＣ／ＤＣコンバータでは、コンデンサを４直列以上接続している回路（マルチレベルインバータなど）に対して、各コンデンサの電圧を均等にしつつ、昇圧比を従来の回路よりも上げることができる。Ｐ側およびＮ側のコンデンサが２ｋ（ｋ≧２）直列の場合、最大２ｋ倍の昇圧比が可能となる。

これにより、ＤＣ／ＤＣコンバータに、コンデンサを直列接続したマルチレベルインバータを接続する場合、マルチレベルインバータの直流入力電圧を高くすることができるため、マルチレベルインバータが高い交流出力電圧を出力できる利点がある。

１００_-1〜１００_-k…単位変換器
２００…チョッパ回路
３００…直流電圧源
ＣＰ１〜ＣＰｋ…Ｐ側コンデンサ
ＣＮ１〜ＣＮｋ…Ｎ側コンデンサ
Ｓ１〜Ｓ１６，Ｓ_6k〜Ｓ_6k+10…スイッチング素子
Ｌ…インダクタ

Claims (4)

1. ｋ（ｋ≧２）個のＰ側コンデンサを直列接続したＰ側コンデンサ直列回路とｋ（ｋ≧２）個のＮ側コンデンサを直列接続したＮ側コンデンサ直列回路とを、中性点端子を介して直列に接続して構成されたコンデンサ直列回路と、
   前記コンデンサ直列回路に対してｋ（ｋ≧２）個並設された単位変換器を備え、
   前記各単位変換器は、
   第１および第２のスイッチング素子を直列接続した第１の直列回路と、第３および第４のスイッチング素子を直列接続した第２の直列回路と、第５および第６のスイッチング素子を直列接続した第３の直列回路とを有し、前記第２のスイッチング素子の非共通接続端をＰ側第１端子に接続し、第１のスイッチング素子の非共通接続端をＰ側第２端子に接続し、第３のスイッチング素子の非共通接続端をＮ側第１端子に接続し、第４のスイッチング素子の非共通接続端をＮ側第２端子に接続し、第１および第２のスイッチング素子の共通接続点と第５のスイッチング素子の非共通接続端とをＰ側第３端子に接続し、第３および第４のスイッチング素子の共通接続点と第６のスイッチング素子の非共通接続端とをＮ側第３端子に接続し、第５および第６のスイッチング素子の共通接続点を出力端子に接続して構成され、
   前記ｋ個の単位変換器のうちｎ（ｎはｋ以下の正数）＝１番目の単位変換器は、Ｐ側第１端子およびＮ側第１端子を前記中性点端子に接続し、Ｐ側第２端子を前記Ｐ側コンデンサ直列回路の中性点端子から１番目のＰ側コンデンサの反中性点側端に接続し、Ｎ側第２端子を前記Ｎ側コンデンサ直列回路の中性点端子から１番目のＮ側コンデンサの反中性点側端に接続し、
   前記ｋ個の単位変換器のうちｎ＝２〜ｋ番目の単位変換器は、Ｐ側第１端子を、当該単位変換器の前記コンデンサ直列回路側に隣接する単位変換器のＰ側第３端子に接続し、Ｎ側第１端子を、当該単位変換器の前記コンデンサ直列回路側に隣接する単位変換器のＮ側第３端子に接続し、Ｐ側第２端子を、前記Ｐ側コンデンサ直列回路の中性点端子から、当該ｎ＝２〜ｋ番目のＰ側コンデンサの反中性点側端に接続し、Ｎ側第２端子を、前記Ｎ側コンデンサ直列回路の中性点端子から、当該ｎ＝２〜ｋ番目のＮ側コンデンサの反中性点側端に接続し、
   ｎ＝ｋ番目の単位変換器のＰ側第３端子を、第７〜第１０のスイッチング素子を順次直列接続したチョッパ回路の一端に接続し、ｎ＝ｋ番目の単位変換器のＮ側第３端子を前記チョッパ回路の他端に接続し、
   前記ｋ個の単位変換器の各出力端子を前記チョッパ回路の第８および第９のスイッチング素子の共通接続点に接続し、
   前記チョッパ回路の第７および第８のスイッチング素子の共通接続点と、第９および第１０のスイッチング素子の共通接続点の間にインダクタを介して直流電圧源を接続した
   ことを特徴とするＤＣ／ＤＣコンバータ。
2. 前記ｋ番目の単位変換器は、第５および第６のスイッチング素子を削除し、前記ｋ番目の単位変換器の出力端子と前記チョッパ回路の第８および第９のスイッチング素子の共通接続点との接続を削除して構成されていることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記インダクタおよび直流電圧源に代えて、交流電源と、交流電源の交流電力を直流電力に変換するＡＣ／ＤＣ変換器と、交流電源およびＡＣ／ＤＣ変換器を結ぶ交流電路に介挿されたインダクタとを設け、ＡＣ／ＤＣ変換器の正側出力端を前記チョッパ回路の第７および第８のスイッチング素子の共通接続点に接続し、ＡＣ／ＤＣ変換器の負側出力端を前記チョッパ回路の第９および第１０のスイッチング素子の共通接続点に接続して構成されていることを特徴とする請求項１又は２に記載のＤＣ／ＤＣコンバータ。
4. 前記コンデンサ直列回路には、マルチレベルインバータが接続されていることを特徴とする請求項１ないし３のいずれか１項に記載のＤＣ／ＤＣコンバータ。

Images