JP2018207716A - 電力変換装置 - Google Patents

Abstract

【課題】スイッチング素子の切替時に寄生ダイオードが逆回復して逆電流による損失を生じる場合がある。【解決手段】ハイ側電源入力端子および電源出力端子の間に直列に接続された第１，第２スイッチング素子と、電源出力端子およびロー側電源入力端子の間に直列に接続された第３，第４スイッチング素子と、第２スイッチング素子のハイ側端子と第３スイッチング素子のロー側端子との間に直列に接続され、ハイ側およびロー側電源入力端子の間の電圧が入力される中間電源入力端子に直列接続点が接続される、寄生ダイオードを有する２つの第５スイッチング素子と、第５スイッチング素子それぞれに逆並列に接続された少なくとも１つの逆並列接続ダイオードとを備え、各逆並列接続ダイオードは逆並列に接続された第５スイッチング素子の寄生ダイオードよりも順電圧が低い、電力変換装置が提供される。【選択図】図１

Description

本発明は、電力変換装置に関する。

従来、直流電圧を交流電圧に変換する電力変換装置では、スイッチング素子として、寄生ダイオードを有するＭＯＳＦＥＴなどが用いられている（例えば、特許文献１参照）。
特許文献１ 特開２０１１−７８２９６号公報

しかしながら、このような電力変換装置では、スイッチング素子の切替時に寄生ダイオードが逆回復して逆電流による損失を生じる場合がある。

本発明の第１の態様においては、ハイ側電源入力端子および電源出力端子の間に直列に接続された第１および第２スイッチング素子と、電源出力端子およびロー側電源入力端子の間に直列に接続された第３および第４スイッチング素子と、第２スイッチング素子のハイ側端子と第３スイッチング素子のロー側端子との間に直列に接続され、ハイ側電源入力端子およびロー側電源入力端子の間の電圧が入力される中間電源入力端子に直列接続点が接続される、寄生ダイオードを有する２つの第５スイッチング素子と、２つの第５スイッチング素子のそれぞれに逆並列に接続された少なくとも１つの逆並列接続ダイオードと、を備え、各逆並列接続ダイオードは、２つの第５スイッチング素子のうち、逆並列に接続された第５スイッチング素子の寄生ダイオードよりも順電圧が低い、電力変換装置が提供される。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本実施形態に係る電源装置を示す。 通常時の電源装置の動作を示す。 軽負荷時の電源装置の動作を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る電源装置１を負荷１００とともに示す。電源装置１は、電圧源１０と、第１および第２キャパシタ１１，１２と、電力変換装置２と、変圧器３と、整流回路４とを備える。電源装置１は、電圧源１０からの直流電圧を電力変換装置２でＤＣ／ＡＣ変換して変圧器３で変圧した後、整流回路４で再びＡＣ／ＤＣ変換して負荷１００に供給する。

電圧源１０は、直流電圧の電圧源であり、本実施形態では一例として電圧Ｅを供給可能となっている。電圧源１０は、電力変換装置２における後述のハイ側電源入力端子Ｐおよびロー側電源入力端子Ｎの間に接続されている。

第１および第２キャパシタ１１，１２は、直流電圧を保持するキャパシタであり、本実施形態では一例として、それぞれ電圧Ｅ／２を保持する。第１および第２キャパシタ１１，１２は、ハイ側電源入力端子Ｐおよびロー側電源入力端子Ｎの間に直列に接続されている。このうち第１キャパシタ１１は電力変換装置２のハイ側電源入力端子Ｐと、後述の中間電源入力端子Ｍとの間に接続されている。また、第２キャパシタ１２は、ロー側電源入力端子Ｎと、中間電源入力端子Ｍとの間に接続されている。

電力変換装置２は、電圧源１０から供給される電圧を変換して電源出力端子Ｕから変圧器３に出力する。本実施形態においては一例として、電力変換装置２は、いわゆるＩ型の３レベル電力変換装置である。電力変換装置２は、ハイ側電源入力端子Ｐ、ロー側電源入力端子Ｎ、中間電源入力端子Ｍ、電源出力端子Ｕ、および、スイッチング回路２０を備える。電力変換装置２は、制御部２１をさらに備えてよい。

ハイ側電源入力端子Ｐは、ロー側電源入力端子Ｎおよび中間電源入力端子Ｍよりも高い電圧（例えば正電圧、本実施形態では一例として電圧Ｅ／２）の入力を受ける端子である。ハイ側電源入力端子Ｐは、電圧源１０のハイ側端子に接続されている。

ロー側電源入力端子Ｎは、ハイ側電源入力端子Ｐおよび中間電源入力端子Ｍよりも低い電圧（例えば負電圧、本実施形態では一例として電圧−Ｅ／２）の入力を受ける端子である。ロー側電源入力端子Ｎは、電圧源１０のロー側端子に接続されている。

中間電源入力端子Ｍは、ハイ側電源入力端子Ｐおよびロー側電源入力端子Ｎの間の電圧（本実施形態では一例としてゼロ）の入力を受ける端子である。中間電源入力端子Ｍは、第１および第２キャパシタ１１，１２の間に接続されている。

電源出力端子Ｕは、スイッチング回路２０により電力変換されて生成された３レベルの交流電圧を変圧器３に出力する。

スイッチング回路２０は、第１から第６スイッチング素子Ｑ１〜Ｑ６と、逆並列接続ダイオードＤｆ５，Ｄｆ６とを有する。ここで、第５スイッチング素子Ｑ５および第６スイッチング素子Ｑ５，Ｑ６は、２つの第５スイッチング素子の一例である。また、逆並列接続ダイオードＤｆ５は第１の逆並列接続ダイオードの一例であり、逆並列接続ダイオードＤｆ６は第２の逆並列接続ダイオードの一例である。

第１および第２スイッチング素子Ｑ１，Ｑ２は、ハイ側電源入力端子Ｐおよび電源出力端子Ｕの間に直列に接続されている。第３および第４スイッチング素子Ｑ３，Ｑ４は、電源出力端子Ｕおよびロー側電源入力端子Ｎの間に直列に接続されている。第５および第６スイッチング素子Ｑ５，Ｑ６は、第２スイッチング素子Ｑ２のハイ側端子と第３スイッチング素子Ｑ３のロー側端子との間に直列に接続され、中間電源入力端子Ｍに直列接続点が接続されている。これらの第１から第６スイッチング素子Ｑ１〜Ｑ６は、ハイ側電源入力端子Ｐの側がカソードである寄生ダイオードＤ１〜Ｄ６を有するＭＯＳＦＥＴであってよい。

逆並列接続ダイオードＤｆ５，Ｄｆ６は、第５および第６スイッチング素子Ｑ５，Ｑ６のそれぞれに逆並列に接続されている。本実施形態では一例として、逆並列接続ダイオードＤｆ５は第５スイッチング素子Ｑ５と並列に接続されており、逆並列接続ダイオードＤｆ６は第６スイッチング素子Ｑ６と並列に接続されている。各逆並列接続ダイオードＤｆ５，Ｄｆ６は、ハイ側電源入力端子Ｐの側がカソードであってよい。つまり、各逆並列接続ダイオードＤｆ５，Ｄｆ６は、並列に接続された第５スイッチング素子Ｑ５または第６スイッチング素子Ｑ６の寄生ダイオードＤ５，Ｄ６と同じ向きであってよい。逆並列接続ダイオードＤｆ５，Ｄｆ６は、半導体基板にＭＯＳＦＥＴとして設けられた第５および第６スイッチング素子Ｑ５，Ｑ６に半田などで外付けされてよい。

各逆並列接続ダイオードＤｆ５，Ｄｆ６は、並列に接続された第５スイッチング素子Ｑ５または第６スイッチング素子Ｑ６の寄生ダイオードＤ５，Ｄ６よりも順電圧が低い。例えば、逆並列接続ダイオードＤｆ５，Ｄｆ６の順電圧は、寄生ダイオードＤ５，Ｄ６の１／２以下であってよい。なお、順電圧とは、順方向に電流を流したときにアノード・カソード間に生じる電位差である。

また、各逆並列接続ダイオードＤｆ５，Ｄｆ６は、並列に接続された第５スイッチング素子Ｑ５または第６スイッチング素子Ｑ６の寄生ダイオードＤ５，Ｄ６よりも電流容量が小さくてよい。例えば、逆並列接続ダイオードＤｆ５，Ｄｆ６の電流容量は、第５または第６スイッチング素子Ｑ５，Ｑ６の１／１０以下であってよい。なお、各逆並列接続ダイオードＤｆ５，Ｄｆ６は、定常的に流れる電流量よりも、瞬間的に流れる電流量が大きくてよい。

また、各逆並列接続ダイオードＤｆ５，Ｄｆ６は、いわゆるファストリカバリダイオードであり、並列に接続された第５スイッチング素子Ｑ５または第６スイッチング素子Ｑ６の寄生ダイオードＤ５，Ｄ６よりも逆回復時間が短くてよい。例えば、逆並列接続ダイオードＤｆ５，Ｄｆ６の逆回復時間は、第５または第６スイッチング素子Ｑ５，Ｑ６の１／１０以下であってよい。

また、各逆並列接続ダイオードＤｆ５，Ｄｆ６は、ワイドバンドギャップ半導体を含んでよい。ここで、ワイドバンドギャップ半導体とは、シリコン半導体よりもバンドギャップが大きい半導体であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどの半導体である。

制御部２１は、スイッチング回路２０を制御することで電力変換装置２の動作モードを設定する。例えば、制御部２１は、第１〜第６スイッチング素子Ｑ１〜Ｑ６のゲート端子に接続されて第１〜第６スイッチング素子Ｑ１〜Ｑ６それぞれのオン・オフを制御してよい。制御部２１の動作および電力変換装置２の動作モードについては、詳細を後述する。

変圧器３は、電力変換装置２の電力出力端子Ｕから出力される交流電力を変圧して整流回路４に供給する。例えば、変圧器３の一次側は、電源出力端子Ｕと、中間電源入力端子Ｍとの間に直列に接続されてよい。変圧器３の二次側は、整流回路４における後述のダイオードブリッジ４０と並列に接続されてよい。

整流回路４は、変圧器３から出力される交流電力を直流電力に変換して負荷１００に供給する。整流回路４は、整流ダイオード４０ａ〜４０ｄからなるダイオードブリッジ４０と、平滑インダクタ４１と、平滑キャパシタ４２とを有してよい。

以上の電源装置１によれば、寄生ダイオードＤ５，Ｄ６を有する第５および第６スイッチング素子Ｑ５，Ｑ６に対し、寄生ダイオードＤ５，Ｄ６よりも順電圧が低い逆並列接続ダイオードＤｆ５，Ｄｆ６が並列に接続される。従って、寄生ダイオードＤ５，Ｄ６に対する順電流が寄生ダイオードＤ５，Ｄ６の代わりに逆並列接続ダイオードＤｆ５，Ｄｆ６に流れるため、寄生ダイオードＤ５，Ｄ６で逆回復が起きて逆電流が流れるのが防止される。よって、逆回復耐量の小さい寄生ダイオードＤ５，Ｄ６が逆回復により破損してしまうのを防止することができる。また、逆回復損失の大きい寄生ダイオードＤ５，Ｄ６での逆電流による損失を低減することができる。

また、逆並列接続ダイオードＤｆ５，Ｄｆ６は寄生ダイオードＤ５，Ｄ６よりも電流容量が小さいので、順電流量、ひいては逆電流量が小さくなる。従って、逆並列接続ダイオードＤｆ５，Ｄｆ６での逆回復による損失を低減することができる。

また、逆並列接続ダイオードＤｆ５，Ｄｆ６は寄生ダイオードＤ５，Ｄ６よりも逆回復時間が短いので、逆回復による損失をいっそう低減することができる。

図２は、通常時の電源装置１の動作を示す。より具体的には、図２（ａ）は、制御部２１により経時的に制御される電力変換装置２の動作モードと、出力される電圧値Ｖｏおよび電流値Ｉｏとの関係を示す。ここで、図中の縦軸は電圧値Ｖｏおよび電流値Ｉｏを示し、横軸は時間を示す。また、図２（ｂ）は図２（ａ）に示した区間（１）〜（６）でのスイッチング回路２０の状態を示す。ここで、図中の太線矢印は電流の流れを示し、破線の円はオン状態のスイッチング素子を示す。また、太字の斜字体で示した「Ｅ／２」、「０」および「−Ｅ／２」は各点での電位を示す。なお、図２と、後述の図３とでは、寄生ダイオードＤ５，Ｄ６の図示を省略している。

図２（ａ）に示すように、通常時の電源装置１では、制御部２１が高電圧出力モード、第１遷移モード、中電圧出力モード、第２遷移モードおよび低電圧出力モードを切り替えることにより矩形パルス状の電圧信号を出力させる。

ここで、高電圧出力モードは、ハイ側電源入力端子Ｐの電圧（一例としてＥ／２）を電源出力端子Ｕから出力するモードであり、図中の区間（１）、（１０）で設定される。このモードでは、図２（ｂ）の（１）部分に示すように、少なくとも第１および第２スイッチング素子Ｑ１，Ｑ２がオンされ、少なくとも第３〜第５スイッチング素子がオフにされる。

第１遷移モードは、高電圧出力モードおよび中電圧出力モードの間の遷移を行うモードであり、図中の区間（２）、（９）で設定される。このモードでは、図２（ｂ）の（２）部分に示すように、第２および第６スイッチング素子Ｑ２，Ｑ６がオンにされ、第１および第３〜第５スイッチング素子Ｑ１，Ｑ３〜Ｑ５がオフにされる。

中電圧出力モードは、中間電源入力端子Ｍの電圧（一例としてゼロ）を電源出力端子Ｕから出力するモードであり、図中の区間（３）、（８）で設定される。このモードでは、図２（ｂ）の（３）部分に示すように、第２、第３、第５および第６スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ６がオンにされ、第１および第４スイッチング素子Ｑ１，Ｑ４がオフにされる。

第２遷移モードは、低電圧出力モードおよび中電圧出力モードの間の遷移を行うモードであり、図中の区間（４）、（７）で設定される。このモードでは、図２（ｂ）の（４）部分に示すように、第３および第５スイッチング素子Ｑ３，Ｑ５がオンにされ、第１、第２、第４および第６スイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ６がオフにされる。

低電圧出力モードは、ロー側電源入力端子Ｎの電圧（一例として−Ｅ／２）を電源出力端子Ｕから出力するモードであり、図中の区間（５）、（６）で設定される。このモードでは、図２（ｂ）の（５）、（６）部分に示すように、少なくとも第３および第４スイッチング素子Ｑ３，Ｑ４がオンにされ、少なくとも第１、第２および第６スイッチング素子がオフにされる。

以上の各モードが順に切り換えられる場合に、まず高電圧出力モードの区間（１）では、図２（ｂ）の（１）部分に示すように、ハイ側電源入力端子Ｐに入力される電流が第１および第２スイッチング素子Ｑ１，Ｑ２を順に通って電源出力端子Ｕに流れ、電流値Ｉｏがゼロから上昇する。

次に、第１遷移モードの区間（２）では、図２（ｂ）の（２）部分に示すように、中間電源入力端子Ｍに入力される電流が、逆並列接続ダイオードＤｆ５および第２スイッチング素子Ｑ２を順に通って電源出力端子Ｕに流れるとともに、第６スイッチング素子Ｑ６、および第３スイッチング素子Ｑ３の寄生ダイオードＤ３を順に通って電源出力端子Ｕに流れ、電流値Ｉｏが正の領域で下降する。このように電流が２つの経路を流れることによりスイッチング回路２０での導通損および発熱が低減される。但し、電流容量および順電圧の差により、中間電源入力端子Ｍからの電流の大半は第６スイッチング素子Ｑ６、および第３スイッチング素子Ｑ３の寄生ダイオードＤ３を順に通って電源出力端子Ｕに流れてよい。

次に、中電圧出力モードの区間（３）では、図２（ｂ）の（３）部分に示すように、中間電源入力端子Ｍに入力される電流が、第５および第２スイッチング素子Ｑ５，Ｑ２を順に通って電源出力端子Ｕに流れるとともに、第６および第３スイッチング素子Ｑ６，Ｑ３を順に通って電源出力端子Ｕに流れ、電流値Ｉｏが正の領域で下降する。このように電流が２つの経路を流れることによりスイッチング回路２０での導通損および発熱が低減される。

次に、第２遷移モードの区間（４）では、図２（ｂ）の（４）部分に示すように、ロー側電源入力端子Ｎに入力される電流が第４スイッチング素子Ｑ４の寄生ダイオードＤ４および第３スイッチング素子Ｑ３を順に通って電源出力端子Ｕに流れ、電流値Ｉｏが正の領域で下降する。

次に、低電圧出力モードの区間（５）では、図２（ｂ）の（５）部分に示すように、ロー側電源入力端子Ｎに入力される電流が第４および第３スイッチング素子Ｑ４，Ｑ３を順に通って電源出力端子Ｕに流れ、電流値Ｉｏが正の領域で下降してゼロになる。

次に、低電圧出力モードの区間（６）では、図２（ｂ）の（６）部分に示すように、区間（５）とは電流が逆向きに流れ、電流値Ｉｏが負の領域で下降する。

次に、第２遷移モードの区間（７）では、図２（ｂ）の（４）部分とは異なり、電源出力端子Ｕから流入する電流は、第２スイッチング素子Ｑ２の寄生ダイオードＤ２および第５スイッチング素子Ｑ５を順に通って中間電源入力端子Ｍに流れるとともに、第３スイッチング素子Ｑ３および逆並列接続ダイオードＤｆ６を順に通って中間電源入力端子Ｍに流れ、電流値Ｉｏが負の領域で上昇する（つまり逆向きの電流が流れて電流値Ｉｏの絶対値が減少する）。このように電流が２つの経路を流れることによりスイッチング回路２０での導通損および発熱が低減される。但し、電流容量および順電圧の差により、電源出力端子Ｕからの電流の大半は第２スイッチング素子Ｑ２の寄生ダイオードＤ２および第５スイッチング素子Ｑ５を順に通って電源出力端子Ｕに流れてよい。

次に、中電圧出力モードの区間（８）では、図２（ｂ）の（３）部分とは電流が逆向きに流れ、電流値Ｉｏが負の領域で上昇する。

次に、第１遷移モードの区間（９）では、図２（ｂ）の（２）部分とは異なり、電源出力端子Ｕから流入する電流が第２スイッチング素子Ｑ２の寄生ダイオードＤ２および第１スイッチング素子Ｑ１の寄生ダイオードＤ１を順に通ってハイ側電源入力端子Ｐに流れ、電流値Ｉｏが負の領域で上昇する。

次に、高電圧出力モードの区間（１０）では、図２（ｂ）の（１）部分とは電流が逆向きに流れ、電流値Ｉｏが負の領域で上昇してゼロになる。

ここで、制御部２１は、高電圧出力モードから第１遷移モードへの切替前に、予め第６スイッチング素子をオンにしてよい。例えば、図２（ｂ）の（１）部分に示すように、制御部２１は、高電圧出力モードでは、第６スイッチング素子をオンにしてよく、一例として、第６スイッチング素子Ｑ６のオン・オフを第２スイッチング素子Ｑ２と同期させてよい。

これにより、中間電源入力端子Ｍから第６スイッチング素子Ｑ６、および、第３スイッチング素子Ｑ３の寄生ダイオードＤ３を通って電源出力端子Ｕに至る電流経路（図２（ｂ）の（２）部分の太線矢印参照）を、第１スイッチング素子Ｑ１がオフになるタイミングで確実に確保することができる。従って、中間電源入力端子Ｍから逆並列接続ダイオードＤｆ５および第２スイッチング素子Ｑ２を通って電源出力端子Ｍに至る電流経路（図２（ｂ）の（２）部分の破線矢印参照）に流れる電流量を少なくすることができるため、逆並列接続ダイオードＤｆ５の電流容量を小さくすることができる。さらに、逆並列接続ダイオードＤｆ５の電流容量を小さくすることができるので、逆並列接続ダイオードＤｆ５を用いることによるコスト増加を抑えることができる。

同様に、制御部２１は、低電圧出力モードから第２遷移モードへの切替前に、予め第５スイッチング素子をオンにしてよい。例えば、図２（ｂ）の（５）、（６）部分に示すように、制御部２１は、低電圧出力モードでは、第５スイッチング素子をオンにしてよく、一例として、第５スイッチング素子Ｑ５のオン・オフを第３スイッチング素子Ｑ３と同期させてよい。この場合には、第４スイッチング素子Ｑ４がオフになるタイミングで逆並列接続ダイオードＤｆ６に流れる電流量を少なくすることができるため、逆並列接続ダイオードＤｆ６の電流容量を小さくすることができる。

図３は、軽負荷時の電源装置の動作を示す。より具体的には、図３（ａ）は、制御部２１により経時的に制御される電力変換装置２の動作モードと、出力される電圧値および電流値Ｉｏとの関係を示す。ここで、図中の縦軸は電圧値および電流値Ｉｏを示し、横軸は時間を示す。また、図３（ｂ）は図３（ａ）に示した区間（４ａ）〜（４ｃ）および（６）でのスイッチング回路２０の状態を示す。ここで、図中の太線矢印は電流の流れを示し、破線の円はオン状態のスイッチング素子を示す。また、太字の斜字体で示した「Ｅ／２」、「０」および「−Ｅ／２」は各点での電位を示す。

図３（ａ）に示すように、軽負荷時の電源装置１では、制御部２１は中電圧出力モードから低電圧出力モードへの遷移を行うときの第２遷移モード、および、中電圧出力モードから高電圧出力モードへの遷移を行うときの第１遷移モードにおいて、低電圧または高電圧の出力時間が間引かれるように制御を行い、電流値Ｉｏの絶対値を小さくする。

例えば、図３（ｂ）の（４ａ）〜（４ｃ）部分に示すように、制御部２１は、第２遷移モードにおける区間（４ａ）〜（４ｃ）では、通常時の第２遷移モードにおける区間（４）（図２参照）と同様に、第３および第５スイッチング素子Ｑ３，Ｑ５をオンにし、第１、第２、第４および第６スイッチング素子Ｑ１，Ｑ２，Ｑ４，Ｑ６をオフにする。

これにより、区間（４ａ）では、ロー側電源入力端子Ｎに入力される電流が第４スイッチング素子Ｑ４の寄生ダイオードＤ４および第３スイッチング素子Ｑ３を順に通って電源出力端子Ｕに流れ、電流値Ｉｏが正の領域で下降する。軽負荷時には電流値Ｉｏが小さいため電流値Ｉｏはゼロになる。

次に、区間（４ｂ）では、電流値Ｉｏが負に反転した直後において、第４スイッチング素子Ｑ４内に存在する寄生キャパシタＣ４が放電電流をロー側電源入力端子Ｎの側へと流すのに伴い、電源出力端子Ｕから流入する微小な電流が第３スイッチング素子Ｑ３を通って寄生キャパシタＣ４へと流れ（図中、下側の破線矢印参照）、電流値Ｉｏが負の領域で下降する。また、このとき第１および第２スイッチング素子Ｑ１，Ｑ２内に存在する寄生キャパシタＣ１，Ｃ２からの微小な放電電流が電源出力端子Ｕに流れる（図中、上側の破線矢印参照）。これにより、電源出力端子Ｕの電位が上昇してゼロになる。なお、寄生キャパシタＣ１，Ｃ２，Ｃ４からの充放電電流は通常時の動作でも第１、第２および第４スイッチング素子Ｑ１，Ｑ２，Ｑ４のオフ時に流れているが、通常時に流れる電流値Ｉｏと比べて無視できるほど微小であり、動作には影響しない。

そして、区間（４ｃ）では、電源出力端子Ｕから流入する微小な電流が第３スイッチング素子Ｑ３から中間電源入力端子Ｍに向かって流れる。このとき、第６スイッチング素子Ｑ６の寄生ダイオードＤ６よりも逆並列接続ダイオードＤｆ６の順電圧が低いので、第３スイッチング素子Ｑ３からの電流は寄生ダイオードＤ６の代わりに逆並列接続ダイオードＤｆ６に流れる。なお、区間（４ｃ）は短時間であり、また軽負荷時であることで電流値Ｉｏが小さいため、逆並列接続ダイオードＤｆ６の電流容量は小さくてよい（一例として第６スイッチング素子Ｑ６の１／１０以下）。

次に、区間（６）の低電圧出力モードでは、制御部２１は、通常時と同様に少なくとも第３および第４スイッチング素子Ｑ３，Ｑ４をオンにし、少なくとも第１、第２および第６スイッチング素子をオフにする。これにより、電源出力端子Ｕから流入する電流が第３および第４スイッチング素子Ｑ３，Ｑ４を順に通ってロー側電源入力端子Ｎに流れ、電流値Ｉｏが負の領域で下降する。また、低電圧出力モードへの切換時に逆並列接続ダイオードＤｆ６が逆回復して逆電流を流す（図中の破線矢印参照）。これにより、第６スイッチング素子Ｑ６の寄生ダイオードＤ６に逆回復電流が流れるのが防止される。

回路の対称性から説明は省略するものの、中電圧出力モードから高電圧出力モードへの遷移を行うときの区間（９ａ）〜（１）でも同様にして、高電圧出力モードへの切替時に逆並列接続ダイオードＤｆ５が逆回復電流を流すことで、第５スイッチング素子Ｑ５の寄生ダイオードＤ５に逆回復電流が流れるのが防止される。

なお、上記の実施形態においては、電源装置１が変圧器３および整流回路４を備えることとして説明したが、これらを備えなくてもよい。この場合には、電源装置１は電源出力端子Ｕから負荷１００に電力を直接供給してもよい。

また、スイッチング回路２０が２つの逆並列接続ダイオードＤｆ５，Ｄｆ６を有することとして説明したが、これらの一方のみを有してもよいし、３つ以上の逆並列接続ダイオードを有してもよい。

１ 電源装置、２ 電力変換装置、３ 変圧器、４ 整流回路、１０ 電圧源、１１ 第１キャパシタ、１２ 第２キャパシタ、２０ スイッチング回路、２１ 制御部、４０ ダイオードブリッジ、４１ 平滑インダクタ、４２ 平滑キャパシタ、１００ 負荷、Ｄ１〜Ｄ６ 寄生ダイオード、Ｄｆ５ 逆並列接続ダイオード、Ｄｆ６ 逆並列接続ダイオード、Ｑ１〜Ｑ６ 第１〜第６スイッチング素子

Claims (9)

1. ハイ側電源入力端子および電源出力端子の間に直列に接続された第１および第２スイッチング素子と、
   前記電源出力端子およびロー側電源入力端子の間に直列に接続された第３および第４スイッチング素子と、
   前記第２スイッチング素子のハイ側端子と前記第３スイッチング素子のロー側端子との間に直列に接続され、前記ハイ側電源入力端子および前記ロー側電源入力端子の間の電圧が入力される中間電源入力端子に直列接続点が接続される、寄生ダイオードを有する２つの第５スイッチング素子と、
   前記２つの第５スイッチング素子のそれぞれに逆並列に接続された少なくとも１つの逆並列接続ダイオードと、
   を備え、
   各逆並列接続ダイオードは、前記２つの第５スイッチング素子のうち、逆並列に接続された第５スイッチング素子の前記寄生ダイオードよりも順電圧が低い、電力変換装置。
2. 各逆並列接続ダイオードは、前記逆並列に接続された第５スイッチング素子の前記寄生ダイオードよりも電流容量が小さい、請求項１に記載の電力変換装置。
3. 各逆並列接続ダイオードは、前記逆並列に接続された第５スイッチング素子の前記寄生ダイオードよりも逆回復時間が短い、請求項１または２に記載の電力変換装置。
4. 前記逆並列接続ダイオードは、ワイドバンドギャップ半導体を含む、請求項１から３の何れか一項に記載の電力変換装置。
5. 当該電力変換装置の動作モードを、
   前記ハイ側電源入力端子の電圧を前記電源出力端子から出力する高電圧出力モードと、前記中間電源入力端子の電圧を前記電源出力端子から出力する中電圧出力モードと、前記ロー側電源入力端子の電圧を前記電源出力端子から出力する低電圧出力モードと、前記高電圧出力モードおよび前記中電圧出力モードの間の遷移を行う第１遷移モードと、前記低電圧出力モードおよび前記中電圧出力モードの間の遷移を行う第２遷移モードと、の何れかに設定する制御部を備え、
   前記制御部は、
   前記高電圧出力モードでは、少なくとも前記第１および第２スイッチング素子をオンに、少なくとも前記第３および第４スイッチング素子、並びにハイ側の前記第５スイッチング素子をオフにし、
   前記中電圧出力モードでは、前記第２、第３、および第５スイッチング素子をオンに、前記第１および第４スイッチング素子をオフにし、
   前記低電圧出力モードでは、少なくとも前記第３および第４スイッチング素子をオンに、少なくとも前記第１および第２スイッチング素子、並びにロー側の前記第５スイッチング素子をオフにし、
   前記第１遷移モードでは、前記第２スイッチング素子および前記ロー側の第５スイッチング素子をオンに、前記第１、第３および第４スイッチング素子、並びに前記ハイ側の第５スイッチング素子をオフに、
   前記第２遷移モードでは、前記第３スイッチング素子および前記ハイ側の第５スイッチング素子をオンに、前記第１、第２および第４スイッチング素子、並びに前記ロー側の第５スイッチング素子をオフにする、請求項１から４の何れか一項に記載の電力変換装置。
6. 前記制御部は、
   前記高電圧出力モードから前記第１遷移モードへの切替前に、予め前記ロー側の第５スイッチング素子をオンにし、
   前記低電圧出力モードから前記第２遷移モードへの切替前に、予め前記ハイ側の第５スイッチング素子をオンにする、請求項５に記載の電力変換装置。
7. 前記制御部は、
   前記高電圧出力モードでは、前記ロー側の第５スイッチング素子をオンにし、
   前記低電圧出力モードでは、前記ハイ側の第５スイッチング素子をオンにする、請求項５または６に記載の電力変換装置。
8. 前記ハイ側の第５スイッチング素子に逆並列に接続された前記逆並列接続ダイオードは、前記第１遷移モードから前記高電圧出力モードへの切替時に逆回復電流を流し、
   前記ロー側の第５スイッチング素子に逆並列に接続された前記逆並列接続ダイオードは、前記第２遷移モードから前記低電圧出力モードへの切替時に逆回復電流を流す、請求項５から７の何れか一項に記載の電力変換装置。
9. ハイ側の前記第５スイッチング素子と逆並列に接続された第１の逆並列接続ダイオードと、
   ロー側の前記第５スイッチング素子と逆並列に接続された第２の逆並列接続ダイオードと
   を備える、請求項１から８の何れか一項に記載の電力変換装置。

Images