JP2018200963A - Power semiconductor module and manufacturing method therefor - Google Patents

Power semiconductor module and manufacturing method therefor Download PDF

Info

Publication number
JP2018200963A
JP2018200963A JP2017105227A JP2017105227A JP2018200963A JP 2018200963 A JP2018200963 A JP 2018200963A JP 2017105227 A JP2017105227 A JP 2017105227A JP 2017105227 A JP2017105227 A JP 2017105227A JP 2018200963 A JP2018200963 A JP 2018200963A
Authority
JP
Japan
Prior art keywords
power semiconductor
relay member
semiconductor module
terminal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017105227A
Other languages
Japanese (ja)
Other versions
JP7005174B2 (en
Inventor
和典 宮武
Kazunori Miyatake
和典 宮武
泰之 細井
Yasuyuki Hosoi
泰之 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017105227A priority Critical patent/JP7005174B2/en
Publication of JP2018200963A publication Critical patent/JP2018200963A/en
Application granted granted Critical
Publication of JP7005174B2 publication Critical patent/JP7005174B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

To improve reliability in manufacturing efficiency, assembling accuracy, and electrical connection.SOLUTION: A power semiconductor module comprises: a terminal-having case 20 having a resin part 21 and a terminal part 22 and holding a power semiconductor chip 11; and a columnar relay member 2 connecting a gate electrode 11G, provided on an upper surface of the power semiconductor chip, and the terminal part. The terminal-having case has an insertion part 23 through which the relay member is inserted in its longitudinal direction. A connection surface 22b of the terminal part with respect to the relay member is at least part of an inner edge of the insertion part, and the insertion part is disposed in the gate electrode as viewed from the direction of the center axis A of the insertion part (the direction of Z axis). The relay member is inserted into the insertion part, one end extending from the insertion part is connected to the gate electrode via a solder S1, and a side 2a is connected to the connection surface via a solder S2.SELECTED DRAWING: Figure 1

Description

本発明は、パワー半導体モジュール及びその製造方法に関する。   The present invention relates to a power semiconductor module and a manufacturing method thereof.

従来、パワー半導体モジュールとして、例えば特許文献1等に記載されるようにパワー半導体チップの上面の電極と、端子とが、中継部材により接続されたものが知られている。
特許文献1に記載されたパワー半導体モジュールでは、カソード電極がサイリスタチップの上面に形成され、サイリスタチップの上面のうちのカソード電極が形成されていない部分に、ゲート電極が形成されている。更に、アノード電極がサイリスタチップの下面に形成されている。
また、特許文献1に記載されたパワー半導体モジュールでは、カソード電極に電気的に接続された第1端子(外部導出端子)と、アノード電極に電気的に接続された第2端子(外部導出端子)とが設けられている。これらの外部導出端子は、一部を絶縁樹脂ケースに埋入するようにして保持される。絶縁樹脂ケースは枠状に形成され、その下端開口にサイリスタチップが搭載された実装基板が固定されている。
更に、特許文献1に記載されたパワー半導体モジュールでは、ゲート電極に駆動信号を供給するためのゲート信号入力端子が板金材料によって形成されている。また、ゲート電極とゲート信号入力端子とを電気的に接続するためのゲート信号中継部材が設けられており、かかるゲート信号中継部材は、上下方向に延在した略柱状に形成されている。
ゲート信号中継部材の上面に、ゲート信号入力端子の先端側部分が配置され、ゲート信号中継部材が、ゲート電極と、ゲート信号入力端子とによって上下に挟まれた配置とされている。
そして、特許文献1に記載されたパワー半導体モジュールでは、ゲート電極と、ゲート信号中継部材の下側部分の下面とが、半田によって接合されている。更に、ゲート信号入力端子の先端側部分と、ゲート信号中継部材の上側部分の上端部とが、半田によって接合されている。
これにより、特許文献1に記載されたパワー半導体モジュールでは、ゲート信号入力端子及びゲート信号中継部材を介してゲート電極に供給されるゲート信号によって、サイリスタチップを介して第1端子と第2端子との間を流れる大電流を制御することができる。
2. Description of the Related Art Conventionally, as a power semiconductor module, one in which an electrode on the upper surface of a power semiconductor chip and a terminal are connected by a relay member as described in, for example, Patent Document 1 is known.
In the power semiconductor module described in Patent Document 1, the cathode electrode is formed on the upper surface of the thyristor chip, and the gate electrode is formed on the portion of the upper surface of the thyristor chip where the cathode electrode is not formed. Furthermore, an anode electrode is formed on the lower surface of the thyristor chip.
In the power semiconductor module described in Patent Document 1, a first terminal (external lead terminal) electrically connected to the cathode electrode and a second terminal (external lead terminal) electrically connected to the anode electrode And are provided. These external lead-out terminals are held so as to be partially embedded in the insulating resin case. The insulating resin case is formed in a frame shape, and a mounting substrate on which a thyristor chip is mounted is fixed to the lower end opening.
Furthermore, in the power semiconductor module described in Patent Document 1, a gate signal input terminal for supplying a drive signal to the gate electrode is formed of a sheet metal material. Further, a gate signal relay member for electrically connecting the gate electrode and the gate signal input terminal is provided, and the gate signal relay member is formed in a substantially columnar shape extending in the vertical direction.
A front end side portion of the gate signal input terminal is disposed on the upper surface of the gate signal relay member, and the gate signal relay member is vertically disposed between the gate electrode and the gate signal input terminal.
In the power semiconductor module described in Patent Document 1, the gate electrode and the lower surface of the lower portion of the gate signal relay member are joined by solder. Furthermore, the tip side portion of the gate signal input terminal and the upper end portion of the upper portion of the gate signal relay member are joined by solder.
Thereby, in the power semiconductor module described in Patent Document 1, the first signal and the second terminal are connected via the thyristor chip by the gate signal supplied to the gate electrode via the gate signal input terminal and the gate signal relay member. A large current flowing between the two can be controlled.

特開2014−143282号公報JP 2014-143282 A

しかしながら、特許文献1に記載のパワー半導体モジュールにあっては、半田接合前のゲート信号中継部材は、チップ上面のゲート電極と、ゲート信号入力端子とによって上下に挟まれるだけなので保持は確実ではなく、ゲート信号中継部材が傾く、倒れる、水平方向にずれるなどの組立困難性を有している。
そのため、特許文献1に記載の発明にあっては、先に高融点半田のリフローによりゲート信号中継部材の下面と、チップ上面のゲート電極とを接続し、後に低融点半田のリフローによりゲート信号中継部材の上端と、ゲート信号入力端子とを接続するという、二回のリフロー工程が必要であったため、以下のような課題が生じていた。
まず、二回のリフロー工程によりゲート信号中継部材の上下端の接続を行うことは製造効率の観点から好ましくない。
また、ゲート信号中継部材の下端が先に固定されてしまうため、ゲート信号中継部材の上端と、ゲート信号入力端子との水平方向の位置ずれ許容範囲の一部が使われたり、同許容範囲を超えて固定されたりするおそれがある。
更に、ゲート信号中継部材が、チップ上面のゲート電極と、ゲート信号入力端子とによって上下に挟まれた配置とされているので、ゲート信号入力端子を先にケースに保持しようとすると、ゲート信号中継部材の長さと、チップ上面のゲート電極とゲート信号入力端子と間の間隔との許容度も比較的厳しく求められる。
However, in the power semiconductor module described in Patent Document 1, since the gate signal relay member before soldering is simply sandwiched between the gate electrode on the upper surface of the chip and the gate signal input terminal, the holding is not reliable. The gate signal relay member is difficult to assemble, such as tilting, falling, and shifting in the horizontal direction.
For this reason, in the invention described in Patent Document 1, the lower surface of the gate signal relay member and the gate electrode on the upper surface of the chip are first connected by reflow of the high melting point solder, and then the gate signal relay is performed by reflow of the low melting point solder. Since the reflow process of connecting twice the upper end of a member and a gate signal input terminal was required, the following subjects had arisen.
First, it is not preferable from the viewpoint of manufacturing efficiency to connect the upper and lower ends of the gate signal relay member by two reflow processes.
In addition, since the lower end of the gate signal relay member is fixed first, a part of the horizontal displacement allowable range between the upper end of the gate signal relay member and the gate signal input terminal is used or the same allowable range is reduced. There is a risk of over-fixing.
Furthermore, since the gate signal relay member is arranged so as to be sandwiched between the gate electrode on the upper surface of the chip and the gate signal input terminal, if the gate signal input terminal is first held in the case, the gate signal relay is performed. The tolerance of the length of the member and the distance between the gate electrode on the upper surface of the chip and the gate signal input terminal is also required to be relatively strict.

本発明は以上の従来の課題に鑑みて案出されたものであり、その目的は、パワー半導体チップの上面の電極と、ケースに保持された端子とが、中継部材により接続されたパワー半導体モジュールについて、製造効率、組立て精度、電気的接続の信頼性を向上することにある。   The present invention has been devised in view of the above conventional problems, and an object of the present invention is to provide a power semiconductor module in which an electrode on the upper surface of a power semiconductor chip and a terminal held by a case are connected by a relay member. Is to improve manufacturing efficiency, assembly accuracy, and reliability of electrical connection.

本発明のパワー半導体モジュールは、パワー半導体チップと、
樹脂部と端子部とを有し、前記パワー半導体チップを保持する端子付ケースと、
パワー半導体チップの上面に設けられた電極と前記端子部とを接続する柱状の中継部材と
、を備えるパワー半導体モジュールにおいて、
前記端子付ケースは、前記中継部材をその長手方向に挿通させる挿通部を有し、
前記挿通部の中心軸方向に見て前記挿通部は前記電極内に配置され、
前記端子部の前記中継部材に対する接続面は、前記挿通部の内縁の少なくとも一部とされ、
前記中継部材は前記挿通部に挿通されて、前記挿通部から延出する一端が前記電極と半田を介して接続され、側面が前記接続面と半田を介して接続されていることを特徴とする。
The power semiconductor module of the present invention includes a power semiconductor chip,
A case with a terminal having a resin part and a terminal part and holding the power semiconductor chip;
In a power semiconductor module comprising a columnar relay member that connects the electrode provided on the upper surface of the power semiconductor chip and the terminal portion,
The case with a terminal has an insertion portion for inserting the relay member in the longitudinal direction thereof,
The insertion part is disposed in the electrode when viewed in the central axis direction of the insertion part,
The connection surface of the terminal portion with respect to the relay member is at least a part of the inner edge of the insertion portion,
The relay member is inserted into the insertion portion, one end extending from the insertion portion is connected to the electrode via solder, and a side surface is connected to the connection surface via solder. .

本発明のパワー半導体モジュールは、好ましくは、前記挿通部は、前記挿通部に挿通される前記中継部材が、中心軸を上下方向にしたときの前記挿通部から自重落下可能な大きさとされていることを特徴とする。   In the power semiconductor module of the present invention, preferably, the insertion portion has a size such that the relay member inserted through the insertion portion can fall by its own weight from the insertion portion when a central axis is in the vertical direction. It is characterized by that.

本発明のパワー半導体モジュールは、好ましくは、前記端子部に孔部が設けられ、前記孔部の中心軸が前記挿通部の中心軸に配置され、前記孔部の内周面が前記接続面とされていることを特徴とする。   In the power semiconductor module of the present invention, preferably, a hole portion is provided in the terminal portion, a central axis of the hole portion is disposed on a central axis of the insertion portion, and an inner peripheral surface of the hole portion is connected to the connection surface. It is characterized by being.

本発明のパワー半導体モジュールは、好ましくは、前記挿通部の内縁の一部が、前記樹脂部に設けられた孔部の内縁により構成されていることを特徴とする。   The power semiconductor module of the present invention is preferably characterized in that a part of the inner edge of the insertion portion is constituted by an inner edge of a hole provided in the resin portion.

本発明のパワー半導体モジュールは、好ましくは、前記端子部の前記中継部材と接続する一端部が、前記挿通部の中心軸方向に長く延設され、前記中継部材に接続している当該一端部の側面の面積が、当該一端部の先端面の面積より大きいことを特徴とする。   In the power semiconductor module of the present invention, preferably, one end portion of the terminal portion connected to the relay member extends long in the central axis direction of the insertion portion, and the one end portion connected to the relay member The area of the side surface is larger than the area of the tip surface of the one end.

本発明のパワー半導体モジュールは、好ましくは、前記端子部は、前記中継部材と接続する一端部から曲部を介して前記中継部材から離れる方向に延設されていることを特徴とする。   The power semiconductor module of the present invention is preferably characterized in that the terminal portion extends from the one end connected to the relay member in a direction away from the relay member via a curved portion.

本発明のパワー半導体モジュールは、好ましくは、前記挿通部の前記電極から遠い側の開口の大きさは、前記挿通部の前記電極に近い側の開口の大きさより大きく形成されていることを特徴とする。   The power semiconductor module of the present invention is preferably characterized in that the size of the opening of the insertion portion on the side far from the electrode is formed larger than the size of the opening of the insertion portion on the side close to the electrode. To do.

本発明のパワー半導体モジュールの製造方法は、前記端子付ケースに前記パワー半導体チップを保持し、前記挿通部に前記中継部材を前記電極から遠い側から挿入して、前記挿通部の案内により、前記中継部材の前記挿通部から延出する一端を前記電極に第1半田を介して当接又は近接して配置するとともに、前記中継部材の側面を前記端子部の前記接続面に第2半田を介して当接又は近接して配置した保持状態とする組立工程と、
前記保持状態において前記第1半田及び第2半田を同時にリフローして、前記第1半田により前記中継部材の一端と前記電極とを接続するとともに、前記第2半田により前記中継部材の側面と前記端子部の前記接続面とを接続するリフロー工程とを備えることを特徴とする。
In the method for manufacturing a power semiconductor module of the present invention, the power semiconductor chip is held in the case with terminals, the relay member is inserted into the insertion portion from a side far from the electrode, and the guide of the insertion portion One end of the relay member extending from the insertion portion is disposed in contact with or close to the electrode via the first solder, and the side surface of the relay member is disposed on the connection surface of the terminal portion via the second solder. An assembly process for bringing the holding state in contact with or close to each other;
In the holding state, the first solder and the second solder are simultaneously reflowed to connect one end of the relay member and the electrode by the first solder, and the side surface of the relay member and the terminal by the second solder And a reflow process for connecting the connection surface of the part.

本発明のパワー半導体モジュールの製造方法は、好ましくは、前記組立工程において、前記中継部材の下端を前記電極に前記第1半田を介して当接して下支えさせることを特徴とする。   The power semiconductor module manufacturing method of the present invention is preferably characterized in that, in the assembly step, the lower end of the relay member is brought into contact with and supported by the electrode via the first solder.

本発明のパワー半導体モジュールによれば、半田接合前に端子付ケースの挿通部に中継部材を挿通するだけで、端子部の接続面に近接した位置に中継部材を挿通することができ、パワー半導体チップの電極に向けて中継部材を挿通することができ、この中継部材の配置を保持できる。したがって、組立て容易であり製造効率が向上するとともに組立て精度が向上する。一回のリフロー工程で中継部材の半田接合を完了することができるから、半田選択の自由度が高まるとともに、更に製造効率が向上し、溶融半田の表面張力によるセルフアライメントにより組立て精度、電気的接続の信頼性が向上する。挿通部の内縁の規制により中継部材が電極及び端子部に対して位置決めされるとともに、中継部材の側面と端子部とが接続するから、中継部材の長さ、電極と端子部と間の間隔の許容度が大幅に拡大し、電気的接続の信頼性が向上する。
本発明のパワー半導体モジュールの製造方法によれば、上記組立工程において端子付ケースの挿通部に中継部材を挿通するだけで、端子部の接続面に近接した位置に中継部材を挿通することができ、パワー半導体チップの電極に向けて中継部材を挿通することができ、この中継部材の配置を保持できる。したがって、組立て容易であり製造効率が向上するとともに組立て精度が向上する。一回のリフロー工程で中継部材の半田接合を完了するから、半田選択の自由度が高まるとともに、更に製造効率が向上し、溶融半田の表面張力によるセルフアライメントにより組立て精度、電気的接続の信頼性が向上する。挿通部の内縁の規制により中継部材が電極及び端子部に対して位置決めされるとともに、中継部材の側面と端子部とが接続するから、中継部材の長さ、電極と端子部と間の間隔の許容度が大幅に拡大し、電気的接続の信頼性が向上する。
According to the power semiconductor module of the present invention, it is possible to insert the relay member at a position close to the connection surface of the terminal portion only by inserting the relay member into the insertion portion of the case with terminal before soldering. The relay member can be inserted toward the electrode of the chip, and the arrangement of the relay member can be maintained. Therefore, assembly is easy, manufacturing efficiency is improved, and assembly accuracy is improved. Since the soldering of the relay member can be completed in a single reflow process, the degree of freedom in selecting the solder is increased and the manufacturing efficiency is further improved. Assembly accuracy and electrical connection are achieved by self-alignment due to the surface tension of the molten solder. Reliability is improved. The relay member is positioned with respect to the electrode and the terminal portion by the restriction of the inner edge of the insertion portion, and the side surface of the relay member and the terminal portion are connected. The tolerance is greatly increased and the reliability of the electrical connection is improved.
According to the method for manufacturing a power semiconductor module of the present invention, the relay member can be inserted into a position close to the connection surface of the terminal portion only by inserting the relay member into the insertion portion of the case with terminal in the assembly step. The relay member can be inserted toward the electrode of the power semiconductor chip, and the arrangement of the relay member can be maintained. Therefore, assembly is easy, manufacturing efficiency is improved, and assembly accuracy is improved. Since the soldering of the relay member is completed in a single reflow process, the degree of freedom in selecting the solder is increased, and the manufacturing efficiency is further improved. Self-alignment by the surface tension of the molten solder enables assembly accuracy and electrical connection reliability. Will improve. The relay member is positioned with respect to the electrode and the terminal portion by the restriction of the inner edge of the insertion portion, and the side surface of the relay member and the terminal portion are connected. The tolerance is greatly increased and the reliability of the electrical connection is improved.

本発明の実施形態1に係るパワー半導体モジュールのゲート接続構造を示す斜視図である。It is a perspective view which shows the gate connection structure of the power semiconductor module which concerns on Embodiment 1 of this invention. 本発明の実施形態1に係るパワー半導体モジュールのゲート接続構造を示す平面図である。It is a top view which shows the gate connection structure of the power semiconductor module which concerns on Embodiment 1 of this invention. 図1,図2に示す実施形態1に対する変形形態を示す平面図である。It is a top view which shows the modification with respect to Embodiment 1 shown in FIG. 1, FIG. 図1,図2に示す実施形態1に対する他の変形形態を示す断面図である。It is sectional drawing which shows the other modification with respect to Embodiment 1 shown in FIG. 1, FIG. 本発明の実施形態2に係るパワー半導体モジュールのゲート接続構造を示す斜視図(a)及び要部の斜視図(b)である。It is the perspective view (a) which shows the gate connection structure of the power semiconductor module which concerns on Embodiment 2 of this invention, and the perspective view (b) of the principal part. 本発明の実施形態3に係るパワー半導体モジュールのゲート接続構造を示す斜視図(a)及び要部の平面図(b)である。It is the perspective view (a) which shows the gate connection structure of the power semiconductor module which concerns on Embodiment 3 of this invention, and the top view (b) of the principal part.

以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。   An embodiment of the present invention will be described below with reference to the drawings. The following is one embodiment of the present invention and does not limit the present invention.

(実施形態1)
図1に実施形態1のパワー半導体モジュール1Aのゲート接続構造が示される。
パワー半導体モジュール1Aは、実装基板10と、端子付ケース20と、ゲート信号中継部材としてのゲートピン2とを備える。
実装基板10は、金属製のベース板上に、導体パターンを有した絶縁基板を積層し、その導体パターンに下面をダイボンディングされたパワー半導体チップ11を備える。パワー半導体チップ11としてはサイリスタチップ11を例とする。サイリスタチップ11のアノード電極は、チップ下面に形成されていて絶縁基板上の導体パターンに接続し、カソード電極は、チップ上面に形成され、電極板30が接続されている。(電極板30からは、金属板31等によって並列ダイードのアノード電極等に配線接続される。)アノード−カソード間に大電流が流れるので、こられは比較的大面積で形成されている。これに対しゲート電極11Gは、サイリスタチップ11をスイッチングさせるゲート信号を入力する信号入力電極であり、比較的小面積で形成されている。本例では、ゲート電極11Gはチップ中央に小さく形成され、ゲート電極11Gの周囲にカソード電極が大きく形成され、電極板30に穿設された孔部30aによりゲート電極11Gが露出する。孔部30aの内側においてゲートピン2の下端がゲート電極11Gと半田S1を介して接合される。ゲートピン2は、金属材料により構成された柱状部材で、本実施形態では断面円形に形成されている。
(Embodiment 1)
FIG. 1 shows a gate connection structure of the power semiconductor module 1A of the first embodiment.
The power semiconductor module 1A includes a mounting substrate 10, a terminal-equipped case 20, and a gate pin 2 as a gate signal relay member.
The mounting substrate 10 includes a power semiconductor chip 11 in which an insulating substrate having a conductor pattern is stacked on a metal base plate, and the lower surface is die-bonded to the conductor pattern. As the power semiconductor chip 11, the thyristor chip 11 is taken as an example. The anode electrode of the thyristor chip 11 is formed on the lower surface of the chip and connected to the conductor pattern on the insulating substrate, the cathode electrode is formed on the upper surface of the chip, and the electrode plate 30 is connected thereto. (The electrode plate 30 is connected to the anode electrode of the parallel diode by the metal plate 31 or the like.) Since a large current flows between the anode and the cathode, this is formed in a relatively large area. On the other hand, the gate electrode 11G is a signal input electrode for inputting a gate signal for switching the thyristor chip 11, and is formed with a relatively small area. In this example, the gate electrode 11G is formed small in the center of the chip, the cathode electrode is formed large around the gate electrode 11G, and the gate electrode 11G is exposed through the hole 30a formed in the electrode plate 30. Inside the hole 30a, the lower end of the gate pin 2 is joined to the gate electrode 11G via the solder S1. The gate pin 2 is a columnar member made of a metal material, and has a circular cross section in this embodiment.

端子付ケース20は、樹脂部21と、ゲート信号入力端子22その他の端子からなる端子部と有し、樹脂部21により上下端に開口した枠状に形成されるとともに、ゲート信号入力端子22その他の端子を樹脂部21に埋入させて保持する。ゲート信号入力端子22のケース内に配置される一端部22aが図示される。
端子付ケース20の下端開口に実装基板10が固定されている。
実装基板10を下として上下方向軸をZ軸とし、Z軸に直交し互いに直交する2軸をXY軸として図中に示す。
端子付ケース20内でゲート電極11Gと、ゲート信号入力端子22とが、上下方向Zに長く延在する信号中継部材であるゲートピン2により接続されている。
ゲートピン2の下端とゲート電極11Gとが第1半田S1を介して接続され、ゲートピン2の側面2aと、ゲート信号入力端子22の一端部22aの先端面22bが接続面22bとして第2半田S2を介して接続されている。
The case 20 with a terminal has a resin portion 21 and a terminal portion composed of a gate signal input terminal 22 and other terminals, and is formed in a frame shape opened at the upper and lower ends by the resin portion 21, and the gate signal input terminal 22 and the like. Are embedded in the resin portion 21 and held. One end 22a disposed in the case of the gate signal input terminal 22 is shown.
The mounting substrate 10 is fixed to the lower end opening of the terminal-equipped case 20.
In the figure, the mounting substrate 10 is down, the vertical axis is the Z axis, and the two axes orthogonal to the Z axis and orthogonal to each other are the XY axes.
In the terminal-equipped case 20, the gate electrode 11 </ b> G and the gate signal input terminal 22 are connected by a gate pin 2 that is a signal relay member extending long in the vertical direction Z.
The lower end of the gate pin 2 and the gate electrode 11G are connected via the first solder S1, and the side surface 2a of the gate pin 2 and the front end surface 22b of the one end portion 22a of the gate signal input terminal 22 are connected to the second solder S2. Connected through.

ゲートピン2は、端子付ケース20に形成された挿通部23に挿通されている。挿通部23はZ軸方向に中心軸Aを配置した通路状に、主に樹脂部21の孔部21aによって構成される。図2に主要構成の平面図を示す。
挿通部23は、ゲートピン2をその長手方向に挿通させる空間部を指し、周囲にゲートピン2の側面2aに接触して規制する内縁23aが配置されて所定の形成範囲23bに画成される。挿通部23の内縁23aを構成する部材は、端子付ケース20の構成材であり、挿通部23の内縁23aの少なくとも一部はゲート信号入力端子22よって構成される。
挿通部23の中心軸A上にゲート電極11Gが配置されている。
The gate pin 2 is inserted through an insertion portion 23 formed in the case with terminal 20. The insertion part 23 is mainly configured by a hole 21a of the resin part 21 in a passage shape in which the central axis A is arranged in the Z-axis direction. FIG. 2 shows a plan view of the main configuration.
The insertion portion 23 refers to a space portion through which the gate pin 2 is inserted in the longitudinal direction, and an inner edge 23a that is in contact with and regulated by the side surface 2a of the gate pin 2 is disposed around the insertion portion 23 and is defined in a predetermined formation range 23b. A member constituting the inner edge 23 a of the insertion part 23 is a constituent material of the case 20 with terminal, and at least a part of the inner edge 23 a of the insertion part 23 is constituted by the gate signal input terminal 22.
A gate electrode 11 </ b> G is disposed on the central axis A of the insertion part 23.

図2に示すように仮に半田S1,S2による拘束を解いたとしてゲートピン2の側面2aに接触して規制する挿通部23の内縁23a(図2(b)で実線)に、ゲートピン2の側面2aと接続するゲート信号入力端子22の接続面22bが配置されている。本モジュール1Aでは、樹脂部21の孔部21aの内面21a1と、ゲート信号入力端子22の接続面22bとが面一に配置されることで、接続面22bが挿通部23の内縁23aの一部となっている。したがって、ゲートピン2とゲート信号入力端子22との接触が得られる。
これに拘わらず図3に示すように、Z軸方向に見て樹脂部21の孔部21aの内側にゲート信号入力端子22の接続面22bを配置してもよい。この場合も、接続面22bがゲートピン2の側面2aに接触して規制する挿通部23の内縁23aの一部となるからである。残りの必要な挿通部23の内縁23aは、樹脂部21に設けられた孔部21aの内縁により構成される。
As shown in FIG. 2, the side surface 2a of the gate pin 2 is connected to the inner edge 23a (solid line in FIG. 2 (b)) of the insertion portion 23 that contacts and regulates the side surface 2a of the gate pin 2 assuming that the restraints by the solders S1 and S2 are released. The connection surface 22b of the gate signal input terminal 22 to be connected to is disposed. In this module 1A, the inner surface 21a1 of the hole 21a of the resin portion 21 and the connection surface 22b of the gate signal input terminal 22 are arranged flush with each other, so that the connection surface 22b is a part of the inner edge 23a of the insertion portion 23. It has become. Therefore, contact between the gate pin 2 and the gate signal input terminal 22 is obtained.
Regardless of this, as shown in FIG. 3, the connection surface 22b of the gate signal input terminal 22 may be disposed inside the hole 21a of the resin portion 21 when viewed in the Z-axis direction. This is also in this case because the connection surface 22b becomes a part of the inner edge 23a of the insertion portion 23 that contacts and regulates the side surface 2a of the gate pin 2. The inner edge 23 a of the remaining insertion portion 23 that is necessary is constituted by the inner edge of the hole portion 21 a provided in the resin portion 21.

図2、図3に示すように、Z軸方向に見て挿通部23はゲート電極11G内に配置されている。これにより、ゲートピン2を挿通部23に上から挿入すれば、ゲートピン2の下面がゲート電極11Gから外れたりすることなく、ゲートピン2とゲート電極11Gとの接続が確実に行える。図2(c)、図3(c)に挿通部23の形成範囲23bを実線で示す。   As shown in FIGS. 2 and 3, the insertion portion 23 is disposed in the gate electrode 11G when viewed in the Z-axis direction. Accordingly, if the gate pin 2 is inserted into the insertion portion 23 from above, the lower surface of the gate pin 2 is not detached from the gate electrode 11G, and the gate pin 2 and the gate electrode 11G can be reliably connected. The formation range 23b of the insertion part 23 is shown by a solid line in FIGS. 2 (c) and 3 (c).

Z軸方向を上下方向としたときに、図2、図3に示すように挿通部23は、ゲートピン2の太さ(直径)に対し、挿通部23からゲートピン2が自重落下可能な遊び23cを有した大きさとされている。
したがって、ゲートピン2を挿通部23に上から挿入すれば、ゲートピン2の自重落下によりゲートピン2の下面がゲート電極11Gに着くため、ゲートピン2とゲート電極11Gとの接続が確実に行えるとともに、ゲート電極11Gを押圧し過ぎることによりチップ11に機械的ストレスを与えることがない。
2 and 3, when the Z-axis direction is the vertical direction, the insertion portion 23 has a play 23c that allows the gate pin 2 to fall by its own weight from the insertion portion 23 with respect to the thickness (diameter) of the gate pin 2. It is the size you have.
Therefore, if the gate pin 2 is inserted into the insertion portion 23 from above, the lower surface of the gate pin 2 is attached to the gate electrode 11G due to the falling weight of the gate pin 2, so that the gate pin 2 and the gate electrode 11G can be reliably connected and the gate electrode The chip 11 is not mechanically stressed by excessively pressing 11G.

なお、図4に示すように挿通部23のゲート電極11Gから遠い側の開口の大きさは、挿通部23のゲート電極11Gに近い側の開口の大きさより大きく形成されている形態を実施しても良い。この場合、Z軸方向に見た挿通部23の形成範囲23bが孔部21aの下端開口21bで画成され、孔部21aの上端開口21cが、ゲートピン2の挿入を容易にするため形成範囲23bより広く形成される。接続面22bは、孔部21aの最小径部(下端開口21b)の縁と径方向の同位置に配置される。又は、図3を参照して説明したように挿通部23において接続面22bを樹脂部21より内側に配置してもよい。接続面22bを樹脂部21の最小径部と径方向の同位置又は内側に配置することにより、ゲートピン2とゲート信号入力端子22との接続性が良好となる。
このように、ゲートピン2の側面2aに接触して規制する内縁23aのすべてを、Z軸方向に連続した面として形成する必要はない。その場合でも、接続面22bは、中心軸Aに略平行に配置されることが好ましい。ゲートピン2の側面2aとの接続性を良好にするためである。
また以上の実施形態では、樹脂部21に孔部21aを形成したが、ゲートピン2が側方(X、Y方向)に抜け出せない程度の切欠きを形成しても実施できることはもちろんである。
As shown in FIG. 4, the size of the opening of the insertion part 23 on the side far from the gate electrode 11G is larger than the size of the opening of the insertion part 23 on the side close to the gate electrode 11G. Also good. In this case, the formation range 23b of the insertion portion 23 viewed in the Z-axis direction is defined by the lower end opening 21b of the hole portion 21a, and the upper end opening 21c of the hole portion 21a is formed in order to facilitate the insertion of the gate pin 2. More widely formed. The connection surface 22b is disposed at the same position in the radial direction as the edge of the minimum diameter portion (lower end opening 21b) of the hole portion 21a. Alternatively, as described with reference to FIG. 3, the connecting surface 22 b may be disposed inside the resin portion 21 in the insertion portion 23. By disposing the connection surface 22b at the same position or in the radial direction as the minimum diameter portion of the resin portion 21, the connectivity between the gate pin 2 and the gate signal input terminal 22 is improved.
Thus, it is not necessary to form all of the inner edges 23a that come into contact with and regulate the side surface 2a of the gate pin 2 as surfaces continuous in the Z-axis direction. Even in that case, it is preferable that the connection surface 22b is disposed substantially parallel to the central axis A. This is to improve the connectivity with the side surface 2a of the gate pin 2.
In the above embodiment, the hole 21a is formed in the resin portion 21, but it goes without saying that the present invention can be implemented even if a notch is formed so that the gate pin 2 cannot be pulled out sideways (X and Y directions).

挿通部23は、ゲートピン2の直径に自重落下可能にする遊び23cを加えた大きさまであれば十分である。ゲートピン2が中心軸Aから外れないようにするため、挿通部23の内寸は、ゲートピン2の直径の2倍未満に収まる。挿通部23は、ゲートピン2の太さ(直径)に対し、ゲートピン2の側面を挿通部23の内縁23aに係合させて、ゲートピン2の一端(下端)をゲート電極11Gまでガイドできる程度に狭くされている。   It is sufficient that the insertion portion 23 has a size obtained by adding a play 23c that allows the weight to fall by its own weight to the diameter of the gate pin 2. In order to prevent the gate pin 2 from deviating from the central axis A, the inner dimension of the insertion portion 23 is less than twice the diameter of the gate pin 2. The insertion portion 23 is narrower than the thickness (diameter) of the gate pin 2 so that the side surface of the gate pin 2 is engaged with the inner edge 23a of the insertion portion 23 so that one end (lower end) of the gate pin 2 can be guided to the gate electrode 11G. Has been.

(実施形態2)
図5に実施形態2のパワー半導体モジュール1Bのゲート接続構造が示される。本実施形態のパワー半導体モジュール1Bは、上記実施形態1のパワー半導体モジュール1Aの変形形態であり以下の点が異なる。
ゲート信号入力端子22のゲートピン2の側面2aと接続する一端部22aが、Z軸方向に長く延設され、ゲートピン2の側面2aに接続している一端部22aの側面22cの面積が、一端部22aの先端面22dの面積より大きい。すなわち、ゲートピン2の側面2aとの接続面は、ゲート信号入力端子22の側面22cとされ、側面22cは一端部22aの先端面22dの面積より大きい。
ゲート信号入力端子22は横断面積一様の棒状であり、曲部22fで略90度に曲げて一端部22aをZ軸方向に長く延設することで、接続面(22c)を広くすることができる。ゲート信号入力端子22は、ゲートピン2と接続する一端部22aから曲部22fを介してゲートピン2から離れる方向に延設され、XY座標の所望の位置に引き回される。
かかる構造により、ゲートピン2とゲート信号入力端子22との接続面積を大きく確保することができる。
(Embodiment 2)
FIG. 5 shows a gate connection structure of the power semiconductor module 1B of the second embodiment. The power semiconductor module 1B of the present embodiment is a modification of the power semiconductor module 1A of the first embodiment, and differs in the following points.
One end portion 22a connected to the side surface 2a of the gate pin 2 of the gate signal input terminal 22 extends in the Z-axis direction, and the area of the side surface 22c of the one end portion 22a connected to the side surface 2a of the gate pin 2 is equal to one end portion. It is larger than the area of the front end surface 22d of 22a. That is, the connection surface of the gate pin 2 with the side surface 2a is the side surface 22c of the gate signal input terminal 22, and the side surface 22c is larger than the area of the front end surface 22d of the one end portion 22a.
The gate signal input terminal 22 has a bar shape with a uniform cross-sectional area, and the connection surface (22c) can be widened by bending the end portion 22a long in the Z-axis direction by bending it at approximately 90 degrees at the curved portion 22f. it can. The gate signal input terminal 22 extends from the one end 22a connected to the gate pin 2 in a direction away from the gate pin 2 through the curved portion 22f, and is routed to a desired position in the XY coordinates.
With this structure, a large connection area between the gate pin 2 and the gate signal input terminal 22 can be secured.

(実施形態3)
図6に実施形態3のパワー半導体モジュール1Cのゲート接続構造が示される。本実施形態のパワー半導体モジュール1Cは、上記実施形態1のパワー半導体モジュール1Aの変形形態であり以下の点が異なる。
ゲート信号入力端子22に孔部22eが設けられる。孔部22eの中心軸Aが挿通部23の中心軸Aに配置される。孔部22eの内周面が接続面とされている。
すなわち、挿通部23の内縁が、ゲート信号入力端子22に設けられた孔部22eの内縁により構成されている構造である。挿通部23において、ゲートピン2の側面2aに接触して規制する内縁が孔部22eの内周縁により構成されているので、ゲートピン2がZ軸に垂直ないずれの方向に偏っても、ゲート信号入力端子22に接触するので、ゲートピン2とゲート信号入力端子22との接続が確実に行える。
また本実施形態では、ゲートピン2はZ軸回りの全周に亘り第2半田S2を介して孔部22eの内周縁全部に接合している。したがって、ゲートピン2とゲート信号入力端子22との接続面積を大きく確保することができる。
(Embodiment 3)
FIG. 6 shows a gate connection structure of the power semiconductor module 1C of the third embodiment. The power semiconductor module 1C of the present embodiment is a modification of the power semiconductor module 1A of the first embodiment, and differs in the following points.
A hole 22 e is provided in the gate signal input terminal 22. The central axis A of the hole 22 e is disposed on the central axis A of the insertion part 23. The inner peripheral surface of the hole 22e is a connection surface.
That is, the inner edge of the insertion portion 23 is configured by the inner edge of the hole 22 e provided in the gate signal input terminal 22. In the insertion portion 23, the inner edge that contacts and regulates the side surface 2a of the gate pin 2 is formed by the inner peripheral edge of the hole portion 22e, so that the gate signal input is possible even if the gate pin 2 is biased in any direction perpendicular to the Z axis. Since the terminal 22 is contacted, the gate pin 2 and the gate signal input terminal 22 can be reliably connected.
In the present embodiment, the gate pin 2 is joined to the entire inner periphery of the hole 22e via the second solder S2 over the entire circumference around the Z axis. Therefore, a large connection area between the gate pin 2 and the gate signal input terminal 22 can be secured.

樹脂部21に孔部21aを設けて、同孔部21aにゲートピン2を挿通するようにしてもよい。その場合、Z軸方向に見て樹脂部21の孔部21aの輪郭はゲート信号入力端子22の孔部22eに一致、又は孔部22eの輪郭の外側に配置する。要するに、Z軸方向に見てゲート信号入力端子22の孔部22e内に樹脂部21の一部が入り込まないようにすればよい。したがって、樹脂部21に孔部21aを設けず、ゲート信号入力端子22の孔部22e及びその周辺の下方に樹脂部21が無い構造でも実施可能である。   A hole 21a may be provided in the resin portion 21, and the gate pin 2 may be inserted through the hole 21a. In this case, the contour of the hole 21a of the resin portion 21 as viewed in the Z-axis direction is coincident with the hole 22e of the gate signal input terminal 22 or arranged outside the contour of the hole 22e. In short, it is only necessary that part of the resin portion 21 does not enter the hole portion 22e of the gate signal input terminal 22 when viewed in the Z-axis direction. Therefore, it is possible to implement the structure in which the resin portion 21 is not provided with the hole portion 21a and the resin portion 21 is not provided below the hole portion 22e of the gate signal input terminal 22 and its periphery.

(製造方法)
次に製造方法に沿って説明する。上記実施形態1から実施形態3のパワー半導体モジュール1A,1B,1Cについて共通の製造過程である。但し、挿通部23に関しては、上述したそれぞれの構造を構成する。
(Production method)
Next, it demonstrates along a manufacturing method. This is a common manufacturing process for the power semiconductor modules 1A, 1B, and 1C of the first to third embodiments. However, regarding the insertion part 23, each structure mentioned above is comprised.

(1)ケース製造工程
まず、上述した端子付ケース20を構成するケース製造工程を実施する。ケース製造工程には、端子製造工程と、端子をインサートした樹脂モールド工程とが含まれる。端子製造工程にあっては、ゲート信号入力端子22を含む必要な端子をプレス成形等によって形成し、必要なメッキ処理等を施す。
次に樹脂モールド工程として、製造した端子を、金型に配置し、型閉めし、樹脂を注入して硬化させ、型開きして取り出す。
以上により上述した挿通部23を備えた端子付ケース20を構成する。
(1) Case manufacturing process First, the case manufacturing process which comprises the case 20 with a terminal mentioned above is implemented. The case manufacturing process includes a terminal manufacturing process and a resin molding process in which terminals are inserted. In the terminal manufacturing process, necessary terminals including the gate signal input terminal 22 are formed by press molding or the like, and necessary plating processing or the like is performed.
Next, as a resin molding process, the manufactured terminal is placed in a mold, the mold is closed, a resin is injected and cured, and the mold is opened and taken out.
The case 20 with a terminal provided with the insertion part 23 mentioned above is comprised by the above.

(2)組立工程
端子付ケース20の下端開口にパワー半導体チップ11が搭載された実装基板10を固定する。これにより、ゲート電極11Gの上方に挿通部23が配置されるように、予め端子付ケース20及び実装基板10を設計して製造し、組み立てる。
次工程(リフロー工程)のゲートピン2の半田接続に必要な箇所に半田(例えば、鉛フリー半田)を配置する。ここでは、ゲート電極11Gと、ゲート信号入力端子22の接続面(実施形態1では先端面22b、実施形態2では側面22c、実施形態3では孔部22eの内面)に半田を塗布する。
挿通部23にゲートピン2を上から挿入する。この時、挿通部23の案内によって、ゲートピン2の下端をゲート電極11Gに第1半田S1を介して当接して配置するとともに、ゲートピン2の側面2aをゲート信号入力端子22の接続面に第2半田S2を介して当接又は近接して配置した保持状態とする。
(2) Assembly process The mounting substrate 10 on which the power semiconductor chip 11 is mounted is fixed to the lower end opening of the terminal-equipped case 20. Thus, the terminal-equipped case 20 and the mounting substrate 10 are designed and manufactured in advance so that the insertion portion 23 is disposed above the gate electrode 11G.
Solder (for example, lead-free solder) is disposed at a location necessary for solder connection of the gate pin 2 in the next process (reflow process). Here, solder is applied to the connection surface of the gate electrode 11G and the gate signal input terminal 22 (the tip surface 22b in the first embodiment, the side surface 22c in the second embodiment, and the inner surface of the hole 22e in the third embodiment).
The gate pin 2 is inserted into the insertion part 23 from above. At this time, the lower end of the gate pin 2 is disposed in contact with the gate electrode 11G via the first solder S1 by the guide of the insertion portion 23, and the side surface 2a of the gate pin 2 is secondly connected to the connection surface of the gate signal input terminal 22. The holding state is set in contact with or close to the solder S2.

なお、上述したようにゲートピン2を自重落下させる場合は、ゲートピン2の下端は第1半田S1面に当接して、下支えされることとなる。挿通部23が上述した遊び23cを有した遊嵌寸法でなく、ゲートピン2が摩擦摺動可能な寸法であれば、ゲートピン2を挿通部23に摩擦係止し、ゲートピン2の下端が第1半田S1面から離れていても、第1半田S1がリフロー時にゲートピン2の下端に付着するほど近接していれば実施可能である。この場合でも、ゲートピン2の下端が第1半田S1面に当接するまで押し込むことが好ましい。また、挿通部23をゲートピン2が摩擦摺動可能な寸法とすれば、逆に、ゲートピン2の側面2aとゲート信号入力端子22の接続面とを確実に当接した状態(摩擦係合した状態)とすることができる。   When the gate pin 2 is dropped by its own weight as described above, the lower end of the gate pin 2 comes into contact with and is supported by the first solder S1 surface. If the insertion portion 23 is not the above-mentioned loose fit size having the play 23c but the gate pin 2 is a size capable of friction sliding, the gate pin 2 is frictionally locked to the insertion portion 23, and the lower end of the gate pin 2 is the first solder. Even if it is away from the S1 surface, it is possible if the first solder S1 is so close that it adheres to the lower end of the gate pin 2 during reflow. Even in this case, it is preferable to push in until the lower end of the gate pin 2 comes into contact with the first solder S1 surface. On the other hand, if the insertion portion 23 is dimensioned so that the gate pin 2 can be frictionally slid, the side surface 2a of the gate pin 2 and the connection surface of the gate signal input terminal 22 are in contact with each other (the state of friction engagement). ).

(3)リフロー工程
上記(2)の保持状態において第1半田S1及び第2半田S2を同時にリフローして同第1半田S1により、ゲートピン2の下端とゲート電極11Gとを接続するとともに、第2半田S2により、ゲートピン2の側面2aとゲート信号入力端子22の接続面とを接続する。
この時、半田S1,S2が同時に溶融するから、溶融半田の表面張力によりゲートピン2がXYZの各方向にセルフアライメントされる。遊び23cを有することにより、セルフアライメント作用中においてゲートピン2はZ軸方向にも容易に移動できる。
(3) Reflow step The first solder S1 and the second solder S2 are simultaneously reflowed in the holding state of (2) above to connect the lower end of the gate pin 2 and the gate electrode 11G with the first solder S1, and the second solder The side surface 2a of the gate pin 2 and the connection surface of the gate signal input terminal 22 are connected by the solder S2.
At this time, since the solders S1 and S2 are simultaneously melted, the gate pins 2 are self-aligned in the XYZ directions by the surface tension of the molten solder. By having the play 23c, the gate pin 2 can easily move in the Z-axis direction during the self-alignment action.

その後、端子付ケース20の上端開口を樹脂製のカバー部材で覆う。   Then, the upper end opening of the case with terminal 20 is covered with a resin cover member.

以上の実施形態によれば、上記(2)の組立工程において端子付ケース20の挿通部23にゲートピン2を保持できるから組立て容易であり製造効率が向上するとともに組立て精度が向上し、上記(3)一回のリフロー工程でゲートピン2の半田接合が完了するから更に製造効率及びセルフアライメントにより組立て精度、電気的接続の信頼性が向上する。挿通部23の内縁23aの規制によりゲートピン2の水平方向の位置決めが確保される。
それととともに、ゲートピン2の側面2aと端子22とが接続するから、ゲートピン2の長さ、電極11Gと端子22と間の間隔の許容度が大幅に拡大し、電気的接続の信頼性が向上する。すなわち、ゲートピン2の長さを、電極11Gと端子22と間のZ軸方向間隔より十分に長くしておくことにより、製造誤差を許容し、ゲートピン2と端子22とが所望の接続面積以上で確実に接続される。
また、一回のリフロー工程によるため、半田S1,S2として鉛フリー半田を使用可能である(鉛フリー半田は融点選択性が少ないため)。
According to the above embodiment, since the gate pin 2 can be held in the insertion portion 23 of the terminal-equipped case 20 in the assembling step (2), the assembling is easy, the manufacturing efficiency is improved and the assembling accuracy is improved. ) Since solder bonding of the gate pin 2 is completed in one reflow process, the assembly accuracy and the reliability of electrical connection are further improved by manufacturing efficiency and self-alignment. The horizontal positioning of the gate pin 2 is ensured by the restriction of the inner edge 23 a of the insertion portion 23.
At the same time, since the side surface 2a of the gate pin 2 and the terminal 22 are connected, the tolerance of the length of the gate pin 2 and the distance between the electrode 11G and the terminal 22 is greatly increased, and the reliability of electrical connection is improved. . That is, by making the length of the gate pin 2 sufficiently longer than the distance between the electrode 11G and the terminal 22 in the Z-axis direction, a manufacturing error is allowed, and the gate pin 2 and the terminal 22 have a desired connection area or more. Connected securely.
Moreover, since it is based on one reflow process, lead-free solder can be used as the solders S1 and S2 (because lead-free solder has little melting point selectivity).

なお、本発明は上述の各実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲で種々の変更を施してよいことは勿論である。
例えば、上記実施形態では、パワー半導体チップをサイリスタチップとしたが、IGBT、MOSFETなどの他の種類の半導体デバイスに本発明を適用してもよい。
また、上記実施形態では、パワー半導体チップ上のゲート電極への接続に適用したが、他の電極への接続に本発明を適用してもよい。
また、上記実施形態では、中継部材を断面円形のものとしたが、断面矩形など他の断面形状の中継部材を適用してもよい。挿通部の形状は、中継部材の断面形状に合わせて形成することが好ましい。
また、上記実施形態では、ゲート電極と、ゲート信号入力端子に半田を塗布したが、中継部材の半田接続に必要な箇所に半田を配置できればよい。
Note that the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the scope of the present invention.
For example, in the above embodiment, the power semiconductor chip is a thyristor chip, but the present invention may be applied to other types of semiconductor devices such as IGBTs and MOSFETs.
Moreover, in the said embodiment, although applied to the connection to the gate electrode on a power semiconductor chip, you may apply this invention to the connection to another electrode.
In the above embodiment, the relay member has a circular cross section, but a relay member having another cross sectional shape such as a rectangular cross section may be applied. The shape of the insertion part is preferably formed in accordance with the cross-sectional shape of the relay member.
In the above embodiment, the solder is applied to the gate electrode and the gate signal input terminal. However, it is sufficient that the solder can be disposed at a position necessary for solder connection of the relay member.

1A,1B,1C パワー半導体モジュール
2 ゲートピン(中継部材)
2a 側面
10 実装基板
11 パワー半導体チップ
11G ゲート電極
20 端子付ケース
21 樹脂部
21a 孔部
22 ゲート信号入力端子(端子部)
22a 一端部
22e 孔部
23 挿通部
23a 規制する内縁
23b 挿通部の形成範囲
S1,S2 半田
1A, 1B, 1C Power semiconductor module 2 Gate pin (relay member)
2a Side surface 10 Mounting substrate 11 Power semiconductor chip 11G Gate electrode 20 Case with terminal 21 Resin portion 21a Hole portion 22 Gate signal input terminal (terminal portion)
22a One end portion 22e Hole portion 23 Insertion portion 23a Restricted inner edge 23b Insertion portion formation range S1, S2 Solder

Claims (9)

パワー半導体チップと、
樹脂部と端子部とを有し、前記パワー半導体チップを保持する端子付ケースと、
パワー半導体チップの上面に設けられた電極と前記端子部とを接続する柱状の中継部材と
、を備えるパワー半導体モジュールにおいて、
前記端子付ケースは、前記中継部材をその長手方向に挿通させる挿通部を有し、
前記挿通部の中心軸方向に見て前記挿通部は前記電極内に配置され、
前記端子部の前記中継部材に対する接続面は、前記挿通部の内縁の少なくとも一部とされ、
前記中継部材は前記挿通部に挿通されて、前記挿通部から延出する一端が前記電極と半田を介して接続され、側面が前記接続面と半田を介して接続されていることを特徴とするパワー半導体モジュール。
A power semiconductor chip;
A case with a terminal having a resin part and a terminal part and holding the power semiconductor chip;
In a power semiconductor module comprising a columnar relay member that connects the electrode provided on the upper surface of the power semiconductor chip and the terminal portion,
The case with a terminal has an insertion portion for inserting the relay member in the longitudinal direction thereof,
The insertion part is disposed in the electrode when viewed in the central axis direction of the insertion part,
The connection surface of the terminal portion with respect to the relay member is at least a part of the inner edge of the insertion portion,
The relay member is inserted into the insertion portion, one end extending from the insertion portion is connected to the electrode via solder, and a side surface is connected to the connection surface via solder. Power semiconductor module.
前記挿通部は、前記挿通部に挿通される前記中継部材が、中心軸を上下方向にしたときの前記挿通部から自重落下可能な大きさとされていることを特徴とする請求項1に記載のパワー半導体モジュール。 The said insertion part is set as the magnitude | size which the said relay member penetrated by the said insertion part is self-falling from the said insertion part when a center axis | shaft is made into an up-down direction. Power semiconductor module. 前記端子部に孔部が設けられ、前記孔部の中心軸が前記挿通部の中心軸に配置され、前記孔部の内周面が前記接続面とされていることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュール。 The hole portion is provided in the terminal portion, the central axis of the hole portion is disposed on the central axis of the insertion portion, and the inner peripheral surface of the hole portion is the connection surface. Or the power semiconductor module of Claim 2. 前記挿通部の内縁の一部が、前記樹脂部に設けられた孔部の内縁により構成されていることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュール。 3. The power semiconductor module according to claim 1, wherein a part of an inner edge of the insertion portion is configured by an inner edge of a hole provided in the resin portion. 前記端子部の前記中継部材と接続する一端部が、前記挿通部の中心軸方向に長く延設され、前記中継部材に接続している当該一端部の側面の面積が、当該一端部の先端面の面積より大きいことを特徴とする請求項4に記載のパワー半導体モジュール。 One end portion of the terminal portion connected to the relay member extends long in the central axis direction of the insertion portion, and the area of the side surface of the one end portion connected to the relay member is the tip surface of the one end portion. The power semiconductor module according to claim 4, wherein the power semiconductor module is larger than the area of the power semiconductor module. 前記端子部は、前記中継部材と接続する一端部から曲部を介して前記中継部材から離れる方向に延設されていることを特徴とする請求項5に記載のパワー半導体モジュール。 6. The power semiconductor module according to claim 5, wherein the terminal portion extends from one end connected to the relay member in a direction away from the relay member via a curved portion. 前記挿通部の前記電極から遠い側の開口の大きさは、前記挿通部の前記電極に近い側の開口の大きさより大きく形成されていることを特徴とする請求項1から請求項6のうちいずれか一つに記載のパワー半導体モジュール。 7. The size of the opening of the insertion portion far from the electrode is formed larger than the size of the opening of the insertion portion closer to the electrode. The power semiconductor module as described in any one. 請求項1から請求項7のうちいずれか一つに記載のパワー半導体モジュールの製造方法において、
前記端子付ケースに前記パワー半導体チップを保持し、前記挿通部に前記中継部材を前記電極から遠い側から挿入して、前記挿通部の案内により、前記中継部材の前記挿通部から延出する一端を前記電極に第1半田を介して当接又は近接して配置するとともに、前記中継部材の側面を前記端子部の前記接続面に第2半田を介して当接又は近接して配置した保持状態とする組立工程と、
前記保持状態において前記第1半田及び第2半田を同時にリフローして、前記第1半田により前記中継部材の一端と前記電極とを接続するとともに、前記第2半田により前記中継部材の側面と前記端子部の前記接続面とを接続するリフロー工程とを備えることを特徴とするパワー半導体モジュールの製造方法。
In the manufacturing method of the power semiconductor module as described in any one of Claims 1-7,
One end of holding the power semiconductor chip in the case with terminals, inserting the relay member into the insertion portion from the side far from the electrode, and extending from the insertion portion of the relay member by guidance of the insertion portion Is held in contact with or close to the electrode via the first solder, and the side surface of the relay member is held in contact with or close to the connection surface of the terminal portion via the second solder Assembly process and
In the holding state, the first solder and the second solder are simultaneously reflowed to connect one end of the relay member and the electrode by the first solder, and the side surface of the relay member and the terminal by the second solder And a reflow process for connecting the connection surface of the part. A method for manufacturing a power semiconductor module.
前記組立工程において、前記中継部材の下端を前記電極に前記第1半田を介して当接して下支えさせることを特徴とする請求項8に記載のパワー半導体モジュールの製造方法。 9. The method of manufacturing a power semiconductor module according to claim 8, wherein, in the assembling step, the lower end of the relay member is brought into contact with and supported by the electrode through the first solder.
JP2017105227A 2017-05-29 2017-05-29 Power semiconductor module and its manufacturing method Active JP7005174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017105227A JP7005174B2 (en) 2017-05-29 2017-05-29 Power semiconductor module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017105227A JP7005174B2 (en) 2017-05-29 2017-05-29 Power semiconductor module and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2018200963A true JP2018200963A (en) 2018-12-20
JP7005174B2 JP7005174B2 (en) 2022-01-21

Family

ID=64668280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017105227A Active JP7005174B2 (en) 2017-05-29 2017-05-29 Power semiconductor module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7005174B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112193704B (en) 2020-10-10 2021-06-29 深圳市海柔创新科技有限公司 Warehousing system, cargo carrying method, control terminal, robot and storage medium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012270A (en) * 2013-07-02 2015-01-19 住友電気工業株式会社 Semiconductor module
JP2015035437A (en) * 2013-08-07 2015-02-19 本田技研工業株式会社 Semiconductor device and manufacturing method of the same
JP2015053241A (en) * 2013-09-09 2015-03-19 新電元工業株式会社 Terminal guide member of semiconductor device, the semiconductor device, and method for manufacturing the semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012270A (en) * 2013-07-02 2015-01-19 住友電気工業株式会社 Semiconductor module
JP2015035437A (en) * 2013-08-07 2015-02-19 本田技研工業株式会社 Semiconductor device and manufacturing method of the same
JP2015053241A (en) * 2013-09-09 2015-03-19 新電元工業株式会社 Terminal guide member of semiconductor device, the semiconductor device, and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
JP7005174B2 (en) 2022-01-21

Similar Documents

Publication Publication Date Title
JP5083226B2 (en) Semiconductor device and manufacturing method thereof
JP5626472B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20080070068A (en) Semiconductor die package using leadframe and clip and method of manufacturing
CN109427721B (en) Semiconductor device and method for manufacturing the same
US10985093B2 (en) Semiconductor device and method for producing semiconductor device
US11742279B2 (en) Semiconductor device
US20150235965A1 (en) Semiconductor device manufacturing method
JP5762319B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP5857361B2 (en) Semiconductor device
JP2013171870A (en) Semiconductor module and manufacturing method thereof
TWI344197B (en) Semiconductor device
US10566308B2 (en) Semiconductor device manufacturing method and soldering support jig
JP2018200963A (en) Power semiconductor module and manufacturing method therefor
JP2015173005A (en) Circuit board and manufacturing method of the same
EP0893945A1 (en) Printed board, manufacturing method therefor and structure for connecting conductor elements to the printed board
KR100238913B1 (en) Semiconductor device and lead frame
JP6924716B2 (en) Power semiconductor module
JP4901669B2 (en) Semiconductor package and semiconductor package manufacturing method
JP6063835B2 (en) Semiconductor chip mounting method, semiconductor device, and mounting jig
KR101744547B1 (en) Socket assembly for testing semiconductor package
JP5633725B2 (en) Circuit structure and electrical junction box
JP2011210990A (en) Semiconductor device, and method of manufacturing semiconductor device
US20230197673A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2011228175A (en) Board terminal
JP2002367749A (en) Ic socket

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105

R150 Certificate of patent or registration of utility model

Ref document number: 7005174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150