JP5083226B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5083226B2
JP5083226B2 JP2009005432A JP2009005432A JP5083226B2 JP 5083226 B2 JP5083226 B2 JP 5083226B2 JP 2009005432 A JP2009005432 A JP 2009005432A JP 2009005432 A JP2009005432 A JP 2009005432A JP 5083226 B2 JP5083226 B2 JP 5083226B2
Authority
JP
Japan
Prior art keywords
chip
solder
under
height
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009005432A
Other languages
Japanese (ja)
Other versions
JP2010165764A (en
Inventor
春隆 谷口
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009005432A priority Critical patent/JP5083226B2/en
Publication of JP2010165764A publication Critical patent/JP2010165764A/en
Application granted granted Critical
Publication of JP5083226B2 publication Critical patent/JP5083226B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特にパワー半導体チップとプリント基板とを導電性ポストで電気的・機械的に接続してモジュール化した半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which a power semiconductor chip and a printed board are electrically and mechanically connected by a conductive post to form a module and a manufacturing method thereof.

モータ可変速駆動装置、インバータ装置、無停電電源装置などのスイッチング回路に使用されるパワー半導体装置として、所定厚みを有した金属ベース板を基体とし、金属ベース板上にパワー半導体チップを搭載したパッケージ型タイプのものが知られている（たとえば、特許文献１参照）。   As a power semiconductor device used in switching circuits such as motor variable speed drive devices, inverter devices, uninterruptible power supply devices, etc., a package in which a metal base plate having a predetermined thickness is used as a base and a power semiconductor chip is mounted on the metal base plate A mold type is known (for example, see Patent Document 1).

このような半導体装置では、金属ベース板上に絶縁板が接合され、その上にパターニングされた配線パターンが接合され、その上にはんだを介して、半導体チップが接合されている。半導体チップは、その両面に電極を有する構造であって、その裏面電極が配線パターン上にはんだを介して接続されている。半導体チップの表面電極は、導電性ポストがはんだ接合されている。導電性ポストは、制御ＩＣを実装したプリント基板に接続されている。また、配線パターンとプリント基板との接続も導電性ポストによって行っている。導電性ポストは、金属ワイヤを使用した場合に比べて、電流容量の大きな電気的接続を行うことができて機械的強度も高いので、コンパクトな半導体装置を製作することを可能にしている。   In such a semiconductor device, an insulating plate is joined on a metal base plate, a patterned wiring pattern is joined thereon, and a semiconductor chip is joined thereon via solder. The semiconductor chip has a structure having electrodes on both sides thereof, and the back electrode thereof is connected to the wiring pattern via solder. Conductive posts are soldered to the surface electrodes of the semiconductor chip. The conductive post is connected to a printed circuit board on which a control IC is mounted. Further, the connection between the wiring pattern and the printed board is also made by the conductive post. The conductive post can make an electrical connection with a large current capacity and high mechanical strength as compared with the case where a metal wire is used, so that a compact semiconductor device can be manufactured.

近年では、半導体装置の絶縁板として、熱伝導性の高い材料のセラミック基板の表裏に銅の金属箔を接合した金属箔接合絶縁基板が使用されており、半導体チップは、その金属箔接合絶縁基板に接合した厚金属ブロックに搭載するようにしている。次に、このような半導体装置の製造方法について説明する。   In recent years, a metal foil bonded insulating substrate in which copper metal foil is bonded to the front and back of a ceramic substrate having a high thermal conductivity has been used as an insulating plate of a semiconductor device. It is designed to be mounted on a thick metal block that has been joined to the board. Next, a method for manufacturing such a semiconductor device will be described.

図１１は導電性ポストを使用した半導体装置の製造手順を示す説明図であって、（Ａ）は導電性ポストと半導体チップとの接合工程を示す説明図、（Ｂ）は半導体チップと厚金属ブロックとの接合工程を示す説明図、（Ｃ）はプリント基板と外部端子との接合工程を示す説明図である。   11A and 11B are explanatory views showing a manufacturing procedure of a semiconductor device using a conductive post, wherein FIG. 11A is an explanatory view showing a bonding process between the conductive post and the semiconductor chip, and FIG. 11B is a semiconductor chip and a thick metal. Explanatory drawing which shows the joining process with a block, (C) is explanatory drawing which shows the joining process of a printed circuit board and an external terminal.

プリント基板１０１は、配線パターン、スルーホールおよびスルーホールメッキの加工がなされている。そのプリント基板１０１の所定の箇所には、半導体チップ１０３と電気的および機械的接続を行う導電性ポスト１０２が挿入され、真空リフロー装置による第１のはんだリフローにて、導電性ポスト１０２がプリント基板１０１にはんだ付けされている。   The printed circuit board 101 is processed with wiring patterns, through holes, and through hole plating. A conductive post 102 that is electrically and mechanically connected to the semiconductor chip 103 is inserted into a predetermined portion of the printed circuit board 101, and the conductive post 102 is printed on the printed circuit board by the first solder reflow using a vacuum reflow device. 101 is soldered.

次に、図１１の（Ａ）に示したように、底面に少なくとも半導体チップ１０３の厚さ分の深さを有する凹部が形成されたカーボン治具１０４に半導体チップ１０３をセットし、その上に半導体チップ１０３と同じ外形サイズを有するシート状のチップ上はんだ１０５をセットする。その後、プリント基板１０１は、カーボン治具１０４の内壁をガイドにして挿入されることで導電性ポスト１０２が位置決めされた状態でカーボン治具１０４の中にセットされ、真空リフロー装置による第２のはんだリフローで導電性ポスト１０２が半導体チップ１０３にはんだ付けされる。   Next, as shown in FIG. 11A, the semiconductor chip 103 is set on a carbon jig 104 in which a recess having a depth corresponding to at least the thickness of the semiconductor chip 103 is formed on the bottom surface. A sheet-like on-chip solder 105 having the same external size as the semiconductor chip 103 is set. After that, the printed circuit board 101 is set in the carbon jig 104 with the conductive post 102 positioned by being inserted using the inner wall of the carbon jig 104 as a guide, and the second solder by the vacuum reflow device. The conductive post 102 is soldered to the semiconductor chip 103 by reflow.

次に、図１１の（Ｂ）に示したように、別のカーボン治具１０６に厚金属ブロック１０７が接合されている金属箔接合絶縁基板１０８をセットし、金属箔接合絶縁基板１０８および厚金属ブロック１０７の所定の箇所にシート状のはんだ１０９，１１０をセットし、厚金属ブロック１０７の所定位置には、シート状のチップ下はんだ１１１がセットされる。その後、プリント基板１０１は、カーボン治具１０６の内壁をガイドにして挿入されることで半導体チップ１０３がチップ下はんだ１１１の上に位置決めされた状態でカーボン治具１０６の中にセットされる。カーボン治具１０６は、その上に上蓋１０６ａが被せられ、はんだ１０９，１１０のセット位置に対応する位置に開けられた上蓋１０６ａの貫通孔およびプリント基板１０１のスルーホールに外部端子１１２が挿入される。このとき、外部端子１１２は、その下端がはんだ１０９，１１０に当接するまで押し込まれる。そして、真空リフロー装置による第３のはんだリフローで半導体チップ１０３がチップ下はんだ１１１によって厚金属ブロック１０７に接合され、外部端子１１２がはんだ１０９，１１０によって金属箔接合絶縁基板１０８の金属箔および厚金属ブロック１０７に接合される。   Next, as shown in FIG. 11B, the metal foil bonded insulating substrate 108 to which the thick metal block 107 is bonded is set in another carbon jig 106, and the metal foil bonded insulating substrate 108 and the thick metal Sheet-like solders 109 and 110 are set at predetermined positions of the block 107, and sheet-like under-chip solder 111 is set at predetermined positions of the thick metal block 107. Thereafter, the printed circuit board 101 is set in the carbon jig 106 with the semiconductor chip 103 positioned on the under-chip solder 111 by being inserted using the inner wall of the carbon jig 106 as a guide. The carbon jig 106 is covered with an upper lid 106 a, and the external terminal 112 is inserted into the through hole of the upper lid 106 a opened at a position corresponding to the set position of the solder 109, 110 and the through hole of the printed circuit board 101. . At this time, the external terminal 112 is pushed in until its lower end comes into contact with the solders 109 and 110. Then, in the third solder reflow by the vacuum reflow apparatus, the semiconductor chip 103 is joined to the thick metal block 107 by the under-chip solder 111, and the external terminal 112 is joined to the metal foil and thick metal of the metal foil joined insulating substrate 108 by the solder 109, 110. Joined to block 107.

次に、図１１の（Ｃ）に示したように、外部端子１１２が挿入されているプリント基板１０１のスルーホールの周りにリング状のはんだ１１３をセットし、真空リフロー装置による第４のはんだリフローで外部端子１１２をプリント基板１０１にはんだ接合する。   Next, as shown in FIG. 11C, a ring-shaped solder 113 is set around the through hole of the printed circuit board 101 in which the external terminal 112 is inserted, and a fourth solder reflow is performed by the vacuum reflow apparatus. Then, the external terminals 112 are soldered to the printed circuit board 101.

以上のようにして作製された半導体装置は、その後、適当なケースに収められ、半導体チップ１０３のある空間にペースト状のアンダーフィル材を充填して硬化させることで、半導体チップ１０３、プリント基板１０１などがパッケージングされた半導体モジュールが形成される。   The semiconductor device manufactured as described above is then housed in an appropriate case, and the semiconductor chip 103 and the printed circuit board 101 are filled with a paste-like underfill material in a space where the semiconductor chip 103 is filled and cured. Etc. are packaged.

特許第３９６０２３０号公報Japanese Patent No. 3960230

導電性ポストを使用した半導体装置の従来の製造方法によれば、真空リフロー装置によるはんだリフローの工程が少なくとも４回あるが、製造コストの面からこのはんだリフローの工程の回数をできるだけ少なくしたいという要請がある。しかし、半導体チップが金属箔接合絶縁基板とプリント基板との間に配置されているので、厚金属ブロックおよび導電性ポストへの接合の際、厚金属ブロックの接合面上で二次元の位置決めをするための位置決め用治具を使用することができず、どうしても導電性ポストに正確に位置決めされた状態ではんだリフローにより接合してから厚金属ブロックにはんだリフローにより接合するという２工程は必要になってしまうという問題点があった。   According to the conventional manufacturing method of a semiconductor device using a conductive post, there are at least four solder reflow processes using a vacuum reflow apparatus. From the viewpoint of manufacturing cost, there is a demand for minimizing the number of solder reflow processes. There is. However, since the semiconductor chip is disposed between the metal foil bonding insulating substrate and the printed circuit board, two-dimensional positioning is performed on the bonding surface of the thick metal block when bonding to the thick metal block and the conductive post. For this reason, two steps of joining the thick metal block by solder reflow after being joined by solder reflow in a state of being accurately positioned on the conductive post are necessary. There was a problem of end.

また、半導体チップを厚金属ブロックに接合するチップ下はんだは、高温での信頼性を確保するために所定の厚さを有している必要がある。しかし、半導体チップの位置決め用治具を使用できない理由と同じ理由で、はんだリフローの際にチップ下はんだがチップサイズからはみ出ないようにするための治具を使用できないために、チップ下はんだが所定の厚さになるようあらかじめ半導体チップを導電性ポストに正確に接合していた。   Moreover, the under-chip solder for joining the semiconductor chip to the thick metal block needs to have a predetermined thickness in order to ensure reliability at high temperatures. However, for the same reason that the semiconductor chip positioning jig cannot be used, a jig for preventing the solder under the chip from protruding from the chip size during solder reflow cannot be used. The semiconductor chip was accurately bonded to the conductive post in advance so as to have a thickness of.

本発明はこのような点に鑑みてなされたものであり、はんだリフローの回数を低減することができる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device capable of reducing the number of times of solder reflow and a manufacturing method thereof.

本発明では上記問題点を解決するために、絶縁板の両面に金属箔を接合してなる金属箔接合絶縁基板と、前記金属箔接合絶縁基板の上に接合された厚金属ブロックと、前記厚金属ブロックの上の所定位置にチップ下はんだを介して接合された半導体チップと、前記半導体チップの上方に配置されたプリント基板と、前記半導体チップと前記プリント基板との間に配置されて一端がチップ上はんだにより前記半導体チップに接合され、他端が前記プリント基板にはんだ付けされた導電性ポストと、を備え、前記厚金属ブロックの所定位置に前記チップ下はんだによって接合される前記半導体チップは、前記半導体チップの外周に立設されたチップ位置決め手段によって位置決めされ、前記チップ位置決め手段は、前記厚金属ブロックの表面を引っ掻くことにより形成された突起であることを特徴とする半導体装置が提供される。 In the present invention, in order to solve the above problems, a metal foil bonded insulating substrate formed by bonding metal foil to both surfaces of an insulating plate, a thick metal block bonded on the metal foil bonded insulating substrate, and the thickness A semiconductor chip joined to a predetermined position on the metal block via a solder under the chip, a printed circuit board disposed above the semiconductor chip, and one end disposed between the semiconductor chip and the printed circuit board A conductive post bonded to the semiconductor chip by solder on the chip and soldered to the printed circuit board at the other end, and the semiconductor chip bonded to the predetermined position of the thick metal block by the solder under the chip is the is positioned by a semiconductor chip erected chips positioning means on the outer periphery of the chip positioning means, pull the surface of the thick metal block The semiconductor device is provided, which is a formed protrusion by scratching.

また、本発明では、配線パターン、スルーホールおよびスルーホールめっきの加工がなされたプリント基板に半導体チップとの間の電気的・機械的接続を行う導電性ポストおよび外部端子を第１のはんだリフローによりはんだ付けし、上面にチップ位置決め手段を立設した厚金属ブロックが接合されている金属箔接合絶縁基板をカーボン治具にセットし、前記金属箔接合絶縁基板および前記厚金属ブロックの所定位置にはんだをセットするとともに前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域にチップ下はんだをセットし、前記チップ下はんだの上に前記半導体チップおよびチップ上はんだをセットし、前記導電性ポストが接合されている側を下にし、前記カーボン治具の内壁をガイドにして前記プリント基板を前記カーボン治具の中にセットし、第２のはんだリフローを行う、ことにより前記半導体チップを所定位置にて前記厚金属ブロックおよび前記導電性ポストにはんだ付けすることを特徴とする半導体装置の製造方法が提供される。   Further, according to the present invention, the conductive post and the external terminal for performing electrical and mechanical connection with the semiconductor chip on the printed circuit board on which the wiring pattern, the through hole and the through hole plating have been processed are formed by the first solder reflow. A metal foil bonding insulating substrate to which a thick metal block having chip positioning means standing upright is bonded is set on a carbon jig, and soldering is performed at predetermined positions on the metal foil bonding insulating substrate and the thick metal block. And solder under the chip is set in a region surrounded by the chip positioning means of the thick metal block, the semiconductor chip and the solder on the chip are set on the solder under the chip, and the conductive post is joined. The printed circuit board is placed on the printed board with the inner side of the carbon jig as a guide. A method for manufacturing a semiconductor device, characterized in that the semiconductor chip is soldered to the thick metal block and the conductive post at a predetermined position by performing a second solder reflow by setting in a bon jig. Is provided.

このような半導体装置およびその製造方法によれば、半導体チップが接合される厚金属ブロックの上面の所定位置にチップ位置決め手段を立設したことにより、半導体チップは、位置決めされた状態ではんだ付けすることができる。位置決めのための治具を使用できないところでの半導体チップの正確なはんだ付けを可能にしたことにより、半導体チップは、厚金属ブロックおよび導電性ポストとのはんだリフローによる接合を分けて行う必要がなくなり、はんだリフローの回数を低減することができる。   According to such a semiconductor device and its manufacturing method, the semiconductor chip is soldered in a positioned state by providing the chip positioning means at a predetermined position on the upper surface of the thick metal block to which the semiconductor chip is bonded. be able to. By enabling accurate soldering of the semiconductor chip where the jig for positioning cannot be used, the semiconductor chip does not need to be joined separately by solder reflow with the thick metal block and the conductive post, The number of solder reflows can be reduced.

また、本発明では、厚金属ブロックは、チップ下はんだが半導体チップを接合している領域内の表面にチップ下はんだ高さ制御用突起を立設している。これにより、チップ下はんだは、はんだリフロー時に溶融したとしても、厚金属ブロックと半導体チップとの距離がチップ下はんだ高さ制御用突起によってその高さに維持されているので、チップ下はんだがチップサイズからはみ出てしまうことが抑制されている。   In the present invention, the thick metal block has the under-chip solder height control protrusions standing on the surface in the region where the under-chip solder joins the semiconductor chip. As a result, even if the under-chip solder melts at the time of solder reflow, the distance between the thick metal block and the semiconductor chip is maintained at that height by the under-chip solder height control protrusion, so that the under-chip solder is Protruding from the size is suppressed.

上記構成の半導体装置およびその製造方法は、厚金属ブロックにチップ位置決め手段を立設してあることにより、厚金属ブロックが接合された金属箔接合絶縁基板とプリント基板との間であって位置決め用治具を使用することのできない場所に配置されてそれぞれにはんだ付けされる半導体チップが位置決めされるので、厚金属ブロックとの接合およびプリント基板との導電性ポストによる接合の２回に分けてはんだリフローを行う必要がなくなり、製造コストを低減できるという利点がある。   The semiconductor device having the above-described configuration and the manufacturing method thereof are positioned between the metal foil-bonded insulating substrate and the printed circuit board to which the thick metal block is bonded by providing the chip positioning means on the thick metal block. Since the semiconductor chip placed in a place where the jig cannot be used and soldered to each other is positioned, the soldering is divided into two steps: joining with a thick metal block and joining with a printed circuit board using a conductive post. There is an advantage that it is not necessary to perform reflow and the manufacturing cost can be reduced.

チップ位置決め手段は、柔らかい厚金属ブロックをけがき針のようなけがき用金具により引っ掻く加工を行うことで容易に形成でき、特別な加工および工具を必要としないことから、チップ位置決め手段を形成するためのコストを低く抑えることができる。   The chip positioning means can be easily formed by scratching a soft thick metal block with a scribing bracket such as a scribing needle, and does not require special processing and tools, so that the chip positioning means is formed. The cost can be kept low.

さらに、厚金属ブロックにチップ下はんだ高さ制御用突起を立設してあることにより、はんだリフロー時におけるチップ下はんだの厚さがチップ下はんだ高さ制御用突起の高さに保たれているので、半導体装置の高温での信頼性を確保することができる。   Furthermore, the thickness of the under-chip solder height control protrusion is maintained at the height of the under-chip solder height control protrusion when the solder reflow is provided by erecting the under-chip solder height control protrusion on the thick metal block. Therefore, the reliability of the semiconductor device at a high temperature can be ensured.

実施の形態に係る半導体装置およびその製造方法を表す説明図である。It is explanatory drawing showing the semiconductor device which concerns on embodiment, and its manufacturing method. 実施の形態に係る半導体装置の製造方法を表すフローチャートである。3 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment. 第１の実施の形態に係る半導体装置を示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the semiconductor device which concerns on 1st Embodiment. 半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す側面図である。It is a figure which shows the thick copper block which mounts a semiconductor chip, Comprising: (A) is a top view which shows a chip mounting thick copper block, (B) is a side view which shows a chip mounting thick copper block. 厚銅ブロックの表面の加工例を示す説明図である。It is explanatory drawing which shows the example of a process of the surface of a thick copper block. 第２の実施の形態に係る半導体装置の第２のはんだリフロー直前の状態を示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the state just before the 2nd solder reflow of the semiconductor device which concerns on 2nd Embodiment. 半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す（Ａ）のａ−ａ矢視断面図である。It is a figure which shows the thick copper block which mounts a semiconductor chip, Comprising: (A) is a top view which shows a chip mounting thick copper block, (B) is an aa arrow cross section of (A) which shows a chip mounting thick copper block FIG. 突起高さ調整方法を説明するための説明図であって、（Ａ）は突起高さ調整加圧治具の底面図、（Ｂ）は（Ａ）のｂ−ｂ矢視断面図、（Ｃ）は突起高さが調整された厚銅ブロックを示す説明図である。It is explanatory drawing for demonstrating the protrusion height adjustment method, Comprising: (A) is a bottom view of a protrusion height adjustment pressurization jig, (B) is BB arrow sectional drawing of (A), (C ) Is an explanatory view showing a thick copper block whose protrusion height is adjusted. 第３の実施の形態に係る半導体装置の第２のはんだリフロー前の状態を示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the state before the 2nd solder reflow of the semiconductor device which concerns on 3rd Embodiment. 第３の実施の形態に係る半導体装置の第２のはんだリフロー後の状態を示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the state after the 2nd solder reflow of the semiconductor device which concerns on 3rd Embodiment. 導電性ポストを使用した半導体装置の製造手順を示す説明図であって、（Ａ）は導電性ポストと半導体チップとの接合工程を示す説明図、（Ｂ）は半導体チップと厚金属ブロックとの接合工程を示す説明図、（Ｃ）はプリント基板と外部端子との接合工程を示す説明図である。It is explanatory drawing which shows the manufacturing procedure of the semiconductor device which uses an electroconductive post, (A) is explanatory drawing which shows the joining process of an electroconductive post and a semiconductor chip, (B) is a semiconductor chip and a thick metal block. Explanatory drawing which shows a joining process, (C) is explanatory drawing which shows the joining process of a printed circuit board and an external terminal.

以下、本発明の実施の形態を、図面を参照して詳細に説明する。最初に、本実施の形態における半導体装置およびその製造方法の概要について説明する。
図１は実施の形態に係る半導体装置およびその製造方法を表す説明図、図２は実施の形態に係る半導体装置の製造方法を表すフローチャートである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, an outline of the semiconductor device and the manufacturing method thereof in the present embodiment will be described.
FIG. 1 is an explanatory diagram showing a semiconductor device and a manufacturing method thereof according to the embodiment, and FIG. 2 is a flowchart showing a manufacturing method of the semiconductor device according to the embodiment.

本実施の形態に係る半導体装置は、金属箔接合絶縁基板１１と、その両面に接合された厚金属ブロック１２，１３と、厚金属ブロック１２の所定位置にチップ下はんだ１４を介して接合される少なくとも１つの半導体チップ１５と、この半導体チップ１５の上方に配置されるプリント基板１６と、半導体チップ１５をチップ上はんだ１７を介してプリント基板１６に接合される複数の導電性ポスト１８と、金属箔接合絶縁基板１１および厚金属ブロック１２にはんだ１９，２０を介して接合される外部端子２１とを備えている。   The semiconductor device according to the present embodiment is bonded to a metal foil bonding insulating substrate 11, thick metal blocks 12 and 13 bonded to both surfaces thereof, and a predetermined position of the thick metal block 12 via an under-chip solder 14. At least one semiconductor chip 15, a printed circuit board 16 disposed above the semiconductor chip 15, a plurality of conductive posts 18 for joining the semiconductor chip 15 to the printed circuit board 16 via solders 17 on the chip, and metal An external terminal 21 that is joined to the foil-bonded insulating substrate 11 and the thick metal block 12 via solders 19 and 20 is provided.

金属箔接合絶縁基板１１は、セラミック製絶縁板の両面に銅の金属箔を接合して構成されるＤＣＢ（Direct Copper Bonding）基板で、銅の金属箔は、配線パターン加工が施されている。厚金属ブロック１２，１３は、肉厚の厚い銅製のブロックであり、金属箔接合絶縁基板１１に直接接合またははんだ接合されている。厚金属ブロック１２は、その上面に半導体チップ１５が搭載される領域を取り囲むようにしてチップ位置決め手段２２が設けられている。このチップ位置決め手段２２は、厚金属ブロック１２の表面に立設された突起であり、金属箔接合絶縁基板１１に接合する前、または、金属箔接合絶縁基板１１に接合した後の厚金属ブロック１２の表面を加工することによって形成されている。チップ位置決め手段２２は、厚金属ブロック１２にチップ下はんだ１４および半導体チップ１５を単に積み重ねた状態で真空リフロー装置まで搬送してセットする場合のように振動や衝撃を受けるとき、および、半導体チップ１５が真空リフロー装置によって溶融しているチップ下はんだ１４の上に乗っているときにおいても、半導体チップ１５を厚金属ブロック１２の所定位置に維持させることができる。   The metal foil bonded insulating substrate 11 is a DCB (Direct Copper Bonding) substrate configured by bonding copper metal foil to both surfaces of a ceramic insulating plate, and the copper metal foil is subjected to wiring pattern processing. The thick metal blocks 12 and 13 are thick copper blocks, and are directly bonded or soldered to the metal foil bonded insulating substrate 11. The thick metal block 12 is provided with chip positioning means 22 on its upper surface so as to surround a region where the semiconductor chip 15 is mounted. The chip positioning means 22 is a protrusion erected on the surface of the thick metal block 12 and is bonded to the metal foil bonded insulating substrate 11 or after being bonded to the metal foil bonded insulating substrate 11. It is formed by processing the surface. The chip positioning means 22 is subjected to vibrations and impacts, such as when the under-chip solder 14 and the semiconductor chip 15 are simply stacked on the thick metal block 12 and conveyed and set to the vacuum reflow device, and the semiconductor chip 15 Can be maintained at a predetermined position of the thick metal block 12 even when it is on the under-chip solder 14 melted by the vacuum reflow device.

半導体チップ１５は、たとえば、大電力の高速スイッチングが可能なパワー半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップ、ＩＧＢＴチップのオフ動作時に発生する誘起電流を環流させるＦＷＤ（フリーホイーリングダイオード）チップなどとすることができる。   The semiconductor chip 15 is, for example, an IGBT (insulated gate bipolar transistor) chip that is a power semiconductor element capable of high-speed, high-speed switching, or an FWD (free wheeling diode) that circulates an induced current generated when the IGBT chip is turned off. It can be a chip or the like.

このような半導体装置は、図２に示した処理フローで製造される。すなわち、プリント基板１６は、導電性ポスト１８、外部端子２１などの挿入用スルーホールを穿設するためのスルーホール加工（ステップＳ１）、表裏に接合された銅箔の配線パターン加工（ステップＳ２）、およびスルーホールのめっき加工（ステップＳ３）を行うことで形成される。次に、そのようなプリント基板１６に導電性ポスト１８を挿入し（ステップＳ４）、外部端子２１を挿入し（ステップＳ５）、真空リフロー装置にて第１のはんだリフローを行う（ステップＳ６）。これにより、導電性ポスト１８および外部端子２１がはんだ接合されたプリント基板１６が作製される。   Such a semiconductor device is manufactured by the processing flow shown in FIG. That is, the printed circuit board 16 has through-hole processing (step S1) for forming insertion through-holes such as the conductive posts 18 and the external terminals 21 and wiring pattern processing of the copper foil bonded to the front and back (step S2). And through hole plating (step S3). Next, the conductive post 18 is inserted into such a printed circuit board 16 (step S4), the external terminal 21 is inserted (step S5), and the first solder reflow is performed by the vacuum reflow apparatus (step S6). Thereby, the printed circuit board 16 to which the conductive post 18 and the external terminal 21 are soldered is manufactured.

一方、金属箔接合絶縁基板１１は、絶縁板の両面に金属箔接合の加工をし（ステップＳ７）、その金属箔に対して配線パターンの加工をし（ステップＳ８）、厚金属ブロック１２の加工をする（ステップＳ９）ことによって作製される。この厚金属ブロック１２の加工には、厚金属ブロック１２の表面にチップ位置決め手段２２を形成する加工と、厚金属ブロック１２を金属箔接合絶縁基板１１に接合する加工とを含み、その加工順はどちらが先であっても良い。   On the other hand, the metal foil bonding insulating substrate 11 performs metal foil bonding processing on both surfaces of the insulating plate (step S7), processes a wiring pattern on the metal foil (step S8), and processes the thick metal block 12 (Step S9). The processing of the thick metal block 12 includes processing for forming the chip positioning means 22 on the surface of the thick metal block 12, and processing for bonding the thick metal block 12 to the metal foil bonding insulating substrate 11, and the processing order is as follows. Whichever is first.

次に、厚金属ブロック１２，１３が接合された金属箔接合絶縁基板１１を図１に示したようなカーボン治具２３にセットし（ステップＳ１０）、金属箔接合絶縁基板１１および厚金属ブロック１２の所定位置にはんだ１９，２０をセットするとともに厚金属ブロック１２のチップ位置決め手段２２によって囲まれた領域にチップ下はんだ１４をセットする（ステップＳ１１）。次に、チップ下はんだ１４の上に半導体チップ１５およびチップ上はんだ１７をセットし（ステップＳ１２）、プリント基板１６を、導電性ポスト１８が接合されている側を下にし、導電性ポスト１８をチップ上はんだ１７に対向させ、かつ、カーボン治具２３の内壁をガイドにしてカーボン治具２３の中にセットする（ステップＳ１３）。そして、プリント基板１６の上にカーボン治具２３の上蓋を載せ、その上蓋の自重でプリント基板１６を加圧しながら真空はんだリフローにて第２のはんだリフローを行う（ステップＳ１４）。   Next, the metal foil bonded insulating substrate 11 to which the thick metal blocks 12 and 13 are bonded is set on the carbon jig 23 as shown in FIG. 1 (step S10), and the metal foil bonded insulating substrate 11 and the thick metal block 12 are set. The solders 19 and 20 are set at predetermined positions, and the under-chip solder 14 is set in a region surrounded by the chip positioning means 22 of the thick metal block 12 (step S11). Next, the semiconductor chip 15 and the on-chip solder 17 are set on the under-chip solder 14 (step S12), the printed board 16 is placed on the side where the conductive post 18 is bonded, and the conductive post 18 is It faces the solder 17 on the chip and is set in the carbon jig 23 with the inner wall of the carbon jig 23 as a guide (step S13). Then, the upper lid of the carbon jig 23 is placed on the printed circuit board 16, and second solder reflow is performed by vacuum solder reflow while pressurizing the printed circuit board 16 with its own weight (step S14).

図３は第１の実施の形態に係る半導体装置を示す要部断面模式図、図４は半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す側面図、図５は厚銅ブロックの表面の加工例を示す説明図である。   FIG. 3 is a schematic cross-sectional view of an essential part showing the semiconductor device according to the first embodiment, FIG. 4 is a diagram showing a thick copper block on which a semiconductor chip is mounted, and (A) shows the chip-mounted thick copper block. FIG. 5B is a side view showing the chip-mounted thick copper block, and FIG. 5 is an explanatory view showing a processing example of the surface of the thick copper block.

第１の実施の形態に係る半導体装置は、金属箔接合絶縁基板１１を構成するＤＣＢ基板３１を有している。このＤＣＢ基板３１は、薄いセラミック基板３１ａに銅箔３１ｂ，３１ｃを直接接合し、その銅箔３１ｂ，３１ｃを配線パターン加工することにより形成されている。ＤＣＢ基板３１の銅箔３１ｂ，３１ｃには、厚金属ブロック１２，１３を構成する厚銅ブロック３２，３３がそれぞれ直接接合されている。   The semiconductor device according to the first embodiment has a DCB substrate 31 constituting the metal foil bonding insulating substrate 11. The DCB substrate 31 is formed by directly bonding copper foils 31b and 31c to a thin ceramic substrate 31a and processing the copper foils 31b and 31c with a wiring pattern. Thick copper blocks 32 and 33 constituting the thick metal blocks 12 and 13 are directly joined to the copper foils 31b and 31c of the DCB substrate 31, respectively.

厚銅ブロック３２の上には、半導体チップ１５としてＩＧＢＴチップ３４およびＦＷＤチップ３５が搭載されている。ＩＧＢＴチップ３４は、図４の（Ａ）に示したように、表面にゲート電極３４ａおよび複数のエミッタ電極３４ｂが形成され、ＩＧＢＴチップ３４の裏面には、コレクタ電極が全面に形成されている。ＦＷＤチップ３５は、その表面にアノード電極３５ａが形成され、裏面には、カソード電極が全面に形成されている。ＩＧＢＴチップ３４のコレクタ電極は、鉛フリーの板はんだ３６によって厚銅ブロック３２に接合され、ＦＷＤチップ３５のカソード電極は、板はんだ３７によって厚銅ブロック３２に接合されている。   On the thick copper block 32, an IGBT chip 34 and an FWD chip 35 are mounted as the semiconductor chip 15. As shown in FIG. 4A, the IGBT chip 34 has a gate electrode 34a and a plurality of emitter electrodes 34b formed on the front surface, and a collector electrode formed on the entire back surface of the IGBT chip 34. The FWD chip 35 has an anode electrode 35a formed on the front surface and a cathode electrode formed on the entire back surface. The collector electrode of the IGBT chip 34 is joined to the thick copper block 32 by a lead-free plate solder 36, and the cathode electrode of the FWD chip 35 is joined to the thick copper block 32 by a plate solder 37.

厚銅ブロック３２は、その上面にチップ位置決め手段２２としてのチップ位置決め用切欠き突起３８が形成されている。このチップ位置決め用切欠き突起３８は、図５に示したように、厚銅ブロック３２の表面をけがき針のようなけがき用金具３９で引っ掻くようにすることによって形成することができる。厚銅ブロック３２は柔らかい銅材料で形成されているので、厚銅ブロック３２の上面にけがき用金具３９の鋭角に形成された先端を所定深さに差し込み、その状態で上面と平行な方向に所定距離だけ移動させることによって容易に形成することができる。チップ位置決め用切欠き突起３８は、好ましくは、その先端の高さが、ほぼＩＧＢＴチップ３４の下の板はんだ３６の厚さにＩＧＢＴチップ３４の厚さの半分を加えた値になるように形成され、ＩＧＢＴチップ３４の厚さの半分の位置の側面を支持するようにしている。   The thick copper block 32 has chip positioning notch projections 38 as chip positioning means 22 formed on the upper surface thereof. As shown in FIG. 5, the chip positioning notch protrusion 38 can be formed by scratching the surface of the thick copper block 32 with a marking metal fitting 39 such as a marking needle. Since the thick copper block 32 is formed of a soft copper material, the tip formed at an acute angle of the scribing bracket 39 is inserted into a predetermined depth on the upper surface of the thick copper block 32, and in this state, in a direction parallel to the upper surface. It can be easily formed by moving it by a predetermined distance. The chip positioning notch protrusion 38 is preferably formed so that the height of the tip thereof is approximately equal to the thickness of the sheet solder 36 under the IGBT chip 34 plus half the thickness of the IGBT chip 34. Thus, the side surface at the half of the thickness of the IGBT chip 34 is supported.

ＩＧＢＴチップ３４およびＦＷＤチップ３５の上方には、プリント基板１６が配置されている。プリント基板１６は、その両面にパターニングされた導体パターン１６ａ，１６ｂが接合され、あらかじめ設定された位置にスルーホール１６ｃが穿設されている。プリント基板１６は、複数の導電性ポスト１８および複数の外部端子２１があらかじめはんだ１６ｄによって接合されている。外部端子２１は、たとえば制御端子２１ａ、電流端子２１ｂおよび中継端子２１ｃとすることができる。導電性ポスト１８は、これに対向配置されたＩＧＢＴチップ３４のエミッタ電極３４ｂに板はんだ４０によって接合されている。なお、図示はしないが、ＩＧＢＴチップ３４のゲート電極３４ａも別の導電性ポストによってはんだ接合され、ＦＷＤチップ３５のアノード電極３５ａもさらに別の導電性ポストによってはんだ接合されている。また、制御端子２１ａおよび電流端子２１ｂは、板はんだ４１，４２によってＤＣＢ基板３１の銅箔３１ｂに接合され、中継端子２１ｃは、板はんだ４３によって厚銅ブロック３２に接続されている。   The printed circuit board 16 is disposed above the IGBT chip 34 and the FWD chip 35. The printed circuit board 16 has conductor patterns 16a and 16b patterned on both surfaces thereof, and through holes 16c are formed at preset positions. The printed circuit board 16 has a plurality of conductive posts 18 and a plurality of external terminals 21 joined in advance by solder 16d. The external terminal 21 can be, for example, a control terminal 21a, a current terminal 21b, and a relay terminal 21c. The conductive post 18 is joined to the emitter electrode 34b of the IGBT chip 34 disposed opposite thereto by a plate solder 40. Although not shown, the gate electrode 34a of the IGBT chip 34 is also soldered by another conductive post, and the anode electrode 35a of the FWD chip 35 is also soldered by another conductive post. Further, the control terminal 21 a and the current terminal 21 b are joined to the copper foil 31 b of the DCB substrate 31 by the plate solders 41 and 42, and the relay terminal 21 c is connected to the thick copper block 32 by the plate solder 43.

図６は第２の実施の形態に係る半導体装置の第２のはんだリフロー直前の状態を示す要部断面模式図、図７は半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す（Ａ）のａ−ａ矢視断面図、図８は突起高さ調整方法を説明するための説明図であって、（Ａ）は突起高さ調整加圧治具の底面図、（Ｂ）は（Ａ）のｂ−ｂ矢視断面図、（Ｃ）は突起高さが調整された厚銅ブロックを示す説明図である。なお、この図６ないし図８において、図３ないし図５に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。   FIG. 6 is a schematic cross-sectional view of an essential part showing a state immediately before the second solder reflow of the semiconductor device according to the second embodiment, and FIG. 7 is a view showing a thick copper block on which a semiconductor chip is mounted. ) Is a plan view showing a chip-mounted thick copper block, (B) is a cross-sectional view taken along the line aa of (A) showing the chip-mounted thick copper block, and FIG. 8 is an explanatory diagram for explaining a method for adjusting the protrusion height. (A) is a bottom view of the protrusion height adjusting pressure jig, (B) is a cross-sectional view taken along the line bb of (A), and (C) is a thick copper block whose protrusion height is adjusted. It is explanatory drawing which shows. 6 to 8, the same components as those shown in FIGS. 3 to 5 are denoted by the same reference numerals, and detailed description thereof is omitted.

第２の実施の形態に係る半導体装置では、図６に示したように、厚銅ブロック３２の上面にチップ下はんだ高さ制御用突起４４を形成して、はんだリフロー時におけるＩＧＢＴチップ３４およびＦＷＤチップ３５の下の板はんだ３６，３７の高さを制御するようにしている。チップ下はんだ高さ制御用突起４４は、図７に示したように、厚銅ブロック３２のＩＧＢＴチップ３４が接合される接合領域３２ａおよびＦＷＤチップ３５が接合される接合領域３２ｂの中に形成されている。このチップ下はんだ高さ制御用突起４４は、チップ位置決め用切欠き突起３８と同様にけがき用金具３９を使用することによって形成することができ、好ましくは、そのチップ位置決め用切欠き突起３８を形成するときに同時に形成するのが良い。   In the semiconductor device according to the second embodiment, as shown in FIG. 6, an under-chip solder height control protrusion 44 is formed on the upper surface of the thick copper block 32, and the IGBT chip 34 and the FWD during solder reflow are formed. The height of the sheet solders 36 and 37 under the chip 35 is controlled. As shown in FIG. 7, the under-chip solder height control protrusions 44 are formed in the joining region 32a where the IGBT chip 34 of the thick copper block 32 is joined and the joining region 32b where the FWD chip 35 is joined. ing. The under-chip solder height control projection 44 can be formed by using the scribing bracket 39 in the same manner as the chip positioning notch projection 38, and preferably the chip positioning notch projection 38 is formed. It is good to form simultaneously when forming.

チップ下はんだ高さ制御用突起４４は、半導体装置が高温で動作するときの信頼性を確保するために必要な板はんだ３６，３７の高さまたは厚さを制御するものであるので、厚銅ブロック３２の上面からチップ下はんだ高さ制御用突起４４の先端までの高さをある程度正確に管理する必要がある。このため、厚銅ブロック３２の加工の最後において、図８の（Ａ）および（Ｂ）に示した突起高さ調整加圧治具４５を使用し、チップ下はんだ高さ制御用突起４４の突起高さを調整している。なお、ここの例では、突起高さ調整加圧治具４５は、チップ下はんだ高さ制御用突起４４の突起高さだけでなく、チップ位置決め用切欠き突起３８の高さをも同時に調整している。   The under-chip solder height control protrusion 44 controls the height or thickness of the sheet solders 36 and 37 necessary for ensuring the reliability when the semiconductor device operates at a high temperature. It is necessary to manage the height from the upper surface of the block 32 to the tip of the under-chip solder height control projection 44 with a certain degree of accuracy. Therefore, at the end of the processing of the thick copper block 32, the protrusion height adjusting and pressing jig 45 shown in FIGS. 8A and 8B is used, and the protrusion of the under-chip solder height control protrusion 44 is used. The height is adjusted. In this example, the protrusion height adjustment pressing jig 45 simultaneously adjusts not only the protrusion height of the under-chip solder height control protrusion 44 but also the height of the chip positioning notch protrusion 38. ing.

突起高さ調整加圧治具４５は、下面が平坦に形成されたベース４６を有し、その平坦な面にチップ位置決め用切欠き突起３８の高さを調整する制御ガイド４７，４８が接合されている。また、ベース４６および制御ガイド４８の外周近傍には、ベース４６を厚銅ブロック３２の表面から所定の距離だけ離間させる高さを有する隙間用ガイド４９が接合され、制御ガイド４７，４８には、隙間用ガイド４９の高さから調整したい突起高さ分を差し引いた高さを有する制御ガイド５０，５１がそれぞれ接合されている。   The protrusion height adjusting and pressing jig 45 has a base 46 having a flat bottom surface, and control guides 47 and 48 for adjusting the height of the chip positioning notch protrusion 38 are joined to the flat surface. ing. In addition, a gap guide 49 having a height for separating the base 46 from the surface of the thick copper block 32 by a predetermined distance is joined in the vicinity of the outer periphery of the base 46 and the control guide 48. Control guides 50 and 51 having a height obtained by subtracting the height of the protrusion to be adjusted from the height of the gap guide 49 are joined to each other.

このような突起高さ調整加圧治具４５をチップ位置決め用切欠き突起３８およびチップ下はんだ高さ制御用突起４４が立設されている厚銅ブロック３２の上面に対して加圧プレス加工することにより、チップ下はんだ高さ制御用突起４４が突起高さ調整加圧治具４５の制御ガイド５０，５１によって均一な突起高さに変形され、チップ位置決め用切欠き突起３８が制御ガイド４７，４８によって均一な突起高さに変形される。これにより、ＩＧＢＴチップ３４およびＦＷＤチップ３５を位置決めするチップ位置決め用切欠き突起３８の先端は、それぞれ高さｈ１，ｈ２に調整され、チップ下はんだ高さ制御用突起４４の先端は、高さｈ３に調整される。   Such a protrusion height adjusting pressure jig 45 is press-pressed on the upper surface of the thick copper block 32 on which the chip positioning notch protrusion 38 and the under-chip solder height control protrusion 44 are erected. As a result, the under-chip solder height control protrusion 44 is deformed to a uniform protrusion height by the control guides 50 and 51 of the protrusion height adjustment pressurizing jig 45, and the chip positioning notch protrusion 38 becomes the control guide 47, 48 is transformed to a uniform projection height. Thereby, the tips of the chip positioning notch projections 38 for positioning the IGBT chip 34 and the FWD chip 35 are adjusted to the heights h1 and h2, respectively, and the tips of the under-chip solder height control projections 44 are adjusted to the height h3. Adjusted to

図９は第３の実施の形態に係る半導体装置の第２のはんだリフロー前の状態を示す要部断面模式図、図１０は第３の実施の形態に係る半導体装置の第２のはんだリフロー後の状態を示す要部断面模式図である。なお、この図９および図１０において、図３ないし図５に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。   FIG. 9 is a schematic cross-sectional view of an essential part showing a state before the second solder reflow of the semiconductor device according to the third embodiment. FIG. 10 is a diagram after the second solder reflow of the semiconductor device according to the third embodiment. It is a principal part cross-sectional schematic diagram which shows this state. 9 and 10, the same components as those shown in FIGS. 3 to 5 are denoted by the same reference numerals, and detailed description thereof is omitted.

第３の実施の形態に係る半導体装置では、プリント基板１６は、その空き空間位置にチップ下はんだ高さ制御用銅ポスト５２がはんだ接合されている。チップ下はんだ高さ制御用銅ポスト５２は、プリント基板１６とＤＣＢ基板３１または厚銅ブロック３２との間を所定の距離だけ離間させて導電性ポスト１８とＩＧＢＴチップ３４との間の距離および図示はしないが導電性ポスト１８とＦＷＤチップ３５との間の距離を所定値に保持する長さを有している。このチップ下はんだ高さ制御用銅ポスト５２は、第１のはんだリフロー時において、導電性ポスト１８および外部端子２１とともにプリント基板１６にはんだ接合される。   In the semiconductor device according to the third embodiment, the printed circuit board 16 is solder-bonded with an under-chip solder height control copper post 52 in the empty space position. The under-chip solder height control copper post 52 is separated from the printed board 16 and the DCB board 31 or the thick copper block 32 by a predetermined distance, and the distance between the conductive post 18 and the IGBT chip 34 is illustrated. However, the distance between the conductive post 18 and the FWD chip 35 is long enough to maintain a predetermined value. This under-chip solder height control copper post 52 is soldered to the printed circuit board 16 together with the conductive post 18 and the external terminal 21 during the first solder reflow.

第２のはんだリフローを行うときには、カーボン治具２３（図示しない）の中に、図９に示したように、厚銅ブロック３２，３３が接合されたＤＣＢ基板３１、ＤＣＢ基板３１の上に板はんだ４１，４２、厚銅ブロック３２の上に板はんだ４３，３６、ＩＧＢＴチップ３４および板はんだ４０を積層配置する。その上方に、導電性ポスト１８、外部端子２１およびチップ下はんだ高さ制御用銅ポスト５２が接合されたプリント基板１６を載せて第２のはんだリフローを行う。これにより、図１０に示したように、板はんだ４０，４１，４２，４３が溶融して、導電性ポスト１８とＩＧＢＴチップ３４とがはんだ接合され、外部端子２１とＤＣＢ基板３１および厚銅ブロック３２とがはんだ接合される。このとき、プリント基板１６は、チップ下はんだ高さ制御用銅ポスト５２の下端がＤＣＢ基板３１に当接してそれ以上、ＤＣＢ基板３１に近づくことはなく、ＩＧＢＴチップ３４と厚銅ブロック３２との位置関係も変化しないので、ＩＧＢＴチップ３４の下の溶融した板はんだ３６の高さも変化しないよう間接的に制御されることになる。このため、板はんだ３６がＩＧＢＴチップ３４のチップサイズからはみ出してしまうこともない。   When performing the second solder reflow, as shown in FIG. 9, in the carbon jig 23 (not shown), the DCB substrate 31 to which the thick copper blocks 32 and 33 are bonded, the plate on the DCB substrate 31 On the solders 41 and 42 and the thick copper block 32, the plate solders 43 and 36, the IGBT chip 34 and the plate solder 40 are laminated. Above this, the printed circuit board 16 to which the conductive posts 18, the external terminals 21, and the under-chip solder height control copper posts 52 are bonded is placed and second solder reflow is performed. As a result, as shown in FIG. 10, the plate solders 40, 41, 42, 43 are melted, and the conductive posts 18 and the IGBT chip 34 are soldered together, and the external terminals 21, the DCB substrate 31, and the thick copper block 32 are soldered together. At this time, the printed circuit board 16 is such that the lower end of the under-chip solder height control copper post 52 contacts the DCB substrate 31 and does not approach the DCB substrate 31 any more, and the IGBT chip 34 and the thick copper block 32 Since the positional relationship does not change, the height of the molten sheet solder 36 under the IGBT chip 34 is indirectly controlled so as not to change. For this reason, the sheet solder 36 does not protrude from the chip size of the IGBT chip 34.

１１ 金属箔接合絶縁基板
１２，１３ 厚金属ブロック
１４ チップ下はんだ
１５ 半導体チップ
１６ プリント基板
１６ａ，１６ｂ 導体パターン
１６ｃ スルーホール
１６ｄ はんだ
１７ チップ上はんだ
１８ 導電性ポスト
１９，２０ はんだ
２１ 外部端子
２１ａ 制御端子
２１ｂ 電流端子
２１ｃ 中継端子
２２ チップ位置決め手段
２３ カーボン治具
３１ ＤＣＢ基板
３１ａ セラミック基板
３１ｂ，３１ｃ 銅箔
３２，３３ 厚銅ブロック
３２ａ，３２ｂ 接合領域
３４ ＩＧＢＴチップ
３４ａ ゲート電極
３４ｂ エミッタ電極
３５ ＦＷＤチップ
３５ａ アノード電極
３６，３７ 板はんだ
３８ チップ位置決め用切欠き突起
３９ けがき用金具
４０，４１，４２，４３ 板はんだ
４４ チップ下はんだ高さ制御用突起
４５ 突起高さ調整加圧治具
４６ ベース
４７，４８ 制御ガイド
４９ 隙間用ガイド
５０，５１ 制御ガイド
５２ チップ下はんだ高さ制御用銅ポスト DESCRIPTION OF SYMBOLS 11 Metal foil joining insulating board 12, 13 Thick metal block 14 Solder under chip 15 Semiconductor chip 16 Printed circuit board 16a, 16b Conductive pattern 16c Through hole 16d Solder 17 Solder on chip 18 Conductive post 19, 20 Solder 21 External terminal 21a Control terminal 21b Current terminal 21c Relay terminal 22 Chip positioning means 23 Carbon jig 31 DCB substrate 31a Ceramic substrate 31b, 31c Copper foil 32, 33 Thick copper block 32a, 32b Bonding region 34 IGBT chip 34a Gate electrode 34b Emitter electrode 35 FWD chip 35a Anode Electrodes 36, 37 Plate solder 38 Notch protrusions for chip positioning 39 Scratch fittings 40, 41, 42, 43 Plate solder 44 Protrusions for controlling solder height under chips 45 Protrusion height adjustment pressure Ingredients 46 base 47, 48 control guide 49 gap guide 50, 51 control the guide 52 under the chip solder height control copper posts

Claims (9)

絶縁板の両面に金属箔を接合してなる金属箔接合絶縁基板と、
前記金属箔接合絶縁基板の上に接合された厚金属ブロックと、
前記厚金属ブロックの上の所定位置にチップ下はんだを介して接合された半導体チップと、
前記半導体チップの上方に配置されたプリント基板と、
前記半導体チップと前記プリント基板との間に配置されて一端がチップ上はんだにより前記半導体チップに接合され、他端が前記プリント基板にはんだ付けされた導電性ポストと、
を備え、
前記厚金属ブロックの所定位置に前記チップ下はんだによって接合される前記半導体チップは、前記半導体チップの外周に立設されたチップ位置決め手段によって位置決めされ、
前記チップ位置決め手段は、前記厚金属ブロックの表面を引っ掻くことにより形成された突起であることを特徴とする半導体装置。 A metal foil bonded insulating substrate formed by bonding metal foil to both sides of the insulating plate;
A thick metal block bonded onto the metal foil bonded insulating substrate;
A semiconductor chip joined to the predetermined position on the thick metal block via solder under the chip;
A printed circuit board disposed above the semiconductor chip;
A conductive post disposed between the semiconductor chip and the printed board and having one end bonded to the semiconductor chip by solder on the chip and the other end soldered to the printed board;
With
The semiconductor chip joined by the solder under the chip to a predetermined position of the thick metal block is positioned by chip positioning means erected on the outer periphery of the semiconductor chip ,
2. The semiconductor device according to claim 1, wherein the chip positioning means is a protrusion formed by scratching a surface of the thick metal block . 前記厚金属ブロックは、前記チップ下はんだが前記半導体チップを接合している領域内の表面に立設されたチップ下はんだ高さ制御用突起を有している請求項１記載の半導体装置。  2. The semiconductor device according to claim 1, wherein the thick metal block has a protrusion for controlling the height of under-chip solder standing on a surface in a region where the under-chip solder joins the semiconductor chip. 前記プリント基板は、前記金属箔接合絶縁基板との間を所定の距離だけ離間させて前記導電性ポストと前記半導体チップとの間の距離を制御することにより前記チップ下はんだの高さを間接的に制御するようにしたチップ下はんだ高さ制御用ポストを有している請求項１記載の半導体装置。  The printed circuit board indirectly controls the height of the solder under the chip by controlling the distance between the conductive post and the semiconductor chip by separating the metal foil bonding insulating substrate by a predetermined distance. 2. The semiconductor device according to claim 1, further comprising a post for controlling the height of solder under the chip which is controlled to be controlled as follows. 配線パターン、スルーホールおよびスルーホールめっきの加工がなされたプリント基板に半導体チップとの間の電気的・機械的接続を行う導電性ポストおよび外部端子を第１のはんだリフローによりはんだ付けし、  Solder the conductive posts and external terminals that make electrical and mechanical connections to the semiconductor chip to the printed circuit board that has been processed with wiring patterns, through holes and through hole plating by first solder reflow,
上面にチップ位置決め手段を立設した厚金属ブロックが接合されている金属箔接合絶縁基板をカーボン治具にセットし、  Set the metal foil bonding insulating substrate on which the thick metal block with the chip positioning means standing on the upper surface is bonded to the carbon jig,
前記金属箔接合絶縁基板および前記厚金属ブロックの所定位置にはんだをセットするとともに前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域にチップ下はんだをセットし、  Setting solder in a predetermined position of the metal foil bonding insulating substrate and the thick metal block and setting under-chip solder in a region surrounded by the chip positioning means of the thick metal block;
前記チップ下はんだの上に前記半導体チップおよびチップ上はんだをセットし、  Setting the semiconductor chip and the on-chip solder on the under-chip solder;
前記導電性ポストが接合されている側を下にし、前記カーボン治具の内壁をガイドにして前記プリント基板を前記カーボン治具の中にセットし、  Set the printed circuit board in the carbon jig with the side on which the conductive posts are joined facing down, with the inner wall of the carbon jig as a guide,
第２のはんだリフローを行う、  Perform a second solder reflow,
ことにより前記半導体チップを所定位置にて前記厚金属ブロックおよび前記導電性ポストにはんだ付けすることを特徴とする半導体装置の製造方法。  Thus, the semiconductor chip is soldered to the thick metal block and the conductive post at a predetermined position. 前記チップ位置決め手段は、前記金属箔接合絶縁基板に接合前または接合後の前記厚金属ブロックの表面をけがき用金具で引っ掻くことにより形成された切欠き突起である請求項４記載の半導体装置の製造方法。  5. The semiconductor device according to claim 4, wherein the chip positioning means is a notch protrusion formed by scratching a surface of the thick metal block before or after bonding to the metal foil bonding insulating substrate with a metal fitting for scribing. Production method. 前記切欠き突起は、その先端の高さが、ほぼ前記チップ下はんだの厚さに前記半導体チップの厚さの半分を加えた値になるように形成されている請求項５記載の半導体装置の製造方法。  6. The semiconductor device according to claim 5, wherein the notch protrusion is formed such that a height of a tip thereof is approximately a value obtained by adding half of the thickness of the semiconductor chip to the thickness of the solder under the chip. Production method. 前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域内の表面にけがき用金具でチップ下はんだ高さ制御用突起を形成しておくことにより、前記第２のはんだリフロー時における前記チップ下はんだのチップサイズからのはみ出しを抑制した請求項４記載の半導体装置の製造方法。  By forming protrusions for under-chip solder height control with scribing brackets on the surface in the region surrounded by the chip positioning means of the thick metal block, the under-chip at the time of the second solder reflow The method for manufacturing a semiconductor device according to claim 4, wherein protrusion of solder from the chip size is suppressed. 前記チップ下はんだ高さ制御用突起は、前記厚金属ブロックの表面から所定の距離だけ離間させる高さを有する隙間用ガイドと、前記隙間用ガイドの高さから調整したい突起高さ分を差し引いた高さを有する制御ガイドとが平坦な面に接合されている突起高さ調整加圧治具で加圧プレス加工されることにより均一の高さにされている請求項７記載の半導体装置の製造方法。  The under-chip solder height control protrusion is obtained by subtracting a gap guide having a height separated from the surface of the thick metal block by a predetermined distance and a protrusion height to be adjusted from the height of the gap guide. 8. The manufacturing of a semiconductor device according to claim 7, wherein the height of the control guide is uniform by pressing with a protrusion height adjusting pressurizing jig joined to a flat surface with a control guide having a height. Method. 前記プリント基板は、その空き空間位置に前記金属箔接合絶縁基板または前記厚金属ブロックの表面から所定の距離だけ前記プリント基板を離間させる長さのポストを設けておくことにより、前記第２のはんだリフロー時における前記チップ下はんだのチップサイズからのはみ出しを抑制した請求項４記載の半導体装置の製造方法。  The printed circuit board is provided with a post having a length for separating the printed circuit board by a predetermined distance from the surface of the metal foil bonding insulating substrate or the thick metal block at an empty space position. The method for manufacturing a semiconductor device according to claim 4, wherein protrusion of the solder under the chip from the chip size during reflow is suppressed.
JP2009005432A 2009-01-14 2009-01-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5083226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009005432A JP5083226B2 (en) 2009-01-14 2009-01-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005432A JP5083226B2 (en) 2009-01-14 2009-01-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010165764A JP2010165764A (en) 2010-07-29
JP5083226B2 true JP5083226B2 (en) 2012-11-28

Family

ID=42581737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005432A Expired - Fee Related JP5083226B2 (en) 2009-01-14 2009-01-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5083226B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812431B2 (en) * 2014-04-01 2017-11-07 Fuji Electric Co., Ltd. Power semiconductor module

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5691475B2 (en) * 2010-12-15 2015-04-01 富士電機株式会社 Semiconductor device and manufacturing method thereof
WO2012132709A1 (en) * 2011-03-29 2012-10-04 ローム株式会社 Power module semiconductor device
JP5626472B2 (en) * 2011-07-28 2014-11-19 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5870669B2 (en) * 2011-12-14 2016-03-01 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6060619B2 (en) * 2012-02-09 2017-01-18 富士電機株式会社 Semiconductor device assembly jig and semiconductor device manufacturing method using the assembly jig
JP6028793B2 (en) * 2012-03-15 2016-11-16 富士電機株式会社 Semiconductor device
CN104919589B (en) 2012-10-15 2019-01-29 富士电机株式会社 Semiconductor device
JP6032294B2 (en) * 2013-01-25 2016-11-24 富士電機株式会社 Semiconductor device
JP6248803B2 (en) 2014-05-20 2017-12-20 富士電機株式会社 Power semiconductor module
JP5971310B2 (en) * 2014-11-13 2016-08-17 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP7214966B2 (en) 2018-03-16 2023-01-31 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
EP3955288A1 (en) * 2020-08-13 2022-02-16 Siemens Aktiengesellschaft Power module with a bonding layer comprising a solder layer and a spacer, electrical device comprising the power module and method for producing the power module
JPWO2022244392A1 (en) 2021-05-18 2022-11-24

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419658A (en) * 1977-07-14 1979-02-14 Mitsubishi Electric Corp Semiconductor device
JPH08139113A (en) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Resin sealed semiconductor device
JPH10321651A (en) * 1997-05-19 1998-12-04 Mitsubishi Electric Corp Semiconductor device
JP2003133488A (en) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd Mounting structure and mounting method of semiconductor device
JP3960230B2 (en) * 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 Semiconductor module, method for manufacturing the same, and switching power supply device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812431B2 (en) * 2014-04-01 2017-11-07 Fuji Electric Co., Ltd. Power semiconductor module

Also Published As

Publication number Publication date
JP2010165764A (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5083226B2 (en) Semiconductor device and manufacturing method thereof
JP5176507B2 (en) Semiconductor device
US6943443B2 (en) Electronic circuit device including metallic member having installation members
JP5245485B2 (en) Manufacturing method of semiconductor device
US20090120677A1 (en) Wiring substrate and associated manufacturing method
JP6303623B2 (en) Semiconductor device, semiconductor device manufacturing method, positioning jig
US20210233885A1 (en) Semiconductor device and lead frame member
WO2019064775A1 (en) Semiconductor device and production method therefor
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP2008066610A (en) Power semiconductor module
JP2017199809A (en) Power semiconductor device
JP7215206B2 (en) Semiconductor device manufacturing method
JP5579148B2 (en) Power semiconductor device
WO2019235189A1 (en) Busbar laminate, electronic component mounting module including same, and method of manufacturing busbar laminate
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
JP2005026524A (en) Semiconductor device and method of manufacturing the same
JP2009224529A (en) Semiconductor device and its manufacturing method
EP2800130A1 (en) Chip-to-substrate transient liquid phase bonding using a spacer
JP5734493B2 (en) Power semiconductor device
JP7172325B2 (en) Wiring board, semiconductor device, method for manufacturing wiring board
CN217822778U (en) Electronic device
JP2013034022A (en) Semiconductor device
US20220406692A1 (en) Power semiconductor module for pcb embedding, power electronic assembly having a power module embedded in a pcb, and corresponding methods of production
JP2020088030A (en) Plate solder and method of manufacturing semiconductor device
CN117939780A (en) Circuit board, circuit board assembly and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5083226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees