JP2018200305A - テストプログラムフロー制御 - Google Patents
テストプログラムフロー制御 Download PDFInfo
- Publication number
- JP2018200305A JP2018200305A JP2018084431A JP2018084431A JP2018200305A JP 2018200305 A JP2018200305 A JP 2018200305A JP 2018084431 A JP2018084431 A JP 2018084431A JP 2018084431 A JP2018084431 A JP 2018084431A JP 2018200305 A JP2018200305 A JP 2018200305A
- Authority
- JP
- Japan
- Prior art keywords
- test
- primitives
- flows
- dut
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
Abstract
Description
本出願は、発明者としてRotem Nahum、Rebecca Toy、Padmaja Nalluri、およびLeon Chenを挙げ、代理人整理番号ATSY−0052−01.01USを有する、「TEST SYSTEM SUPPORTING MULTIPLE USERS USING DIFFERENT APPLICATIONS」と題する2017年4月28日に出願された米国特許出願第15/582,316号に関連するものである。当該出願は、その全体が参照によって、全ての目的のために本明細書に組み込まれる。
Claims (22)
- 自動テスト装置(ATE)を使用してテストを行うための方法であって、
テストプログラムをユーザコンピュータから制御サーバにロードする段階であって、前記制御サーバは、テスタ内の複数のプリミティブと通信し、前記テストプログラムは、複数のテストフローを含む、段階と、
前記テストプログラムを前記複数のプリミティブのうちの一プリミティブにダウンロードする段階と、
前記一プリミティブ内の第1のDUTに対して前記複数のテストフローのうちの第1のテストフローを実行する段階と、
前記一プリミティブ内の第2のDUTに対して前記複数のテストフローのうちの第2のテストフローを同時に実行する段階と
を備える方法。 - 前記一プリミティブ内の各DUTに対して異なるテストフローを同時に実行する段階
をさらに備える、請求項1に記載の方法。 - 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項1または2に記載の方法。
- 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項1から3のいずれか一項に記載の方法。
- 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項4に記載の方法。
- 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するグラフィカルユーザインタフェース(GUI)を使用してユーザが編集できる、請求項1から5のいずれか一項に記載の方法。
- 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが編集できる、請求項1から5のいずれか一項に記載の方法。
- 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するGUIを使用して、ユーザが実行できる、請求項1から5のいずれか一項に記載の方法。
- 自動テストを行うためのシステムであって、
テストプログラムをユーザから制御サーバにロードするよう動作可能なユーザコンピュータであって、前記テストプログラムは、複数のテストフローを含む、ユーザコンピュータと、
複数のプリミティブを配置するテスタと、
制御サーバであって、前記ユーザコンピュータおよび前記テスタに通信可能に接続され、前記テストプログラムを前記複数のプリミティブのうちの一プリミティブにダウンロードするよう動作可能であり、さらに、前記一プリミティブ内の第1のDUTに対して前記複数のテストフローのうちの第1のテストフローを実行し、同時に、前記一プリミティブ内の第2のDUTに対して前記複数のテストフローのうちの第2のテストフローを実行するよう動作可能な制御サーバと
を備えるシステム。 - 前記制御サーバはさらに、前記一プリミティブ内の各DUTに対して異なるテストフローを同時に実行するよう動作可能である、請求項9に記載のシステム。
- 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項9または10に記載のシステム。
- 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項9から11のいずれか一項に記載のシステム。
- 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項12に記載のシステム。
- 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するグラフィカルユーザインタフェース(GUI)を使用してユーザが編集でき、前記ユーザコンピュータは、標準IP接続を使用して前記制御サーバと通信可能に接続される、請求項9から13のいずれか一項に記載のシステム。
- 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが編集できる、請求項9から13のいずれか一項に記載のシステム。
- 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが実行できる、請求項9から13のいずれか一項に記載のシステム。
- 自動テストを行うためのシステムであって、
テストプログラムをユーザから制御サーバにロードするよう動作可能なユーザコンピュータであって、前記テストプログラムは、複数のテストフローを含む、ユーザコンピュータと、
複数のテスタスライスを配置するテスタと、
制御サーバであって、前記ユーザコンピュータおよび前記テスタに通信可能に接続され、前記テストプログラムを前記複数のテスタスライスのうちの一テスタスライスにダウンロードするよう動作可能であり、さらに、前記一テスタスライス内の各DUTに対して異なるテストフローを同時に実行するよう動作可能な制御サーバと
を備えるシステム。 - 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項17に記載のシステム。
- 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項17または18に記載のシステム。
- 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項19に記載のシステム。
- 自動テスト装置(ATE)を使用してテストを行うための方法であって、
第1のテストプランを第1のユーザコンピュータ上のグラフィカルユーザインタフェースから制御サーバにロードする段階であって、前記制御サーバは、テスタ内の複数のプリミティブと通信し、前記複数のプリミティブは、前記テスタ内の単一のラック内に配置される、段階と、
前記第1のテストプランを前記複数のプリミティブのうちの第1サブセットのプリミティブにダウンロードする段階であって、前記第1のテストプランは、複数のテストフローを含む、段階と、
第2のテストプランを第2のユーザコンピュータのグラフィカルユーザインタフェースから前記制御サーバにロードする段階と、
前記第2のテストプランを前記複数のプリミティブのうちの第2サブセットのプリミティブにダウンロードする段階と、
前記第1のテストプランおよび前記第2のテストプランを同時に実行する段階と、
前記第1サブセットのプリミティブ内の第1のDUTに対して、前記複数のテストフローのうちの第1のテストフローを実行する段階と、
前記第1サブセットのプリミティブ内の第2のDUTに対して、前記複数のテストフローのうちの第2のテストフローを同時に実行する段階と
を備える方法。 - 前記第1のテストプランが動作中であり、前記第2のテストプランが実行を完了している間、
第3のテストプランを第3のユーザコンピュータのグラフィカルユーザインタフェースから前記制御サーバにロードする段階と、
前記第3のテストプランを前記複数のプリミティブのうちの第3サブセットのプリミティブにダウンロードする段階と、
前記第1のテストプランおよび前記第3のテストプランを同時に実行する段階と
をさらに備える、請求項21に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/582,137 US10451668B2 (en) | 2017-04-28 | 2017-04-28 | Test program flow control |
US15/582,137 | 2017-04-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018200305A true JP2018200305A (ja) | 2018-12-20 |
JP2018200305A5 JP2018200305A5 (ja) | 2019-06-27 |
JP6748671B2 JP6748671B2 (ja) | 2020-09-02 |
Family
ID=63917144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018084431A Active JP6748671B2 (ja) | 2017-04-28 | 2018-04-25 | テストプログラムフロー制御 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10451668B2 (ja) |
JP (1) | JP6748671B2 (ja) |
KR (1) | KR102481257B1 (ja) |
CN (1) | CN109031086B (ja) |
TW (1) | TWI759466B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200490761Y1 (ko) * | 2019-01-16 | 2020-02-11 | 제이제이티솔루션 주식회사 | Ssd 테스트 장비용 도킹 어셈블리 및 이를 포함하는 ssd 테스트 장비 |
CN112115013A (zh) * | 2019-06-21 | 2020-12-22 | 昆山纬绩资通有限公司 | 测试数据汇总系统与其方法 |
US11860229B2 (en) | 2020-03-05 | 2024-01-02 | Advantest Corporation | Device interface board supporting devices with multiple different standards to interface with the same socket |
DE112020007444T5 (de) * | 2020-07-21 | 2023-06-15 | Advantest Corporation | Automatische Testeinrichtung, Prozess und Computerprogramm zum Testen eines oder mehrerer zu testender Geräte, wobei unterschiedliche Testaktivitäten Teilsätze von Ressourcen des zu testenden Geräts nutzen |
CN112649717A (zh) * | 2020-09-15 | 2021-04-13 | 广州市几米物联科技有限公司 | 一种测试方法、装置、终端设备及存储介质 |
CN114474149B (zh) * | 2021-12-21 | 2024-04-05 | 深圳优地科技有限公司 | 自动化测试方法、装置、服务器及可读存储介质 |
TWI813505B (zh) * | 2022-11-15 | 2023-08-21 | 瑞昱半導體股份有限公司 | 使用複數種儀器以進行複數種電路測試的方法以及建立可用於複數種儀器之通用格式檔案的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04361180A (ja) * | 1991-06-10 | 1992-12-14 | Mitsubishi Electric Corp | デバッグ用プログラム作成方法 |
JPH1139180A (ja) * | 1997-07-16 | 1999-02-12 | Mitsubishi Electric Corp | 半導体デバイステストシステムおよびそのサーバ装置 |
JP2008076233A (ja) * | 2006-09-21 | 2008-04-03 | Yokogawa Electric Corp | Lsiテストシステム |
JP2008139137A (ja) * | 2006-12-01 | 2008-06-19 | Yokogawa Electric Corp | 試験装置及びそのデバッグシステム |
US20080281536A1 (en) * | 2007-05-09 | 2008-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor cp (circuit probe) test management system and method |
JP2009168783A (ja) * | 2008-01-21 | 2009-07-30 | Fujitsu Ltd | 測定/試験アクセス制御装置及び方法並びにそのプログラム |
JP2010085404A (ja) * | 2008-09-29 | 2010-04-15 | Advantest Corp | 試験装置 |
JP2012167958A (ja) * | 2011-02-10 | 2012-09-06 | Nippon Syst Wear Kk | 試験情報表示装置、方法、プログラム、および該ソフトウェアを格納したコンピュータ可読媒体 |
JP2015025805A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社アドバンテスト | テストスライスとトレイとの間の高速テスタ通信インターフェイス |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6205407B1 (en) * | 1998-02-26 | 2001-03-20 | Integrated Measurement Systems, Inc. | System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program |
US6978410B1 (en) * | 1999-09-25 | 2005-12-20 | Advantest Corp. | Test language conversion method |
CN1243341C (zh) * | 2001-03-22 | 2006-02-22 | 株式会社鼎新 | 测试语言转换方法 |
US6788077B2 (en) | 2001-12-20 | 2004-09-07 | Abb Inc. | Automated test sequence editor and engine for transformer testing |
US7379860B1 (en) | 2002-03-29 | 2008-05-27 | Cypress Semiconductor Corporation | Method for integrating event-related information and trace information |
US8065663B2 (en) | 2006-07-10 | 2011-11-22 | Bin1 Ate, Llc | System and method for performing processing in a testing system |
US20090112548A1 (en) | 2007-10-30 | 2009-04-30 | Conner George W | A method for testing in a reconfigurable tester |
US20090113245A1 (en) | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
US8775884B2 (en) * | 2009-03-04 | 2014-07-08 | Alcatel Lucent | Method and apparatus for position-based scheduling for JTAG systems |
US8514919B2 (en) | 2009-08-26 | 2013-08-20 | Bae Systems National Security Solutions Inc. | Synthetic instrument unit |
US10048304B2 (en) * | 2011-10-25 | 2018-08-14 | Teradyne, Inc. | Test system supporting simplified configuration for controlling test block concurrency |
US9910086B2 (en) | 2012-01-17 | 2018-03-06 | Allen Czamara | Test IP-based A.T.E. instrument architecture |
US20140236527A1 (en) * | 2013-02-21 | 2014-08-21 | Advantest Corporation | Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems |
US20140237292A1 (en) * | 2013-02-21 | 2014-08-21 | Advantest Corporation | Gui implementations on central controller computer system for supporting protocol independent device testing |
US9952276B2 (en) * | 2013-02-21 | 2018-04-24 | Advantest Corporation | Tester with mixed protocol engine in a FPGA block |
TWI538444B (zh) * | 2013-09-14 | 2016-06-11 | Chunghwa Telecom Co Ltd | IPv6 CE standard automated test system |
-
2017
- 2017-04-28 US US15/582,137 patent/US10451668B2/en active Active
-
2018
- 2018-04-20 TW TW107113557A patent/TWI759466B/zh active
- 2018-04-25 JP JP2018084431A patent/JP6748671B2/ja active Active
- 2018-04-27 CN CN201810390273.XA patent/CN109031086B/zh active Active
- 2018-04-27 KR KR1020180049196A patent/KR102481257B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04361180A (ja) * | 1991-06-10 | 1992-12-14 | Mitsubishi Electric Corp | デバッグ用プログラム作成方法 |
JPH1139180A (ja) * | 1997-07-16 | 1999-02-12 | Mitsubishi Electric Corp | 半導体デバイステストシステムおよびそのサーバ装置 |
JP2008076233A (ja) * | 2006-09-21 | 2008-04-03 | Yokogawa Electric Corp | Lsiテストシステム |
JP2008139137A (ja) * | 2006-12-01 | 2008-06-19 | Yokogawa Electric Corp | 試験装置及びそのデバッグシステム |
US20080281536A1 (en) * | 2007-05-09 | 2008-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor cp (circuit probe) test management system and method |
JP2009168783A (ja) * | 2008-01-21 | 2009-07-30 | Fujitsu Ltd | 測定/試験アクセス制御装置及び方法並びにそのプログラム |
JP2010085404A (ja) * | 2008-09-29 | 2010-04-15 | Advantest Corp | 試験装置 |
JP2012167958A (ja) * | 2011-02-10 | 2012-09-06 | Nippon Syst Wear Kk | 試験情報表示装置、方法、プログラム、および該ソフトウェアを格納したコンピュータ可読媒体 |
JP2015025805A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社アドバンテスト | テストスライスとトレイとの間の高速テスタ通信インターフェイス |
Also Published As
Publication number | Publication date |
---|---|
TWI759466B (zh) | 2022-04-01 |
CN109031086B (zh) | 2023-04-25 |
US20180313891A1 (en) | 2018-11-01 |
JP6748671B2 (ja) | 2020-09-02 |
KR102481257B1 (ko) | 2022-12-23 |
TW201842447A (zh) | 2018-12-01 |
US10451668B2 (en) | 2019-10-22 |
CN109031086A (zh) | 2018-12-18 |
KR20180121408A (ko) | 2018-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6748671B2 (ja) | テストプログラムフロー制御 | |
KR102479320B1 (ko) | 상이한 애플리케이션을 사용하는 복수의 사용자를 지원하기 위한 시험 시스템 | |
TW201433802A (zh) | 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術 | |
CN105378493B (zh) | 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施 | |
JP6761441B2 (ja) | ソフトウェアアプリケーションプログラミングインタフェース(api)を用いた自動テスト機能のユーザによる制御 | |
JP2020101519A (ja) | ソリッドステートデバイス(ssd)の変則セクタサイズおよびプロテクションモードのための自動テスト装置(ate)サポートフレームワーク | |
CN104345231A (zh) | 测试片与托盘间的高速测试机通信接口 | |
CN105143895B (zh) | 从交互式图形用户界面中自动生成测试类预编译头 | |
CN105378494A (zh) | 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构 | |
US6826721B2 (en) | Data accelerator and methods for increasing data throughput | |
CN106093897A (zh) | 一种雷达系统的测试系统及测试方法 | |
US20100198548A1 (en) | Diagnostic apparatus, diagnostic method and test apparatus | |
TWI280381B (en) | System and method for optimized test and configuration throughput of electronic circuits | |
US20170370988A1 (en) | Burn-in testing of individually personalized semiconductor device configuration | |
US20030225566A1 (en) | JTAG server | |
JPS62188981A (ja) | 実部品を用いる論理装置シミユレ−シヨン方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6748671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |