JP2018200305A - テストプログラムフロー制御 - Google Patents

テストプログラムフロー制御 Download PDF

Info

Publication number
JP2018200305A
JP2018200305A JP2018084431A JP2018084431A JP2018200305A JP 2018200305 A JP2018200305 A JP 2018200305A JP 2018084431 A JP2018084431 A JP 2018084431A JP 2018084431 A JP2018084431 A JP 2018084431A JP 2018200305 A JP2018200305 A JP 2018200305A
Authority
JP
Japan
Prior art keywords
test
primitives
flows
dut
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018084431A
Other languages
English (en)
Other versions
JP6748671B2 (ja
JP2018200305A5 (ja
Inventor
ナホム ロテム
Nahum Rotem
ナホム ロテム
トイ レベッカ
Toy Rebecca
トイ レベッカ
ファン ボイラム
Phan Boilam
ファン ボイラム
リュー ジュンツォン
Jungtsung Liu
リュー ジュンツォン
チェン レオン
Leon Chen
チェン レオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2018200305A publication Critical patent/JP2018200305A/ja
Publication of JP2018200305A5 publication Critical patent/JP2018200305A5/ja
Application granted granted Critical
Publication of JP6748671B2 publication Critical patent/JP6748671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • G01R31/287Procedures; Software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)

Abstract

【課題】複数のユーザ間で共有され、且つ、複数のテスタスライスを含むテスト環境を提供する。【解決手段】自動テストを行うためのシステムは、テストプログラムをユーザから制御サーバにロードすることが可能なユーザコンピュータを備える。当該テストプログラムは複数のテストフローを含む。当該システムはさらに、複数のプリミティブを配置するテスタを備える。制御サーバは、ユーザコンピュータおよびテスタに通信可能に接続され、複数のプリミティブのうちの一プリミティブにテストプログラムをダウンロードすることが可能である。制御サーバはさらに、当該一プリミティブ内の第1のDUTに対して複数のテストフローのうちの第1のテストフローを実行し、同時に、当該一プリミティブ内の第2のDUTに対して複数のテストフローのうちの第2のテストフローを実行することも可能である。【選択図】図5

Description

[関連出願]
[関連出願の相互参照]
本出願は、発明者としてRotem Nahum、Rebecca Toy、Padmaja Nalluri、およびLeon Chenを挙げ、代理人整理番号ATSY−0052−01.01USを有する、「TEST SYSTEM SUPPORTING MULTIPLE USERS USING DIFFERENT APPLICATIONS」と題する2017年4月28日に出願された米国特許出願第15/582,316号に関連するものである。当該出願は、その全体が参照によって、全ての目的のために本明細書に組み込まれる。
本開示は概して、自動テスト装置の分野に関し、より具体的には、そのような装置を制御する技術に関する。
自動テスト装置(ATE)は、半導体ウエハもしくはダイ、集積回路(IC)、回路基板、またはソリッドステートドライブなどのパッケージングされたデバイスに対してテストを行う任意のテスト組立体であり得る。ATE組立体は、測定を迅速に行い、次に分析され得るテスト結果を生成する自動テストを実行するために使用されてよい。ATE組立体は、計測器に接続されたコンピュータシステムから、特注の専用コンピュータ制御システムと、電子部品を自動的にテストすること、および/またはシステムオンチップ(SOC)のテストもしくは集積回路のテストなどの半導体ウエハのテストが可能な多数の異なるテスト機器とを含んでよい複雑な自動テスト組立体までのいずれであってもよい。ATEシステムは、デバイスのテストに費やす時間を削減してデバイスが設計されたとおりに機能することを保証し、消費者に届く前に所与のデバイス内に故障部品がないか判断するための診断ツールとして機能しもする。
典型的なATEシステムがデバイス(一般に被テストデバイス、またはDUTと呼ばれる)をテストするとき、ATEシステムは刺激(例えば、電気信号)をデバイスに印加し、デバイスの反応(例えば、電流および電圧)をチェックする。通常、テストの最終結果は、事前に決められた許容範囲内の特定の予期される反応をデバイスが問題なく提供する場合の「合格」、または、事前に決められた許容範囲内の予期される反応をデバイスが提供しない場合の「不合格」のいずれかである。より洗練されたATEシステムは、故障したデバイスを評価して、故障の1または複数の原因を潜在的に判断することが可能である。
ATEシステムが、ATEシステムの動作を指示するコンピュータを含むことは一般的なことである。通常、コンピュータは1または複数の特殊なソフトウェアプログラムを実行して、(i)テスト開発環境、および、(ii)デバイステスト環境を提供する。テスト開発環境では、ユーザは通常、例えば、ATEシステムの様々な部分を制御する1または複数のファイルのソフトウェアベースの構成体(construct)といったテストプログラムを作成する。デバイステスト環境では、ユーザは通常、ATEシステムにテスト用の1または複数のデバイスを提供し、テストプログラムにしたがって各デバイスをテストするようATEシステムに指示する。ユーザは、ATEシステムに追加のデバイスを単に提供し、テストプログラムにしたがって追加のデバイスをテストするようATEシステムに指示することによって追加のデバイスをテストできる。したがって、ATEシステムは、ユーザが、テストプログラムに基づいて、一貫した、自動化された方式で多数のデバイスをテストすることを可能にする。
典型的な従来技術のテスト環境では、DUTは、制御された環境チャンバまたは「オーブン」の中に置かれる。DUTはテストヘッドのスライスに接続される。いくつかのDUTが単一のスライスに接続され得て、単一のテストチャンバがいくつかのスライスを含んでよい。スライスは、テストプランにしたがってDUTに対してテストを行うテスト回路を含む。オーブン内にあるとき、チャンバの制御された環境を乱さないよう、DUTはユーザにとってアクセス可能ではない。複数のスライスは概して、複数のDUTに対して同一のテストプランを実行するロックステップで動作する。さらに、テストヘッドは通常、テストヘッドに直接接続され、このやり方でテストヘッドのスライスの全てを制御する単一の制御用コンピュータシステムによって制御される。制御用コンピュータは通常、DUTに対して単一のテストプランを実行する単一ユーザによって操作される。
このテスト環境の課題は、各テストの間、所与のテストヘッドのスライスを完全に満たすだけの十分なDUTがないことが多いということである。したがって、テストの間の空きスライスは、そのような条件下では、いかなる有用な作業も行わないという点で無駄である。これらの空きは、全体的なテストスループットを低減することがある。なぜなら、非常に高価な電子機器が未使用状態だからである。これらの未使用スライスは、異なる用途には供され得ない。なぜなら、1)テストの間、チャンバ内部はアクセス可能ではないから、2)制御コンピュータはいつでも一人のユーザのみをサポートするから、および、3)スライス(それらの全て)は、一度に、通常1つのタイプのDUTのみに割り当てられる1つのテストプランについてのみ動作するからである。
テストチャンバは、嵩高く、高価でもある。従来のテスト環境の別の欠点は、テストチャンバを十分に利用するべく、例えば製造、エンジニアリングなどのいくつかの異なるユーザグループ間でテストチャンバを同時に共有したいと望む典型的な顧客が、それを行うことができないということである。テストスライスは、典型的なテスト環境において、一度に単一のテストプランについてのみ動作し、単一ユーザ体験のみをサポートするので、顧客は、いかなるときもテストチャンバを十分に利用できず、したがって、追加の装置を購入するか、または効率を犠牲にするかのいずれかを強いられる。要するに、従来のテストチャンバは非常に柔軟性に欠けている。
したがって、複数のユーザ間で共有され得るテスト環境が必要とされる。さらには、複数のテスタスライスを含み得るテスト環境が必要である。ここで、スライスの各々は、独立したテストプランを実行でき、または、テストチャンバの残りのスライスとは独立して利用され得る。また、チャンバが同時に複数のユーザによって十分に利用され得るように、テストがチャンバ内で動作している間のチャンバの内部へのアクセスを可能にするテストチャンバが必要である。最後に、テスタスライスの各々内の異なるDUTが、システムにおけるその他のDUTとは独立してテストフローを実行できるテスト環境が必要である。説明されたシステムの有益な態様を使用することで、それらのそれぞれに限定することなく、本発明の実施形態は、これらの課題に対処するための新規な解決手段を提供する。
本明細書において開示される本発明は、複数のプリミティブ(またはテスタスライス)と、関連付けられるDUTインタフェースボード(DIB)とを利用してDUTをテストする。各プリミティブはモジュール式であり、それが他のプリミティブとは独立して動作することが可能であることを意味する。したがって、ラック内の複数のプリミティブのセットはそれぞれ、異なるテストプランの下で動作し、異なるDUTタイプに対して動作していることさえ可能である。プリミティブは、命令、制御、管理などのために制御サーバと通信する。制御サーバは、それがサポートする様々なプリミティブのための複数のアプリケーションプログラムまたはテストプランをホストすることが可能である。プリミティブは、標準IPネットワークを介してサーバと通信できる。遠隔配置され得る様々なコンピュータシステムは、標準IPネットワーク接続を介してサーバにアクセスできる。加えて、1つの実施形態において、プリミティブのラックと関連付けられたDUTをテストするとき、環境チャンバはもはや必要ない。したがって、いつでもDUTおよびプリミティブに対して、有利に直接的なユーザ操作が可能となる。
したがって、このテストプラットフォームの下では、1)プリミティブのモジュール性と、2)標準IPネットワークの使用とによって、複数のプリミティブが一人のユーザにしたがって所与のテストプランの下で複数のDUTをテストしている一方で、同一ラックの第2の複数のプリミティブが第2のユーザによって指示される完全に異なるアプリケーションを行っているなどのことが可能である。したがって、従来技術の未使用テスト回路と関連付けられる上述の課題は解消される。
さらに、本発明の1つの実施形態において、任意の所与のプリミティブ(もしくはテスタスライス)におけるDUTの各々は、そのプリミティブ内のその他のDUTとは異なるテストフローを実行することが可能になり、それにより、ユーザにさらなる柔軟性を提供し、テストプロセスをより効率的にする。換言すると、テスタ内の全てのDUTに対して同一のテストプログラムおよび同一のテストフローを実行することが必要とされた従来のテスタとは異なり、本発明の実施形態は、プリミティブ(もしくはテスタスライス)内のDUTの各々が、同一のプリミティブ内のその他のDUTとは異なるテストフローを実行することを可能にする。
1つの実施形態において、自動テストを行うためのシステムが開示される。当該システムは、ユーザから制御サーバにテストプログラムをロードするよう動作可能なユーザコンピュータを備える。ここで、当該テストプログラムは、複数のテストフローを含む。当該システムはさらに、複数のプリミティブを配置するテスタを備える。さらに、制御サーバは、ユーザコンピュータおよびテスタに通信可能に接続され、制御サーバは、複数のプリミティブのうちの一プリミティブにテストプログラムをダウンロードするよう動作可能であり、制御サーバはさらに、当該一プリミティブ内の第1のDUTに対して複数のテストフローのうちの第1のテストフローを実行し、同時に、当該一プリミティブ内の第2のDUTに対して複数のテストフローのうちの第2のテストフローを実行するよう動作可能である。
別の実施形態において、自動テストを行うためのシステムが開示される。当該システムは、ユーザから制御サーバにテストプログラムをロードするよう動作可能なユーザコンピュータを備える。ここで、テストプログラムは複数のテストフローを含む。当該システムはさらに、複数のテスタスライスを配置するテスタを備える。さらに、制御サーバは、ユーザコンピュータおよびテスタに通信可能に接続され、制御サーバは、複数のテスタスライスのうちの一テスタスライスにテストプログラムをダウンロードするよう動作可能であり、制御サーバはさらに、当該一テスタスライス内の各DUTに対して異なるテストフローを同時に実行するよう動作可能である。
異なる実施形態において、自動テスト装置(ATE)を使用してテストを行うための方法が開示される。当該方法は、ユーザコンピュータから制御サーバにテストプログラムをロードする段階であって、制御サーバは、テスタ内の複数のプリミティブと通信し、テストプログラムは、複数のテストフローを含む、段階を備える。当該方法はまた、複数のプリミティブのうちの一プリミティブにテストプログラムをダウンロードし、当該一プリミティブ内の第1のDUTに対して複数のテストフローのうちの第1のテストフローを実行する段階を備える。最後に、当該方法は、当該一プリミティブ内の第2のDUTに対して複数のテストフローのうちの第2のテストフローを同時に実行する段階を備える。
以下の詳細な説明を添付図面と併せ読むことにより、本発明の本質および利点をより良く理解できるであろう。
添付図面の図において、本発明の実施形態が限定としてではなく例として説明されており、図中、同様の参照番号は同様の要素を指す。
本発明の1つの実施形態に係る、本発明の自動テストシステムの実施形態が実装され得るコンピュータシステムである。
本発明の実施形態に係る、クライアントシステムおよびサーバがネットワークに接続されてよいネットワークアーキテクチャの例のブロック図である。
制御された環境チャンバの中にDUTが置かれた典型的なテスト環境を示す。
テスタスライスと、システムコントローラおよびDUTとのその相互接続とについての例示的な実施形態を示す詳細な概略ブロック図である。
本発明の一実施形態に係る、DUTインタフェースボード(DIB)400とインタフェースで接続されるプリミティブを示す。
複数のプリミティブを備える作業セルを示す。
本発明の一実施形態に係る、異なるアプリケーションを使用する複数のユーザをサポートするテストシステムを示す。
従来のテスタに対する、本発明の実施形態が提供する新規な改善を示す大まかな概観図である。
本発明の一実施形態に係るテストプログラムの様々な構成要素を示す。
本発明の1つの実施形態に係る、同一のテスタにおいて複数のテストプログラムを同時に実行するための例示的なコンピュータ実装プロセスのフローチャートを示す。
本発明の1つの実施形態に係る、同一のテスタにおいて単一のプリミティブ内部で複数のテストフローを同時に実行するための例示的なコンピュータ実装プロセスのフローチャートを示す。
図中、同一の記号表示を有する要素は、同一もしくは同様の機能を有する。
ここで、本開示の様々な実施形態を詳細に参照する。当該実施形態の例は添付図面において示されている。これらの実施形態と併せて説明するが、それらは、本開示をこれらの実施形態に限定することを意図しないことが理解されるであろう。反対に、本開示は、添付の特許請求の範囲によって定義される本開示の主旨および範囲内に含まれ得る代替例、修正例、および均等物を網羅することが意図される。さらに、本開示の以下の詳細な説明では、本開示への深い理解を提供するべく、多数の具体的な詳細が記載されている。しかしながら、本開示はこれらの具体的な詳細事項なく実施されてよいことが理解されるであろう。他の例では、本開示の態様を不必要に曖昧にしないよう、周知の方法、手順、構成要素、および回路は詳細には説明されていない。
以下の詳細な説明のいくつかの部分は、手順、論理ブロック、処理、および、コンピュータメモリ内のデータビットに対する演算の他の記号表現に関して提示される。これらの説明および表現は、データ処理分野の当業者によって、彼らの研究の本質を他の当業者に最も効果的に伝えるために使用される手段である。本出願において、手順、論理ブロック、プロセス、または同様のものは、所望の結果をもたらす首尾一貫した一連の段階または命令であると考えられる。段階は、物理量の物理的操作を利用するものである。通常、必ずではないが、これらの量は、コンピュータシステムにおいて格納され、転送され、組み合わせられ、比較され、および、そうでなければ操作されることが可能な電気信号もしくは磁気信号の形をとる。主に一般的用法であるという理由で、これらの信号をトランザクション、ビット、値、要素、シンボル、文字、サンプル、ピクセル、または同様のものと呼ぶことが場合によっては便利であることが分かっている。
しかしながら、これらのおよび同様の用語の全ては、適切な物理量と関連付けられるべきであり、これらの量に適用される便宜的なラベルに過ぎないことが留意されるべきである。別途具体的に述べられない限り、以下の説明から明らかなように、本開示を通じて、「構成する」、「提供する」、「実行する」「伝送する」、「取得する」、「実装する」、「プログラムする」「割り当てる」、「関連付ける」、「設定する」、「アクセスする」、「制御する」、「判断する」、「識別する」、「キャッシュする」、「維持する」、「比較する」、「除去する」、「読み出す」、「書き込む」、または同様のものなどの用語を利用する説明は、コンピュータシステムまたは同様の電子コンピューティングデバイスもしくはプロセッサ(例えば、図1Aのシステム110)の動作およびプロセス(例えば、図8のフローチャート800)を指すことを理解されたい。コンピュータシステムまたは同様の電子コンピューティングデバイスは、コンピュータシステムのメモリ、レジスタ、または、他のそのような情報記憶デバイス、伝送デバイス、もしくはディスプレイデバイス内で物理(電子)量として表されるデータを操作および変換する。
本明細書において説明される実施形態は、1または複数のコンピュータまたは他のデバイスによって実行される、プログラムモジュールなどの何らかの形式のコンピュータ可読記憶媒体に存在するコンピュータ実行可能命令の一般的文脈において説明されてよい。限定としてではなく例として、コンピュータ可読記憶媒体は、非一時的コンピュータ可読記憶媒体および通信媒体を含んでよく、非一時的コンピュータ可読媒体は、一時的な伝播信号を除く全てのコンピュータ可読媒体を含む。概して、プログラムモジュールは、特定のタスクを行い、または特定の抽象データタイプを実装するルーチン、プログラム、オブジェクト、構成要素、データ構造などを含む。プログラムモジュールの機能は、様々な実施形態において要望通りに組み合わせられ、または分散されてよい。
コンピュータ記憶媒体は、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータなどの、情報の記憶のための任意の方法または技術で実装される揮発性および不揮発性、取り外し可能および取り外し不可能な媒体を含む。コンピュータ記憶媒体は、限定はされないが、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、電気的消去可能プログラマブルROM(EEPROM)、フラッシュメモリもしくは他のメモリ技術、コンパクトディスクROM(CD−ROM)、デジタル多用途ディスク(DVD)もしくは他の光ストレージ、磁気カセット、磁気テープ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または所望の情報を格納するために使用でき、該情報を読み出すためにアクセスできる任意の他の媒体を含む。
通信媒体は、コンピュータ実行可能命令、データ構造、およびプログラムモジュールを具現化でき、任意の情報配信媒体を含む。限定としてではなく例として、通信媒体は、有線ネットワークもしくは直接有線接続などの有線媒体、ならびに、音波、無線周波数(RF)、赤外線などの無線媒体、および他の無線媒体を含む。上記のうちの任意のものの組み合わせもまた、コンピュータ可読媒体の範囲内に含まれ得る。
図1Aは、異なるアプリケーションを有する複数のユーザをサポートすることが可能なテスタ制御システム110の例のブロック図である。一実施形態において、システム110は、本発明のプリミティブの動作を制御する。例えば、システム110は、(図5に示すような)サーバ525の機能を行ってよい。テスタ制御システム110は、コンピュータ可読命令を実行することが可能な任意のシングルプロセッサまたはマルチプロセッサのコンピューティングデバイスまたはシステムを幅広く表す。制御システム110の例は、ワークステーション、ラップトップ、クライアント側端末、サーバ、分散型コンピューティングシステム、ハンドヘルドデバイス、または、任意の他のコンピューティングシステムもしくはデバイスを含むが、それらに限定されない。その最も基本的な構成において、制御システム110は、少なくとも1つのプロセッサ114とシステムメモリ116とを備えてよい。
プロセッサ114は、データを処理すること、または命令を解釈および実行することが可能な任意のタイプまたは形態の処理ユニットを概して表す。特定の実施形態において、プロセッサ114は、ソフトウェアアプリケーションまたはモジュールから命令を受信してよい。これらの命令は、本明細書において説明および/または示される例示的な実施形態のうちの1または複数のものの機能をプロセッサ114に行わせてよい。
システムメモリ116は、データおよび/もしくは他のコンピュータ可読命令を格納することが可能な任意のタイプもしくは形態の揮発性もしくは不揮発性の記憶デバイスまたは媒体を概して表す。システムメモリ116の例は、RAM、ROM、フラッシュメモリ、または任意の他の適切なメモリデバイスを含むが、それらに限定されない。必須というわけではないが、特定の実施形態では、制御システム110は、揮発性メモリユニット(例えばシステムメモリ116など)および不揮発性記憶デバイス(例えば主記憶デバイス132など)の両方を含んでよい。
プロセッサ114およびシステムメモリ116に加えて、テスタ制御システム110はまた、1または複数の構成要素もしくは要素も含んでよい。例えば、図1Aの実施形態では、制御システム110は、メモリコントローラ118、入出力(I/O)コントローラ120、および通信インタフェース122を含み、その各々は、通信インフラストラクチャ112を介して相互接続されてよい。通信インフラストラクチャ112は、コンピューティングデバイスの1または複数の構成要素の間の通信を容易にすることが可能な任意のタイプまたは形態のインフラストラクチャを概して表す。通信インフラストラクチャ112の例は、通信バス(業界標準アーキテクチャ(ISA)、ペリフェラルコンポーネントインターコネクト(PCI)、PCIエクスプレス(PCIe)、もしくは同様のバスなど)、およびネットワークを含むが、それらに限定されない。
メモリコントローラ118は、メモリもしくはデータを処理すること、または制御システム110の1または複数の構成要素の間の通信を制御することが可能な任意のタイプまたは形態のデバイスを概して表す。例えば、メモリコントローラ118は、通信インフラストラクチャ112を介して、プロセッサ114、システムメモリ116、およびI/Oコントローラ120の間の通信を制御してよい。
I/Oコントローラ120は、コンピューティングデバイスの入力機能および出力機能を調整および/または制御することが可能な任意のタイプまたは形態のモジュールを概して表す。例えば、I/Oコントローラ120は、プロセッサ114、システムメモリ116、通信インタフェース122、ディスプレイアダプタ126、入力インタフェース130、およびストレージインタフェース134などの制御システム110の1または複数の要素の間のデータ転送を制御してよく、または容易にしてよい。
通信インタフェース122は、例示的な制御システム110と1または複数の追加のデバイスとの間の通信を容易にすることが可能な、任意のタイプまたは形態の通信デバイスまたはアダプタを幅広く表す。例えば、通信インタフェース122は、制御システム110と、追加の制御システムを含むプライベートネットワークまたはパブリックネットワークとの間の通信を容易にしてよい。通信インタフェース122の例は、有線ネットワークインタフェース(ネットワークインタフェースカードなど)、無線ネットワークインタフェース(無線ネットワークインタフェースカードなど)、モデム、および任意の他の適切なインタフェースを含むが、それらに限定されない。1つの実施形態において、通信インタフェース122は、インターネットなどのネットワークへの直接リンクを介して、リモートサーバへの直接接続を提供する。通信インタフェース122はまた、任意の他の適切な接続を通じてそのような接続を間接的に提供してよい。
通信インタフェース122はまた、外部バスまたは通信チャネルを介して、制御システム110と、1または複数の追加のネットワークまたは記憶デバイスとの間の通信を容易にするよう構成されるホストアダプタを表してよい。ホストアダプタの例は、スモールコンピュータシステムインタフェース(SCSI)ホストアダプタ、ユニバーサルシリアルバス(USB)ホストアダプタ、IEEE(米国電気電子技術者協会)1394ホストアダプタ、シリアルアドバンスドテクノロジアタッチメント(SATA)および外部SATA(eSATA)ホストアダプタ、アドバンスドテクノロジアタッチメント(ATA)およびパラレルATA(PATA)ホストアダプタ、ファイバチャネルインタフェースアダプタ、イーサネット(登録商標)アダプタ、または同様のものを含むが、それらに限定されない。通信インタフェース122はまた、制御システム110が分散コンピューティングまたはリモートコンピューティングに携わることを可能にしてよい。例えば、通信インタフェース122は、リモートデバイスから命令を受信してよく、または、実行のために命令をリモートデバイスに送信してよい。
図1Aに示すように、制御システム110はまた、ディスプレイアダプタ126を介して通信インフラストラクチャ112に接続される少なくとも1つのディスプレイデバイス124を備えてよい。ディスプレイデバイス124は、ディスプレイアダプタ126によって転送された情報を視覚的に表示することが可能な任意のタイプまたは形態のデバイスを概して表す。同様に、ディスプレイアダプタ126は、ディスプレイデバイス124上で表示するために、グラフィックス、テキスト、および他のデータを転送するよう構成される任意のタイプまたは形態のデバイスを概して表す。
図1Aに示すように、制御システム110はまた、入力インタフェース130を介して通信インフラストラクチャ112に接続される少なくとも1つの入力デバイス128を備えてよい。入力デバイス128は、コンピュータまたは人間のいずれかが生成した入力を制御システム110に提供することが可能な任意のタイプまたは形態の入力デバイスを概して表す。入力デバイス128の例は、キーボード、ポインティングデバイス、音声認識デバイス、または任意の他の入力デバイスを含むが、それらに限定されない。
図1Aに示すように、制御システム110はまた、ストレージインタフェース134を介して通信インフラストラクチャ112に接続される主記憶デバイス132およびバックアップ記憶デバイス133を含んでよい。記憶デバイス132および133は、データおよび/または他のコンピュータ可読命令を格納することが可能な任意のタイプまたは形態の記憶デバイスまたは媒体を概して表す。例えば、記憶デバイス132および133は、磁気ディスクドライブ(例えば、いわゆるハードドライブ)、フロッピー(登録商標)ディスクドライブ、磁気テープドライブ、光ディスクドライブ、フラッシュドライブ、または同様のものであってよい。ストレージインタフェース134は、記憶デバイス132および133と、制御システム110の他の構成要素との間でデータを転送するための任意のタイプまたは形態のインタフェースまたはデバイスを概して表す。
1つの例では、データベース140は、主記憶デバイス132に格納されてよい。データベース140は、単一のデータベースもしくはコンピューティングデバイスの一部を表してよく、または、データベース140は、複数のデータベースもしくはコンピューティングデバイスを表してよい。例えば、データベース140は、制御システム110の一部、および/または、(下記の)図2の例示的ネットワークアーキテクチャ200の一部を表して(に格納されて)よい。あるいは、データベース140は、制御システム110および/またはネットワークアーキテクチャ200の一部などのコンピューティングデバイスがアクセス可能な1または複数の物理的に別個のデバイスを表して(に格納されて)よい。
引き続き図1Aを参照すると、記憶デバイス132および133は、コンピュータソフトウェア、データ、または他のコンピュータ可読情報を格納するよう構成される取り外し可能記憶ユニットから読み出す、および/またはそれに書き込むよう構成されてよい。適切な取り外し可能記憶ユニットの例は、フロッピー(登録商標)ディスク、磁気テープ、光ディスク、フラッシュメモリデバイス、または同様のものを含むが、それらに限定されない。記憶デバイス132および133はまた、コンピュータソフトウェア、データ、または他のコンピュータ可読命令が制御システム110にロードされることを可能にするための他の同様の構造またはデバイスを含んでよい。例えば、記憶デバイス132および133は、ソフトウェア、データ、または他のコンピュータ可読情報を読み出し、および書き込むよう構成されてよい。記憶デバイス132および133は、制御システム110の一部であってもよく、または、他のインタフェースシステムを通じてアクセスされる別個のデバイスであってよい。
多数の他のデバイスまたはサブシステムが、制御システム110に接続されてよい。逆に、本明細書において説明される実施形態を実施するために、図1Aに示される構成要素およびデバイスの全てが存在する必要はない。上述のデバイスおよびサブシステムはまた、図1Aに示すものとは異なるやり方で相互接続されてよい。制御システム110はまた、任意の数のソフトウェア、ファームウェア、および/またはハードウェアの構成を採用してよい。例えば、本明細書において開示される例示的な実施形態は、コンピュータ可読媒体上でコンピュータプログラム(コンピュータソフトウェア、ソフトウェアアプリケーション、コンピュータ可読命令、またはコンピュータ制御ロジックとも呼ばれる)として符号化されてよい。
コンピュータプログラムを含むコンピュータ可読媒体は、制御システム110にロードされてよい。次に、コンピュータ可読媒体に格納されたコンピュータプログラムの全部または一部は、システムメモリ116、および/または記憶デバイス132および133の様々な部分に格納されてよい。プロセッサ114によって実行されたとき、制御システム110にロードされたコンピュータプログラムは、プロセッサ114に、本明細書において説明および/または示される例示的な実施形態の機能を行わせてよく、および/またはそれを行うための手段であってよい。追加的または代替的に、本明細書において説明および/または示される例示的な実施形態は、ファームウェアおよび/またはハードウェアにおいて実装されてよい。
図1Bは、クライアントシステム151、152および153とサーバ141および145とがネットワーク150に接続されてよいネットワークアーキテクチャ100の例のブロック図である。クライアントシステム151、152および153は、図1Aのテスタ制御システム110などの任意のタイプまたは形態のコンピューティングデバイスまたはシステムを概して表す。
同様に、サーバ141および145は、様々なデータベースサービスを提供し、および/または特定のソフトウェアアプリケーションを実行するよう構成される、アプリケーションサーバまたはデータベースサーバなどのコンピューティングデバイスまたはシステムを概して表す。ネットワーク150は、例えばイントラネット、ワイドエリアネットワーク(WAN)、ローカルエリアネットワーク(LAN)、パーソナルエリアネットワーク(PAN)、またはインターネットなどを含む任意の電気通信網またはコンピュータネットワークを概して表す。
図1Aの制御システム110を参照すると、通信インタフェース122などの通信インタフェースは、各クライアントシステム151、152および153とネットワーク150との間に接続を提供するために使用されてよい。クライアントシステム151、152および153は、例えばウェブブラウザまたは他のクライアントソフトウェアなどを使用して、サーバ141または145上の情報にアクセスすることが可能であってよい。そのようなソフトウェアは、サーバ140、サーバ145、記憶デバイス160(1)〜(L)、記憶デバイス170(1)〜(N)、記憶デバイス190(1)〜(M)、またはインテリジェントストレージアレイ195によってホストされるデータに、クライアントシステム151、152、および153がアクセスすることを可能にし得る。図1Bは、データ交換のためのネットワーク(インターネットなど)の使用を描写しているが、本明細書において説明される実施形態は、インターネット、または任意の特定のネットワークベース環境に限定されない。
1つの実施形態において、本明細書において開示される例示的な実施形態のうちの1または複数のものの全部または一部は、コンピュータプログラムとして符号化され、サーバ141、サーバ145、記憶デバイス160(1)〜(L)、記憶デバイス170(1)〜(N)、記憶デバイス190(1)〜(M)、インテリジェントストレージアレイ195、またはこれらの任意の組み合わせにロードされ、それによって実行される。本明細書において開示される例示的な実施形態のうちの1または複数のものの全部または一部はまた、コンピュータプログラムとして符号化され、サーバ141に格納され、サーバ145によって実行され、ネットワーク150を介してクライアントシステム151、152および153に配布されてよい。
異なるアプリケーションを使用する複数のユーザをサポートするテストシステム
図2は、制御された環境チャンバ10または「オーブン」の中にDUTが置かれた典型的なテスト環境を示す。DUTは、テストヘッド20のテスタスライスに接続される。多数のDUTが単一のテスタスライス40に接続され得る。テスタスライス(図3に関連してさらに詳細に説明される)は、テストプランにしたがってDUTに対してテストを行うテスト回路を含む。1つのテストヘッド20につき多数のテスタスライスがあり得る。DUTは、オーブン10の中に挿入されるとき、トレイ30の中に置かれる。オーブン10内にあるとき、チャンバ10の制御された環境を乱さないよう、DUTは通常、ユーザにとってアクセス可能ではない。典型的な環境チャンバにおいては、複数のテスタスライスは、複数のDUTに対して同一のテストプランを実行するロックステップで動作する。さらに、テストヘッドは通常、テストヘッドに直接接続され、このやり方でテストヘッド20のスライスの全てを制御する単一の制御用コンピュータシステム(図示せず)によって制御される。制御用コンピュータは通常、DUTに対して単一のテストプランを実行する単一ユーザによって操作される。
このテスト環境の課題は、各テストの間、所与のテストヘッドのテスタスライスを完全に満たすだけの十分なDUTがないことが多いということである。したがって、テストの間の空きスライスは、そのような条件下では、いかなる有用な作業も行わないという点で無駄である。このため全体的なテストスループットが低減することがあり、非常に高価な電子機器は未使用状態となる。これらの未使用スライスは、異なる用途には供され得ない。なぜなら、1)テストの間、チャンバ内部はアクセス可能ではないから、2)制御コンピュータはいつでも一人のユーザのみをサポートするから、および、3)スライス(それらの全て)は、一度に1つのテストプランについてのみ動作するからである。
テストチャンバは通常、嵩高く、高価でもある。テスト環境の別の欠点は、テストチャンバを十分に利用するべく、例えば製造、エンジニアリングなどのいくつかの異なるユーザグループ間でテストチャンバを同時に共有したいと望む典型的な顧客が、それを行うことができないということである。テストスライスは、典型的なテスト環境において、一度に単一のテストプランについてのみ動作し、単一ユーザ体験のみをサポートするので、顧客は、いかなるときもテストチャンバを十分に利用できず、したがって、追加の装置を購入するか、または効率を犠牲にするかのいずれかを強いられる。
図3は、テスタスライスと、システムコントローラおよびDUTとのその相互接続とについての例示的な実施形態を示す詳細な概略ブロック図である。
図3を参照すると、各テスタスライスはサイトモジュールを備える。サイトモジュールは、1つの実施形態において、テスタスライス340A〜340N上に機械的に構成され得る。ここで、各テスタスライスは少なくとも1つのサイトモジュールを備える。特定の典型的な実施形態において、各テスタスライスは、2つのサイトモジュールと2つのデバイス電源ボードとを備え得る。他の実施形態においては、テスタスライスは、それより多い、またはそれより少ないサイトモジュールおよび/または電源ボードを備えてよい。図3のテスタスライス340Aは、例えば、サイトモジュール310Aおよび310Bと、デバイス電源ボード332Aおよび332Bとを備える。しかしながら、テスタスライス上に構成され得るデバイス電源ボードまたはサイトモジュールの数に対する制限はない。テスタスライス340は、ネットワークスイッチ302を介してシステムコントローラ301に接続される。ネットワークスイッチ302は、32ビット幅のバスを有するサイトモジュールの各々に接続され得る。
1つの実施形態において、システムコントローラ301は、例えば、ATEのユーザがテストプログラムをロードし、ATE300に接続されたDUTに対してテストを実行するためのユーザインタフェースを提供するパーソナルコンピュータ(PC)といったコンピュータシステムであってよい。Advantest Stylus(商標) Operating Systemは、デバイステストの間に通常使用されるテストソフトウェアの1つの例である。それは、ユーザにグラフィカルユーザインタフェースを提供し、当該グラフィカルユーザインタフェースから、テストは構成され、制御される。それはまた、テストフローを制御し、テストプログラムの状態を制御し、どのテストプログラムが実行中であるかを判断し、テスト結果と、テストフローに関連する他のデータとのログを取る機能を備え得る。1つの実施形態において、システムコントローラは、512もの数のDUTに接続され、それらを制御し得る。
1つの実施形態において、システムコントローラ301は、イーサネット(登録商標)スイッチなどのネットワークスイッチを介してサイトモジュールボード310A〜310Bに接続され得る。他の実施形態において、ネットワークスイッチは、例としてファイバチャネル、802.11、またはATMなどの異なるプロトコルと互換性のあるものであってよい。
デバイス電源ボード332A〜332Bの各々は、サイトモジュール310A〜310Bのうちの1つから制御され得る。テスタプロセッサ304上で動作するソフトウェアは、特定のサイトモジュールにデバイス電源をあてがうよう構成され得る。1つの実施形態において、サイトモジュール310A〜310Bおよびデバイス電源332A〜332Bは、例えば、例としてペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)、シリアルATアタッチメント(SATA)、またはシリアルアタッチドSCSI(SAS)といった高速シリアルプロトコルを使用して互いに通信し合うよう構成される。
1つの実施形態において、各サイトモジュールは、図3に示すように2つのFPGAで構成される。図3の実施形態のFPGA316および318の各々は、テスタプロセッサ304によって制御される。テスタプロセッサ304は、図3においてシステムバス330および332によって示される、PCIeなどの8レーンの高速シリアルプロトコルインタフェースを使用してFPGAの各々と通信できる。他の実施形態において、テスタプロセッサ304はまた、例えばシリアルATアタッチメント(SATA)またはシリアルアタッチドSCSI(SAS)といった異なる高速シリアルプロトコルを使用してFPGAと通信できる。
FPGA316および318は、それぞれメモリモジュール308および306に接続される。メモリモジュールは、FPGAデバイスおよびテスタプロセッサ304の両方と接続され得て、それらによって制御され得る。
FPGA316および318は、それぞれバス352および354を介してロードボード380上のDUT372A〜372Mに接続され得る。ロードボード380は、ライン352および354に関係するDUTへの通信に使用されるプロトコルにとらわれない、サイトモジュール端における汎用高速接続を可能にする物理的なハーネスである。しかしながら、DUT端では、ロードボードは、DUTによって使用されているプロトコルに特有のコネクタを有するよう設計される必要がある。
図3はテスタスライスの例示的な実施形態のみを示していることに留意すべきである。さらに、本発明の実施形態は、図3に示すテスタスライスのタイプのみに限定されないことに留意されたい。本発明の実施形態は、下記でさらに説明される異なるタイプのテスタスライスおよびプリミティブを含み得る。
本発明の1つの実施形態において、DUT372A〜372Mは、テストのために、サーマルチャンバ390の内部に置かれたロードボード380に積まれる。DUT372A〜372Mおよびロードボード380は、デバイス電源332Aおよび332Bから電力を得る。
各FPGAに接続され得るDUTの数は、FPGA内のトランシーバの数と、各DUTによって必要とされるI/Oレーンの数とで決まる。1つの実施形態において、FPGA316および318はそれぞれ、32個の高速トランシーバを備えることができ、バス352および354はそれぞれ、32ビット幅であり得る。しかしながら、用途に応じてそれより多い、またはそれより少ないものが実装され得る。例えば、各DUTが8個のI/Oレーンを必要とする場合、そのようなシステムでは各FPGAに4つのDUTのみが接続され得る。
図4Aは、本発明の一実施形態に係る、DUTインタフェースボード(DIB)400とインタフェースで接続されるプリミティブ410を示す。図2に示すテスタスライス40と同様に、図4Aのプリミティブは、テストヘッド20に適合する一タイプの個別のテストモジュールであり、テストプランにしたがってDUTに対してテストを行うテスト回路を備える。プリミティブは、例えばサイトモジュール、電源などの全ての様々な電子機器がその内に収容される筐体450を備える。DIB400は、DUT420に合わせた寸法の特注のコネクタを使用して複数のDUT420を含み得る。DIB400はまた、筐体470を備え得る。DIB400は、図3に示すロードボード380と同様のロードボード(図示せず)を介してプリミティブ410のユニバーサルバックプレーン(図示せず)にインタフェースで接続する。プリミティブ410は、DUT420に対してテストプランを行うための(図3に示すテスタスライス340Aと同様の)テスト回路を含む。プリミティブ410は、任意の他のプリミティブとは独立して動作でき、(図3に示すシステムコントローラ301と同様の)制御サーバに接続される。
図4Bは、複数のプリミティブ491を備える作業セルを示す。本発明の実施形態は、(図4Bに示すプリミティブと同様の)複数のプリミティブと、関連付けられるDIBとを利用してDUTをテストする。本発明の実施形態はまた、(図2のテスタスライス40と同様の)テスタスライスを使用してDUTをテストできる。各プリミティブ(またはテスタスライス)はモジュール式であり、それが他のプリミティブ(またはテスタスライス)とは独立して動作することが可能であることを意味する。したがって、(図4Bに示すような)ラック内の複数のプリミティブのセットはそれぞれ、異なるテストプランの下で動作することができる。プリミティブは、命令、制御、管理などのために制御サーバと通信する。制御サーバは、それがサポートする様々なプリミティブのための複数のアプリケーションプログラムまたはテストプランをホストすることが可能である。プリミティブは、標準IPネットワークを介してサーバと通信できる。遠隔配置され得る様々なコンピュータシステムは、標準IPネットワーク接続を介してサーバにアクセスできる。
したがって、このテストプラットフォームの下では、1)プリミティブのモジュール性と、2)標準IPネットワーク接続の使用とによって、複数のプリミティブまたはテスタスライスが一人のユーザにしたがって所与のテストプランの下で複数のDUTをテストしている一方で、同一ラックの第2の複数のプリミティブが第2のユーザによって指示される完全に異なるアプリケーション(または異なるテストプラン)を行っている、などのことが可能である。したがって、従来のテストシステムの未使用テスト回路と関連付けられる上述の課題は解消される。例えば、6個のプリミティブを備えるテストヘッドにおいて、当該プリミティブのうちの2個をSATAタイプのデバイスをデバッグするためにエンジニアリング部専用とする一方で、当該プリミティブのうちの4個が製造部によるSSDドライブのボリュームテスト専用にされ得ることが可能であってよい。
1つの実施形態において、テストシステムが図4Aに示すプリミティブを使用する場合、プリミティブのラックと関連付けられたDUTをテストするとき、環境チャンバはもはや必要ではない。なぜなら、プリミティブは効率的なやり方で分割されるよう設計されるからである。この実施形態において、プリミティブの筐体450は、DUTからの熱が筐体内部に保持されることを可能にし、したがって、別個の加熱チャンバは必要ない。その結果、DUTおよびプリミティブに対していつでも直接的なユーザ操作が可能となる。換言すると、DUTは、(筐体内でより長い間電源が投入されるとき)より高い温度でDUTをテストするために必要な熱を供給する。さらに、プリミティブの筐体450は、空気がプリミティブ内部を循環してDUTを冷却し、結果的にプリミティブの内部温度を下げることを可能とするファンおよび/または通気口を含んでよい。
異なる実施形態において、テストシステムが図2に示すテスタスライスを使用する場合、環境チャンバは依然として必要だが、システムのモジュール性により、異なるユーザが環境チャンバの個々のセクションの排他的制御を有することが可能である。したがって、DUTおよびテスタスライスに対していつでも直接的なユーザ操作が可能となる。例えば、第1のユーザが第1セットのテスタスライスで環境チャンバにおいてテストを実行中であってよい一方で、第2のユーザが、第2のユーザの排他的制御の下にある第2セットのテスタスライス内のDUTを操作してよい。
図5は、本発明の一実施形態に係る、異なるアプリケーションを使用する複数のユーザをサポートするテストシステム500を示す。図5に示すように、制御サーバ525は、異なるプリミティブ540aおよび540bと通信する。これらの2つのプリミティブは、(図4Bに示すような)単一のラック内に配置され得る。図5の例示的なテストシステムはプリミティブを使用するが、本発明の原理は、テスタスライスを使用するテストシステムにも等しく適用可能であることに留意されたい。
プリミティブ540aは、テストプラン「TP1」を使用して(DIBを介して)複数のDUT550aをテストするように示されている。プリミティブ540bは、テストプラン「TP2」と呼ばれる別個のアプリケーションを使用して(DIBを介して)複数のDUT550bをテストするように示されている。2つの異なる標準IPネットワーク接続を通じて、第1のユーザコンピュータ510および第2のユーザコンピュータ520は共に制御サーバ525に接続される。
例えば、第1のユーザコンピュータを顧客のエンジニアリング部専用とすることができる一方、第2のユーザコンピュータは製造部専用とすることができる。これらのユーザコンピュータは、互いに遠く離れていてよく、サーバ525から遠く離れていてよい。さらに多くのプリミティブおよび/またはテスタスライスがサーバ525と通信でき、説明のために2つのみが示されていることが理解されよう。
図5に示す例では、第2のユーザコンピュータ520は、プリミティブ540bによる実行を介して、複数のDUT550bに対する製造テストプランを制御している。この製造テストプランは、制御サーバ525にロードされ、次に、DUT550b上で実行するためにプリミティブ540bにダウンロードされ得る。次にテスト結果がその反対方向に通信され得る。この例では、ユーザコンピュータ520は、DUT550bの大量生産テストの間、生産の専門家の管理下であり得る。
このように、本発明の実施形態は、同一のテスタを使用して完全に異なる機能をサポートできる。例えば、製造テストの間、テスタは、テストヘッド内のプリミティブのサブセットを使用して固定の作業フローを実行していてよい。例として、製造作業フローは、SSDドライブにバーコードを付けること、それらをテストすること、それらに「合格」または「不合格」のタグ付けをすることを備えてよい。同時に、エンジニアリングチームのメンバが、テストヘッド内の異なるセットのプリミティブを使用して、SATAドライブの不合格結果をデバッグすることなどの完全に異なる機能を行っていてよい。
上記のテストと同時に、第1のユーザコンピュータ510は、プリミティブ540aを介して、複数のDUT550aに適用するためのエンジニアリングテストプランを制御できる。エンジニアリングテストプランは、まだ最終決定されていない、開発中のテストプランであり得る。あるいは、エンジニアリングテストプランは単に、例えば、DUTタイプxに対してDUTタイプyといった、異なるプロトコルを使用した異なるDUTのテスト用の異なるタイプの製造テストプランであり得る。このエンジニアリングテストプランは、制御サーバ525にロードされ、次に、DUT550a上で実行するためにプリミティブ540aにダウンロードされ得る。次にテスト結果がその反対方向に通信され得る。この例では、ユーザコンピュータ510は、将来使用するための、現在はプロトタイプに属するテストプランを開発するテストエンジニアの管理下であり得る。
1つの実施形態において、ユーザコンピュータ510および520は、1つの実施形態において、例えばAdvantest Stylus(商標)といったテストソフトウェアを実行するシステムコントローラであり得る。異なる実施形態において、ユーザコンピュータ510および520は、例えばIPネットワークといった通信ネットワークを介してサーバ525に接続されるユーザ端末であり得る。ここで、サーバ525は、例えばAdvantest Stylus(商標)といったテストソフトウェアを実行するシステムコントローラである。
1つの実施形態において、サーバ525は、全ての接続されたプリミティブ(またはテスタスライス)に対するテストをモニタするコントローラであり、ユーザにGUIを提供しもする。他の実施形態において、ユーザは、図5に示すようにIP接続を介してサーバに接続する。ここで、サーバに接続されたユーザコンピュータの各々は、関連付けられたユーザに別個のGUIを提供して、関連付けられたセットのプリミティブを制御する。
1つの実施形態において、サーバ525は、ユーザ間でリソースを割り当てる割り当てスキームを実行できる。例えば、サーバは、ユーザの用途に応じて、プリミティブおよび/またはテスタスライスをユーザに割り当てることができる。1つの実施形態において、サーバは、異なるユーザに、異なる目的のための異なるプリミティブおよび/またはテスタスライスを動的に割り当て、管理できる。サーバはまた、ユーザコンピュータの各々と、サーバ525に接続された様々なプリミティブ(およびそれらの関連付けられたDUT)との間の双方向通信を可能にする。サーバはまた、様々な接続されたプリミティブにおいて実行する同時の作業フローを管理でき、接続されたプリミティブおよび/またはテスタスライスにおける様々な作業フローを追跡できる。
本発明の実施形態は、同一のテストヘッド20を使用して同時に(異なる寸法、タイプ、およびフォームファクタを含む)異なるタイプのデバイスをテストするために有利に使用され得ることに留意されたい。例えば、同一のテスタは、異なるプリミティブまたはテスタスライスを使用して同時にSATAドライブとSSDドライブとをテストするために使用され得る。
さらに、テストされている異なるタイプのデバイスの各々に対して、または、テストヘッド内の各プリミティブまたは各テスタスライスに対して、異なるテストプランが実行され得る。これにより、単一の顧客が、複数の機能を並行して行うのに単一のテスタを使用することが有利に可能になり、機能ごとの専用のテスタの必要性をなくす。本発明の実施形態をサポートするべく、1つの実施形態において、テスタソフトウェアは、同時に複数のテストプログラムをロードする能力を有する。ここで、各テストプログラムは、同時に異なるプリミティブにおいて実行し得る。例えば、ユーザは、1つのグループにつき1つのテストプログラムをロードすることが可能であってよい。ここで、グループとは、1つのトレイスロット上の全てのDUTと定義される。1つの実施形態において、テスタソフトウェアは、テスタシステム内にあるプリミティブと同数の、同時に実行されるテストプログラムをサポートする能力を有し得る。
したがって、プリミティブ540aが複数のDUTをテストする複数のプリミティブを表すと仮定すると、同一ラックの第2の複数のプリミティブ540bが異なるユーザによって異なる目的のために使用されることが可能であり、それにより、いかなる未使用の構成要素をもなくす。より具体的には、エンジニアリングチームによってDUT550aに対して第1のテストが行われている一方で、製造チームは、後に使用するためのその後のテストに備えるべくプリミティブ550bを並行して有利に使用していてよい。
制御サーバ525とユーザコンピュータとの間で標準IPネットワーク通信が使用されるので、複数のユーザコンピュータがいつでも制御サーバ525にアクセスしていてよく、遠く離れていてよい。これにより、複数の異なるテストプランが、ラックの様々なプリミティブにロードされ、異なるユーザによるサーバの制御を介して互いに独立して動作することが可能となる。
プリミティブの設計のおかげで環境チャンバが取り除かれる実施形態において、プリミティブ540aは直接手動で相互作用される一方で、プリミティブ540bのテストプランが動作中であることが可能であり、逆も同様である。
同様に、環境チャンバが依然として使用される、テスタスライスを有する実施形態においてでさえ、複数の異なるユーザは、環境チャンバの個々のセクションの排他的制御を有し得る。なぜなら、テスタスライスは、互いに独立して使用され得るからである。
本発明の利点は、各プリミティブが独立して動作できるという点で、より大きなテスタの柔軟性を備える。本発明の別の利点は、未使用テスト回路をなくすことによってテスタ効率を増大させることである。本発明の別の利点は、複数のユーザが、プリミティブの所与のラックの内で同時に異なるDUTに対して異なるテストプランを実行していてよいことである。
テストプログラムフロー制御
1つの実施形態において、ユーザは、プリミティブまたはテスタスライスに接続されたDUTの各々に対して異なるテストフローを実行できる。図6は、従来のテスタに対する、本発明の実施形態が提供する新規な改善を示す大まかな概観図である。
図6に示し、上述したように、従来のテスタには限界があった。なぜなら、それらは、テストヘッドの内部に含まれる全てのテスタスライスにおいて単一のテストプラン(またはテストプログラム)のみを実行し得るからである。
さらに、上記で詳述したように、本発明の実施形態は、一部には1)プリミティブのモジュール性と、2)標準IPネットワーク接続の使用との結果、従来のテスタを改善した。したがって、図6に示すように、複数のプリミティブまたはテスタスライスが一人のユーザにしたがって所与のテストプランの下で複数のDUTをテストしている一方で、同一ラックの第2の複数のプリミティブが第2のユーザによって指示される完全に異なるアプリケーション(または異なるテストプラン)を行っている、などのことが可能である。例えば、テスタ620が8個のプリミティブを含む場合、プリミティブの各々は、異なるテストプログラム(TP0、TP1、・・・TP8)を実行することが可能である。さらに、プリミティブの各々は、異なるプロトコルを実行するDUTをテストできる。例えば、1つのプリミティブまたはプリミティブのセットがSSDドライブをテストできる一方で、別のプリミティブまたはプリミティブのセットはSATAドライブをテストできる。
本発明の実施形態はまた、プリミティブ(またはテスタスライス)に接続されたDUTの各々に対してユーザが異なるテストフローを実行することを可能にすることによって、従来のテスタを改善する。同一のプリミティブに接続された全てのDUTは同一のプロトコルを実行してよいが、本発明の実施形態は、各プリミティブにおけるDUTが、異なるテストフローを実行することを可能にする。図6のテスタ630に示すように、テストプログラムTP0を実行するプリミティブに接続されたDUT0はフローAを実行し、DUT2はフローBを実行し、DUT7はフローCを実行する。換言すると、プリミティブ内の各DUTは、それ自身のテストフローを実行でき、当該プリミティブ内の全ての他のDUTと同一のテストフローを実行することを要求されない。
図7は、本発明の一実施形態に係るテストプログラムの様々な構成要素を示す。テストプログラムは通常、標準テストインタフェース言語(Standard Test Interface Language)(STIL)およびテスト法(.so)ファイルの2つのファイルから構成される。テスト法(.so)ファイルは通常、テスタのサイトモジュール上で動作してDUTを直接テストするコンピュータコードを含む。一方、STILファイルは、(他の構成情報の中でも特に)テストプログラムを作成するべくどのようにテスト法が編成されるかについての情報を備える。
テスト法は、テストプログラムの基本的な構成単位を備える。例えば、図7に示すように、テスト法710は、デバイスをオープンする動作、DUTに対してリセットを行う動作、または任意の他のテストに関連した動作を備え得る。テスト法は、直接DUTと通信する。テスト法は、図7を使用して下記で詳述される階層で、STILファイルにおいて編成される。
本発明の1つの実施形態において、テスト法は、テストパラメータ730において呼び出される。テストパラメータ730は、特定の順序で実行されるテスト法のセットである。テストパラメータは通常、テスト法のリストを備える。
テストセグメント740は通常、単一のテストパラメータ730と関連付けられる。テストパラメータ730は、テストセグメントにおいて呼び出され得る。複数のセグメントにおいて同一のテストパラメータが使用され得ることに留意されたい。また、テストセグメントは、テストパラメータだけでなくDUTのビン情報も備えることにさらに留意されたい。ビン番号は、DUTが属する物理的ビンに関連していてよい。したがって、テストセグメントは、テストパラメータ内のテスト法を、テストパラメータからのテスト法が実行されることになっている物理的DUTに結び付ける。プログラムシーケンスを作るべく、複数のテストセグメントが組み合わせられ得る。
プログラムシーケンス760は、特定の順序で実行されるセグメントのセットである。(a)スタート−前処理の段階、(b)メイン−実際のテストの段階、(c)フィニッシュ−後処理の段階、例えばデバイスの電源オフ、クリーンアップなど、および(d)デバッグ−デバッグ目的で、手動で実行され得るセグメント(オプションであってよい)、という4つの異なるプログラムシーケンスがある。全てのテストプログラムは、スタート、メイン、フィニッシュのプログラムシーケンスを有する。デバッグ目的に利用可能な、オプションのデバッグプログラムシーケンスもある。
従来のテスタは通常、1つのSTILファイルにつき1セットのプログラムシーケンスのみを許容する。本発明の1つの実施形態において、テストフロー構成体は、4つのプログラムシーケンスのセットを備えるテスタソフトウェア(例えばAdvantest Stylus(商標))内で定義される。例えば、図7に示すように、テストフローABCは、スタート、メイン、フィニッシュ、およびデバッグの4つのプログラムシーケンスを備える。同様に、テストフローDEFはまた、スタート、メイン、フィニッシュ、およびデバッグの4つのプログラムシーケンスを備える。さらに、テストスイート構成体が作成される。テストスイート720は、テストフローの集まりとして定義される。
本発明の1つの実施形態において、ユーザは1つのSTILファイル内で複数のテストフローを定義することが有利に可能である。本発明の実施形態は、1つのSTILファイル内で複数のテストフローをユーザが定義することを可能にすることと、プリミティブ(またはテスタスライス)に接続されたDUTの各々に対して異なるテストフローを実行することとによって、従来のテスタを改善する。プリミティブ内の各DUTは、STILファイル内の定義されたテストフローのうちの1つを実行してよい。同一のプリミティブに接続された全てのDUTは同一のプロトコルを実行してよく、同一ユーザの制御下にあってよいが、本発明の実施形態は、各プリミティブにおけるDUTが、異なるテストフローを実行することを可能にする。したがって、本発明の実施形態は、(上述したプリミティブごとの柔軟性に加えて)DUTごとの柔軟性を可能にする。さらに、本発明の実施形態は、各デバイスが複数の挿入を有することを可能にする。ここで、全ての挿入は異なるテストフローを必要とする。STILファイルは、全ての挿入を処理するよう構成される。
プリミティブ内のDUTの各々が、テストプロセスの間、異なる点または段階にあることを可能にすることによって、本発明の実施形態は、1つのテストプログラムにおいて単一のテストフローのみを許容した従来のテスタに比べて、テストを有利により効率的にする。従来のテスタは、テスタ内の全てのDUTに対して同一のテストフローを実行することに限定されていた。複数のテストフローへのサポートがなければ、製造プロセスおよびエンジニアリングプロセスの両方は概してより複雑である。なぜなら、リソースが効率的に使用され得ないからである。
したがって、本発明の実施形態は、異なるテスト法が異なるDUTに対していかなるときも実行されることを可能にする。これにより、ユーザがテスタのリソースを十分に利用することが可能になる。複数のテストフローをサポートする能力がなければ、テストプロセスの異なる段階にあるDUTは、いくつかテスタの間で分離される必要があるであろう。例として、テスタ内の各DUTが3つの異なるテストプログラムを実行する必要がある場合を考えられたい。以前ならば、顧客は、第1のテストプログラムをロードし、第2のテストプログラムを開始する前に、テスタ内の全てのDUTを終了させる必要があったであろう。第1のテストプログラムを完了するまで実行した後、次に、ユーザは、第2のテストプログラムをロードし、完了するまで全てのデバイスを終了させる必要がある、などとなったであろう。
本発明の実施形態を使用して、顧客は、マルチフローSTILファイルにおいて、3個のテストプログラムの各々を単一のテストフローに統合できる。次に、DUT12がDUT0よりかなり前に終了した場合、顧客は、DUT0が依然として第1のテストフローの実行の最中である間に、DUT12に対して第2のテストフローを実行できる。したがって、本発明の実施形態は、顧客が各プリミティブにおいて異なるテストプログラムを実行することを可能にするのみならず、顧客が各DUTに対して異なるテストプログラムを実行することを可能にもする。したがって、本発明の実施形態は、ユーザに多大な柔軟性を提供し、システムリソースのより効率的な活用を助ける。
1つの実施形態において、ユーザは2つの既存のSTILファイルを組み合わせることが可能であってよい。STILファイルにおいて定義された全てのテストフローは、同一セットのテスト法(例えば、テスト法710)に依存するので、ユーザは、個々のテストプログラムのテスト法(.so)ファイルにおいて利用可能なテスト法の全てが、組み合わせられたテストプログラムのテスト法ファイルにおいても利用可能であることを保証しなければならない。
本発明の実施形態はまた、テストフローを編集するグラフィカルユーザインタフェース(GUI)を可能にする。例えば、図7に示すように、GUIは、例えばプライマリ、ABC、DEF、GHIなどの様々なテストフローのためのタブを有する。さらに、各フローは、例えば図7に示すようなスタート、メイン、フィニッシュ、デバッグといった、該フロー内のプログラムシーケンスの各々のための別個のタブを有する。図7の例では、テストフローウィンドウ795は、テストフロープライマリのメインシーケンスを示している。メインシーケンスは、テストフロープライマリの実際のテスト段階を含む。本発明の実施形態は、図7の例において示すGUIを使用したテストフローの編集を可能にする。テストフロープライマリのメインシーケンスを編集するべく、例えば、ユーザは、テストフローウィンドウ795に示されるセグメントを、図表を用いて編集できる。
本発明の実施形態はまた、GUIがテストフローを実行することを可能にする。GUIからテストプログラムを実行するとき、ユーザは、1つのテストフローを実行するか、または、テストスイート全体を実行するかを選択できる。特定のテストフローを実行するべく、ユーザは、実行したいテストフローを選択する。次に、ユーザはテストプログラムの実行を開始できる。選択されたフローは、DUTツールにおいて選択された全てのDUTについて実行される。テストスイートを実行するべく、ユーザは、プログラムが動作することを望むDUTを選択し、次に、GUIのDUTツールの実行ボタンを押すことができる。テストスイートを実行するとき、何か故障がある場合、テストスイートは動作を停止でき、GUIは故障を報告する(その後のフローは故障品に対しては実行されない)。
本発明の実施形態はまた、実行順序の付番を可能にする。テストフローの各々は、上述されたような基本的なセグメントに基づく。本発明の実施形態は、セグメントの各々に識別番号をあてがう。これにより、テスト進捗のより良好な視認性がユーザに提供される。ランタイムの間、ユーザは、識別番号を使用して、テストがどの段階にあるのかを判断することが可能となる。図7に示されている実行番号761は、ユーザが編集できる。さらに、実行番号はオプションであり、全てのセグメントが、実行番号が必要とするわけではない。実行番号が定義されない場合、それは表示されない。
1つの実施形態において、テスタソフトウェアは、特定のランタイムの段階をサポートする。例えば、デバイスごとに、テスタソフトウェアは、DUTに対してどのテストフローが動作するべきかを自動的に判断してよい。テストフローが終了したとき、自動化されたシステムはまた、関連付けられたDUTに対して、次のテストフローを続けるか、またはテストプロセスを終了するかを判断してよい。
図8は、本発明の1つの実施形態に係る、同一のテスタにおいて複数のテストプログラムを同時に実行するための例示的なコンピュータ実装プロセスのフローチャートを示す。しかしながら、本発明は、フローチャート800によって提供された説明に限定されない。むしろ、本明細書において提供される教示から当業者には明らかなように、他の機能フローが本発明の範囲および主旨内に含まれる。フローチャート800は、上述した例示的な実施形態を引き続き参照して説明されるが、当該方法はそれらの実施形態に限定されない。
段階802において、第1のテストプランが、第1のユーザコンピュータ、例えばユーザコンピュータ510から、制御サーバ、例えばサーバ525にロードされる。ここで、制御サーバは、テスタ内の複数のプリミティブと通信する。上述したように、本発明の実施形態は、テスタスライスにも適用される。制御サーバは通常、制御サーバがプリミティブと通信し、プリミティブ内部のDUTに対してテストプランを実行することを可能にする、例えばAdvantest Stylus(商標) Operating Systemといったテスタソフトウェアを実行している。
段階804において、第1セットのプリミティブと関連付けられたDUTに対する実行のために、複数のプリミティブのうちの第1セットのプリミティブに第1のテストプランがダウンロードされる。図5と関連付けられた例において言及したように、第1のユーザコンピュータは、エンジニアリンググループによって制御されてよく、第1セットのプリミティブは、エンジニアリンググループのテストプランを実行していてよい。
段階806において、第2のテストプランが、第2のユーザコンピュータ、例えばユーザコンピュータ520から制御サーバにロードされる。第2のユーザコンピュータは、例えば、顧客サイトの製造グループの制御下にあってよい。
段階808において、第2セットのプリミティブと関連付けられたDUTに対する実行のために、複数のプリミティブ中の第2セットのプリミティブに第2のテストプランがダウンロードされる。
段階810において、サーバは、第1サブセットのプリミティブに対して第1のテストプランを、第2サブセットのプリミティブに対して第2のテストプランを同時に実行する。
図9は、本発明の1つの実施形態に係る、同一のテスタにおいて単一のプリミティブ内部で複数のテストフローを同時に実行するための例示的なコンピュータ実装プロセスのフローチャートを示す。しかしながら、本発明は、フローチャート900によって提供された説明に限定されない。むしろ、本明細書において提供される教示から当業者には明らかなように、他の機能フローが本発明の範囲および主旨内に含まれる。フローチャート900は、上述した例示的な実施形態を引き続き参照して説明されるが、当該方法はそれらの実施形態に限定されない。
段階902において、テストプランが、ユーザコンピュータ、例えばコンピュータ510から、制御サーバ、例えばサーバ525にロードされる。ここで、制御サーバは、テスタ内の例えばプリミティブ540a〜540bといった複数のプリミティブと通信する。制御サーバは通常、制御サーバがプリミティブと通信し、プリミティブ内部のDUTに対してテストプランを実行することを可能にする、例えばAdvantest Stylus(商標) Operating Systemといったテスタソフトウェアを実行している。
段階904において、複数のプリミティブのうちの一プリミティブに、当該一プリミティブと関連付けられたDUTに対する実行のために、テストプランがダウンロードされる。上述したように、本発明の1つの実施形態において、ユーザは、テストプランの1つのSTILファイル内で複数のテストフローを定義することが可能である。
段階906において、複数のテストフローのうちの第1のテストフローが、当該一プリミティブ内部の第1のDUTに対して実行される。段階908において、複数のテストフローのうちの第2のテストフローが、当該一プリミティブ内部の第2のDUTに対して実行される。ここで、第1のテストフローおよび第2のテストフローは同時に実行される。上述したように、本発明の実施形態は、1つのSTILファイル内で複数のテストフローをユーザが定義することを可能にすることと、プリミティブ(またはテスタスライス)に接続されたDUTの各々に対して異なるテストフローを実行することとによって、従来のテスタを改善する。プリミティブ内の各DUTは、STILファイル内の定義されたテストフローのうちの1つを実行してよい。同一のプリミティブに接続された全てのDUTは同一のプロトコルを実行してよく、同一ユーザの制御下にあってよいが、本発明の実施形態は、各プリミティブにおけるDUTが、異なるテストフローを実行することを可能にする。
前述の説明は、説明することを目的としており、具体的な実施形態に関連して説明されてきた。しかしながら、例示された上記説明は、網羅的であることも、開示された厳密な形態に本発明を限定することも意図していない。上記教示に照らして、多くの修正および変形が可能である。実施形態は、本発明の原理とその実際の適用を最も良く説明するべく選択され、説明された。それにより、他の当業者が、本発明と、予期される特定の用途に適し得る様々な修正を加えた様々な実施形態とを最もよく利用することを可能にする。

Claims (22)

  1. 自動テスト装置(ATE)を使用してテストを行うための方法であって、
    テストプログラムをユーザコンピュータから制御サーバにロードする段階であって、前記制御サーバは、テスタ内の複数のプリミティブと通信し、前記テストプログラムは、複数のテストフローを含む、段階と、
    前記テストプログラムを前記複数のプリミティブのうちの一プリミティブにダウンロードする段階と、
    前記一プリミティブ内の第1のDUTに対して前記複数のテストフローのうちの第1のテストフローを実行する段階と、
    前記一プリミティブ内の第2のDUTに対して前記複数のテストフローのうちの第2のテストフローを同時に実行する段階と
    を備える方法。
  2. 前記一プリミティブ内の各DUTに対して異なるテストフローを同時に実行する段階
    をさらに備える、請求項1に記載の方法。
  3. 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項1または2に記載の方法。
  4. 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項1から3のいずれか一項に記載の方法。
  5. 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項4に記載の方法。
  6. 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するグラフィカルユーザインタフェース(GUI)を使用してユーザが編集できる、請求項1から5のいずれか一項に記載の方法。
  7. 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが編集できる、請求項1から5のいずれか一項に記載の方法。
  8. 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するGUIを使用して、ユーザが実行できる、請求項1から5のいずれか一項に記載の方法。
  9. 自動テストを行うためのシステムであって、
    テストプログラムをユーザから制御サーバにロードするよう動作可能なユーザコンピュータであって、前記テストプログラムは、複数のテストフローを含む、ユーザコンピュータと、
    複数のプリミティブを配置するテスタと、
    制御サーバであって、前記ユーザコンピュータおよび前記テスタに通信可能に接続され、前記テストプログラムを前記複数のプリミティブのうちの一プリミティブにダウンロードするよう動作可能であり、さらに、前記一プリミティブ内の第1のDUTに対して前記複数のテストフローのうちの第1のテストフローを実行し、同時に、前記一プリミティブ内の第2のDUTに対して前記複数のテストフローのうちの第2のテストフローを実行するよう動作可能な制御サーバと
    を備えるシステム。
  10. 前記制御サーバはさらに、前記一プリミティブ内の各DUTに対して異なるテストフローを同時に実行するよう動作可能である、請求項9に記載のシステム。
  11. 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項9または10に記載のシステム。
  12. 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項9から11のいずれか一項に記載のシステム。
  13. 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項12に記載のシステム。
  14. 前記複数のテストフローは、前記ユーザコンピュータにおいて動作するグラフィカルユーザインタフェース(GUI)を使用してユーザが編集でき、前記ユーザコンピュータは、標準IP接続を使用して前記制御サーバと通信可能に接続される、請求項9から13のいずれか一項に記載のシステム。
  15. 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが編集できる、請求項9から13のいずれか一項に記載のシステム。
  16. 前記複数のテストフローは、前記制御サーバにおいて動作するGUIを使用して、ユーザが実行できる、請求項9から13のいずれか一項に記載のシステム。
  17. 自動テストを行うためのシステムであって、
    テストプログラムをユーザから制御サーバにロードするよう動作可能なユーザコンピュータであって、前記テストプログラムは、複数のテストフローを含む、ユーザコンピュータと、
    複数のテスタスライスを配置するテスタと、
    制御サーバであって、前記ユーザコンピュータおよび前記テスタに通信可能に接続され、前記テストプログラムを前記複数のテスタスライスのうちの一テスタスライスにダウンロードするよう動作可能であり、さらに、前記一テスタスライス内の各DUTに対して異なるテストフローを同時に実行するよう動作可能な制御サーバと
    を備えるシステム。
  18. 前記テストプログラムは、標準テストインタフェース言語(STIL)ファイルを含み、前記複数のテストフローは、前記STILファイル内で定義される、請求項17に記載のシステム。
  19. 各テストフローは、複数のプログラムシーケンスを有し、前記複数のプログラムシーケンスの段階は、前処理段階、テスト段階、後処理段階、およびデバッグ段階からなる群から選択され得る、請求項17または18に記載のシステム。
  20. 各プログラムシーケンスは、複数のセグメントを含み、前記複数のセグメントの各々は、タグ付けされ、識別番号を使用して識別されるよう動作可能であり、前記識別番号は、前記複数のテストフローに実行順序の付番を行うために使用される、請求項19に記載のシステム。
  21. 自動テスト装置(ATE)を使用してテストを行うための方法であって、
    第1のテストプランを第1のユーザコンピュータ上のグラフィカルユーザインタフェースから制御サーバにロードする段階であって、前記制御サーバは、テスタ内の複数のプリミティブと通信し、前記複数のプリミティブは、前記テスタ内の単一のラック内に配置される、段階と、
    前記第1のテストプランを前記複数のプリミティブのうちの第1サブセットのプリミティブにダウンロードする段階であって、前記第1のテストプランは、複数のテストフローを含む、段階と、
    第2のテストプランを第2のユーザコンピュータのグラフィカルユーザインタフェースから前記制御サーバにロードする段階と、
    前記第2のテストプランを前記複数のプリミティブのうちの第2サブセットのプリミティブにダウンロードする段階と、
    前記第1のテストプランおよび前記第2のテストプランを同時に実行する段階と、
    前記第1サブセットのプリミティブ内の第1のDUTに対して、前記複数のテストフローのうちの第1のテストフローを実行する段階と、
    前記第1サブセットのプリミティブ内の第2のDUTに対して、前記複数のテストフローのうちの第2のテストフローを同時に実行する段階と
    を備える方法。
  22. 前記第1のテストプランが動作中であり、前記第2のテストプランが実行を完了している間、
    第3のテストプランを第3のユーザコンピュータのグラフィカルユーザインタフェースから前記制御サーバにロードする段階と、
    前記第3のテストプランを前記複数のプリミティブのうちの第3サブセットのプリミティブにダウンロードする段階と、
    前記第1のテストプランおよび前記第3のテストプランを同時に実行する段階と
    をさらに備える、請求項21に記載の方法。
JP2018084431A 2017-04-28 2018-04-25 テストプログラムフロー制御 Active JP6748671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/582,137 US10451668B2 (en) 2017-04-28 2017-04-28 Test program flow control
US15/582,137 2017-04-28

Publications (3)

Publication Number Publication Date
JP2018200305A true JP2018200305A (ja) 2018-12-20
JP2018200305A5 JP2018200305A5 (ja) 2019-06-27
JP6748671B2 JP6748671B2 (ja) 2020-09-02

Family

ID=63917144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084431A Active JP6748671B2 (ja) 2017-04-28 2018-04-25 テストプログラムフロー制御

Country Status (5)

Country Link
US (1) US10451668B2 (ja)
JP (1) JP6748671B2 (ja)
KR (1) KR102481257B1 (ja)
CN (1) CN109031086B (ja)
TW (1) TWI759466B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200490761Y1 (ko) * 2019-01-16 2020-02-11 제이제이티솔루션 주식회사 Ssd 테스트 장비용 도킹 어셈블리 및 이를 포함하는 ssd 테스트 장비
CN112115013A (zh) * 2019-06-21 2020-12-22 昆山纬绩资通有限公司 测试数据汇总系统与其方法
US11860229B2 (en) 2020-03-05 2024-01-02 Advantest Corporation Device interface board supporting devices with multiple different standards to interface with the same socket
DE112020007444T5 (de) * 2020-07-21 2023-06-15 Advantest Corporation Automatische Testeinrichtung, Prozess und Computerprogramm zum Testen eines oder mehrerer zu testender Geräte, wobei unterschiedliche Testaktivitäten Teilsätze von Ressourcen des zu testenden Geräts nutzen
CN112649717A (zh) * 2020-09-15 2021-04-13 广州市几米物联科技有限公司 一种测试方法、装置、终端设备及存储介质
CN114474149B (zh) * 2021-12-21 2024-04-05 深圳优地科技有限公司 自动化测试方法、装置、服务器及可读存储介质
TWI813505B (zh) * 2022-11-15 2023-08-21 瑞昱半導體股份有限公司 使用複數種儀器以進行複數種電路測試的方法以及建立可用於複數種儀器之通用格式檔案的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361180A (ja) * 1991-06-10 1992-12-14 Mitsubishi Electric Corp デバッグ用プログラム作成方法
JPH1139180A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体デバイステストシステムおよびそのサーバ装置
JP2008076233A (ja) * 2006-09-21 2008-04-03 Yokogawa Electric Corp Lsiテストシステム
JP2008139137A (ja) * 2006-12-01 2008-06-19 Yokogawa Electric Corp 試験装置及びそのデバッグシステム
US20080281536A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor cp (circuit probe) test management system and method
JP2009168783A (ja) * 2008-01-21 2009-07-30 Fujitsu Ltd 測定/試験アクセス制御装置及び方法並びにそのプログラム
JP2010085404A (ja) * 2008-09-29 2010-04-15 Advantest Corp 試験装置
JP2012167958A (ja) * 2011-02-10 2012-09-06 Nippon Syst Wear Kk 試験情報表示装置、方法、プログラム、および該ソフトウェアを格納したコンピュータ可読媒体
JP2015025805A (ja) * 2013-07-24 2015-02-05 株式会社アドバンテスト テストスライスとトレイとの間の高速テスタ通信インターフェイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205407B1 (en) * 1998-02-26 2001-03-20 Integrated Measurement Systems, Inc. System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program
US6978410B1 (en) * 1999-09-25 2005-12-20 Advantest Corp. Test language conversion method
CN1243341C (zh) * 2001-03-22 2006-02-22 株式会社鼎新 测试语言转换方法
US6788077B2 (en) 2001-12-20 2004-09-07 Abb Inc. Automated test sequence editor and engine for transformer testing
US7379860B1 (en) 2002-03-29 2008-05-27 Cypress Semiconductor Corporation Method for integrating event-related information and trace information
US8065663B2 (en) 2006-07-10 2011-11-22 Bin1 Ate, Llc System and method for performing processing in a testing system
US20090112548A1 (en) 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
US20090113245A1 (en) 2007-10-30 2009-04-30 Teradyne, Inc. Protocol aware digital channel apparatus
US8775884B2 (en) * 2009-03-04 2014-07-08 Alcatel Lucent Method and apparatus for position-based scheduling for JTAG systems
US8514919B2 (en) 2009-08-26 2013-08-20 Bae Systems National Security Solutions Inc. Synthetic instrument unit
US10048304B2 (en) * 2011-10-25 2018-08-14 Teradyne, Inc. Test system supporting simplified configuration for controlling test block concurrency
US9910086B2 (en) 2012-01-17 2018-03-06 Allen Czamara Test IP-based A.T.E. instrument architecture
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
US20140237292A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
TWI538444B (zh) * 2013-09-14 2016-06-11 Chunghwa Telecom Co Ltd IPv6 CE standard automated test system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361180A (ja) * 1991-06-10 1992-12-14 Mitsubishi Electric Corp デバッグ用プログラム作成方法
JPH1139180A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体デバイステストシステムおよびそのサーバ装置
JP2008076233A (ja) * 2006-09-21 2008-04-03 Yokogawa Electric Corp Lsiテストシステム
JP2008139137A (ja) * 2006-12-01 2008-06-19 Yokogawa Electric Corp 試験装置及びそのデバッグシステム
US20080281536A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor cp (circuit probe) test management system and method
JP2009168783A (ja) * 2008-01-21 2009-07-30 Fujitsu Ltd 測定/試験アクセス制御装置及び方法並びにそのプログラム
JP2010085404A (ja) * 2008-09-29 2010-04-15 Advantest Corp 試験装置
JP2012167958A (ja) * 2011-02-10 2012-09-06 Nippon Syst Wear Kk 試験情報表示装置、方法、プログラム、および該ソフトウェアを格納したコンピュータ可読媒体
JP2015025805A (ja) * 2013-07-24 2015-02-05 株式会社アドバンテスト テストスライスとトレイとの間の高速テスタ通信インターフェイス

Also Published As

Publication number Publication date
TWI759466B (zh) 2022-04-01
CN109031086B (zh) 2023-04-25
US20180313891A1 (en) 2018-11-01
JP6748671B2 (ja) 2020-09-02
KR102481257B1 (ko) 2022-12-23
TW201842447A (zh) 2018-12-01
US10451668B2 (en) 2019-10-22
CN109031086A (zh) 2018-12-18
KR20180121408A (ko) 2018-11-07

Similar Documents

Publication Publication Date Title
JP6748671B2 (ja) テストプログラムフロー制御
KR102479320B1 (ko) 상이한 애플리케이션을 사용하는 복수의 사용자를 지원하기 위한 시험 시스템
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
CN105378493B (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
JP6761441B2 (ja) ソフトウェアアプリケーションプログラミングインタフェース(api)を用いた自動テスト機能のユーザによる制御
JP2020101519A (ja) ソリッドステートデバイス(ssd)の変則セクタサイズおよびプロテクションモードのための自動テスト装置(ate)サポートフレームワーク
CN104345231A (zh) 测试片与托盘间的高速测试机通信接口
CN105143895B (zh) 从交互式图形用户界面中自动生成测试类预编译头
CN105378494A (zh) 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
US6826721B2 (en) Data accelerator and methods for increasing data throughput
CN106093897A (zh) 一种雷达系统的测试系统及测试方法
US20100198548A1 (en) Diagnostic apparatus, diagnostic method and test apparatus
TWI280381B (en) System and method for optimized test and configuration throughput of electronic circuits
US20170370988A1 (en) Burn-in testing of individually personalized semiconductor device configuration
US20030225566A1 (en) JTAG server
JPS62188981A (ja) 実部品を用いる論理装置シミユレ−シヨン方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R150 Certificate of patent or registration of utility model

Ref document number: 6748671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250