JP2018195656A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2018195656A
JP2018195656A JP2017096922A JP2017096922A JP2018195656A JP 2018195656 A JP2018195656 A JP 2018195656A JP 2017096922 A JP2017096922 A JP 2017096922A JP 2017096922 A JP2017096922 A JP 2017096922A JP 2018195656 A JP2018195656 A JP 2018195656A
Authority
JP
Japan
Prior art keywords
substrate
electrode
electrodes
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017096922A
Other languages
English (en)
Inventor
英一朗 神田
Eiichiro Kanda
英一朗 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017096922A priority Critical patent/JP2018195656A/ja
Priority to US16/611,554 priority patent/US11257782B2/en
Priority to PCT/JP2018/017402 priority patent/WO2018211974A1/ja
Publication of JP2018195656A publication Critical patent/JP2018195656A/ja
Priority to US17/577,483 priority patent/US11721664B2/en
Priority to US18/346,375 priority patent/US20230352440A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】チップ積層技術によって接合される各基板の接合面の対向する位置にそれぞれ設けられた電極間の電気的接続を、より確実に行う。【解決手段】第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第１工程と、第１基板と第２基板の接合面にそれぞれ化学機械研磨を行い、電極が絶縁層よりも凹んだ凹形状に形成する第２工程と、接合面の全体に一様厚みの絶縁膜を積層する第３工程と、第１基板と第２基板の電極を覆う絶縁膜の少なくとも一部にそれぞれエッチングで開口を形成する第４工程と、対応する電極を対向させて第１基板と第２基板の接合面を接合する第５工程と、接合させた第１基板と第２基板を加熱して開口から電極材料を膨張突出させて対応する電極を接合させる第６工程と、を含んで構成される、半導体装置の製造方法。【選択図】図３

Description

本技術は、半導体装置の製造方法及び半導体装置に関する。
半導体素子や集積回路が形成された基板同士を接合して３次元積層するチップオンチップ、チップオンウェハ、ウェハオンウェハなどのチップ積層技術が有る。チップ積層技術を用いることにより、半導体装置の占有面積が縮小する。また、１枚の半導体ウェハから作製できるチップ数が増加し、歩留まり向上に寄与する。
チップ積層技術で積層される各基板の接合面には、互いに対向する位置に、電気的に接続できる電極がそれぞれ配設される。積層される各基板は、貼り合せ前に、化学機械研磨技術によって接合面を研磨・研削して平坦化される。
ここで、化学機械研磨技術には研磨選択比があり、用いる研磨剤や研磨布の選択次第では、接合面を構成する構造体の間で研磨速度に違いが出る可能性がある。すなわち、周囲の構造体に比べて電極部の研磨速度が速いと電極部が凹形状となり、周囲の構造体に比べて電極部の研磨速度が遅いと電極部が凸形状となる。
電極部が凹形状になった場合は、接合面に露出する電極の間の電気的接続が不十分になる可能性が有る。一方、電極部が凸形状になった場合は、接合する際に突出した電極の金属材料が圧潰展張して隣り合う電極との間に意図しない電気的接続が形成されてしまう可能性がある。
特許文献１においては、電極部が凹形状となる場合の問題を解決するべく各基板の接合面に化学気相成長でポリシリコンを成膜し、このポリシリコンを化学機械研磨技術で平坦化した後、各基板を接合し、熱処理することで電極部の間のポリシリコンをシリサイド化させ、電気的接続を形成する方法が提案されている。
また、特許文献１において、電極部が凸形状となる場合の問題を解決するべく、各基板の接合面に窒化シリコン膜を成膜し、化学機械研磨技術で窒化シリコン膜の表面を平坦化した後、炭窒化シリコン膜を成膜し、エッチングにて電極部を開口し、熱処理により電極部の材料である銅を熱膨張させて互いに接合させ、対向する電極間を電気的接続させる方法が提案されている。
特開２０１６−１７４０１６号公報
しかしながら、特許文献１に記載の電極部が凸形状の場合に行う対策では、凸形状の電極部の上に積層されたポリシリコンを化学機械研磨する際に接合面の全域を平坦化できず、凹み（ディッシング）が発生してしまい、電気的接続が不良（オープン）になる可能性があった。また、特許文献１に記載の電極部が凹形状の場合に行う対策では、凹形状の電極部の上に積層される窒化シリコンは化学機械研磨技術では加工が困難であるという問題があった。
本技術は、上述した状況に鑑みてなされたものであり、チップ積層技術によって接合される各基板の接合面の対向する位置にそれぞれ設けられた電極間の電気的接続を、より確実に行うことを目的とする。
本技術の態様の１つは、第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第１工程と、前記第１基板と前記第２基板の接合面にそれぞれ化学機械研磨を行い、前記電極が前記絶縁層よりも凹んだ凹部に形成する第２工程と、前記接合面の全体に一様厚みの絶縁膜を積層する第３工程と、前記第１基板と前記第２基板の前記電極を覆う前記絶縁膜の少なくとも一部にそれぞれエッチングで開口を形成する第４工程と、対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第５工程と、接合させた前記第１基板と前記第２基板を加熱して前記開口から電極材料を膨張突出させて対応する電極を接合させる第６工程と、を含んで構成される、半導体装置の製造方法である。
また、本技術の態様の１つは、第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第７工程と、前記第１基板と前記第２基板の接合面をそれぞれ化学機械研磨を行い、前記電極が前記絶縁層から突出した凸部に形成する第８工程と、前記接合面に前記凸部と略同じ厚みで絶縁膜を積層する第９工程と前記電極を覆う前記絶縁膜を全てエッチング除去する第１０工程と、対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第１１工程と、を含んで構成される半導体装置の製造方法である。
また、本技術の態様の１つは、第１基板と、前記第１基板に接合される第２基板と、前記第１基板と前記第２基板の各接合面における対向する位置にそれぞれ埋設され、前記第１基板と前記第２基板の少なくとも一方の電極表面が周囲の絶縁層よりも凹んだ凹部に形成された電極と、前記第１基板と前記第２基板の各接合面に沿って一様厚みで積層され、前記電極を覆う部位の少なくとも一部に開口を有する絶縁膜と、を備え、前記開口の少なくとも一方から膨出した電極材料が他方の電極材料と接合している、半導体装置である。
以上説明した半導体装置の製造方法は、他の方法の一環として実施されたり各工程に対応する手段を備えた半導体装置の製造方法として実現されたりする等の各種の態様を含む。また、以上説明した半導体装置は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
本技術によれば、チップ積層技術で積層される各基板の接合面の対向する位置にそれぞれ設けられた電極間の電気的接続をより確実にすることができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
半導体装置の概略構造を斜視的に示す図である。 半導体装置の概略構造を断面的に示す図である。 第１実施形態に係る半導体装置の電極接合部を断面的に示す図である。 第１実施形態に係る半導体装置の製造方法を説明する図である。 第１実施形態に係る半導体装置の電極接合部の他の形状を示す図である。 第２実施形態に係る半導体装置の電極接合部を断面的に示す図である。 第２実施形態に係る半導体装置の製造方法を説明する図である。 第３実施形態に係る半導体装置の電極接合部を断面的に示す図である。 撮像装置の一例の概略構成を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、下記の順序に従って本技術を説明する。
（Ａ）第１実施形態：
（Ｂ）第２実施形態：
（Ｃ）第３実施形態：
（Ｄ）第４実施形態：
（Ｅ）第５実施形態：
（Ｆ）第６実施形態：
（Ａ）第１実施形態：
図１は、本実施形態に係る半導体装置１００の概略構造を斜視的に示す図、図２は、本実施形態に係る半導体装置１００の概略構造を断面的に示す図である。
半導体装置１００は、第１基板１００ｕの接合面Ｓｕと第２基板１００ｄの接合面Ｓｄを貼り合せて接合してある。第１基板１００ｕの接合面Ｓｕには電極２０ｕが埋設され、第２基板１００ｄの接合面Ｓｄには電極２０ｄが埋設されている。半導体装置１００において、対応する第１基板１００ｕの電極２０ｕと第２基板１００ｄの電極２０ｄは互いに対向して位置する。
第１基板１００ｕの電極２０ｕは、接合面Ｓｕに沿って形成された絶縁層１０ｕを厚み方向に貫通し、絶縁層１０ｕの反対側に設けられた配線３０ｕに接続されている。同様に、第２基板１００ｄの電極２０ｄは、接合面Ｓｄに沿って形成された絶縁層１０ｄを厚み方向に貫通し、絶縁層１０ｄの反対側に設けられた配線３０ｄに接続されている。第１基板１００ｕの電極２０ｕと第２基板１００ｄの電極２０ｄが接合した状態において第１基板１００ｕの配線３０ｕと第２基板１００ｄの配線３０ｄとは電気的に接続している。むろん、電極２０ｕ，２０ｄは配線に接続されないダミー電極であってもよい。
図３は、本実施形態に係る半導体装置１００の電極接合部を拡大して断面的に示す図である。
電極２０ｕは、絶縁層１０ｕを厚み方向に貫通する貫通孔Ｈｕの内側を覆うように成膜されたバリアメタル膜２０ｕａと、バリアメタル膜２０ｕａの内側に電極材料を成膜又は充填した導電部２０ｕｂと、を有する。同様に、電極２０ｄは、絶縁層１０ｄを厚み方向に貫通する貫通孔Ｈｄの内側を覆うように成膜されたバリアメタル膜２０ｄａと、バリアメタル膜２０ｄａの内側に電極材料を成膜又は充填した導電部２０ｄｂと、を有する。
第１基板１００ｕの接合面Ｓｕ側において、絶縁層１０ｕは略平坦面を有し、電極２０ｕは周囲の構造体である絶縁層１０ｕよりも一段凹んでおり、電極２０ｕの部分に凹部Ｄを有する。第１基板１００ｕの接合面Ｓｕは、接合面Ｓｕに沿って略一様な厚みで薄膜状に積層された絶縁膜４０ｕで覆われており、電極２０ｕの凹形状を覆う部位も含めて一体的に形成されている。すなわち、接合面Ｓｕ側の絶縁膜４０ｕも、電極２０ｕの部位に凹形状を有する。
絶縁膜４０ｕは、電極２０ｕを覆う部位の少なくとも一部に開口４１ｕを有する。開口４１ｕは、図５に示すように、電極２０ｕを覆う絶縁膜４０ｕの一部範囲に形成されてもよいし、電極２０ｕを覆う絶縁膜４０ｕの複数個所に分散形成されてもよいし、電極２０ｕを覆う絶縁膜４０ｕの略全体に形成されてもよい。図５は絶縁膜４０ｕ及び／又は絶縁膜４０ｄの開口形状のバリエーションを説明する図である。
第２基板１００ｄの接合面Ｓｄ側において、絶縁層１０ｄは略平坦面を有し、電極２０ｄは周囲の構造体である絶縁層１０ｄよりも一段凹んでおり、電極２０ｄの部分に凹部Ｄを有する。第２基板１００ｄの接合面Ｓｄは、接合面Ｓｄに沿って略一様な厚みで薄膜状に積層された絶縁膜４０ｄで覆われており、電極２０ｄの凹形状を覆う部位も含めて一体的に形成されている。すなわち、接合面Ｓｄ側の絶縁膜４０ｄも、電極２０ｄの部位に凹形状を有する。
絶縁膜４０ｄは、電極２０ｄを覆う部位の少なくとも一部に開口４１ｄを有する。開口４１ｄは、図５に示すように、電極２０ｄを覆う絶縁膜４０ｄの一部範囲に形成されてもよいし、電極２０ｄを覆う絶縁膜４０ｄの複数個所に分散形成されてもよいし、電極２０ｄを覆う絶縁膜４０ｄの略全体に形成されてもよい。
対応する電極２０ｕ，２０ｄが対向するように位置合わせして接合された第１基板１００ｕと第２基板１００ｄの間は、絶縁膜４０ｕの凹形状と絶縁膜４０ｄの凹形状とに囲われたチャンバーＣとなる。チャンバーＣには、電極２０ｕ，２０ｄの電極材料が開口４１ｕ，４１ｄからそれぞれ膨出した膨出部２１ｕ，２１ｄが突出しており、膨出部２１ｕ，２１ｄが互いに接合して電極２０ｕ，２０ｄを電気的に接続している、
図４は、本実施形態に係る半導体装置１００の製造方法の一例を説明する図である。なお、以下では、第１基板１００ｕ、第２基板１００ｄに共通の製造工程については「ｕ」「ｄ」の代わりに「ｘ」を付した符号を用いて説明する。
まず、基板１００ｘの接合面Ｓｘ側に絶縁層１０ｘを積層し、絶縁層１０ｘを配線３０ｘまで貫通する貫通孔Ｈｘを形成し、貫通孔Ｈｘの中にバリアメタル膜２０ｘａを成膜するとともにその上から電極材料を充填又は成膜して導電部２０ｘｂを形成することで、絶縁層１０ｘを貫通する電極２０ｘを形成し（第１工程）、その後、貫通孔Ｈｘの外の絶縁層１０ｘの表面に積層したバリアメタル膜の材料や電極材料を化学機械研磨技術で研磨研削して除去する（第２工程）。このとき、研磨剤や研磨布の選択次第で、絶縁層１０ｘに比べて電極２０ｘが過研磨されて、いわゆるディッシングと呼ばれる凹部Ｄが形成される（図４（ａ））。
次に、絶縁層１０ｘ及び電極２０ｘの凹部Ｄの上に、絶縁膜４０ｘの薄膜を形成する（第３工程）。絶縁膜４０ｘは、ＳｉＣＮ、ＳｉＣ、ＳｉＯ２の何れか又は組み合わせで形成される。絶縁膜４０ｘは、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
次に、電極２０ｘの上に形成された絶縁膜４０ｘに開口４１ｘを形成する（第４工程）。開口４１ｘは、リソグラフィ技術で開口４１ｘ以外にレジストを形成し、開口４１ｘ部分をエッチングにより除去し、その後、レジストを除去することで形成される（図４（ｃ））。
次に、第１基板１００ｕと第２基板１００ｄの接合面Ｓｕ，Ｓｄを対向させ、対応する電極２０ｕ，２０ｄが対面するように位置合わせしつつ貼り合せにより接合する（図４（ｄ），第５工程）。これにより電極２０ｕ，２０ｄの間にチャンバーＣが形成される。
次に、接合された第１基板１００ｕと第２基板１００ｄに熱処理を行うことで、電極２０ｕ，２０ｄが熱膨張し、開口４１ｕ，４１ｄからそれぞれ電極材料がチャンバーＣ内に膨張突出して膨出部２１ｕ，２１ｄが形成され、これら膨出部２１ｕ，２１ｄがチャンバーＣ内で接合することで、電極２０ｕ，２０ｄとの間に確実な電気的接触が形成される（第６工程）。以上の工程により、本実施形態に係る半導体装置１００の電極接合部を作成することができる。
（Ｂ）第２実施形態：
図６は、本実施形態に係る半導体装置２００の電極接合部を拡大して断面的に示す図である。なお、半導体装置２００の概略構造は、図１，図２を参照して説明した半導体装置１００と同様であるため以下では説明を省略する。
電極２２０ｕは、絶縁層２１０ｕを厚み方向に貫通する貫通孔Ｈｕの内側を覆うように成膜されたバリアメタル膜２２０ｕａと、バリアメタル膜２２０ｕａの内側に電極材料を成膜又は充填した導電部２２０ｕｂと、を有する。同様に、電極２２０ｄは、絶縁層２１０ｄを厚み方向に貫通する貫通孔Ｈｄの内側を覆うように成膜されたバリアメタル膜２２０ｄａと、バリアメタル膜２２０ｄａの内側に電極材料を成膜又は充填した導電部２２０ｄｂと、を有する。
第１基板２００ｕの接合面Ｓｕ側において、絶縁層２１０ｕは略平坦面を有し、接合面Ｓｕに沿って略一様な厚みで薄膜状に積層された絶縁膜２４０ｕで覆われている。同様に、第２基板２００ｄの接合面Ｓｄ側において、絶縁層２１０ｄは略平坦面を有し、接合面Ｓｄに沿って略一様な厚みで薄膜状に積層された絶縁膜２４０ｄで覆われている。すなわち、第１基板２００ｕの絶縁層２１０ｕと第２基板２００ｄの絶縁層２１０ｄの間には、絶縁膜２４０ｕと絶縁膜２４０ｄの２層の絶縁膜が介在する。
電極２２０ｕと電極２２０ｄは、対向面が直接接触している。すなわち、電極２２０ｕと電極２２０ｄの面の対向する部位の間には、絶縁膜２４０ｕ，２４０ｄが介在していない。
絶縁膜２４０ｕとバリアメタル膜２２０ｕａとによって、導電部２２０ｕｂと絶縁層２１０ｕの間を略断面ハット型に仕切る構造体が形成されている。同様に、絶縁膜２４０ｄとバリアメタル膜２２０ｄａとによって、導電部２２０ｄｂと絶縁層２１０ｄの間を略断面ハット型に仕切る構造体が形成されている。
絶縁膜２４０ｕとバリアメタル膜２２０ｕａが形成する略断面ハット型に仕切る構造体と、絶縁膜２４０ｄとバリアメタル膜２２０ｄａが形成する略断面ハット型に仕切る構造体とは、ハット凹部を互いに対向させて密着形成されている。このため、電極２２０ｕと電極２２０ｄの位置がずれた状態で第１基板２００ｕと第２基板２００ｄが貼り合せ接合された場合にも、導電部２２０ｕｂが絶縁層２１０ｄに接触したり、導電部２２０ｄｂが絶縁層２１０ｕに接触したりするおそれが無い
図７は、本実施形態に係る半導体装置２００の製造方法の一例を説明する図である。なお、以下では、第１基板２００ｕと第２基板２００ｄに共通の製造工程については「ｕ」「ｄ」の代わりに「ｘ」を付した符号を用いて説明する。
まず、基板２００ｘの接合面Ｓ側に絶縁層２１０ｘを積層し、絶縁層２１０ｘを配線２３０ｘまで貫通する貫通孔Ｈｘを形成し、貫通孔Ｈｘの中にバリアメタル膜２２０ｘａを成膜するとともにその上から電極材料を充填又は成膜して導電部２２０ｘｂを形成することで、絶縁層２１０ｘを貫通する電極２２０ｘを形成し（第７工程）、その後、貫通孔Ｈｘの外の絶縁層２１０ｘの表面に積層したバリアメタル膜の材料や電極材料を化学機械研磨技術で研磨研削して除去する。このとき、研磨剤や研磨布の選択次第で、絶縁層２１０ｘに比べて電極２２０ｘの研磨度合が低くなり、凸部Ｂが形成される（図７（ａ）、第８工程）。
次に、絶縁層２１０ｘ及び電極２２０ｘの凸部Ｂの上に、絶縁膜２４０ｘの薄膜を形成する（第９工程）。絶縁膜２４０ｘは、ＳｉＣＮ、ＳｉＣ、ＳｉＯ２の何れか又は組み合わせで形成される。絶縁膜２４０ｘの厚みは、凸部Ｂの突出量（凸部Ｂと絶縁層２１０ｘの段差に相当する量）程度とする。絶縁膜２４０ｘは、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
次に、電極２２０ｘの上に形成された絶縁膜２４０ｘを除去する（第１０工程）。絶縁膜２４０ｘの除去は、リソグラフィ技術で電極２２０ｘ以外の範囲にレジストＲを形成し、電極２２０ｘ上の絶縁膜２４０ｘをエッチングにより除去し、その後、レジストＲを除去することで形成される（図７（ｃ），（ｄ），（ｅ））。
次に、第１基板２００ｕと第２基板２００ｄの接合面Ｓｕ，Ｓｄを対向させ、対応する電極２２０ｕ，２２０ｄが対面するように位置合わせしつつ貼り合せにより接合する（図７（Ｆ）、第１１工程）。そして、接合した第１基板２００ｕと第２基板２００ｄに熱処理を行うことで電極２２０ｕ，２２０ｄが確実に電気的に接続される。以上の工程により、本実施形態に係る半導体装置２００の電極接合部を作成することができる。
（Ｃ）第３実施形態：
図８は、本実施形態に係る半導体装置３００の電極接合部を拡大して断面的に示す図である。なお、半導体装置３００の概略構造は、図１，２を参照して説明した半導体装置１００と同様であるため以下では説明を省略する。また、半導体装置３００は、半導体装置１００の一方の基板と半導体装置２００の一方の基板とを接合した構造であるため、各部には上述の実施形態で用いた符号を付し、詳細な説明は省略する。
本実施形態に係る半導体装置３００は、貼り合せ接合する一方の基板が凹部Ｄを有し、他方の基板が凸部Ｂを有する構造である。凹部Ｄを有する基板は、第１実施形態と同様の製造方法で作成され、凸部Ｂを有する基板は第２実施形態と同様の製造方法で作成される。これら基板を貼り合せると、凹部Ｄ側に、第１実施形態の略半分のチャンバーＣが形成される。
その後、熱処理を行うことで、電極２０，２２０が熱膨張し、電極２０については開口４１から膨張突出し、電極２２０については全体的に膨張突出し、膨出部２１，２２１が形成され、これら膨出部２１，２２１がチャンバーＣ内で接合することで、電極２０ｕ，２０ｄとの間に確実な電気的接触が形成される。以上の工程により、本実施形態に係る半導体装置３００の電極接合部を作成することができる。
（Ｄ）第４実施形態：
図９は、上述した各実施形態に係る半導体装置を搭載した電子機器の一例としての撮像装置８００の一例の概略構成を示すブロック図である。撮像装置８００は、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話等である。
撮像装置８００は、モジュール９００、カメラ信号処理部８１０と、画像処理部８２０、表示部８３０、リーダ／ライタ８４０、演算処理部８５０、操作入力部８６０、及びレンズ駆動制御部８７０を備えている。
モジュール９００は、撮像機能を担う構成要素であり、撮像レンズとしてのレンズ９１１を含む光学系９３０、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子９４０とを有している。この撮像素子９４０が上述した各実施形態に係る固体撮像素子に相当する。撮像素子９４０は、光学系９３０が形成する光学像を電気信号に変換し、光学像に応じた撮像信号（画像信号）を出力する。
カメラ信号処理部８１０は、撮像素子９４０が出力する画像信号に対してアナログ／デジタル変換、ノイズ除去、画質補正、輝度・色差信号への変換等の各種の信号処理を行う。
画像処理部８２０は、画像信号の記録再生処理を行うものであり、所定の画像データフォーマットに基づく画像信号の圧縮符号化・伸張復号化処理や解像度等のデータ仕様の変換処理等を行う。
表示部８３０は、操作入力部８６０に対する操作入力に応じた表示や撮影した画像等の各種のデータを表示する機能を有している。
リーダ／ライタ８４０は、メモリーカード等の外部記憶媒体に対するデータ書き込み及び外部記憶媒体からのデータ読み出しを行うものであり、例えば、画像処理部８２０が符号化した画像データを外部記憶媒体へ書き込んだり、外部記憶媒体が記憶する画像データを読み出して画像処理部８２０へ出力したりする。
演算処理部８５０は、撮像装置８００の各回路ブロックを制御する制御部として機能する構成要素であり、操作入力部８６０からの操作入力信号等に基づいて各回路ブロックを制御する。演算処理部８５０からの制御信号に基づいて、モジュール９００の駆動ドライバはレンズ丸を駆動する駆動モーター等を制御する。
操作入力部８６０は、ユーザが所要の操作を行うためのスイッチやタッチパネル等からなり、例えば、シャッタ操作を行うためのシャッタレリーズ操作要素や、動作モードを選択するための選択操作要素等によって構成され、ユーザが行った操作入力に応じた操作入力信号を演算処理部８５０に出力する。
（Ｅ）内視鏡手術システムへの応用例：
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図１０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１１は、図１０に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）、ＣＣＵ１１２０１（の画像処理部１１４１２）等）に適用され得る。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（Ｆ）移動体への応用例：
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１３は、撮像部１２０３１の設置位置の例を示す図である。
図１３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。
なお、本技術は上述した実施形態に限られず、上述した実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
（１）
第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第１工程と、
前記第１基板と前記第２基板の接合面にそれぞれ化学機械研磨を行い、前記電極が前記絶縁層よりも凹んだ凹部に形成する第２工程と、
前記接合面の全体に一様厚みの絶縁膜を積層する第３工程と、
前記第１基板と前記第２基板の前記電極を覆う前記絶縁膜の少なくとも一部にそれぞれエッチングで開口を形成する第４工程と、
対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第５工程と、
接合させた前記第１基板と前記第２基板を加熱して前記開口から電極材料を膨張突出させて対応する電極を接合させる第６工程と、
を含んで構成される、半導体装置の製造方法。
（２）
前記第４工程において、前記開口は、前記電極を覆う前記絶縁膜の複数個所に形成される、前記（１）に記載の半導体装置の製造方法。
（３）
前記第４工程において、前記開口は、前記電極を覆う前記絶縁膜の略全体に形成される、前記（１）に記載の半導体装置の製造方法。
（４）
前記第４工程においては、前記第１基板の前記電極を覆う前記絶縁膜の略全体に前記開口を形成し、前記第２基板の前記電極を覆う前記絶縁膜の一部範囲に前記開口を形成する、
前記（１）に記載の半導体装置の製造方法。
（５）
第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第７工程と、
前記第１基板と前記第２基板の接合面をそれぞれ化学機械研磨を行い、前記電極が前記絶縁層から突出した凸部に形成する第８工程と、
前記接合面に前記凸部と略同じ厚みで絶縁膜を積層する第９工程と
前記電極を覆う前記絶縁膜を全てエッチング除去する第１０工程と、
対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第１１工程と、
を含んで構成される半導体装置の製造方法。
（６）
第１基板と、
前記第１基板に接合される第２基板と、
前記第１基板と前記第２基板の各接合面における対向する位置にそれぞれ埋設され、前記第１基板と前記第２基板の少なくとも一方の電極表面が周囲の絶縁層よりも凹んだ凹部に形成された電極と、
前記第１基板と前記第２基板の各接合面に沿って一様厚みで積層され、前記電極を覆う部位の少なくとも一部に開口を有する絶縁膜と、
を備え、
前記開口の少なくとも一方から膨出した電極材料が他方の電極材料と接合している、半導体装置。
１０ｘ，１０ｄ，１０ｕ…絶縁層、２０ｘ，２０ｄ，２０ｕ…電極、２０ａ，２０ｄ，２０ｕａ…バリアメタル膜、２０ｂ，２０ｄｂ，２０ｕｂ…導電部、２１ｘ，２１ｄ，２１ｕ…膨出部、３０ｘ，３０ｄ，３０ｕ…配線、４０ｘ，４０ｄ，４０ｕ…絶縁膜、４１ｘ，４１ｄ，４１ｕ…開口、１００…半導体装置、１００ｄ…第２基板、１００ｕ…第１基板、２００…半導体装置、２００ｘ…基板、２００ｄ…第２基板、２００ｕ…第１基板、２１０ｘ，２１０ｄ，２１０ｕ…絶縁層、２２０ｘ，２２０ｄ，２２０ｕ…電極、２２０ａ，２２０ｄａ，２２０ｕａ…バリアメタル膜、２２０ｂ，２２０ｄｂ，２２０ｕｂ…導電部、２２１…膨出部、２３０…配線、２４０ｘ，２４０ｄ，２４０ｕ…絶縁膜、３００…半導体装置、Ｂ…凸部、Ｃ…チャンバー、Ｄ…凹部、Ｈ，Ｈｄ，Ｈｕ…貫通孔、Ｓ，Ｓｄ，Ｓｕ…接合面

Claims (6)

  1. 第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第１工程と、
    前記第１基板と前記第２基板の接合面にそれぞれ化学機械研磨を行い、前記電極が前記絶縁層よりも凹んだ凹部に形成する第２工程と、
    前記接合面の全体に一様厚みの絶縁膜を積層する第３工程と、
    前記第１基板と前記第２基板の前記電極を覆う前記絶縁膜の少なくとも一部にそれぞれエッチングで開口を形成する第４工程と、
    対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第５工程と、
    接合させた前記第１基板と前記第２基板を加熱して前記開口から電極材料を膨張突出させて対応する電極を接合させる第６工程と、
    を含んで構成される、半導体装置の製造方法。
  2. 前記第４工程において、前記開口は、前記電極を覆う前記絶縁膜の複数個所に形成される、請求項１に記載の半導体装置の製造方法。
  3. 前記第４工程において、前記開口は、前記電極を覆う前記絶縁膜の略全体に形成される、請求項１に記載の半導体装置の製造方法。
  4. 前記第４工程においては、前記第１基板の前記電極を覆う前記絶縁膜の略全体に前記開口を形成し、前記第２基板の前記電極を覆う前記絶縁膜の一部範囲に前記開口を形成する、
    請求項１に記載の半導体装置の製造方法。
  5. 第１基板と第２基板の接合面に露出する絶縁層にそれぞれ電極を埋設する第７工程と、
    前記第１基板と前記第２基板の接合面をそれぞれ化学機械研磨を行い、前記電極が前記絶縁層から突出した凸部に形成する第８工程と、
    前記接合面に前記凸部と略同じ厚みで絶縁膜を積層する第９工程と
    前記電極を覆う前記絶縁膜を全てエッチング除去する第１０工程と、
    対応する電極を対向させて前記第１基板と前記第２基板の接合面を接合する第１１工程と、
    を含んで構成される半導体装置の製造方法。
  6. 第１基板と、
    前記第１基板に接合される第２基板と、
    前記第１基板と前記第２基板の各接合面における対向する位置にそれぞれ埋設され、前記第１基板と前記第２基板の少なくとも一方の電極表面が周囲の絶縁層よりも凹んだ凹部に形成された電極と、
    前記第１基板と前記第２基板の各接合面に沿って一様厚みで積層され、前記電極を覆う部位の少なくとも一部に開口を有する絶縁膜と、
    を備え、
    前記開口の少なくとも一方から膨出した電極材料が他方の電極材料と接合している、半導体装置。
JP2017096922A 2017-05-16 2017-05-16 半導体装置の製造方法及び半導体装置 Pending JP2018195656A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017096922A JP2018195656A (ja) 2017-05-16 2017-05-16 半導体装置の製造方法及び半導体装置
US16/611,554 US11257782B2 (en) 2017-05-16 2018-05-01 Method of manufacturing semiconductor device and semiconductor device
PCT/JP2018/017402 WO2018211974A1 (ja) 2017-05-16 2018-05-01 半導体装置の製造方法及び半導体装置
US17/577,483 US11721664B2 (en) 2017-05-16 2022-01-18 Method of manufacturing semiconductor device and semiconductor device
US18/346,375 US20230352440A1 (en) 2017-05-16 2023-07-03 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017096922A JP2018195656A (ja) 2017-05-16 2017-05-16 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2018195656A true JP2018195656A (ja) 2018-12-06

Family

ID=64273530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017096922A Pending JP2018195656A (ja) 2017-05-16 2017-05-16 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (3) US11257782B2 (ja)
JP (1) JP2018195656A (ja)
WO (1) WO2018211974A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145780A (ko) 2019-04-05 2021-12-02 도쿄엘렉트론가부시키가이샤 기판 처리 시스템 및 기판 처리 방법
WO2022138280A1 (ja) * 2020-12-25 2022-06-30 東京エレクトロン株式会社 基板接合システム及び基板接合方法
WO2024029390A1 (ja) * 2022-08-01 2024-02-08 三井化学株式会社 基板積層体の製造方法及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068954A (ja) * 2019-10-18 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 受光装置及び電子機器
JP2022096892A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407660B2 (ja) * 2009-08-26 2014-02-05 ソニー株式会社 半導体装置の製造方法
JP5451547B2 (ja) 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
JP5682327B2 (ja) * 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP5627511B2 (ja) * 2011-03-03 2014-11-19 アイシン精機株式会社 状態推定装置、状態推定方法及びプログラム
US9064937B2 (en) * 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145780A (ko) 2019-04-05 2021-12-02 도쿄엘렉트론가부시키가이샤 기판 처리 시스템 및 기판 처리 방법
WO2022138280A1 (ja) * 2020-12-25 2022-06-30 東京エレクトロン株式会社 基板接合システム及び基板接合方法
WO2024029390A1 (ja) * 2022-08-01 2024-02-08 三井化学株式会社 基板積層体の製造方法及び半導体装置

Also Published As

Publication number Publication date
US11257782B2 (en) 2022-02-22
WO2018211974A1 (ja) 2018-11-22
US20230352440A1 (en) 2023-11-02
US20220139868A1 (en) 2022-05-05
US20210151406A1 (en) 2021-05-20
US11721664B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
WO2018211974A1 (ja) 半導体装置の製造方法及び半導体装置
JPWO2019087764A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
JP2019012739A (ja) 固体撮像素子および撮像装置
US11715751B2 (en) Solid-state imaging element, electronic apparatus, and semiconductor device
WO2021193266A1 (ja) 固体撮像装置
WO2021124974A1 (ja) 撮像装置
CN111133581A (zh) 摄像元件、其制造方法和电子设备
WO2020195564A1 (ja) 撮像装置
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
WO2018142727A1 (ja) 電子部品及びカメラモジュール
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
WO2021075117A1 (ja) 固体撮像装置及び電子機器
TWI825178B (zh) 攝像裝置
WO2021140936A1 (ja) 受光装置
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
US20240153982A1 (en) Semiconductor device and imaging device
WO2023021787A1 (ja) 光検出装置およびその製造方法
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
WO2024029408A1 (ja) 撮像装置
WO2023135959A1 (ja) 半導体装置、および、半導体装置の製造方法