JP2018191076A - トランスインピーダンスアンプｉｃ及びこれを用いたｉｃ実装構造、並びに光送受信装置 - Google Patents

Abstract

【課題】本発明は、フリップチップ実装において、高速信号線の特性劣化とカソードバイアス電位の不安定化という問題点を改善しつつ、ワイヤー接続にも良好な特性で対応可能なトランスインピーダンスアンプのＩＣ構造及びこれを用いたＩＣ実装構造、並びに光送受信装置を提供することを目的とする。【解決手段】複数のチャンネルを有するトランスインピーダンスアンプＩＣであって、前記複数のチャンネルに対応して複数のフォトダイオードが配列されたフォトダイオードアレイが接続可能なチップを有し、該チップは、前記フォトダイオード側の少なくとも一辺に、前記フォトダイオードへのバイアス供給端子、前記フォトダイオードからの信号入力端子、及びグランド端子を前記複数のチャンネル毎に有する。【選択図】図６

Description

本発明は、トランスインピーダンスアンプＩＣ及びこれを用いたＩＣ実装構造、並びに光送受信装置に関する。

コンピュータの演算能力向上に伴い、スーパーコンピュータやハイエンドサーバではコンピュータ間の相互接続（インターコネクト）の高速化、多チャンネル化が進んでいる。それに合わせて、インターコネクトに使用される光トランシーバも高速化、多チャンネル化が進んでいる。例えば、インターコネクトに用いられる並列（パラレル）光トランシーバモジュールは、チャンネルピッチ２５０μｍで並列化される。また、信号速度は２５Ｇｐｂｓ／ｃｈにも達し、更なる高速化も議論されている。

並列モジュールに使用するフォトダイオード（Photodiode、以下「ＰＤ」という。）アレイは、カソードとアノードがチャンネル毎に配置され、それと接続するためにトランスインピーダンスアンプ（Transimpedance amplifier、以下「ＴＩＡ」という。）アレイには、バイアス供給端子、信号入力端子がチャンネル毎に配置され、カソードとバイアス供給端子が接続され、アノードと信号入力端子が接続されるのが一般的である。

ここで、ＰＤ−ＴＩＡ間の接続をワイヤーで行う場合、高速化に伴い接続距離を短く接続するのが一般的である。しかし、複数チャンネルを一括で接続するフリップチップ接続を行う場合、チップ搭載時のツール干渉、およびアンダーフィルの干渉を防ぐため接続距離が長くなり、高速信号線の特性劣化、およびバイアス電位の不安定性が発生する。

かかるフリップチップ実装に生ずる問題点を解決すべく、各々のフォトダイオードのカソードに接地したコンデンサを接続するとともに、隣接するチャンネルに接続されたコンデンサをＰＤ及びＴＩＡ回路が搭載される基板の表面と裏面に交互に配置して搭載し、２５０μｍピッチを実現しつつ信号を安定化させる構成を有する光受信装置及び光送信装置が知られている（例えば、特許文献１参照）。

また、各チャンネルのカソード電位をＰＤ及びＴＩＡ回路が搭載される基板の裏面パターンで共通化し、高速信号線であるアノード配線は、カソード電位に対する伝送線路としてＴＩＡ入力インピーダンスにマッチングさせ、狭ピッチ（２５０μｍ）で配置されるアノード配線同士のクロストークを抑制するように構成した光通信モジュールが知られている（例えば、特許文献２参照）。

特開２０１２−１４２８２２号公報 特開２０１５−５６７０４号公報

しかしながら、ＴＩＡ回路の入力インピーダンスはグランドに対するインピーダンスであり、特許文献２のように、カソードに対する伝送線路ではインピーダンス整合が取れないという問題点があった。一方で、グランドに対して伝送線路を構成した場合、チャンネル毎にグランド端子を設けないと、チャンネル間で特性差が発生してしまう。即ち、グランド端子に近いチャンネル程特性が良くなり、グランド端子に遠いチャンネル程特性が悪くなるため、総てのチャンネルにグランド端子を設けることが好ましい。

ところが、カソード、アノードに加えてチャンネル毎にグランド端子を設けた場合、１チャンネル目のグランド端子、カソード端子、アノード端子、２チャンネル目のグランド端子、カソード端子、アノード端子と、３個の端子がチャンネルピッチ２５０μｍの間に並ぶため、端子のピッチは８３．３μｍとなり、実装が困難となる。

また、ＰＤとＴＩＡとの接続を、フリップチップ接続で行う場合とワイヤー接続で行う場合とでは、ＴＩＡ側で必要となる端子が異なる。即ち、フリップチップ接続の場合は１チャンネル目のグランド端子、アノード端子、２チャンネル目のグランド端子、アノード端子…というように、グランド端子とアノード端子が交互に並ぶ配置となる。一方、ワイヤー接続の場合、１チャンネル目のカソード端子、アノード端子、２チャンネル目のカソード端子、アノード端子…というように、カソード端子とアノード端子が交互に並ぶ配置となる。

また、現在の所、ＰＤ及びＴＩＡの実装で主に用いられているのはワイヤー接続であり、フリップチップ実装だけではなく、ワイヤー接続にも対応できる構成を採用する必要がある。

そこで、本発明は、フリップチップ実装における高速信号線の特性劣化とカソードバイアス電位の不安定化という問題点を改善しつつ、ワイヤー接続にも良好な特性で対応可能なトランスインピーダンスアンプＩＣ及びこれを用いたＩＣ実装構造、並びに光送受信装置を提供することを目的とする。

上記目的を達成するため、本発明の一態様に係るトランスインピーダンスアンプのＩＣ構造は、複数のチャンネルを有するトランスインピーダンスアンプのＩＣ構造であって、
前記複数のチャンネルに対応して複数のフォトダイオードが配列されたフォトダイオードアレイが接続可能なチップを有し、
該チップは、前記フォトダイオード側の少なくとも一辺に、前記フォトダイオードへのバイアス供給端子、前記フォトダイオードからの信号入力端子、及びグランド端子を前記複数のチャンネル毎に有する。

本発明によれば、ワイヤー実装にも対応しつつ、フリップチップ実装において良好な特性を実現することができる。

本発明の第１の実施形態に係る光送受信装置の構成の一例を示した図である。 本発明の第１の実施形態に係る光送受信装置の光受信部の一例を示した図である。 本発明の第１の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造の一例の構成を示した図である。 第１の実施形態に係るＩＣ実装構造をワイヤー接続により構成した例を示した図である。 ＰＤとＴＩＡとの接続関係を示した回路図である。 第１の実施形態に係るＩＣ実装構造を用いた光受信部の構成の一例を示した図である。 本発明の第２の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造の一例の構成を示した図である。 本発明の第２の実施形態に係るＩＣ実装構造をフリップチップ接続により構成した例を示した図である。 ＰＤとＴＩＡとの接続構成の一例を示した断面図である。 第２の実施形態におけるＰＤ及びＴＩＡの回路図の一例を示した図である。 第２の実施形態に係る光受信部の一例の構成を示した図である。

以下、図面を参照して、本発明を実施するための形態の説明を行う。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る光送受信装置の構成の一例を示した図である。図１に示されるように、本発明の実施形態に係る光送受信装置１００は、光送信部１１０および光受信部１２０を有する。

光送信部１１０は、複数の光送信器１１１を有する。各光送信器１１１は、レーザ光源および駆動回路を含み、与えられたデータ信号から光信号を生成する。光送信部１１０には、複数の光送信器１１１に対応する複数の光導波路を含む送信光導波路１３０が光学的に結合されている。また、送信光導波路１３０の先端には、光コネクタ１５０が設けられている。そして、送信光導波路１３０は、光送信部１１０により生成される複数の光信号を光コネクタ１５０に導く。なお、光コネクタ１５０には、光ファイバが結合され得る。

光受信部１２０は、複数の光受信器１２１を有する。各光受信器１２１は、受光素子および受光素子により得られる電気信号を増幅する増幅器を有する。或いは、各光受信器１２１は、受光素子および受光素子により得られる電流信号を電圧信号に変換する増幅器を有する。光受信部１２０には、複数の光受信器１２１に対応する複数の光導波路を含む受信光導波路１４０が光学的に結合されている。また、受信光導波路１４０の先端には、光コネクタ１６０が設けられている。そして、受信光導波路１４０は、光コネクタ１６０を介して入力される光信号を光受信部１２０に導く。なお、光コネクタ１６０には、光ファイバが結合され得る。

送信光導波路１３０および受信光導波路１４０は、例えば、ポリマ導波路により実現される。また、光コネクタ１５０、１６０は、例えば、ＭＴコネクタまたはＰＭＴコネクタにより実現される。また、送信光導波路１３０および受信光導波路１４０は、上述の増幅器及び受光素子が実装される基板の裏面に設けられてもよい。

光送受信装置１００は、例えば、コンピュータシステムのマザーボードに結合される。この場合、光送受信装置１００は、例えば、マザーボード上に実装されているコネクタに結合される。このとき、光送受信装置１００は、マザーボードに対してほぼ垂直に実装されるようにしてもよいし、マザーボードに対してほぼ水平に実装されるようにしてもよい。また、光送受信装置１００の各素子が使用する電力は、マザーボードから光送受信装置１００へ供給される。さらに、光送受信装置１００の接地電位は、マザーボードから供給されるようにしてもよい。

図２は、本発明の第１の実施形態に係る光送受信装置１００の光受信部１２０の一例を示した図である。本実施形態に係る光受信部１２０は、光伝送路アレイ９０に配列された光伝送路９1〜９４から出射される各光を受信する装置である。光伝送路９1〜９４は、たとえば光ファイバまたは光導波路である。図２に示されるように、光受信部１２０は、基板１０と、ＰＤアレイ２０と、ＴＩＡアレイ３０と、コンデンサＣ１〜Ｃ４と、ＣＰＵ（Central Processing Unit）５０と、を備えている。基板１０には、光伝送路アレイ９０が接続される。基板１０は、たとえばフレキシブルプリント（Flexible Printed Circuit Board、ＦＰＣ）基板であってもよい。ピッチ９５は、光伝送路９1〜９４の配列ピッチ（例えば、２５０μｍ）を示している。

ＰＤアレイ（フォトダイオードアレイ）２０は、基板１０に搭載されている。また、ＰＤアレイ２０には、ＰＤ（フォトダイオード）２１〜２４が配列されている。ＰＤ２１〜２４は、それぞれ光伝送路９1〜９４から出射される光を受光し、受光した光を光電変換する。ＰＤ２１〜２４のアノードおよびカソード、又は少なくともアノードは、ＴＩＡアレイ３０に接続されている。

ＴＩＡアレイ３０は、ＣＰＵ５０による制御に従って、ＰＤ２１〜２４によって光電変換された各電流を電圧に変換する。具体的には、ＴＩＡアレイ３０は、ＴＩＡ３１〜３４（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ：トランスインピーダンスアンプ）を備えている。ＴＩＡ３１〜３４は、たとえば外部の電源から供給される電力を用いて、それぞれＰＤ２１〜２４のカソードにバイアス電圧を印加するバイアス供給部として機能する。

また、ＴＩＡ３１〜３４は、それぞれＰＤ２１〜２４へ供給するバイアス電圧の電流をモニタすることによってそれぞれＰＤ２１〜２４の受光状態をモニタするモニタ機能を有していてもよい。また、ＴＩＡ３１〜３４は、それぞれＰＤ２１〜２４のアノードに流れる電流信号を電圧信号に変換する変換回路である。ＴＩＡ３１〜３４の各々は、変換した電圧信号を後段の電気処理回路へ出力する。

なお、ＴＩＡアレイ３０は、ＩＣ（Integrated Circuit、集積回路）チップ、即ちＴＩＡ ＩＣとして構成される。

また、ＰＤ２１〜２４のそれぞれにおいて、アノードとＴＩＡ３１〜３４とを接続する線路の特性インピーダンスをＴＩＡ３１〜３４の入力インピーダンスに一致させてもよい（インピーダンス整合）。線路の特性インピーダンスは、たとえば線路の太さを変えることによって調節することができる。これにより、ＰＤ２１〜２４とＴＩＡ３１〜３４との間の信号の伝達特性を向上させることができる。

コンデンサＣ１〜Ｃ４は、それぞれＰＤ２１〜２４のカソードに一端が接続された容量素子である。また、コンデンサＣ１〜Ｃ４の他端は接地されている。これにより、ＰＤ２１〜２４のそれぞれのカソード側のインピーダンスを低下させ、ＰＤ２１〜２４からＴＩＡ３１〜３４へ入力される信号を安定させることができる。

ＣＰＵ５０は、たとえば外部の電源から供給される電力を用いて動作する。ＣＰＵ５０は、たとえば外部からの制御信号に基づいてＴＩＡアレイ３０を制御する。また、ＣＰＵ５０は、たとえばＴＩＡ３１〜３４によってモニタされたＰＤ２１〜２４の受光状態を取得し、取得した受光状態に基づくＴＩＡアレイ３０の制御を行ってもよい。

本実施形態ではＰＤ２１〜２４にバイアス電圧を印加するバイアス供給部としての機能をＴＩＡ３１〜３４によって実現する構成について説明したが、このような構成に限らない。たとえば、ＰＤ２１〜２４にバイアス電圧を印加するバイアス供給部をＴＩＡ３１〜３４とは別に設ける構成としてもよい。このような、バイアス供給部をＴＩＡ３１〜３４とは別に設ける構成は、第２の実施形態において詳細に説明する。

図３は、本発明の第１の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造の一例の構成を示した図である。図３に示されるように、第１の実施形態に係るＩＣ実装構造は、ＰＤアレイ２０と、ＴＩＡアレイ３０が基板１０に実装されて構成される。

ＰＤアレイ２０は、複数のＰＤ２１〜２４を備える。本実施形態においては、４個のＰＤ２１〜２４が設けられた例を挙げて説明するが、光送受信装置１００の複数のチャンネル数に対応して、チャンネル数分のＰＤ２１〜２４が設けられてよい。ＰＤ２１〜２４のピッチ、又はＰＤ２１〜２４の幅は、例えば、２５０μｍである。

次に、ＰＤ２１〜２４の個々の構成について説明する。

ＰＤ２１〜２４は、アクティブエリア２０１〜２０４と、アノード端子２１１〜２１４と、それぞれ２個のカソード端子２２１〜２２４、２３１〜２３４と、ダミー端子２４１〜２４４とを有する。なお、ダミー端子２４１〜２４４は、ダミーとして設けられた端子であり、特に機能を有しないので、以下、特に説明しない。

アクティブエリア２０１〜２０４は、それぞれＰＤ２１〜２４の受光領域である。アノード端子２１１〜２１４は、それぞれＰＤ２１〜２４のアノードに接続された電極である。アノード端子２１１〜２１４には、それぞれＴＩＡ３１〜３４の信号入力端子３１１〜３１４が接続される。カソード端子２２１〜２２４は、それぞれＰＤ２１〜２４のカソードに接続された電極である。カソード端子２２１〜２２４には、それぞれＴＩＡ３１〜３４のバイアス供給端子３２１〜３２４が接続される。

もう１つの、ＴＩＡアレイ３０と反対側のコンデンサＣ１〜Ｃ４側のカソード端子２３１〜２３４は、それぞれＰＤ２１〜２４のカソードに接続された電極である。したがって、コンデンサＣ１〜Ｃ４側のカソード端子２３１〜２３４は、それぞれＴＩＡ側のカソード端子２２１〜２２４にも接続されている。カソード端子２３１〜２３４には、それぞれコンデンサＣ１〜Ｃ４の一端が接続される。

アノード端子２１１〜２１４およびカソード端子２２１〜２２４は、ＰＤアレイ２０における辺Ｓ１の付近に設けられている。もう一方のカソード端子２３１〜２３４は、ＰＤアレイ２０における辺Ｓ１とは反対側の辺Ｓ２の付近に設けられている。このように、ＰＤアレイ２０は、ＰＤ２１〜２４のそれぞれについて、カソードとＴＩＡ３１〜３４側のバイアス供給端子３２１〜３２４とを接続するためのカソード端子２２１〜２２４を辺Ｓ１に沿って備えるとともに、カソードとコンデンサＣ１〜Ｃ４とを接続するためのカソード端子２３１〜２３４を辺Ｓ２に沿って備える。

また、ＰＤアレイ２０は、ＰＤ２１〜２４のそれぞれについて、アノードとＴＩＡ３１〜３４とを接続するアノード端子２１１〜２１４を辺Ｓ１に沿って備える。

一方、ＴＩＡアレイ３０は、個々のＴＩＡ３１〜３４毎に、信号入力端子３１１〜３１４と、バイアス供給端子３２１〜３２４と、グランド端子３３１〜３３４とを有する。信号入力端子３１１〜３１４とグランド端子３３１〜３３４は、ＴＩＡアレイ３０のＰＤアレイ２０側のＰＤアレイ２０と対向する辺Ｓ３に沿って、辺Ｓ３に対して平行となるように交互に配置されている。また、バイアス供給端子３２１〜３２４は、グランド端子３３１〜３３４よりもＴＩＡアレイ３０の内側（ＰＤアレイ２０と反対側）に配置されている。上述のように、ＰＤアレイ２０とＴＩＡアレイ３０との接続においては、ＴＩＡアレイ３０側では、ワイヤー接続の場合は信号入力端子３１１〜３１４及びバイアス供給端子３２１〜３２４が必要となり、フリップチップ接続の場合には、信号入力端子３１１〜３１４及びグランド端子３３１〜３３４が必要となる。つまり、信号入力端子３１１〜３１４、バイアス供給端子３２１〜３２４及びグランド端子３３１〜３３４の３種類の端子が必要となる。２５０μｍピッチで各チャンネルに３個の端子を一列に並べて配置しようとすると、端子間のピッチが８３．３μｍとなり、ピッチが狭く配線が困難となる。そこで、本実施形態に係るＴＩＡ ＩＣにおいては、信号入力端子３１１〜３１４及びグランド端子３３１〜３３４をＴＩＡアレイ３０の辺Ｓ３に沿って辺Ｓ３近傍に配置し、バイアス供給端子３２１〜３２４をグランド端子３３１〜３３４（及び信号入力端子３１１〜３１４）よりも内側に配置し、１２５μｍピッチを確保している。バイアス供給端子３２１〜３２４をグランド端子３３１〜３３４よりも内側に配置したのは、バイアス供給端子３２１〜３２４はワイヤー接続で必要となる端子であり、ワイヤー接続の場合は、ＰＤアレイ２０とＴＩＡアレイ３０を跨ぐようにワイヤーで両者を接続するため、奥にある端子への配線が容易だからである。一方、フリップチップ実装で必要とされるグランド端子３３１〜３３４は、高速信号伝送路に接近させて配置した方がノイズ除去の観点から望ましいため、グランド端子３３１〜３３４をＴＩＡアレイ３０のＰＤアレイ２０側の辺Ｓ３に沿わせて配置し、バイアス供給端子３２１〜３２４を内側に配置する構成としている。

なお、バイアス供給端子３２１〜３２４からＰＤ２１〜２４のカソード２２１〜２２４にそれぞれバイアス電位の供給が可能なように、バイアス供給端子３２１〜３２４にはバイアス電位供給回路７０が接続されて設けられている。バイアス電位供給回路７０は、電源Ｖｃｃの供給が可能なように、バイアス供給端子３２１〜３２４とコンデンサＣ５〜Ｃ８との間の配線に、抵抗Ｒ１〜Ｒ４を介して接続されている。

図４は、第１の実施形態に係るＩＣ実装構造をワイヤー接続により構成した例を示した図である。図４に示されるように、ＰＤアレイ２０のアノード端子２１１〜２１４とＴＩＡアレイ３０の信号入力端子３１１〜３１４とが、ワイヤー４１〜４４により接続されている。また、ＰＤアレイ２０のカソード端子２２１〜２２４とＴＩＡアレイ３０のバイアス供給端子３２１〜３２４とが、ワイヤー４５〜４８を介して接続されている。バイアス供給端子３２１〜３２４は、ＴＩＡアレイ３０の辺Ｓ３からやや離れた奥側に配置されているが、ワイヤー４５〜４８でグランド端子３３１〜３３４を超えて跨ぐようにして両者を接続しているため、容易に接続が可能である。バイアス供給端子３２１〜３２４がＴＩＡアレイ３０の辺Ｓ３の近傍に配置されている場合よりも、ワイヤー４５〜４８の長さは僅かに長くなるが、合計で考えればＰＤ２１〜２４のアノード端子２１１〜２１４とＴＩＡ３１〜３４の入力端子との距離と大きく異なる訳ではなく、僅かな伸長に過ぎないので、特性に悪影響を与えることは殆ど無い。

また、ＰＤ２１〜２４のカソード２３１〜２３４は、ワイヤー４９〜５２を介してコンデンサＣ１〜Ｃ４に接続されている。図４に示されるように、コンデンサＣ１〜Ｃ４は大きな面積を必要とするので、ＴＩＡアレイ３０と反対側に配置することが好ましく、本実施形態では、そのような構成を採用している。

図５は、ＰＤ２１とＴＩＡ３１との接続関係を示した回路図である。図５に示されるように、ＰＤ２１はＴＩＡ３１からバイアス供給を受け、光電変換により発生した電流信号がＴＩＡ３１に入力される構成となっている。

図６は、第１の実施形態に係るＩＣ実装構造を用いた光受信部１２０の構成の一例を示した図である。なお、図６においては、ＰＤ２１及びＴＩＡ３１の構成のみを示すが、他のＰＤ２２〜２４及びＴＩＡ３２〜３４も同様の構成を有する。

光受信部１２０は、基板１０と、ＰＤ２１と、ＴＩＡ３１と、ワイヤー４１、５３と、光学回路１２とを有する。基板１０は、例えば、フレキシブルプリント基板（Flexible Printed Circuit Board、ＦＰＣ）を用いてもよい。また、基板１０の表面と裏面には、配線パターン１３と、接地電極１４が形成されている。

基板１０には、ＰＤ２１およびＴＩＡ３１が実装されている。ＰＤ２１〜２４の集合体であるＰＤアレイ２０が、受光回路を構成する。また、ＴＩＡ３１〜３４の集合体であるＴＩＡアレイ３０が、増幅回路を構成する。

光学回路１２は、図６に示すように、４５度ミラー１２ａを有する。また、光学回路１２は、光コネクタ１２ｂを利用して光ファイバ１２ｃを収容することができる。そして、光学回路１２は、受信光信号をＰＤ２１に導く。すなわち、光ファイバ１２ｃを介して入力される光信号は、４５度ミラー１２ａによりＰＤ２１に導かれる。なお、図示しないが、光学回路１２は、複数の光ファイバ１２ｃを収容することができる。この場合、各光ファイバ１２ｃを介して入力される光信号は、４５度ミラー１２ａによりそれぞれ対応する受光素子に導かれる。

上述のように、ＰＤ２１とＴＩＡ３１との間は、ワイヤーボンディングによって電気的に接続される。すなわち、例えばＰＤ２１のアノード端子２１１は、ワイヤー４１により、ＴＩＡ３１の信号入力端子３１１に電気的に接続される。なお、この例では、ＴＩＡ３１と配線パターン１３との間も、ワイヤー５３によって電気的に接続されている。

また、基板１０の裏面には接地電極１４が形成され、コンデンサＣ１、Ｃ５は、図示しないスルーホールを介して、接地電極１４に接続されている。

他のＰＤ２２〜２４及びＴＩＡ３２〜３４も同様の構成を有する。かかる光受信部１２０を有して、本実施形態に係る光送受信装置１００は構成される。

［第２の実施形態］
図７は、本発明の第２の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造の一例の構成を示した図である。第２の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造においては、フリップチップ接続でＰＤアレイ２０のアノード端子２１１〜２１４とＴＩＡアレイ３０の信号入力端子３１１〜３１４とが接続される。また、第２の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造は、ＰＤアレイ２０及びＴＩＡアレイ３０の端子の構成は第１の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造と同様であるが、その接続構成が第１の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造と異なっている。

具体的には、ＰＤ２１〜２４のアノード端子２１１〜２１４とＴＩＡ３１〜３４の信号入力端子３１１〜３１４とが接続される点は第１の実施形態と同様であるが、ＴＩＡアレイのバイアス供給端子３２１〜３２４からＰＤ２１〜２４のカソード端子２２１〜２２４にバイアス電位が供給されず、ＴＩＡアレイ３０の外部からカソード端子２３１〜２３４にバイアス電位が供給される点で、第１の実施形態と異なっている。この場合、例えば、ＰＤ２１〜２４のカソード端子２３１〜２３４にバイアス電位供給回路７１が接続される。具体的には、カソード端子３３１〜３３４に接続されたコンデンサＣ１〜Ｃ４の高電位側の電極に、それぞれ抵抗Ｒ５〜Ｒ８を介して電源Ｖｃｃを供給可能なバイアス電位供給回路７１が接続される。そして、バイアス電位供給回路７１から、辺Ｓ２側のカソード端子２３１〜２３４にバイアス電位が供給される。

ＴＩＡアレイ３０のグランド端子３３１〜３３４は、伝送線路６１〜６４のノイズを吸収除去し、信号伝送を安定化させる役割を果たす。伝送線路６１〜６４がグランドを基準として構成されることになり、カソード電位を基準とする場合よりも効果的に狭ピッチで隣接する伝送線路６１〜６４間のクロストークを抑制することができる。

図８は、本発明の第２の実施形態に係るＩＣ実装構造をフリップチップ実装により構成した例を示した図である。図６に示されるように、配線パターンとなって形成された伝送線路６１〜６４を介して、ＰＤ２１〜２４のアノード端子２１１〜２１４とＴＩＡ３１〜３４の信号入力端子３１１〜３１４とが接続される。即ち、ＰＤアレイ２０とＴＩＡアレイ３０は、フェイスダウンで基板１０上にフリップチップ実装され、基板１０上に配線パターンとして形成されている伝送線路６１〜６４を介して、アノード端子２１１〜２１４と信号入力端子３１１〜３１４とが各々接続される。また、グランド端子３３１〜３３４は、各々伝送線路６１〜６４の近傍に配置され、伝送線路６１〜６４間のクロストークを抑制する。

また、ＴＩＡアレイ３０と反対側に配置されたカソード端子２３１〜２３４とコンデンサＣ１〜Ｃ４との配線パターン６５〜６８にバイアス電位供給回路７１が接続されている。このように、フリップチップ実装の場合、カソード電源供給回路７１も、配線パターン６５〜６８に接続されて設けられてもよい。

なお、図７及び図８のいずれにおいても、バイアス電位供給回路７１は、飽くまで一例に過ぎず、カソード端子２３１〜２３４に所定のバイアス電位を供給できれば、用途に応じて種々の構成とされてよい。また、バイアス電位供給回路７１は、ＴＩＡアレイ３０及びＰＤアレイ２０をフリップチップ実装で用いる場合に、配線パターン６５〜６８に接続される構成とすればよい。ＴＩＡアレイ３０及びＰＤアレイ２０をワイヤー接続で用いる場合には、バイアス電位供給回路７１は配線パターン６５〜６８に接続させず、バイアス供給端子３２１〜３２３に元々接続されているバイアス電位供給回路７０を用いればよい。

図９は、ＰＤ２１とＴＩＡ３１との接続構成の一例を示した断面図である。図９に示されるように、基板１０上に配線パターンとして伝送線路６１と配線パターン６５が形成され、伝送線路６１及び配線パターン６５上にＰＤ２１及びＴＩＡ３１がフリップチップ接続され、ＰＤ２１のアノード端子２１１とＴＩＡ３１の信号入力端子３１１、及びＰＤ２１のカソード端子２３１とコンデンサＣ１の一方の電極とが接続されている。伝送線路６１及び配線パターン６５上の各端子２１１、２３１、３１１との接合部は、アンダーフィル８０で覆われる。また、基板１０のＰＤ２１の下面の位置には、光を受光するための開口１１が形成されている。

ここで、従来、ＰＤ２１〜２４のカソードへのバイアス電位供給は、バイアス電位供給回路７０から辺Ｓ１側のカソード端子２２１〜２２４を介して行われていたため、チップ搭載時に用いる搭載用ツールを使用するためにある程度の間隔が必要であること、及びアンダーフィル８０の干渉を防ぐ必要があることから、ＰＤ２１〜２４とＴＩＡ３１〜３４との接続距離が長くなり、高速信号線（伝送線路６１〜６４）の特性劣化、バイアス電位の不安定性が発生するという問題があった。

しかしながら、第２の実施形態に係るＴＩＡ ＩＣ及びＩＣ実装構造では、ＰＤ２１〜２４とＴＩＡ３１〜３４との間の接続はアノード端子２１１〜２１４と信号入力端子３１１〜３１４の１本のみで良くなり、かつ各々の高速信号線（伝送線路６１〜６４）の近傍にグランド端子３３１〜３３４を設け、ＰＤ２１〜２４へのカソード電位供給はＴＩＡ３１〜３４の外部の別回路としたため、高速信号線の特性を良好にし、バイアス電位を安定させることができる。

図１０は、第２の実施形態におけるＰＤ２１及びＴＩＡ３１の回路図の一例を示した図である。図１０に示される通り、バイアス電位供給回路７１から抵抗Ｒ５を介してＰＤ２１にバイアス電位の供給がなされ、ＰＤ２１の光電変換による電流信号はＰＤ２１のアノードからＴＩＡ３１に入力される構成となっている。

図１１は、第２の実施形態に係る光受信部１２０ａの一例の構成を示した図である。なお、図１１においては、ＰＤ２１及びＴＩＡ３１の部分のみを例に挙げて説明するが、他のＰＤ２２〜２４及びＴＩＡ３２〜３４も同様の構成を有する。

図１１に示されるように、フリップチップ実装による光受信部１２０ａは、基板１０、ＰＤ２１、ＴＩＡ３１、および光学回路１５を有する。基板１０は、例えば、フレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuit）である。また、基板１０の表面には、配線パターン１３、６５及び伝送線路６１などが形成されている。基板１０の裏面には、接地電極１４が形成されている。

上述のように、基板１０には、ＰＤ２１およびＴＩＡ３１が実装されている。ＰＤ２１〜２４を含むＰＤアレイ２０が受光回路を構成し、ＴＩＡ３１〜３４を含むＴＩＡアレイ３０が増幅回路を構成する。ＰＤ２１（ＰＤアレイ２０）およびＴＩＡ３１（ＴＩＡアレイ３０）は、フリップチップ実装により、基板１０の配線パターンまたは電極に電気的に接続される。

なお、上述のように、ＰＤ２１および／またはＴＩＡ３１は、アンダーフィル８０により基板１０に固定される。図１１に示す例では、ＴＩＡ３１がアンダーフィル８０により基板１０に固定されている。

光学回路１５は、光導波路１５ａおよび４５度ミラー１５ｂを有する。また、光学回路１５は、不図示の光ファイバを収容することができる。そして、光ファイバを介して入射される光信号は、光導波路１５ａおよび４５度ミラー１５ｂによりＰＤ２１に導かれる。なお、光学回路１５は、図示しないが、複数の光ファイバを収容できる。この場合、各光ファイバを介して入力される光信号は、それぞれ対応するＰＤ２１〜２４に導かれる。

このように、基板１０の裏面に光導波路を設け、光受信部１２０ａを構成することができる。

ＰＤ２１とＴＩＡ３１との間は、基板１０の表面に形成される配線パターンからなる伝送線路６１によって電気的に接続される。すなわち、ＰＤ２１〜２４は、それぞれ配線パターン６１〜６４により、対応するＴＩＡ３１〜３４に電気的に接続される。

また、ＰＤ２１とＴＩＡ３１の反対側には、コンデンサＣ１が設けられ、配線パターン６５を介して接続される。図示しないバイアス電位供給回路７１が配線パターン６５に接続され、バイアス電位がＰＤ２１のカソードに供給される。

光送受信装置１００は、このような光受信部を備えて構成することができる。なお、第２の実施形態に係るＴＩＡ ＩＣ、ＩＣ実装構造及び光送受信装置は、実装構造が異なるだけであり、その他の構成は第１の実施形態と同様であるので、その説明を省略する。

このように、本実施形態に係るＴＩＡ ＩＣ、ＩＣ実装構造及び光送受信装置によれば、フリップチップ実装を採用する場合であっても、良好な信号特性とバイアス電位の安定を実現することができる。また、ワイヤーボンディング実装を採用する場合にも、良好な信号特性とバイアス電位の安定を実現することができる。

以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。

１０ 基板
１１ 開口
１２、１５ 光学回路
１３、６５〜６８ 配線パターン
１４ 接地電極
２０ ＰＤアレイ
２１〜２４ ＰＤ
３０ ＴＩＡアレイ
３１〜３４ ＴＩＡ
４１〜５３ ワイヤー
６１〜６４ 伝送線路
７０、７１ バイアス電位供給回路
８０ アンダーフィル
９０ 光伝送路アレイ
９１〜９４ 光伝送路
１００ 光送受信装置
１１０ 光送信部
１２０、１２０ａ 光受信部
１３０、１４０ 光導波路
５０ ＣＰＵ
２１１〜２１４ アノード端子
２２１〜２２４、２３１〜２３４ カソード端子
３１１〜３１４ 信号入力端子
３２１〜３２２ バイアス供給端子
３３１〜３３４ グランド端子

Claims (10)

1. 複数のチャンネルを有するトランスインピーダンスアンプＩＣであって、
   前記複数のチャンネルに対応して複数のフォトダイオードが配列されたフォトダイオードアレイが接続可能なチップを有し、
   該チップは、前記フォトダイオード側の少なくとも一辺に、前記フォトダイオードへのバイアス供給端子、前記フォトダイオードからの信号入力端子、及びグランド端子を前記複数のチャンネル毎に有するトランスインピーダンスアンプＩＣ。
2. 前記複数のチャンネル毎に、前記チップの前記フォトダイオード側の少なくとも一辺に沿って、前記信号入力端子と、前記バイアス供給端子又は前記グランド端子のいずれか一方とが前記フォトダイオード側の少なくとも一辺に平行に配置され、前記バイアス供給端子又は前記グランド端子の他方が前記信号入力端子よりも内側に配置された請求項１に記載のトランスインピーダンスアンプＩＣ。
3. 前記信号入力端子と前記グランド端子とが前記チップの前記フォトダイオード側の少なくとも一辺に沿って平行に配置され、前記バイアス供給端子が前記信号入力端子及び前記グランド端子よりも内側に配置された請求項２に記載のトランスインピーダンスアンプＩＣ。
4. 請求項１乃至３のいずれか一項に記載のトランスインピーダンスアンプＩＣと、
   該トランスインピーダンスアンプＩＣ及び前記フォトダイオードアレイが搭載される基板と、
   前記信号入力端子と前記フォトダイオードアレイのアノードとを接続する第１のワイヤーと、
   前記バイアス供給端子と前記フォトダイオードのカソードとを接続する第２のワイヤーと、を前記複数のチャンネル毎に有するＩＣ実装構造。
5. 請求項１乃至３のいずれか一項に記載のトランスインピーダンスアンプＩＣと、
   該トランスインピーダンスアンプＩＣ及び前記フォトダイオードアレイが搭載される基板と、を有し、
   前記複数のチャンネル毎に、前記信号入力端子と前記フォトダイオードアレイのアノードとが接続され、
   前記グランド端子は前記基板に接続されるＩＣ実装構造。
6. 請求項３に記載のトランスインピーダンスアンプＩＣと、
   該トランスインピーダンスアンプＩＣ及び前記フォトダイオードアレイが搭載される基板と、を有し、
   前記信号入力端子と前記フォトダイオードのアノードとが、前記トランスインピーダンスアンプＩＣ及び前記フォトダイオードアレイを前記基板上にフリップチップ実装することにより接続され、
   前記フォトダイオードのカソードには、前記トランスインピーダンスアンプＩＣの外部からバイアス電位が供給されるＩＣ実装構造。
7. 前記フォトダイオードアレイの前記チップの反対側には、前記複数のチャンネル毎に接地されたコンデンサが設けられ、
   前記フォトダイオードのカソードは、前記複数のチャンネル毎に前記コンデンサを介して接地された請求項４乃至６のいずれか一項に記載されたＩＣ実装構造。
8. 前記フォトダイオードと前記信号入力端子とを接続するアノード配線は、接地電位に対して構成された伝送線路で前記チップに入力される請求項４乃至７のいずれか一項に記載のＩＣ実装構造。
9. 請求項４乃至８のいずれか一項に記載のＩＣ実装構造を有する光受信モジュールを有し、
   前記基板がフレキシブルプリント基板である、光送受信装置。
10. 請求項４乃至８のいずれか一項に記載のＩＣ実装構造を有する光受信モジュールを有し、
    前記基板の裏面に設けられた光導波路により、外部との光接続を行う光送受信装置。

Images