JP2018190404A - 記憶装置およびリフレッシュ方法 - Google Patents

記憶装置およびリフレッシュ方法 Download PDF

Info

Publication number
JP2018190404A
JP2018190404A JP2018079740A JP2018079740A JP2018190404A JP 2018190404 A JP2018190404 A JP 2018190404A JP 2018079740 A JP2018079740 A JP 2018079740A JP 2018079740 A JP2018079740 A JP 2018079740A JP 2018190404 A JP2018190404 A JP 2018190404A
Authority
JP
Japan
Prior art keywords
storage device
flash memory
memory array
page
idle time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018079740A
Other languages
English (en)
Other versions
JP6734320B2 (ja
Inventor
介信 簡
Jieh-Hsin Chien
介信 簡
鎰華 包
Yi-Hua Pao
鎰華 包
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW106129948A external-priority patent/TWI650641B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of JP2018190404A publication Critical patent/JP2018190404A/ja
Application granted granted Critical
Publication of JP6734320B2 publication Critical patent/JP6734320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】ソリッドステートディスクの性能を効果的に向上させるために、このアイドル時間に対してより効率的に利用し、ソリッドステートディスクのアクセス速度を向上させる記憶装置およびリフレッシュ方法を提供する。【解決手段】記憶装置１００は、複数のブロックを含む。ブロックは、データを記憶するように用いられるフラッシュメモリアレイ、記憶装置を初期化後、アイドル時間内にフラッシュメモリをスキャンし、エラービットがしきい値を超えるとき、フラッシュメモリアレイにリフレッシュ工程を行う、フラッシュメモリアレイに記憶されたデータの正確性を確認するコントローラを含む。【選択図】図１

Description

本発明は、フラッシュメモリ装置およびそのリフレッシュ方法に関するものである。
システムの電源がオンになったとき、ソリッドステートディスクもそれに伴ってオンになる。しかしながら、ソリッドステートディスクがオンになってから最初にアクセスされるまで、アイドル時間がある。ソリッドステートディスクの性能を効果的に向上させるために、このアイドル時間に対してより効率的に利用し、ソリッドステートディスクのアクセス速度を向上させる必要がある。
本発明は、記憶装置およびリフレッシュ方法を提供する。
これに鑑み、本発明は、フラッシュメモリアレイおよびコントローラを含む記憶装置を提供する。フラッシュメモリアレイは、複数のブロックを含み、前記ブロックは、データを記憶するように用いられる。コントローラは、アイドル時間内にフラッシュメモリをスキャンし、フラッシュメモリアレイに記憶されたデータの正確性を確認する。
本発明の実施形態に基づいて、アイドル時間は、記憶装置が初期化を完了した後からホストが初期化を完了する時間である。
本発明のもう１つの実施形態に基づいて、アイドル時間は、記憶装置が初期化を完了した後から、ホストからのアクセス指示を受ける前までの時間である。
本発明の実施形態に基づいて、コントローラがフラッシュメモリアレイをスキャンしたとき、コントローラは、各ブロックの少なくとも１つのページを選んでスキャンし、前記ページに対応するエラービットがしきい値を超えるかどうかを判定する。
本発明の実施形態に基づいて、前記ページの任意のエラービットがしきい値を超えるとき、コントローラは、フラッシュメモリアレイにリフレッシュ工程を行う。
本発明の実施形態に基づいて、前記ページの任意のエラービットがしきい値を超えるとき、コントローラは、前記ページに対応するブロックにリフレッシュ工程を行う。
本発明は、記憶装置に用いられるリフレッシュ方法を更に提供し、前記リフレッシュ方法は、記憶装置を初期化するステップ、アイドル時間内に記憶装置をスキャンし、記憶装置に記憶されたデータの正確性を確認し、記憶装置に記憶されたデータの正確性を確認するステップ、および外部からのアクセス指示を受ける準備をする待機状態に入るステップを含む。
本発明の実施形態に基づいて、アイドル時間は、記憶装置が初期化を完了した後からホストが初期化を完了する時間である。
本発明のもう１つの実施形態に基づいて、アイドル時間は、記憶装置が初期化を完了した後から、ホストからのアクセス指示を受ける前までの時間である。
本発明の実施形態に基づいて、記憶装置は、フラッシュメモリアレイを含み、フラッシュメモリアレイは、複数のブロックを含み、アイドル時間内にフラッシュメモリアレイをスキャンし、フラッシュメモリアレイに記憶されたデータの正確性を確認するステップは、各ブロックの少なくとも１つのページをスキャンするステップ、前記ページのエラービットがしきい値を超えるかどうかを判定するステップ、および前記ページの任意のエラービットがしきい値を超えるとき、フラッシュメモリアレイにリフレッシュ工程を行うステップを更に含む。
本発明の実施形態に基づいて、記憶装置は、フラッシュメモリアレイを含み、フラッシュメモリアレイは、複数のブロックを含み、アイドル時間内にフラッシュメモリアレイをスキャンし、フラッシュメモリアレイに記憶されたデータの正確性を確認するステップは、各ブロックの少なくとも１つのページをスキャンするステップ、前記ページのエラービットがしきい値を超えるかどうかを判定するステップ、および前記ページの任意のエラービットがしきい値を超えるとき、エラービットの数を超えるページに対応するブロックにリフレッシュ工程を行うステップを更に含む。
添付の図面とともに以下の本発明の様々な実施形態の詳細な説明を検討することで、本発明はより完全に理解できる。
本発明の実施形態に係る、記憶装置のブロック図である。 本発明の実施形態に係る、パワーオンアクセステーブル（ｐｏｗｅｒ-ｏｎ ａｃｃｅｓｓ ｔａｂｌｅ）のブロック図である。
この説明は、本発明の一般原理を例示する目的のものであり、本発明を限定するものではない。このほか、本開示は、種々の実施形態において、参照符号および／または表示を繰り返し用いている。この繰り返しは、本開示を簡潔で明確にするためのものであり、それ自体が、種々の実施態様および／または議論された構造との間の関係を規定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
次の開示では、異なる特徴を実施するために、多くの異なる実施の形態または実施形態を提供する。本開示を簡素化するために、複数の要素および複数の配列の特定の実施形態が以下に述べられる。これらはもちろん単に例示するためであり、それに限定するという意図はない。このほか、本開示は、種々の実施形態において、参照符号および／または表示を繰り返し用いている。この繰り返しは、本開示を簡潔で明確にするためのものであり、それ自体が、種々の実施態様および／または議論された構造との間の関係を規定するものではない。また、本開示の別の特徴に接続および／または結合された特徴の形成は、続いて、特徴が直接接触で形成される複数の実施形態を含むことができ、且つ前記特徴が直接接触でないように、付加的な特徴が前記特徴に介在するように形成された複数の実施形態を含むこともできる。
図１は、本発明の実施形態に係る、記憶装置のブロック図である。図１に示すように、記憶装置１００は、フラッシュメモリアレイ１０１およびコントローラ１０２を含み、記憶装置１００は、ホスト１０に接続され、且つホスト１０と記憶装置１００は、システムを形成する。本発明の実施形態に基づいて、記憶装置１００は、ＵＳＢ、 ＵＦＳ、 ｅＭＭＣ、 ＳＤ、 Ｍｅｍｏｒｙ Ｓｔｉｃｋ、 Ｃｏｍｐａｃｔ Ｆｌａｓｈ、 ＣＦａｓｔ、 ＳＡＳ （Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、 ＳＡＴＡ、 ＰＡＴＡ、 またはＰＣＩＥのプロトコルを採用した物理インターフェース、またはＵＳＢ、 ＮＶＭＥ、 ＡＨＣＩ、 またはＳＣＳＩのプロトコルを採用したソリッドステートディスクであることができる。
ホスト１０が初期化を開始したとき、ホスト１０は、例えば、記憶装置１００などの周辺装置も初期化を開始するように要求する。しかしながら、記憶装置１００が初期化を完了するのに必要な時間は、ホスト１０が初期化を完了するのに必要な時間より短いため、アイドル時間がある。アイドル時間は、記憶装置１００が初期化を完了した後、ホスト１０が初期化を完了する前の期間として定義される。本発明のいくつかの実施形態に基づいて、フラッシュメモリアレイ１０１は、複数のブロックを含み、各ブロックは、データを記憶するように用いられる複数のページを含む。記憶装置１００は、迅速に初期化を完了することができるため、アイドル時間は、記憶装置１００がオンにされた後、記憶装置１００の初期化を完了した後からホスト１０が出したアクセス指示ＩＮＳを受けて記憶装置１００にアクセスを開始する前までの時間であることもできる。
アイドル時間では、コントローラ１０２は、フラッシュメモリアレイ１０１に記憶されたデータの正確性を確認するために、フラッシュメモリアレイ１０１のページをアクティブスキャンすることができる。本発明の実施形態に基づいて、コントローラ１０２がフラッシュメモリアレイ１０１をアクティブスキャンしたとき、コントローラ１０２は、フラッシュメモリアレイ１０１の任意のサンプリングのページを選んでスキャンし、スキャンされたサンプリングのページのエラービットがしきい値を超えているかどうかを判定する。本発明のもう１つの実施形態に基づいて、コントローラ１０２は、任意のサンプリングの方式を用いて、複数のページの各々の、または少なくとも１つのページをスキャンし、サンプリングのページのエラービットがしきい値を超えるかどうかを判定することができる。
本発明の実施形態に基づいて、任意のサンプリングのページのエラービットがしきい値を超えるとき、フラッシュメモリアレイ１０１に記憶されたデータは、データ保存（ｄａｔａ ｒｅｔｅｎｔｉｏｎ）の問題を有するということを意味する。従って、コントローラ１０２は、全てのフラッシュメモリアレイ１０１にリフレッシュ工程を行い、フラッシュメモリアレイ１０１に記憶されたデータの正確性を向上させる。
本発明のもう１つの実施形態に基づいて、コントローラ１０２がフラッシュメモリアレイ１０１をスキャンしたとき、コントローラ１０２は、各ブロックで少なくとも１つのページを選んでスキャンし、任意のサンプリングのページのエラービットがしきい値を超えるかどうかを判定する。任意のスキャンされたページのエラービットの数がしきい値を超えるとき、エラービットの数を超えるスキャンされたページに対応するブロックに記憶されたデータがデータ保存の問題を有するということを意味する。従って、エラービットの数を超えるスキャンされたページに対応するブロックにリフレッシュ工程を行い、ブロックに記憶されたデータの正確性を向上させる。
本発明のもう１つの実施形態に基づいて、コントローラ１０２は、これらのサンプリングの方式を限定するものではなく、さまざまなサンプリングの方式を用いてフラッシュメモリアレイ１０１のページを選んでスキャンし、対応するブロック、ダイ、または全てのフラッシュメモリアレイ１０１にリフレッシュ工程を行うことができる。ここでは、説明するためのものであり、これらを限定するものではない。
図２は、本発明の実施形態に係る、リフレッシュ方法のフローチャートを示している。次の図２のフローチャートは、図１と合わせて詳細に説明される。記憶装置１００が初期化される（ステップＳ２０２）。記憶装置１００がオンにされ、再度オンにされ、または再起動されたとき、初期化が迅速に完了する。また、コントローラ１０２は、アイドル時間内にフラッシュメモリアレイ１０１のページをスキャンし（ステップＳ２０４）、フラッシュメモリアレイ１０１に記憶されたデータの正確性を確認する。本発明の実施形態に基づいて、アイドル時間は、記憶装置１００が初期化を完了した後から、ホスト１０が初期化を完了するまでの期間を定義する。アイドル時間は、また、記憶装置１００がオンにされ、初期化を完了した後から、ホスト１０からのアクセス指示ＩＮＳを受ける前までの期間を定義する。本発明の実施形態に基づいて、図１のコントローラ１０２は、フラッシュメモリアレイ１０１のページをランダムに選んでスキャンする。本発明のもう１つの実施形態に基づいて、コントローラ１０２は、任意のサンプリングの方式を用いて、フラッシュメモリアレイ１０１の複数のブロックの各々の、または少なくとも１つのページをスキャンする。
次いで、スキャンされたページのエラービットがしきい値を超えているかどうかを判定する（ステップＳ２０６）。本発明の実施形態に基づいて、ステップＳ２０６と結合したステップＳ２０４は、記憶装置１００に記憶されたデータをスキャンするように構成され、記憶装置に記憶されたデータの正確性を確認する。スキャンされたページのエラービットがしきい値を超えるとき、リフレッシュ工程を行う（ステップＳ２０８）。次いで、記憶装置１００は、ホスト１０からのアクセス指示ＩＮＳを受ける準備をする待機状態に入る（ステップＳ２１０）。スキャンされたページのエラービットがしきい値を超えていないとき、ステップＳ２０４が繰り返され、全ての、または所定のページがスキャンされた後、ステップＳ２１０を行う。また、ページをスキャンしているプロセスのときに、ホスト１０からの指示ＩＮＳを受けたとき、ページのスキャンを中断し、ステップＳ２１０に直接スキップする。記憶装置１００が待機状態に戻ったとき、中断されたページのスキャンが再開され、全ての、または所定のページのスキャンが全て完了された後、本発明のリフレッシュ方法のプロセスを完了する。
本発明の実施形態に基づいて、スキャンされたページの任意のエラービットがしきい値を超えるとき、全てのフラッシュメモリアレイ１０１にリフレッシュ工程を行い、フラッシュメモリアレイ１０１のデータの正確性を向上させる。本発明のもう１つの実施形態に基づいて、スキャンされたページの任意のエラービットがしきい値を超えるとき、エラービットの数を超えるページに対応するブロックにリフレッシュ工程を行い、ブロックに記憶されたデータの正確性を向上させる。
本発明のもう１つの実施形態に基づいて、コントローラ１０２は、これらのサンプリングの方式を限定するものではなく、さまざまなサンプリングの方式を用いてフラッシュメモリアレイ１０１のページを選んでスキャンし、対応するブロック、ダイ、または全てのフラッシュメモリアレイ１０１にリフレッシュ工程を行うことができる。ここでは、説明するためのものであり、これらを限定するものではない。
アイドル時間内では（即ち、記憶装置１００が初期化を完了した後、ホスト１０が初期化を完了する前の期間）、記憶装置１００は、アイドル状態にあるため、記憶装置１００は、アイドル時間内に、スキャンおよびリフレッシュされるだけでなく、ホスト１０が初期化を完了する前の時間を効果的に利用することができ、後にホスト１０がアクセスするデータの正確性を向上させることもできる。
本発明は、例として及び望ましい実施の形態によって記述されているが、本発明は開示された実施形態に限定されるものではない。当業者は、本発明の精神と範囲から逸脱しない種々の修正及び変更を行い得る。よって、本発明の範囲は、以下の請求項及びその等価のものによって規定されて保護される。
１０ ホスト
１００ 記憶装置
１０１ フラッシュメモリアレイ
１０２ コントローラ
ＩＮＳ アクセス指示
Ｓ２０２〜Ｓ２１０ ステッププロセス

Claims (11)

  1. 複数のブロックを含み、前記ブロックは、データを記憶するように用いられるフラッシュメモリアレイと、
    アイドル時間内に前記フラッシュメモリアレイをスキャンし、前記フラッシュメモリアレイに記憶されたデータの正確性を確認するコントローラを含む記憶装置。
  2. 前記アイドル時間は、前記記憶装置が初期化を完了した後からホストが初期化を完了する時間である請求項１に記載の記憶装置。
  3. 前記アイドル時間は、前記記憶装置が初期化を完了した後から、ホストからのアクセス指示を受ける前までの時間である請求項１に記載の記憶装置。
  4. 前記コントローラがフラッシュメモリアレイをスキャンしたとき、前記コントローラは、前記各ブロックの少なくとも１つのページを選んでスキャンし、前記ページに対応するエラービットがしきい値を超えるかどうかを判定する請求項１に記載の記憶装置。
  5. 前記ページの何れかにおけるエラービットが前記しきい値を超えるとき、前記コントローラは、前記フラッシュメモリアレイにリフレッシュ工程を行う請求項４に記載の記憶装置。
  6. 前記ページの何れかにおけるエラービットが前記しきい値を超えるとき、前記コントローラは、前記エラービットの数が超過する前記ページに対応する前記ブロックにリフレッシュ工程を行う請求項４に記載の記憶装置。
  7. 記憶装置に用いられるリフレッシュ方法であって、前記リフレッシュ方法は、
    前記記憶装置を初期化するステップ、
    アイドル時間内に前記記憶装置をスキャンし、前記記憶装置に記憶されたデータの正確性を確認するステップ、および
    外部からのアクセス指示を受ける準備をする待機状態に入るステップを含むリフレッシュ方法。
  8. 前記アイドル時間は、前記記憶装置が初期化を完了した後からホストが初期化を完了する時間である請求項７に記載のリフレッシュ方法。
  9. 前記アイドル時間は、前記記憶装置が初期化を完了した後から、ホストからのアクセス指示を受ける前までの時間である請求項７に記載のリフレッシュ方法。
  10. 前記記憶装置は、フラッシュメモリアレイを含み、前記フラッシュメモリアレイは、複数のブロックを含み、
    前記アイドル時間内に前記フラッシュメモリアレイをスキャンし、前記フラッシュメモリアレイに記憶されたデータの正確性を確認するステップは、
    前記各ブロックの少なくとも１つのページをスキャンするステップ、
    スキャンされた前記ページの何れかにおけるエラービットがしきい値を超えるかどうかを判定するステップ、および
    前記ページの何れかにおけるエラービットがしきい値を超えるとき、前記フラッシュメモリアレイにリフレッシュ工程を行うステップを更に含む請求項７に記載のリフレッシュ方法。
  11. 前記記憶装置は、フラッシュメモリアレイを含み、前記フラッシュメモリアレイは、複数のブロックを含み、
    前記アイドル時間内に前記フラッシュメモリアレイをスキャンし、前記フラッシュメモリアレイに記憶されたデータの正確性を確認するステップは、
    前記各ブロックの少なくとも１つのページをスキャンするステップ、
    スキャンされた前記ページのエラービットがしきい値を超えるかどうかを判定するステップ、および
    前記ページの何れかにおけるエラービットがしきい値を超えるとき、前記エラービットの数が超過する前記ページに対応する前記ブロックにリフレッシュ工程を行うステップを更に含む請求項７に記載のリフレッシュ方法。
JP2018079740A 2017-05-10 2018-04-18 記憶装置およびリフレッシュ方法 Active JP6734320B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762504140P 2017-05-10 2017-05-10
US62/504,140 2017-05-10
TW106129948A TWI650641B (zh) 2017-05-10 2017-09-01 儲存裝置以及刷新方法
TW106129948 2017-09-01

Publications (2)

Publication Number Publication Date
JP2018190404A true JP2018190404A (ja) 2018-11-29
JP6734320B2 JP6734320B2 (ja) 2020-08-05

Family

ID=64096102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018079740A Active JP6734320B2 (ja) 2017-05-10 2018-04-18 記憶装置およびリフレッシュ方法

Country Status (3)

Country Link
US (1) US20180329649A1 (ja)
JP (1) JP6734320B2 (ja)
CN (1) CN108877858B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719550B (zh) * 2019-07-23 2021-02-21 慧榮科技股份有限公司 記憶體控制器、資料儲存裝置及其開卡方法
US11157624B2 (en) * 2019-08-14 2021-10-26 Silicon Motion, Inc. Scheme of using electronic device to activate mass production software tool to initialize memory device including flash memory controller and flash memory
KR20220138289A (ko) * 2021-04-05 2022-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192267A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc ビットエラーの予防方法、情報処理装置
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP2009205578A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 半導体記憶装置
JP2011128751A (ja) * 2009-12-16 2011-06-30 Clarion Co Ltd データ記録装置およびデータ記録装置の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160162215A1 (en) * 2014-12-08 2016-06-09 Sandisk Technologies Inc. Meta plane operations for a storage device
TWI599880B (zh) * 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI631463B (zh) * 2016-03-22 2018-08-01 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
US10339044B2 (en) * 2016-03-30 2019-07-02 Sandisk Technologies Llc Method and system for blending data reclamation and data integrity garbage collection
US10297333B2 (en) * 2016-04-08 2019-05-21 Steven McConnell Drying system and method
TWI621129B (zh) * 2016-10-25 2018-04-11 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192267A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc ビットエラーの予防方法、情報処理装置
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP2009205578A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 半導体記憶装置
JP2011128751A (ja) * 2009-12-16 2011-06-30 Clarion Co Ltd データ記録装置およびデータ記録装置の制御方法

Also Published As

Publication number Publication date
CN108877858A (zh) 2018-11-23
US20180329649A1 (en) 2018-11-15
JP6734320B2 (ja) 2020-08-05
CN108877858B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US10719237B2 (en) Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10866856B2 (en) Memory system and operating method thereof
US9898199B2 (en) Data storage device and operating method thereof
US10909031B2 (en) Memory system and operating method thereof
US10268540B2 (en) Data storage device and operating method thereof
JP6734320B2 (ja) 記憶装置およびリフレッシュ方法
KR20140020056A (ko) 불휘발성 랜덤 액세스 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템의 동작 방법
US20160062883A1 (en) Data storage device and operating method thereof
US20190057049A1 (en) Memory system and operating method thereof
US20150220394A1 (en) Memory system and method of controlling memory system
CN107783729B (zh) 数据存储装置
US10475503B2 (en) Circuit for selecting row to be refreshed
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US10818328B2 (en) Nonvolatile memory device, operation method of the nonvolatile memory device, and operation method of memory controller controlling the nonvolatile memory device
CN105390155B (zh) 数据储存设备及用于操作该数据储存设备的方法
KR20170090683A (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
KR20180092422A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180115846A (ko) 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9619323B2 (en) Data storage device and operating method thereof
US11494312B2 (en) Flash memory devices and prefetch methods thereof
US10838766B2 (en) Memory system and operating method thereof
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
US10776008B2 (en) Memory system and operating method thereof
TWI650641B (zh) 儲存裝置以及刷新方法
KR102496678B1 (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200709

R150 Certificate of patent or registration of utility model

Ref document number: 6734320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250