JP2018182525A - Frequency synthesizer - Google Patents
Frequency synthesizer Download PDFInfo
- Publication number
- JP2018182525A JP2018182525A JP2017079381A JP2017079381A JP2018182525A JP 2018182525 A JP2018182525 A JP 2018182525A JP 2017079381 A JP2017079381 A JP 2017079381A JP 2017079381 A JP2017079381 A JP 2017079381A JP 2018182525 A JP2018182525 A JP 2018182525A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- outputs
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、周波数シンセサイザに関する。 The present invention relates to frequency synthesizers.
従来、所望の周波数の発振信号を出力するための回路として、PLL(Phase Locked Loop)回路を用いた周波数シンセサイザが知られている(例えば、特許文献1参照)。 Conventionally, a frequency synthesizer using a PLL (Phase Locked Loop) circuit is known as a circuit for outputting an oscillation signal of a desired frequency (see, for example, Patent Document 1).
PLL回路に入力される基準信号の出力源には、周波数安定度が高く位相雑音が少ない水晶発振器が一般的に用いられる。しかしながら、水晶発振器は、圧電現象を利用していることから、外的振動や衝撃が加えられることによって基準信号に雑音が含まれてしまう。そうすると、PLL回路の出力信号の周波数特性が劣化し、周波数シンセサイザの出力信号の周波数特性も劣化してしまうという問題がある。 Generally, a crystal oscillator with high frequency stability and little phase noise is used as an output source of a reference signal input to the PLL circuit. However, since the crystal oscillator utilizes the piezoelectric phenomenon, noise is included in the reference signal due to the application of external vibration or shock. Then, the frequency characteristic of the output signal of the PLL circuit is degraded, and the frequency characteristic of the output signal of the frequency synthesizer is also degraded.
これに対して、PLL回路に設けられるループフィルタの通過帯域を狭くして、基準信号に含まれる雑音を除去することが考えられる。しかしながら、ループフィルタの通過帯域を狭くすると、PLL回路におけるロックアップ時間が長くなるという問題がある。 On the other hand, it is conceivable to narrow the pass band of the loop filter provided in the PLL circuit to remove noise contained in the reference signal. However, narrowing the pass band of the loop filter has a problem that the lockup time in the PLL circuit becomes long.
そこで、本発明はこれらの点に鑑みてなされたものであり、外的振動が与えられても良好な周波数特性を有する出力信号を出力するとともに、ロックアップ時間が短い周波数シンセサイザを提供することを目的とする。 Therefore, the present invention has been made in view of these points, and it is an object of the present invention to provide a frequency synthesizer that outputs an output signal having good frequency characteristics even when external vibration is given, and has a short lockup time. To aim.
本発明の第1の態様に係る周波数シンセサイザは、基準信号を出力する発振器と、第1周波数の第1発振信号を出力する第1位相制御発振器と、前記第1発振信号を分周する分周器と、前記第1周波数よりも高い第2周波数の第2発振信号を出力する第2位相制御発振器とを備える周波数シンセサイザであって、前記第1位相制御発振器は、第1制御電圧に基づいて前記第1発振信号を出力する第1電圧制御発振器と、前記基準信号と前記第1発振信号との位相差を示す第1位相差信号を出力する第1位相比較器と、前記第1位相差信号に含まれる第1帯域の信号を通過させ、通過した信号を前記第1制御電圧として前記第1電圧制御発振器に出力する第1ループフィルタとを有し、前記第2位相制御発振器は、第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、前記分周器により分周された信号と前記第2発振信号との位相差を示す第2位相差信号を出力する第2位相比較器と、前記第2位相差信号に含まれる、前記第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を前記第2制御電圧として前記第2電圧制御発振器に出力する第2ループフィルタとを有する。 A frequency synthesizer according to a first aspect of the present invention comprises an oscillator for outputting a reference signal, a first phase control oscillator for outputting a first oscillation signal of a first frequency, and a divider for dividing the first oscillation signal. And a second phase control oscillator for outputting a second oscillation signal having a second frequency higher than the first frequency, wherein the first phase control oscillator is based on a first control voltage. A first voltage controlled oscillator for outputting the first oscillation signal, a first phase comparator for outputting a first phase difference signal indicating a phase difference between the reference signal and the first oscillation signal, and the first phase difference A first loop filter for passing a signal of a first band included in the signal and outputting the passed signal as the first control voltage to the first voltage controlled oscillator; the second phase controlled oscillator includes 2 based on the control voltage A second voltage controlled oscillator that outputs two oscillation signals; and a second phase comparator that outputs a second phase difference signal indicating a phase difference between the signal divided by the divider and the second oscillation signal; A second loop filter that passes a signal in a second band wider than the first band, which is included in the second phase difference signal, and outputs the passed signal as the second control voltage to the second voltage control oscillator; Have.
前記第1位相制御発振器は、前記第1発振信号を第1分周比で分周した第1分周信号を出力する第1分周器をさらに有し、前記第1位相比較器は、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、前記第2位相制御発振器は、前記第2発振信号を第2分周比で分周した第2分周信号を出力する第2分周器をさらに有し、前記第2位相比較器は、前記分周器により分周された信号と、前記第2分周信号との位相差を示す前記第2位相差信号を出力してもよい。 The first phase control oscillator further includes a first divider for outputting a first divided signal obtained by dividing the first oscillation signal by a first dividing ratio, and the first phase comparator is configured to The second phase control oscillator outputs the first phase difference signal indicating the phase difference between the reference signal and the first divided signal, and the second phase control oscillator divides the second oscillation signal by a second dividing ratio. The second phase comparator may further include a second frequency divider that outputs a frequency divided signal, and the second phase comparator may indicate the phase difference between the signal divided by the frequency divider and the second frequency divided signal. Two phase difference signals may be output.
前記周波数シンセサイザは、前記周波数シンセサイザに与えられた振動の周波数を検出する検出部と、検出された周波数に基づいて前記第1ループフィルタの前記第1帯域を設定する設定部とをさらに備えてもよい。 The frequency synthesizer may further include a detection unit that detects a frequency of vibration given to the frequency synthesizer, and a setting unit that sets the first band of the first loop filter based on the detected frequency. Good.
前記第1位相比較器は、チャージポンプにより、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、前記設定部は、前記チャージポンプが前記基準信号と前記第1分周信号との位相差に応じて出力する電流量を変化させることにより前記第1帯域を設定してもよい。 The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal by a charge pump, and the setting unit is configured to output the first signal. The first band may be set by changing the amount of current to be output according to the phase difference between the first divided signal and the first divided signal.
本発明によれば、外的振動が与えられても良好な周波数特性を有する出力信号を出力するとともに、ロックアップ時間が短くすることができるという効果を奏する。 According to the present invention, it is possible to output an output signal having good frequency characteristics even when external vibration is given, and to shorten the lockup time.
<第1実施形態>
[周波数シンセサイザ1の構成]
図1は、第1実施形態に係る周波数シンセサイザ1の構成を示す図である。周波数シンセサイザ1は、基準発振器10と、第1位相制御発振器としての第1PLL回路20と、分周器30と、第2位相制御発振器としての第2PLL回路40とを備える。
First Embodiment
[Configuration of frequency synthesizer 1]
FIG. 1 is a diagram showing the configuration of the
第1PLL回路20は、周波数シンセサイザ1に与えられる振動に対応する周波数の雑音を除去する第1ループフィルタ22を備えており、当該雑音が除去された第1発振信号を出力する。第1ループフィルタ22は、周波数シンセサイザ1に加えられる振動の周波数として想定される周波数よりも低い周波数をカットオフ周波数とするローパスフィルタである。これにより、周波数シンセサイザ1に振動が与えられた場合にも、第1PLL回路20が出力する発振信号に含まれる、振動により印加された雑音は低減される。
The
第2PLL回路40は、第1ループフィルタ22よりも信号の通過帯域幅が広い第2ループフィルタ42を備えており、第2発振信号を出力する。第2ループフィルタ42のカットオフ周波数は第1ループフィルタ22のカットオフ周波数よりも高く、第2ループフィルタ42における信号の通過帯域幅が広いことから、第2PLL回路40は高速にロックアップする。これにより、周波数シンセサイザ1は、振動が与えられても良好な周波数特性を維持し、短いロックアップ時間で出力信号を出力することができる。
The
続いて、周波数シンセサイザ1が備える各構成について説明する。
基準発振器10は、例えば、恒温槽内蔵水晶発振器(OCXO: Oven-Controlled Crystal Oscillator)等の水晶発振器であり、所定周波数の基準信号を生成する。本実施形態の基準発振器10は、50MHzの基準信号を生成する。基準発振器10は、生成した基準信号を、第1PLL回路20に出力する。
Then, each structure with which the
The
第1PLL回路20は、第1PLL−IC(Integrated Circuit)21と、第1ループフィルタ22と、第1電圧制御発振器23とを備える。第1PLL−IC21は、第1分周器211及び第1位相比較器212として機能する集積回路である。
The
第1分周器211は、第1電圧制御発振器23が出力する第1周波数の第1発振信号を第1分周比で分周することにより第1分周信号を生成する。第1分周器211は、第1分周信号を第1位相比較器212に出力する。
The
第1位相比較器212は、基準発振器10から出力された基準信号と、第1電圧制御発振器23から出力された第1発振信号との位相差に基づいて第1位相差信号を出力する。第1位相比較器212は、基準信号と第1分周信号との位相差を示す第1位相差信号を第1ループフィルタ22に出力する。
The
第1ループフィルタ22は、例えばローパスフィルタである。第1ループフィルタ22は、第1位相比較器212から出力された信号に含まれる第1帯域の周波数の信号を通過させる。第1帯域は、周波数シンセサイザ1に与えられる振動に基づいて予め設定される。ここでは、周波数シンセサイザ1に与えられる振動の周波数が5Hz〜500Hzであるものとし、第1帯域を0〜5Hzとする。これにより、第1ループフィルタ22は、周波数シンセサイザ1に与えられる振動によって生じる雑音を低減することができる。第1ループフィルタ22は、通過した信号を第1制御電圧として第1電圧制御発振器23に出力する。
The
第1電圧制御発振器23は、第1制御電圧に基づいて第1周波数の第1発振信号を出力する。第1周波数は、例えば2GHzである。第1電圧制御発振器23は、第1発振信号を、第1PLL−IC21と、分周器30とに出力する。
The first
ここで、第1電圧制御発振器23は、外的振動の影響を受けにくい基板パターン、チップインダクタ、コンデンサによって構成されることが好ましい。また、第1電圧制御発振器23は、第1発振信号を第2電圧制御発振器43が出力する周波数に逓倍した場合に、位相雑音の劣化が小さくなるように、狭帯域、かつ良好な位相雑音特性を有する発振器であることが好ましい。また、第1発振信号の周波数は、予め定められた所定周波数であることが好ましい。すなわち、第1PLL回路20において、第1分周比は固定値であることが好ましい。
Here, it is preferable that the first
分周器30は、第1発振信号を所定の分周比で分周する。分周器30は、分周された信号を第2PLL回路40に出力する。
The
第2PLL回路40は、第2PLL−IC41と、第2ループフィルタ42と、第2電圧制御発振器43とを備える。
第2PLL−IC41は、第2分周器411及び第2位相比較器412として機能する集積回路である。
The
The second PLL-IC 41 is an integrated circuit that functions as a second frequency divider 411 and a second phase comparator 412.
第2分周器411は、第2電圧制御発振器43が出力する第2周波数の第2発振信号を第2分周比で分周することにより第2分周信号を生成する。第2分周器411は、第2分周信号を第2位相比較器412に出力する。本実施形態において周波数シンセサイザ1の出力信号の周波数を変更する場合には、第2分周比を変更するものとする。
The second frequency divider 411 divides the second oscillation signal of the second frequency output from the second
第2位相比較器412は、分周器30により分周された信号と、第2電圧制御発振器43から出力された第2発振信号との位相差に基づいて第2位相差信号を出力する。第2位相比較器412は、基準信号と第2分周信号との位相差を示す第2位相差信号を第2ループフィルタ42に出力する。
The second phase comparator 412 outputs a second phase difference signal based on the phase difference between the signal divided by the
第2ループフィルタ42は、例えばローパスフィルタである。第2ループフィルタ42は、第2位相比較器412から出力された信号に含まれる、第1帯域よりも帯域幅が広い第2帯域の周波数の信号を通過させる。第2帯域は、周波数シンセサイザ1に求められるロックアップ時間に基づいて予め設定される。本実施形態では第2帯域を0〜20kHzとする。第2ループフィルタ42は、通過した信号を第2制御電圧として第2電圧制御発振器43に出力する。
The
第2電圧制御発振器43は、第2制御電圧に基づいて、第2周波数の第2発振信号を出力する。第2周波数は、第1周波数よりも高い周波数であり、例えば9GHzである。第2電圧制御発振器43は、第2発振信号を第2PLL−IC41に出力するとともに、周波数シンセサイザ1の出力信号foutとして外部に出力する。
The second
[位相雑音特性の測定結果]
続いて、周波数シンセサイザ1の位相雑音特性の測定結果について、従来の周波数シンセサイザの測定結果と比較しながら説明する。まず、比較対象である従来の周波数シンセサイザ100の測定結果について説明する。図2は、従来の周波数シンセサイザ100の構成を示す図である。
[Result of measurement of phase noise characteristic]
Subsequently, the measurement result of the phase noise characteristic of the
図2に示すように、従来の周波数シンセサイザ100は、基準発振器と、PLL−ICと、ループフィルタと、電圧制御発振器とを備える。従来の周波数シンセサイザ100の基準発振器は、周波数シンセサイザ1の基準発振器10と同じように水晶発振器であり、50MHzの基準信号を出力する。また、従来の周波数シンセサイザ100の電圧制御発振器は、周波数シンセサイザ1と同様に9GHzの出力信号を出力するものとする。
As shown in FIG. 2, the
図3は、従来の周波数シンセサイザ100の位相雑音特性の測定結果を示す図である。図3において実線で示す特性は、従来の周波数シンセサイザ100に振動を与えなかったときの位相雑音特性を示している。また、破線で示す特性は、従来の周波数シンセサイザ100に5Hz〜500Hzの振動を与えたときの位相雑音特性を示している。
FIG. 3 is a view showing measurement results of phase noise characteristics of the
従来の周波数シンセサイザ100は、振動が与えられることにより、振動に対応する周波数の雑音が出力信号に重畳される。図3に示されるように、振動を与えたときの位相雑音特性は、振動を与えない場合の位相雑音特性に比べて劣化していることが確認できる。
In the
図4は、従来の周波数シンセサイザ100の基準発振器に制振材を設けることにより防振対策を施した場合の位相雑音特性の測定結果を示す図である。図4において実線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施した状態で振動を与えた場合の位相雑音特性の測定結果を示している。また、破線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施さない状態で振動を与えた場合の位相雑音特性の測定結果を示す図である。図4に示されるように、基準発振器に防振対策を施したことにより、50Hz〜500Hzの間で、位相雑音特性が改善していることが確認できるものの、50Hz以下の周波数では、位相雑音特性がほとんど改善していないことも確認できる。
FIG. 4 is a diagram showing measurement results of phase noise characteristics in the case where the vibration damping measures are taken by providing a damping material in the reference oscillator of the
図5は、本実施形態に係る周波数シンセサイザ1の位相雑音特性の測定結果を示す図である。図5において実線で示す特性は、周波数シンセサイザ1に5Hz〜500Hzの振動を与えた場合の位相雑音特性の測定結果を示している。また、破線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施した状態で振動を与えた場合の位相雑音特性の測定結果を示している。
FIG. 5 is a view showing measurement results of phase noise characteristics of the
周波数シンセサイザ1の位相雑音特性は、2Hz〜5Hz、400Hz〜800Hz付近で、従来の周波数シンセサイザ100の基準発振器に防振対策を施したときの位相雑音特性に比べて劣化している。しかしながら、周波数シンセサイザ1の位相雑音特性は、5Hz〜400Hzでは、従来の周波数シンセサイザ100の基準発振器に防振対策を施したときの位相雑音特性に比べて大きく改善していることが確認できる。
The phase noise characteristic of the
なお、2Hz〜5Hz、400Hz〜800Hz付近における位相雑音特性の劣化は、第1電圧制御発振器23から出力された第1発振信号を逓倍したことにより、第1発振信号に含まれる位相雑音が増幅されたことに起因する劣化である。このため、上述したように、当該劣化が小さくなるように、第1電圧制御発振器23を、狭帯域、かつ良好な位相雑音特性を有する発振器とすることが好ましい。
The deterioration of the phase noise characteristic in the vicinity of 2 Hz to 5 Hz and 400 Hz to 800 Hz is obtained by multiplying the first oscillation signal output from the first
[第1実施形態の効果]
以上のとおり、第1実施形態に係る周波数シンセサイザ1は、第1ループフィルタ22を有する第1PLL回路20と、第2ループフィルタ42を有する第2PLL回路40とを備える。第1ループフィルタ22は、第1位相比較器212から出力された信号に含まれる第1帯域の信号を通過させ、通過した信号を第1制御電圧として第1電圧制御発振器23に出力する。第2ループフィルタ42は、第2位相比較器412から出力された信号に含まれる、第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を第2制御電圧として第2電圧制御発振器43に出力する。
[Effect of First Embodiment]
As described above, the
第1PLL回路20は、外的振動により基準信号に重畳された雑音を第1ループフィルタ22によって減衰させるので、耐振動性能を向上させることができる。第1PLL回路20の帯域幅を狭くした結果、第1PLL回路20から出力される第1発振信号の周波数を変更した場合のロックアップ時間が遅くなる。しかしながら、本実施形態に係る周波数シンセサイザ1は、出力信号の周波数を変更する場合に、第1PLL回路20から出力される第1発振信号の周波数を変更せずに、ロックアップ時間が短い第2PLL回路40における第2分周比を変化させることにより、出力信号の周波数を変更することができる。これにより、周波数シンセサイザ1の出力信号の周波数を変更した場合のロックアップ時間を短縮することができる。よって、周波数シンセサイザ1は、外的振動が与えられても良好な周波数特性を維持し、短いロックアップ時間で所望の周波数の出力信号を出力することができる。
The
<第2実施形態>
[振動の周波数に基づいて第1ループフィルタ22の通過帯域を設定する]
続いて、第2実施形態について説明する。第2実施形態では、周波数シンセサイザ1に与えられる振動の周波数を検出し、当該周波数に基づいて第1ループフィルタ22の通過帯域を設定する点で第1実施形態と異なる。以下、第2実施形態に係る周波数シンセサイザ1について説明する。なお、第1実施形態と同じ部分については適宜説明を省略する。
Second Embodiment
[Setting the passband of the
Subsequently, a second embodiment will be described. The second embodiment is different from the first embodiment in that the frequency of vibration given to the
図6は、第2実施形態に係る第1PLL−IC21の構成を示す図である。図6に示すように、第1PLL−IC21は、検出部213と、設定部214とを備える。
FIG. 6 is a diagram showing the configuration of the first PLL-
検出部213は、周波数シンセサイザ1に与えられた振動の周波数を検出する。例えば、検出部213は、周波数シンセサイザ1に与えられた振動の波形を測定する。そして、検出部213は、測定した波形のフーリエ変換を行い、測定した波形に含まれる振動の周波数を特定することにより、所定レベル以上の振動の周波数を検出する。検出部213は、第2ループフィルタ42におけるカットオフ周波数よりも低い1以上の周波数のうち、最も低い周波数を検出する。検出部213は、検出した周波数を示す情報を設定部214に出力する。
The
設定部214は、検出された周波数に基づいて第1ループフィルタ22の第1帯域を設定する。例えば、第1位相比較器212は、チャージポンプにより構成されており、位相差を示す信号として、位相差に比例した電流を出力する。設定部214は、チャージポンプが位相差に応じて出力する電流量を変化させることにより第1帯域を設定する。
The
例えば、設定部214は、検出された周波数が低くなればなるほど、チャージポンプが位相差に応じて出力する電流量が少なくなるように第1位相比較器212の設定を行う。チャージポンプから出力される電流量が少なくなると、第1ループフィルタ22を構成するコンデンサに対して流入又は流出する電流量が減少する。この結果、第1ループフィルタ22から出力される制御電圧の時間的な変化が緩やかになり、第1ループフィルタ22の第1帯域が狭くなる。また、チャージポンプから出力される電流量が多くなると、第1ループフィルタ22を構成するコンデンサに対して流入又は流出する電流量が増加する。この結果、第1ループフィルタ22から出力される制御電圧の時間的な変化が急になり、第1ループフィルタ22の第1帯域が広くなる。
For example, the
[第2実施形態の効果]
以上のとおり、第2実施形態に係る周波数シンセサイザ1は、自身に与えられた振動の周波数を検出し、当該周波数に基づいて第1ループフィルタ22の第1帯域を設定する。このようにすることで、周波数シンセサイザ1は、設置環境に適した第1帯域を自動的に設定し、当該設置環境における耐振動性能を向上させることができる。
[Effect of Second Embodiment]
As described above, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。例えば、第2実施形態において、第1PLL−IC21が検出部213と設定部214とを備えることとしたが、これに限らず、第1PLL−IC21とは別に検出部213と設定部214とが設けられてもよい。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It is apparent to those skilled in the art that various changes or modifications can be added to the above embodiment. For example, in the second embodiment, the first PLL-
1・・・周波数シンセサイザ、10・・・基準発振器、20・・・第1PLL回路、21・・・第1PLL−IC、211・・・第1分周器、212・・・第1位相比較器、213・・・検出部、214・・・設定部、22・・・第1ループフィルタ、23・・・第1電圧制御発振器、30・・・分周器、40・・・第2PLL回路、41・・・第2PLL−IC、411・・・第2分周器、412・・・第2位相比較器、42・・・第2ループフィルタ、43・・・第2電圧制御発振器
1 ... frequency synthesizer, 10 ... reference oscillator, 20 ... first PLL circuit, 21 ... first PLL-IC, 211 ... first divider, 212 ... first phase comparator , 213: detection unit, 214: setting unit, 22: first loop filter, 23: first voltage control oscillator, 30: frequency divider, 40: second PLL circuit, 41 second PLL-IC 411 second frequency divider 412
Claims (4)
前記第1位相制御発振器は、
第1制御電圧に基づいて前記第1発振信号を出力する第1電圧制御発振器と、
前記基準信号と前記第1発振信号との位相差を示す第1位相差信号を出力する第1位相比較器と、
前記第1位相差信号に含まれる第1帯域の信号を通過させ、通過した信号を前記第1制御電圧として前記第1電圧制御発振器に出力する第1ループフィルタとを有し、
前記第2位相制御発振器は、
第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、
前記分周器により分周された信号と前記第2発振信号との位相差を示す第2位相差信号を出力する第2位相比較器と、
前記第2位相差信号に含まれる、前記第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を前記第2制御電圧として前記第2電圧制御発振器に出力する第2ループフィルタとを有する、
周波数シンセサイザ。 An oscillator that outputs a reference signal, a first phase control oscillator that outputs a first oscillation signal of a first frequency, a divider that divides the first oscillation signal, and a second frequency higher than the first frequency And a second phase control oscillator for outputting a second oscillation signal of
The first phase controlled oscillator is
A first voltage controlled oscillator that outputs the first oscillation signal based on a first control voltage;
A first phase comparator that outputs a first phase difference signal indicating a phase difference between the reference signal and the first oscillation signal;
And a first loop filter that passes a signal of a first band included in the first phase difference signal and outputs the passed signal as the first control voltage to the first voltage control oscillator.
The second phase control oscillator is
A second voltage controlled oscillator that outputs the second oscillation signal based on a second control voltage;
A second phase comparator that outputs a second phase difference signal indicating a phase difference between the signal divided by the divider and the second oscillation signal;
A second loop filter that passes a signal in a second band wider than the first band, which is included in the second phase difference signal, and outputs the passed signal as the second control voltage to the second voltage control oscillator; Have
Frequency synthesizer.
前記第1位相比較器は、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、
前記第2位相制御発振器は、前記第2発振信号を第2分周比で分周した第2分周信号を出力する第2分周器をさらに有し、
前記第2位相比較器は、前記分周器により分周された信号と、前記第2分周信号との位相差を示す前記第2位相差信号を出力する、
請求項1に記載の周波数シンセサイザ。 The first phase control oscillator further includes a first divider that outputs a first divided signal obtained by dividing the first oscillation signal by a first dividing ratio.
The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal.
The second phase control oscillator further includes a second divider that outputs a second divided signal obtained by dividing the second oscillation signal by a second dividing ratio,
The second phase comparator outputs the second phase difference signal indicating a phase difference between the signal divided by the divider and the second divided signal.
A frequency synthesizer as claimed in claim 1.
検出された周波数に基づいて前記第1ループフィルタの前記第1帯域を設定する設定部とをさらに備える、
請求項2に記載の周波数シンセサイザ。 A detection unit that detects the frequency of vibration given to the frequency synthesizer;
And a setting unit configured to set the first band of the first loop filter based on the detected frequency.
A frequency synthesizer as claimed in claim 2.
前記設定部は、前記チャージポンプが前記基準信号と前記第1分周信号との位相差に応じて出力する電流量を変化させることにより前記第1帯域を設定する、
請求項3に記載の周波数シンセサイザ。 The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal by a charge pump.
The setting unit sets the first band by changing an amount of current output by the charge pump in accordance with a phase difference between the reference signal and the first divided signal.
A frequency synthesizer as claimed in claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017079381A JP2018182525A (en) | 2017-04-13 | 2017-04-13 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017079381A JP2018182525A (en) | 2017-04-13 | 2017-04-13 | Frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018182525A true JP2018182525A (en) | 2018-11-15 |
Family
ID=64277277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017079381A Pending JP2018182525A (en) | 2017-04-13 | 2017-04-13 | Frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018182525A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979164B2 (en) | 2022-09-15 | 2024-05-07 | Kioxia Corporation | Semiconductor integrated circuit, method of controlling semiconductor integrated circuit, and circuit system |
-
2017
- 2017-04-13 JP JP2017079381A patent/JP2018182525A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979164B2 (en) | 2022-09-15 | 2024-05-07 | Kioxia Corporation | Semiconductor integrated circuit, method of controlling semiconductor integrated circuit, and circuit system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9065459B1 (en) | Clock generation circuits using jitter attenuation control circuits with dynamic range shifting | |
JP4742219B2 (en) | Voltage controlled oscillator preset circuit | |
JP2018182525A (en) | Frequency synthesizer | |
JPS6349935B2 (en) | ||
JP4033154B2 (en) | Fractional N frequency synthesizer device | |
JP2007124508A (en) | Pll transient response control system and communication system | |
WO2006065478A2 (en) | Method and apparatus for generating a phase-locked output signal | |
JP2011172071A (en) | Pll circuit | |
US7911283B1 (en) | Low noise oscillator and method | |
US9225350B1 (en) | Low noise frequency source | |
KR101647407B1 (en) | Phase locked loop apparatus having multiple negative feedback loop | |
JP6672008B2 (en) | Oscillator and method of manufacturing oscillator | |
JP6322867B2 (en) | PLL circuit | |
JP6284728B2 (en) | PLL circuit | |
KR101327100B1 (en) | Frequency divider, phase locked loop circuit thereof and method for controlling phase locked loop circuit | |
JP2012199894A (en) | Pll frequency synthesizer | |
JP2017212543A (en) | Selection method, manufacturing method and frequency synthesizer | |
KR890003761B1 (en) | Low band pass filter in phase locked loop | |
JP2015035676A (en) | Phase-locked loop | |
KR100813461B1 (en) | A frequency synthesizer | |
KR100738334B1 (en) | Loop Filter adjusting bandwidth and Phase Locked Loop frequency synthesizer using it | |
JP2018061117A (en) | Frequency synthesizer | |
JP6753132B2 (en) | Signal source | |
JP6505371B2 (en) | Oscillator | |
JP2004350021A (en) | Pll circuit |