JP2018182525A - Frequency synthesizer - Google Patents

Frequency synthesizer Download PDF

Info

Publication number
JP2018182525A
JP2018182525A JP2017079381A JP2017079381A JP2018182525A JP 2018182525 A JP2018182525 A JP 2018182525A JP 2017079381 A JP2017079381 A JP 2017079381A JP 2017079381 A JP2017079381 A JP 2017079381A JP 2018182525 A JP2018182525 A JP 2018182525A
Authority
JP
Japan
Prior art keywords
signal
frequency
outputs
phase
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017079381A
Other languages
Japanese (ja)
Inventor
出村 博之
Hiroyuki Demura
博之 出村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2017079381A priority Critical patent/JP2018182525A/en
Publication of JP2018182525A publication Critical patent/JP2018182525A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To output an output signal having a satisfactory frequency characteristic, if an external vibration is added thereto, with a reduced lockup time.SOLUTION: A frequency synthesizer 1 includes: a reference oscillator 10 which outputs a reference signal; a first PLL circuit 20 which outputs a first oscillation signal of a first frequency; a frequency divider 30 which divides the first oscillation signal; and a second PLL circuit 40 which outputs a second oscillation signal of a second frequency higher than the first frequency. The first PLL circuit 20 includes a first loop filter 22 which causes to pass a first band signal included in a signal being output from a first phase comparator 212, to output the passed signal to a first voltage controlled oscillator 23 as a first control voltage. The second PLL circuit 40 includes a second loop filter 42 which causes to pass a signal of a second band wider than the first band, the signal being included in a signal output from a second phase comparator 412, to output the passed signal to a second voltage controlled oscillator 43 as a second control voltage.SELECTED DRAWING: Figure 1

Description

本発明は、周波数シンセサイザに関する。   The present invention relates to frequency synthesizers.

従来、所望の周波数の発振信号を出力するための回路として、PLL(Phase Locked Loop)回路を用いた周波数シンセサイザが知られている(例えば、特許文献1参照)。   Conventionally, a frequency synthesizer using a PLL (Phase Locked Loop) circuit is known as a circuit for outputting an oscillation signal of a desired frequency (see, for example, Patent Document 1).

特開2009−44215号公報JP, 2009-44215, A

PLL回路に入力される基準信号の出力源には、周波数安定度が高く位相雑音が少ない水晶発振器が一般的に用いられる。しかしながら、水晶発振器は、圧電現象を利用していることから、外的振動や衝撃が加えられることによって基準信号に雑音が含まれてしまう。そうすると、PLL回路の出力信号の周波数特性が劣化し、周波数シンセサイザの出力信号の周波数特性も劣化してしまうという問題がある。   Generally, a crystal oscillator with high frequency stability and little phase noise is used as an output source of a reference signal input to the PLL circuit. However, since the crystal oscillator utilizes the piezoelectric phenomenon, noise is included in the reference signal due to the application of external vibration or shock. Then, the frequency characteristic of the output signal of the PLL circuit is degraded, and the frequency characteristic of the output signal of the frequency synthesizer is also degraded.

これに対して、PLL回路に設けられるループフィルタの通過帯域を狭くして、基準信号に含まれる雑音を除去することが考えられる。しかしながら、ループフィルタの通過帯域を狭くすると、PLL回路におけるロックアップ時間が長くなるという問題がある。   On the other hand, it is conceivable to narrow the pass band of the loop filter provided in the PLL circuit to remove noise contained in the reference signal. However, narrowing the pass band of the loop filter has a problem that the lockup time in the PLL circuit becomes long.

そこで、本発明はこれらの点に鑑みてなされたものであり、外的振動が与えられても良好な周波数特性を有する出力信号を出力するとともに、ロックアップ時間が短い周波数シンセサイザを提供することを目的とする。   Therefore, the present invention has been made in view of these points, and it is an object of the present invention to provide a frequency synthesizer that outputs an output signal having good frequency characteristics even when external vibration is given, and has a short lockup time. To aim.

本発明の第1の態様に係る周波数シンセサイザは、基準信号を出力する発振器と、第1周波数の第1発振信号を出力する第1位相制御発振器と、前記第1発振信号を分周する分周器と、前記第1周波数よりも高い第2周波数の第2発振信号を出力する第2位相制御発振器とを備える周波数シンセサイザであって、前記第1位相制御発振器は、第1制御電圧に基づいて前記第1発振信号を出力する第1電圧制御発振器と、前記基準信号と前記第1発振信号との位相差を示す第1位相差信号を出力する第1位相比較器と、前記第1位相差信号に含まれる第1帯域の信号を通過させ、通過した信号を前記第1制御電圧として前記第1電圧制御発振器に出力する第1ループフィルタとを有し、前記第2位相制御発振器は、第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、前記分周器により分周された信号と前記第2発振信号との位相差を示す第2位相差信号を出力する第2位相比較器と、前記第2位相差信号に含まれる、前記第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を前記第2制御電圧として前記第2電圧制御発振器に出力する第2ループフィルタとを有する。   A frequency synthesizer according to a first aspect of the present invention comprises an oscillator for outputting a reference signal, a first phase control oscillator for outputting a first oscillation signal of a first frequency, and a divider for dividing the first oscillation signal. And a second phase control oscillator for outputting a second oscillation signal having a second frequency higher than the first frequency, wherein the first phase control oscillator is based on a first control voltage. A first voltage controlled oscillator for outputting the first oscillation signal, a first phase comparator for outputting a first phase difference signal indicating a phase difference between the reference signal and the first oscillation signal, and the first phase difference A first loop filter for passing a signal of a first band included in the signal and outputting the passed signal as the first control voltage to the first voltage controlled oscillator; the second phase controlled oscillator includes 2 based on the control voltage A second voltage controlled oscillator that outputs two oscillation signals; and a second phase comparator that outputs a second phase difference signal indicating a phase difference between the signal divided by the divider and the second oscillation signal; A second loop filter that passes a signal in a second band wider than the first band, which is included in the second phase difference signal, and outputs the passed signal as the second control voltage to the second voltage control oscillator; Have.

前記第1位相制御発振器は、前記第1発振信号を第1分周比で分周した第1分周信号を出力する第1分周器をさらに有し、前記第1位相比較器は、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、前記第2位相制御発振器は、前記第2発振信号を第2分周比で分周した第2分周信号を出力する第2分周器をさらに有し、前記第2位相比較器は、前記分周器により分周された信号と、前記第2分周信号との位相差を示す前記第2位相差信号を出力してもよい。   The first phase control oscillator further includes a first divider for outputting a first divided signal obtained by dividing the first oscillation signal by a first dividing ratio, and the first phase comparator is configured to The second phase control oscillator outputs the first phase difference signal indicating the phase difference between the reference signal and the first divided signal, and the second phase control oscillator divides the second oscillation signal by a second dividing ratio. The second phase comparator may further include a second frequency divider that outputs a frequency divided signal, and the second phase comparator may indicate the phase difference between the signal divided by the frequency divider and the second frequency divided signal. Two phase difference signals may be output.

前記周波数シンセサイザは、前記周波数シンセサイザに与えられた振動の周波数を検出する検出部と、検出された周波数に基づいて前記第1ループフィルタの前記第1帯域を設定する設定部とをさらに備えてもよい。   The frequency synthesizer may further include a detection unit that detects a frequency of vibration given to the frequency synthesizer, and a setting unit that sets the first band of the first loop filter based on the detected frequency. Good.

前記第1位相比較器は、チャージポンプにより、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、前記設定部は、前記チャージポンプが前記基準信号と前記第1分周信号との位相差に応じて出力する電流量を変化させることにより前記第1帯域を設定してもよい。   The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal by a charge pump, and the setting unit is configured to output the first signal. The first band may be set by changing the amount of current to be output according to the phase difference between the first divided signal and the first divided signal.

本発明によれば、外的振動が与えられても良好な周波数特性を有する出力信号を出力するとともに、ロックアップ時間が短くすることができるという効果を奏する。   According to the present invention, it is possible to output an output signal having good frequency characteristics even when external vibration is given, and to shorten the lockup time.

第1実施形態に係る周波数シンセサイザの構成を示す図である。It is a figure showing composition of a frequency synthesizer concerning a 1st embodiment. 従来の周波数シンセサイザの構成を示す図である。It is a figure which shows the structure of the conventional frequency synthesizer. 従来の周波数シンセサイザの位相雑音特性の測定結果を示す図である。It is a figure which shows the measurement result of the phase noise characteristic of the conventional frequency synthesizer. 従来の周波数シンセサイザの基準発振器に制振材を設けることにより防振対策を施した場合の位相雑音特性の測定結果を示す図である。It is a figure which shows the measurement result of the phase noise characteristic at the time of taking anti-vibration measures by providing a damping material in the reference | standard oscillator of the conventional frequency synthesizer. 第1実施形態に係る周波数シンセサイザの位相雑音特性の測定結果を示す図である。It is a figure which shows the measurement result of the phase noise characteristic of the frequency synthesizer which concerns on 1st Embodiment. 第2実施形態に係る第1PLL−ICの構成を示す図である。It is a figure which shows the structure of 1st PLL-IC which concerns on 2nd Embodiment.

<第1実施形態>
[周波数シンセサイザ1の構成]
図1は、第1実施形態に係る周波数シンセサイザ1の構成を示す図である。周波数シンセサイザ1は、基準発振器10と、第1位相制御発振器としての第1PLL回路20と、分周器30と、第2位相制御発振器としての第2PLL回路40とを備える。
First Embodiment
[Configuration of frequency synthesizer 1]
FIG. 1 is a diagram showing the configuration of the frequency synthesizer 1 according to the first embodiment. The frequency synthesizer 1 includes a reference oscillator 10, a first PLL circuit 20 as a first phase control oscillator, a frequency divider 30, and a second PLL circuit 40 as a second phase control oscillator.

第1PLL回路20は、周波数シンセサイザ1に与えられる振動に対応する周波数の雑音を除去する第1ループフィルタ22を備えており、当該雑音が除去された第1発振信号を出力する。第1ループフィルタ22は、周波数シンセサイザ1に加えられる振動の周波数として想定される周波数よりも低い周波数をカットオフ周波数とするローパスフィルタである。これにより、周波数シンセサイザ1に振動が与えられた場合にも、第1PLL回路20が出力する発振信号に含まれる、振動により印加された雑音は低減される。   The first PLL circuit 20 includes a first loop filter 22 that removes noise of a frequency corresponding to the vibration given to the frequency synthesizer 1, and outputs a first oscillation signal from which the noise is removed. The first loop filter 22 is a low pass filter that uses a frequency lower than the frequency assumed as the frequency of the vibration applied to the frequency synthesizer 1 as a cutoff frequency. Thereby, even when vibration is applied to the frequency synthesizer 1, noise applied by the vibration, which is included in the oscillation signal output from the first PLL circuit 20, is reduced.

第2PLL回路40は、第1ループフィルタ22よりも信号の通過帯域幅が広い第2ループフィルタ42を備えており、第2発振信号を出力する。第2ループフィルタ42のカットオフ周波数は第1ループフィルタ22のカットオフ周波数よりも高く、第2ループフィルタ42における信号の通過帯域幅が広いことから、第2PLL回路40は高速にロックアップする。これにより、周波数シンセサイザ1は、振動が与えられても良好な周波数特性を維持し、短いロックアップ時間で出力信号を出力することができる。   The second PLL circuit 40 includes a second loop filter 42 having a wider signal passband than the first loop filter 22 and outputs a second oscillation signal. The cut-off frequency of the second loop filter 42 is higher than the cut-off frequency of the first loop filter 22, and the pass band width of the signal in the second loop filter 42 is wide, so the second PLL circuit 40 locks up at high speed. Thus, the frequency synthesizer 1 can maintain good frequency characteristics even when vibration is applied, and can output an output signal in a short lockup time.

続いて、周波数シンセサイザ1が備える各構成について説明する。
基準発振器10は、例えば、恒温槽内蔵水晶発振器(OCXO: Oven-Controlled Crystal Oscillator)等の水晶発振器であり、所定周波数の基準信号を生成する。本実施形態の基準発振器10は、50MHzの基準信号を生成する。基準発振器10は、生成した基準信号を、第1PLL回路20に出力する。
Then, each structure with which the frequency synthesizer 1 is provided is demonstrated.
The reference oscillator 10 is, for example, a crystal oscillator such as an oven-controlled crystal oscillator (OCXO), and generates a reference signal of a predetermined frequency. The reference oscillator 10 of the present embodiment generates a 50 MHz reference signal. The reference oscillator 10 outputs the generated reference signal to the first PLL circuit 20.

第1PLL回路20は、第1PLL−IC(Integrated Circuit)21と、第1ループフィルタ22と、第1電圧制御発振器23とを備える。第1PLL−IC21は、第1分周器211及び第1位相比較器212として機能する集積回路である。   The first PLL circuit 20 includes a first PLL-IC (Integrated Circuit) 21, a first loop filter 22, and a first voltage control oscillator 23. The first PLL-IC 21 is an integrated circuit that functions as a first frequency divider 211 and a first phase comparator 212.

第1分周器211は、第1電圧制御発振器23が出力する第1周波数の第1発振信号を第1分周比で分周することにより第1分周信号を生成する。第1分周器211は、第1分周信号を第1位相比較器212に出力する。   The first frequency divider 211 generates a first divided signal by dividing the first oscillation signal of the first frequency output from the first voltage control oscillator 23 by a first division ratio. The first frequency divider 211 outputs the first frequency divided signal to the first phase comparator 212.

第1位相比較器212は、基準発振器10から出力された基準信号と、第1電圧制御発振器23から出力された第1発振信号との位相差に基づいて第1位相差信号を出力する。第1位相比較器212は、基準信号と第1分周信号との位相差を示す第1位相差信号を第1ループフィルタ22に出力する。   The first phase comparator 212 outputs a first phase difference signal based on the phase difference between the reference signal output from the reference oscillator 10 and the first oscillation signal output from the first voltage control oscillator 23. The first phase comparator 212 outputs a first phase difference signal indicating a phase difference between the reference signal and the first divided signal to the first loop filter 22.

第1ループフィルタ22は、例えばローパスフィルタである。第1ループフィルタ22は、第1位相比較器212から出力された信号に含まれる第1帯域の周波数の信号を通過させる。第1帯域は、周波数シンセサイザ1に与えられる振動に基づいて予め設定される。ここでは、周波数シンセサイザ1に与えられる振動の周波数が5Hz〜500Hzであるものとし、第1帯域を0〜5Hzとする。これにより、第1ループフィルタ22は、周波数シンセサイザ1に与えられる振動によって生じる雑音を低減することができる。第1ループフィルタ22は、通過した信号を第1制御電圧として第1電圧制御発振器23に出力する。   The first loop filter 22 is, for example, a low pass filter. The first loop filter 22 passes the signal of the first band frequency included in the signal output from the first phase comparator 212. The first band is preset based on the vibration given to the frequency synthesizer 1. Here, it is assumed that the frequency of vibration given to the frequency synthesizer 1 is 5 Hz to 500 Hz, and the first band is 0 to 5 Hz. Thereby, the first loop filter 22 can reduce the noise generated by the vibration applied to the frequency synthesizer 1. The first loop filter 22 outputs the passed signal to the first voltage control oscillator 23 as a first control voltage.

第1電圧制御発振器23は、第1制御電圧に基づいて第1周波数の第1発振信号を出力する。第1周波数は、例えば2GHzである。第1電圧制御発振器23は、第1発振信号を、第1PLL−IC21と、分周器30とに出力する。   The first voltage control oscillator 23 outputs a first oscillation signal of a first frequency based on the first control voltage. The first frequency is, for example, 2 GHz. The first voltage control oscillator 23 outputs the first oscillation signal to the first PLL IC 21 and the frequency divider 30.

ここで、第1電圧制御発振器23は、外的振動の影響を受けにくい基板パターン、チップインダクタ、コンデンサによって構成されることが好ましい。また、第1電圧制御発振器23は、第1発振信号を第2電圧制御発振器43が出力する周波数に逓倍した場合に、位相雑音の劣化が小さくなるように、狭帯域、かつ良好な位相雑音特性を有する発振器であることが好ましい。また、第1発振信号の周波数は、予め定められた所定周波数であることが好ましい。すなわち、第1PLL回路20において、第1分周比は固定値であることが好ましい。   Here, it is preferable that the first voltage control oscillator 23 be configured by a substrate pattern, a chip inductor, and a capacitor that are not easily affected by external vibration. In addition, the first voltage control oscillator 23 has a narrow band and good phase noise characteristics so that deterioration of the phase noise is reduced when the first oscillation signal is multiplied to the frequency output by the second voltage control oscillator 43. It is preferable that it is an oscillator which has Preferably, the frequency of the first oscillation signal is a predetermined frequency. That is, in the first PLL circuit 20, it is preferable that the first division ratio be a fixed value.

分周器30は、第1発振信号を所定の分周比で分周する。分周器30は、分周された信号を第2PLL回路40に出力する。   The frequency divider 30 divides the first oscillation signal at a predetermined division ratio. The divider 30 outputs the divided signal to the second PLL circuit 40.

第2PLL回路40は、第2PLL−IC41と、第2ループフィルタ42と、第2電圧制御発振器43とを備える。
第2PLL−IC41は、第2分周器411及び第2位相比較器412として機能する集積回路である。
The second PLL circuit 40 includes a second PLL-IC 41, a second loop filter 42, and a second voltage control oscillator 43.
The second PLL-IC 41 is an integrated circuit that functions as a second frequency divider 411 and a second phase comparator 412.

第2分周器411は、第2電圧制御発振器43が出力する第2周波数の第2発振信号を第2分周比で分周することにより第2分周信号を生成する。第2分周器411は、第2分周信号を第2位相比較器412に出力する。本実施形態において周波数シンセサイザ1の出力信号の周波数を変更する場合には、第2分周比を変更するものとする。   The second frequency divider 411 divides the second oscillation signal of the second frequency output from the second voltage control oscillator 43 by a second division ratio to generate a second divided signal. The second frequency divider 411 outputs the second frequency divided signal to the second phase comparator 412. When changing the frequency of the output signal of the frequency synthesizer 1 in the present embodiment, the second division ratio is changed.

第2位相比較器412は、分周器30により分周された信号と、第2電圧制御発振器43から出力された第2発振信号との位相差に基づいて第2位相差信号を出力する。第2位相比較器412は、基準信号と第2分周信号との位相差を示す第2位相差信号を第2ループフィルタ42に出力する。   The second phase comparator 412 outputs a second phase difference signal based on the phase difference between the signal divided by the frequency divider 30 and the second oscillation signal output from the second voltage control oscillator 43. The second phase comparator 412 outputs a second phase difference signal indicating the phase difference between the reference signal and the second divided signal to the second loop filter 42.

第2ループフィルタ42は、例えばローパスフィルタである。第2ループフィルタ42は、第2位相比較器412から出力された信号に含まれる、第1帯域よりも帯域幅が広い第2帯域の周波数の信号を通過させる。第2帯域は、周波数シンセサイザ1に求められるロックアップ時間に基づいて予め設定される。本実施形態では第2帯域を0〜20kHzとする。第2ループフィルタ42は、通過した信号を第2制御電圧として第2電圧制御発振器43に出力する。   The second loop filter 42 is, for example, a low pass filter. The second loop filter 42 passes the signal of the frequency of the second band which is included in the signal output from the second phase comparator 412 and has a wider bandwidth than the first band. The second band is preset based on the lockup time required of the frequency synthesizer 1. In the present embodiment, the second band is set to 0 to 20 kHz. The second loop filter 42 outputs the passed signal to the second voltage control oscillator 43 as a second control voltage.

第2電圧制御発振器43は、第2制御電圧に基づいて、第2周波数の第2発振信号を出力する。第2周波数は、第1周波数よりも高い周波数であり、例えば9GHzである。第2電圧制御発振器43は、第2発振信号を第2PLL−IC41に出力するとともに、周波数シンセサイザ1の出力信号foutとして外部に出力する。   The second voltage control oscillator 43 outputs a second oscillation signal of the second frequency based on the second control voltage. The second frequency is higher than the first frequency, for example, 9 GHz. The second voltage control oscillator 43 outputs the second oscillation signal to the second PLL-IC 41 and also outputs it as the output signal fout of the frequency synthesizer 1 to the outside.

[位相雑音特性の測定結果]
続いて、周波数シンセサイザ1の位相雑音特性の測定結果について、従来の周波数シンセサイザの測定結果と比較しながら説明する。まず、比較対象である従来の周波数シンセサイザ100の測定結果について説明する。図2は、従来の周波数シンセサイザ100の構成を示す図である。
[Result of measurement of phase noise characteristic]
Subsequently, the measurement result of the phase noise characteristic of the frequency synthesizer 1 will be described in comparison with the measurement result of the conventional frequency synthesizer. First, measurement results of the conventional frequency synthesizer 100 to be compared will be described. FIG. 2 is a diagram showing the configuration of a conventional frequency synthesizer 100. As shown in FIG.

図2に示すように、従来の周波数シンセサイザ100は、基準発振器と、PLL−ICと、ループフィルタと、電圧制御発振器とを備える。従来の周波数シンセサイザ100の基準発振器は、周波数シンセサイザ1の基準発振器10と同じように水晶発振器であり、50MHzの基準信号を出力する。また、従来の周波数シンセサイザ100の電圧制御発振器は、周波数シンセサイザ1と同様に9GHzの出力信号を出力するものとする。   As shown in FIG. 2, the conventional frequency synthesizer 100 includes a reference oscillator, a PLL-IC, a loop filter, and a voltage controlled oscillator. The reference oscillator of the conventional frequency synthesizer 100 is a crystal oscillator like the reference oscillator 10 of the frequency synthesizer 1 and outputs a 50 MHz reference signal. Further, it is assumed that the voltage controlled oscillator of the conventional frequency synthesizer 100 outputs an output signal of 9 GHz as the frequency synthesizer 1 does.

図3は、従来の周波数シンセサイザ100の位相雑音特性の測定結果を示す図である。図3において実線で示す特性は、従来の周波数シンセサイザ100に振動を与えなかったときの位相雑音特性を示している。また、破線で示す特性は、従来の周波数シンセサイザ100に5Hz〜500Hzの振動を与えたときの位相雑音特性を示している。   FIG. 3 is a view showing measurement results of phase noise characteristics of the conventional frequency synthesizer 100. As shown in FIG. The characteristic shown by the solid line in FIG. 3 shows the phase noise characteristic when the conventional frequency synthesizer 100 is not vibrated. Further, the characteristic shown by the broken line shows the phase noise characteristic when the conventional frequency synthesizer 100 is vibrated at 5 Hz to 500 Hz.

従来の周波数シンセサイザ100は、振動が与えられることにより、振動に対応する周波数の雑音が出力信号に重畳される。図3に示されるように、振動を与えたときの位相雑音特性は、振動を与えない場合の位相雑音特性に比べて劣化していることが確認できる。   In the conventional frequency synthesizer 100, noise is added to the output signal at a frequency corresponding to the vibration, when the vibration is applied. As shown in FIG. 3, it can be confirmed that the phase noise characteristic when the vibration is applied is deteriorated as compared to the phase noise characteristic when the vibration is not applied.

図4は、従来の周波数シンセサイザ100の基準発振器に制振材を設けることにより防振対策を施した場合の位相雑音特性の測定結果を示す図である。図4において実線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施した状態で振動を与えた場合の位相雑音特性の測定結果を示している。また、破線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施さない状態で振動を与えた場合の位相雑音特性の測定結果を示す図である。図4に示されるように、基準発振器に防振対策を施したことにより、50Hz〜500Hzの間で、位相雑音特性が改善していることが確認できるものの、50Hz以下の周波数では、位相雑音特性がほとんど改善していないことも確認できる。   FIG. 4 is a diagram showing measurement results of phase noise characteristics in the case where the vibration damping measures are taken by providing a damping material in the reference oscillator of the conventional frequency synthesizer 100. In FIG. The characteristic shown by the solid line in FIG. 4 shows the measurement result of the phase noise characteristic in the case where vibration is applied in a state in which the reference oscillator of the conventional frequency synthesizer 100 is subjected to the vibration isolation. Further, the characteristic shown by the broken line is a diagram showing the measurement result of the phase noise characteristic in the case where vibration is applied to the reference oscillator of the conventional frequency synthesizer 100 without taking anti-vibration measures. As shown in FIG. 4, although it can be confirmed that the phase noise characteristic is improved between 50 Hz and 500 Hz by applying the vibration isolation measures to the reference oscillator, the phase noise characteristic at a frequency of 50 Hz or less It can also be confirmed that there was little improvement.

図5は、本実施形態に係る周波数シンセサイザ1の位相雑音特性の測定結果を示す図である。図5において実線で示す特性は、周波数シンセサイザ1に5Hz〜500Hzの振動を与えた場合の位相雑音特性の測定結果を示している。また、破線で示す特性は、従来の周波数シンセサイザ100の基準発振器に防振対策を施した状態で振動を与えた場合の位相雑音特性の測定結果を示している。   FIG. 5 is a view showing measurement results of phase noise characteristics of the frequency synthesizer 1 according to the present embodiment. The characteristic shown by the solid line in FIG. 5 indicates the measurement result of the phase noise characteristic when the frequency synthesizer 1 is vibrated at 5 Hz to 500 Hz. Further, the characteristic shown by the broken line shows the measurement result of the phase noise characteristic in the case where vibration is applied in the state where the vibration isolation measures are applied to the reference oscillator of the conventional frequency synthesizer 100.

周波数シンセサイザ1の位相雑音特性は、2Hz〜5Hz、400Hz〜800Hz付近で、従来の周波数シンセサイザ100の基準発振器に防振対策を施したときの位相雑音特性に比べて劣化している。しかしながら、周波数シンセサイザ1の位相雑音特性は、5Hz〜400Hzでは、従来の周波数シンセサイザ100の基準発振器に防振対策を施したときの位相雑音特性に比べて大きく改善していることが確認できる。   The phase noise characteristic of the frequency synthesizer 1 is degraded in the vicinity of 2 Hz to 5 Hz and 400 Hz to 800 Hz as compared with the phase noise characteristic when the reference oscillator of the conventional frequency synthesizer 100 is subjected to the vibration reduction measures. However, it can be confirmed that the phase noise characteristic of the frequency synthesizer 1 is significantly improved at 5 Hz to 400 Hz as compared with the phase noise characteristic when the vibration control is applied to the reference oscillator of the conventional frequency synthesizer 100.

なお、2Hz〜5Hz、400Hz〜800Hz付近における位相雑音特性の劣化は、第1電圧制御発振器23から出力された第1発振信号を逓倍したことにより、第1発振信号に含まれる位相雑音が増幅されたことに起因する劣化である。このため、上述したように、当該劣化が小さくなるように、第1電圧制御発振器23を、狭帯域、かつ良好な位相雑音特性を有する発振器とすることが好ましい。   The deterioration of the phase noise characteristic in the vicinity of 2 Hz to 5 Hz and 400 Hz to 800 Hz is obtained by multiplying the first oscillation signal output from the first voltage control oscillator 23 to amplify the phase noise included in the first oscillation signal. Degradation caused by Therefore, as described above, it is preferable that the first voltage control oscillator 23 be an oscillator having a narrow band and good phase noise characteristics so as to reduce the deterioration.

[第1実施形態の効果]
以上のとおり、第1実施形態に係る周波数シンセサイザ1は、第1ループフィルタ22を有する第1PLL回路20と、第2ループフィルタ42を有する第2PLL回路40とを備える。第1ループフィルタ22は、第1位相比較器212から出力された信号に含まれる第1帯域の信号を通過させ、通過した信号を第1制御電圧として第1電圧制御発振器23に出力する。第2ループフィルタ42は、第2位相比較器412から出力された信号に含まれる、第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を第2制御電圧として第2電圧制御発振器43に出力する。
[Effect of First Embodiment]
As described above, the frequency synthesizer 1 according to the first embodiment includes the first PLL circuit 20 having the first loop filter 22 and the second PLL circuit 40 having the second loop filter 42. The first loop filter 22 passes the signal of the first band included in the signal output from the first phase comparator 212, and outputs the passed signal to the first voltage control oscillator 23 as a first control voltage. The second loop filter 42 passes the signal of the second band wider than the first band included in the signal output from the second phase comparator 412, and controls the second voltage as the second control voltage. Output to the oscillator 43.

第1PLL回路20は、外的振動により基準信号に重畳された雑音を第1ループフィルタ22によって減衰させるので、耐振動性能を向上させることができる。第1PLL回路20の帯域幅を狭くした結果、第1PLL回路20から出力される第1発振信号の周波数を変更した場合のロックアップ時間が遅くなる。しかしながら、本実施形態に係る周波数シンセサイザ1は、出力信号の周波数を変更する場合に、第1PLL回路20から出力される第1発振信号の周波数を変更せずに、ロックアップ時間が短い第2PLL回路40における第2分周比を変化させることにより、出力信号の周波数を変更することができる。これにより、周波数シンセサイザ1の出力信号の周波数を変更した場合のロックアップ時間を短縮することができる。よって、周波数シンセサイザ1は、外的振動が与えられても良好な周波数特性を維持し、短いロックアップ時間で所望の周波数の出力信号を出力することができる。   The first PLL circuit 20 attenuates the noise superimposed on the reference signal by the external vibration by the first loop filter 22, so that the anti-vibration performance can be improved. As a result of narrowing the bandwidth of the first PLL circuit 20, the lockup time is delayed when the frequency of the first oscillation signal output from the first PLL circuit 20 is changed. However, when changing the frequency of the output signal, the frequency synthesizer 1 according to the present embodiment does not change the frequency of the first oscillation signal output from the first PLL circuit 20, and the second PLL circuit has a short lockup time. By changing the second division ratio at 40, the frequency of the output signal can be changed. Thereby, the lockup time when changing the frequency of the output signal of the frequency synthesizer 1 can be shortened. Therefore, the frequency synthesizer 1 can maintain good frequency characteristics even when external vibration is applied, and can output an output signal of a desired frequency with a short lockup time.

<第2実施形態>
[振動の周波数に基づいて第1ループフィルタ22の通過帯域を設定する]
続いて、第2実施形態について説明する。第2実施形態では、周波数シンセサイザ1に与えられる振動の周波数を検出し、当該周波数に基づいて第1ループフィルタ22の通過帯域を設定する点で第1実施形態と異なる。以下、第2実施形態に係る周波数シンセサイザ1について説明する。なお、第1実施形態と同じ部分については適宜説明を省略する。
Second Embodiment
[Setting the passband of the first loop filter 22 based on the frequency of vibration]
Subsequently, a second embodiment will be described. The second embodiment is different from the first embodiment in that the frequency of vibration given to the frequency synthesizer 1 is detected, and the pass band of the first loop filter 22 is set based on the frequency. The frequency synthesizer 1 according to the second embodiment will be described below. Description of the same parts as those of the first embodiment will be omitted as appropriate.

図6は、第2実施形態に係る第1PLL−IC21の構成を示す図である。図6に示すように、第1PLL−IC21は、検出部213と、設定部214とを備える。   FIG. 6 is a diagram showing the configuration of the first PLL-IC 21 according to the second embodiment. As shown in FIG. 6, the first PLL-IC 21 includes a detection unit 213 and a setting unit 214.

検出部213は、周波数シンセサイザ1に与えられた振動の周波数を検出する。例えば、検出部213は、周波数シンセサイザ1に与えられた振動の波形を測定する。そして、検出部213は、測定した波形のフーリエ変換を行い、測定した波形に含まれる振動の周波数を特定することにより、所定レベル以上の振動の周波数を検出する。検出部213は、第2ループフィルタ42におけるカットオフ周波数よりも低い1以上の周波数のうち、最も低い周波数を検出する。検出部213は、検出した周波数を示す情報を設定部214に出力する。   The detection unit 213 detects the frequency of the vibration given to the frequency synthesizer 1. For example, the detection unit 213 measures the waveform of the vibration given to the frequency synthesizer 1. Then, the detection unit 213 performs Fourier transform of the measured waveform, and detects the frequency of the vibration having a predetermined level or more by specifying the frequency of the vibration included in the measured waveform. The detection unit 213 detects the lowest frequency among the one or more frequencies lower than the cut-off frequency in the second loop filter 42. The detection unit 213 outputs information indicating the detected frequency to the setting unit 214.

設定部214は、検出された周波数に基づいて第1ループフィルタ22の第1帯域を設定する。例えば、第1位相比較器212は、チャージポンプにより構成されており、位相差を示す信号として、位相差に比例した電流を出力する。設定部214は、チャージポンプが位相差に応じて出力する電流量を変化させることにより第1帯域を設定する。   The setting unit 214 sets a first band of the first loop filter 22 based on the detected frequency. For example, the first phase comparator 212 is configured by a charge pump, and outputs a current proportional to the phase difference as a signal indicating the phase difference. The setting unit 214 sets the first band by changing the amount of current output from the charge pump according to the phase difference.

例えば、設定部214は、検出された周波数が低くなればなるほど、チャージポンプが位相差に応じて出力する電流量が少なくなるように第1位相比較器212の設定を行う。チャージポンプから出力される電流量が少なくなると、第1ループフィルタ22を構成するコンデンサに対して流入又は流出する電流量が減少する。この結果、第1ループフィルタ22から出力される制御電圧の時間的な変化が緩やかになり、第1ループフィルタ22の第1帯域が狭くなる。また、チャージポンプから出力される電流量が多くなると、第1ループフィルタ22を構成するコンデンサに対して流入又は流出する電流量が増加する。この結果、第1ループフィルタ22から出力される制御電圧の時間的な変化が急になり、第1ループフィルタ22の第1帯域が広くなる。   For example, the setting unit 214 sets the first phase comparator 212 such that the amount of current output from the charge pump according to the phase difference decreases as the detected frequency decreases. When the amount of current output from the charge pump decreases, the amount of current flowing into or out of the capacitor constituting the first loop filter 22 decreases. As a result, the temporal change of the control voltage output from the first loop filter 22 becomes gentle, and the first band of the first loop filter 22 becomes narrow. In addition, when the amount of current output from the charge pump increases, the amount of current flowing into or out of the capacitor constituting the first loop filter 22 increases. As a result, the temporal change of the control voltage output from the first loop filter 22 becomes sharp, and the first band of the first loop filter 22 becomes wide.

[第2実施形態の効果]
以上のとおり、第2実施形態に係る周波数シンセサイザ1は、自身に与えられた振動の周波数を検出し、当該周波数に基づいて第1ループフィルタ22の第1帯域を設定する。このようにすることで、周波数シンセサイザ1は、設置環境に適した第1帯域を自動的に設定し、当該設置環境における耐振動性能を向上させることができる。
[Effect of Second Embodiment]
As described above, the frequency synthesizer 1 according to the second embodiment detects the frequency of the vibration given to itself, and sets the first band of the first loop filter 22 based on the frequency. By doing this, the frequency synthesizer 1 can automatically set the first band suitable for the installation environment, and improve the vibration resistance performance in the installation environment.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。例えば、第2実施形態において、第1PLL−IC21が検出部213と設定部214とを備えることとしたが、これに限らず、第1PLL−IC21とは別に検出部213と設定部214とが設けられてもよい。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It is apparent to those skilled in the art that various changes or modifications can be added to the above embodiment. For example, in the second embodiment, the first PLL-IC 21 includes the detection unit 213 and the setting unit 214. However, the present invention is not limited to this. The detection unit 213 and the setting unit 214 are provided separately from the first PLL-IC 21. It may be done. It is also apparent from the scope of the claims that the embodiments added with such alterations or improvements can be included in the technical scope of the present invention.

1・・・周波数シンセサイザ、10・・・基準発振器、20・・・第1PLL回路、21・・・第1PLL−IC、211・・・第1分周器、212・・・第1位相比較器、213・・・検出部、214・・・設定部、22・・・第1ループフィルタ、23・・・第1電圧制御発振器、30・・・分周器、40・・・第2PLL回路、41・・・第2PLL−IC、411・・・第2分周器、412・・・第2位相比較器、42・・・第2ループフィルタ、43・・・第2電圧制御発振器 1 ... frequency synthesizer, 10 ... reference oscillator, 20 ... first PLL circuit, 21 ... first PLL-IC, 211 ... first divider, 212 ... first phase comparator , 213: detection unit, 214: setting unit, 22: first loop filter, 23: first voltage control oscillator, 30: frequency divider, 40: second PLL circuit, 41 second PLL-IC 411 second frequency divider 412 second phase comparator 42 second loop filter 43 second voltage controlled oscillator

Claims (4)

基準信号を出力する発振器と、第1周波数の第1発振信号を出力する第1位相制御発振器と、前記第1発振信号を分周する分周器と、前記第1周波数よりも高い第2周波数の第2発振信号を出力する第2位相制御発振器とを備える周波数シンセサイザであって、
前記第1位相制御発振器は、
第1制御電圧に基づいて前記第1発振信号を出力する第1電圧制御発振器と、
前記基準信号と前記第1発振信号との位相差を示す第1位相差信号を出力する第1位相比較器と、
前記第1位相差信号に含まれる第1帯域の信号を通過させ、通過した信号を前記第1制御電圧として前記第1電圧制御発振器に出力する第1ループフィルタとを有し、
前記第2位相制御発振器は、
第2制御電圧に基づいて前記第2発振信号を出力する第2電圧制御発振器と、
前記分周器により分周された信号と前記第2発振信号との位相差を示す第2位相差信号を出力する第2位相比較器と、
前記第2位相差信号に含まれる、前記第1帯域よりも広い第2帯域の信号を通過させ、通過した信号を前記第2制御電圧として前記第2電圧制御発振器に出力する第2ループフィルタとを有する、
周波数シンセサイザ。
An oscillator that outputs a reference signal, a first phase control oscillator that outputs a first oscillation signal of a first frequency, a divider that divides the first oscillation signal, and a second frequency higher than the first frequency And a second phase control oscillator for outputting a second oscillation signal of
The first phase controlled oscillator is
A first voltage controlled oscillator that outputs the first oscillation signal based on a first control voltage;
A first phase comparator that outputs a first phase difference signal indicating a phase difference between the reference signal and the first oscillation signal;
And a first loop filter that passes a signal of a first band included in the first phase difference signal and outputs the passed signal as the first control voltage to the first voltage control oscillator.
The second phase control oscillator is
A second voltage controlled oscillator that outputs the second oscillation signal based on a second control voltage;
A second phase comparator that outputs a second phase difference signal indicating a phase difference between the signal divided by the divider and the second oscillation signal;
A second loop filter that passes a signal in a second band wider than the first band, which is included in the second phase difference signal, and outputs the passed signal as the second control voltage to the second voltage control oscillator; Have
Frequency synthesizer.
前記第1位相制御発振器は、前記第1発振信号を第1分周比で分周した第1分周信号を出力する第1分周器をさらに有し、
前記第1位相比較器は、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、
前記第2位相制御発振器は、前記第2発振信号を第2分周比で分周した第2分周信号を出力する第2分周器をさらに有し、
前記第2位相比較器は、前記分周器により分周された信号と、前記第2分周信号との位相差を示す前記第2位相差信号を出力する、
請求項1に記載の周波数シンセサイザ。
The first phase control oscillator further includes a first divider that outputs a first divided signal obtained by dividing the first oscillation signal by a first dividing ratio.
The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal.
The second phase control oscillator further includes a second divider that outputs a second divided signal obtained by dividing the second oscillation signal by a second dividing ratio,
The second phase comparator outputs the second phase difference signal indicating a phase difference between the signal divided by the divider and the second divided signal.
A frequency synthesizer as claimed in claim 1.
前記周波数シンセサイザに与えられた振動の周波数を検出する検出部と、
検出された周波数に基づいて前記第1ループフィルタの前記第1帯域を設定する設定部とをさらに備える、
請求項2に記載の周波数シンセサイザ。
A detection unit that detects the frequency of vibration given to the frequency synthesizer;
And a setting unit configured to set the first band of the first loop filter based on the detected frequency.
A frequency synthesizer as claimed in claim 2.
前記第1位相比較器は、チャージポンプにより、前記基準信号と前記第1分周信号との位相差を示す前記第1位相差信号を出力し、
前記設定部は、前記チャージポンプが前記基準信号と前記第1分周信号との位相差に応じて出力する電流量を変化させることにより前記第1帯域を設定する、
請求項3に記載の周波数シンセサイザ。
The first phase comparator outputs the first phase difference signal indicating a phase difference between the reference signal and the first divided signal by a charge pump.
The setting unit sets the first band by changing an amount of current output by the charge pump in accordance with a phase difference between the reference signal and the first divided signal.
A frequency synthesizer as claimed in claim 3.
JP2017079381A 2017-04-13 2017-04-13 Frequency synthesizer Pending JP2018182525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017079381A JP2018182525A (en) 2017-04-13 2017-04-13 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017079381A JP2018182525A (en) 2017-04-13 2017-04-13 Frequency synthesizer

Publications (1)

Publication Number Publication Date
JP2018182525A true JP2018182525A (en) 2018-11-15

Family

ID=64277277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079381A Pending JP2018182525A (en) 2017-04-13 2017-04-13 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JP2018182525A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979164B2 (en) 2022-09-15 2024-05-07 Kioxia Corporation Semiconductor integrated circuit, method of controlling semiconductor integrated circuit, and circuit system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979164B2 (en) 2022-09-15 2024-05-07 Kioxia Corporation Semiconductor integrated circuit, method of controlling semiconductor integrated circuit, and circuit system

Similar Documents

Publication Publication Date Title
US9065459B1 (en) Clock generation circuits using jitter attenuation control circuits with dynamic range shifting
JP4742219B2 (en) Voltage controlled oscillator preset circuit
JP2018182525A (en) Frequency synthesizer
JPS6349935B2 (en)
JP4033154B2 (en) Fractional N frequency synthesizer device
JP2007124508A (en) Pll transient response control system and communication system
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
JP2011172071A (en) Pll circuit
US7911283B1 (en) Low noise oscillator and method
US9225350B1 (en) Low noise frequency source
KR101647407B1 (en) Phase locked loop apparatus having multiple negative feedback loop
JP6672008B2 (en) Oscillator and method of manufacturing oscillator
JP6322867B2 (en) PLL circuit
JP6284728B2 (en) PLL circuit
KR101327100B1 (en) Frequency divider, phase locked loop circuit thereof and method for controlling phase locked loop circuit
JP2012199894A (en) Pll frequency synthesizer
JP2017212543A (en) Selection method, manufacturing method and frequency synthesizer
KR890003761B1 (en) Low band pass filter in phase locked loop
JP2015035676A (en) Phase-locked loop
KR100813461B1 (en) A frequency synthesizer
KR100738334B1 (en) Loop Filter adjusting bandwidth and Phase Locked Loop frequency synthesizer using it
JP2018061117A (en) Frequency synthesizer
JP6753132B2 (en) Signal source
JP6505371B2 (en) Oscillator
JP2004350021A (en) Pll circuit