JP2018182193A - Semiconductor device, and method for manufacturing method thereof - Google Patents

Semiconductor device, and method for manufacturing method thereof Download PDF

Info

Publication number
JP2018182193A
JP2018182193A JP2017082948A JP2017082948A JP2018182193A JP 2018182193 A JP2018182193 A JP 2018182193A JP 2017082948 A JP2017082948 A JP 2017082948A JP 2017082948 A JP2017082948 A JP 2017082948A JP 2018182193 A JP2018182193 A JP 2018182193A
Authority
JP
Japan
Prior art keywords
electroless
plating
film
plating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017082948A
Other languages
Japanese (ja)
Other versions
JP7009075B2 (en
Inventor
肇 稲住
Hajime Inazumi
肇 稲住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2017082948A priority Critical patent/JP7009075B2/en
Publication of JP2018182193A publication Critical patent/JP2018182193A/en
Application granted granted Critical
Publication of JP7009075B2 publication Critical patent/JP7009075B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device improved about plating omission and surface roughening in an electroless plating step to form UBM (Under Bump Metallurgy).SOLUTION: A semiconductor device comprises: an electrode film formed on a semiconductor substrate; and UBM formed on the electrode film, and composed of an electroless Ni plating film/an electroless Au plating film, or an electroless Ni plating film/an electroless Pd plating film/an electroless Au plating film. The surface roughness Ra of a surface of the electroless Au plating film is 0.050 μm or less. The coverage of the electrode film by the plating film is 99% or more.SELECTED DRAWING: None

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method of manufacturing the semiconductor device.

半導体パッケージング技術の小型化、高集積化に伴ない、LSIやICなどのチップの接合方法としてワイヤボンディング法からフリップチップ法への移行が広がっており、フリップチップ法においては金属パッドと半田の接合を目的としたUBM(Under Bump Metallurgy アンダー・バンプ・メタラジー)の形成が必須とされている。   With the miniaturization and high integration of semiconductor packaging technology, the transition from wire bonding to flip chip bonding is expanding as a method of bonding chips such as LSIs and ICs. In the flip chip method, metal pads and solder are used. The formation of UBM (Under Bump Metallurgy) for bonding purposes is required.

UBMの形成方法としては、低コストが期待される無電解めっき法により形成することが増えてきている。無電解めっきによりUBMを形成する方法としては、半導体ウェハ上の被めっき部分(パッドや配線)をまず清浄化するために、脱脂処理やソフトエッチング処理を行う。次に触媒付与工程を行う。アルミニウム系金属表面にはジンケート処理、銅系金属表面には、パラジウム処理が触媒付与工程となる。その後、無電解ニッケル(Ni)めっきと置換型無電解金(Au)めっきによりNi/Au皮膜のUBMを形成する方法が一般的である。めっきしたウェハが高温または高湿下に晒される場合には、NiがAu皮膜中に拡散し、表面に析出してNi酸化物が形成されるため、半田濡れ性やワイヤボンディング性に悪影響を及ぼす。この場合には、Ni拡散のバリア層である無電解パラジウム(Pd)めっきを無電解ニッケルめっきと置換型無電解金めっきの間に行い、Ni/Pd/Au皮膜とすることが一般的である。尚、本発明において、「/」の記号は、各めっき処理工程によって形成された複数のめっき膜の構造を意味し、基板側からのめっきの順番によって各めっき膜の表記順位となる。   As a method of forming a UBM, forming by electroless plating, which is expected to be low cost, is increasing. As a method of forming a UBM by electroless plating, a degreasing process or a soft etching process is performed in order to first clean a portion to be plated (pad or wiring) on a semiconductor wafer. Next, a catalyst application step is performed. Zincate treatment is applied to the aluminum-based metal surface, and palladium treatment is applied to the copper-based metal surface. Then, the method of forming UBM of Ni / Au film | membrane by electroless nickel (Ni) plating and substitution type electroless gold (Au) plating is common. When the plated wafer is exposed to high temperature or high humidity, Ni diffuses into the Au film and precipitates on the surface to form Ni oxide, which adversely affects solder wettability and wire bondability. . In this case, it is general to perform Ni / Pd / Au film by performing electroless palladium (Pd) plating which is a barrier layer of Ni diffusion between electroless nickel plating and substitution type electroless gold plating. . In the present invention, the symbol “/” means the structure of a plurality of plating films formed in each plating process, and the order of plating of each plating film is determined by the order of plating from the substrate side.

UBM形成手法の1つである無電解めっき法が、コスト・短処理時間の観点から注目されている。しかしながら電気めっき法では問題にならない量の被めっき面の汚染・前工程残渣でも、無電解めっきではめっき不良やめっき皮膜の表面粗れが発生する。このめっき不良やめっき皮膜の表面粗れは、半田ボール、ワイヤーなどとの濡れ性が悪くなる原因の1つである。   Electroless plating, which is one of UBM formation methods, has attracted attention in terms of cost and short processing time. However, even in the case of non-electrolytic plating, plating defects and surface roughening of the plating film occur even in the case of non-electrolytic plating, even if the contamination on the surface to be plated and the pre-process residue do not pose a problem in the electroplating method. The poor plating and the surface roughness of the plating film are one of the causes for the deterioration of the wettability with solder balls, wires and the like.

電極表面の汚染・前工程残渣を除去する工程において、電極表面を清浄化する方法としては、プラズマクリーニング法が用いられている。
例えば、特許文献1には、めっきを行う前に電極部の表面を清浄化するプラズマクリーニング法として、アルゴンのみを用いたクリーニングでは不十分であるとし、アルゴン+フォーミングガス(例えば、窒素+2%水素)等の水素を含む不活性なガスを用いてプラズマクリーニングする方法が開示されている。
特許文献2及び特許文献3には、電極の表面を、アルゴン及び酸素ガスによってプラズマクリーニングすることが開示されている。
しかし、上記特許文献1〜3においては、プラズマクリーニングする際の具体的な電力、時間等の条件については開示されていない。
また、特許文献4には、電極をプラズマクリーニングする条件として、酸素ガス(100cc/min)、800W、2〜5分、真空度10Paで行うことが開示されている。
また、特許文献5においては、アルゴンを用いたプラズマクリーニング処理、脱脂処理、酸洗い処理、ジンケート処理、無電解ニッケルめっき処理および無電解金めっき処理が順次実行されるだけでは、アルミニウム系電極膜とニッケル膜との界面において、空隙が形成されることがあり、空隙が形成されると、半導体装置の電気的な信頼性が低下し、素子の動作に支障をきたすとして、アルミニウム系電極膜の表面を人工的に酸化することで酸化膜を形成し、形成した酸化膜の表面にニッケル膜を形成している。プラズマクリーニングは、酸化膜を形成する前または後に、アルゴンを用いて、100cc/min、800W、2分、真空度10Paで行っている。
In the step of removing the contamination on the electrode surface and the pre-process residue, a plasma cleaning method is used as a method of cleaning the electrode surface.
For example, Patent Document 1 states that cleaning using only argon is insufficient as a plasma cleaning method for cleaning the surface of the electrode portion before plating, and argon + forming gas (for example, nitrogen + 2% hydrogen) And the like, and a method of plasma cleaning using an inert gas containing hydrogen, etc.) is disclosed.
Patent documents 2 and 3 disclose that the surface of the electrode is plasma cleaned with argon and oxygen gas.
However, in Patent Documents 1 to 3 above, conditions such as specific power, time, and the like at the time of plasma cleaning are not disclosed.
In addition, Patent Document 4 discloses that oxygen gas (100 cc / min), 800 W, 2 to 5 minutes, and a vacuum degree of 10 Pa are used as the conditions for plasma cleaning the electrode.
Further, in Patent Document 5, an aluminum-based electrode film can be obtained only by sequentially performing plasma cleaning treatment using argon, degreasing treatment, acid washing treatment, zincate treatment, electroless nickel plating treatment, and electroless gold plating treatment. An air gap may be formed at the interface with the nickel film, and when the air gap is formed, the electrical reliability of the semiconductor device is reduced, which causes the operation of the element to be impaired. An oxide film is formed by artificially oxidizing and a nickel film is formed on the surface of the formed oxide film. Plasma cleaning is performed using argon at 100 cc / min, 800 W, 2 minutes, at a vacuum degree of 10 Pa, before or after forming the oxide film.

特開2000−252313号公報Unexamined-Japanese-Patent No. 2000-252313 特開2008−085368号公報JP 2008-085368 A 特開2011−193007号公報JP, 2011-193007, A 特開2013−194291号公報JP, 2013-194291, A 特開2015−220408号公報JP, 2015-220408, A

電極表面上の汚染・前工程残渣に除去しにくいものがあったり、量が多いと、除去工程で十分に除去することができず、その後の無電解めっき工程において、めっき抜け・表面粗れ等のめっき形成不良が発生すると言う問題があった。
本発明は、無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜からなるUBMを有する半導体装置における、無電解めっき工程におけるめっき抜け・表面粗れを改善した半導体装置を提供することを目的とする。
Contamination on the electrode surface, some residues in the previous process are difficult to remove, or if the amount is too large, they can not be removed sufficiently in the removal process, and plating omission, surface roughness, etc. in the subsequent electroless plating process There was a problem that plating formation defects occur.
The present invention relates to a plating omission in an electroless plating process in a semiconductor device having a UBM comprising an electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film. -It aims at providing the semiconductor device which improved surface coarseness.

上記課題は、次の(1)の発明によって解決される。
(1) 半導体基板上に形成された電極膜と、
前記電極膜上に形成された無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜からなるUBMと、
を有する半導体装置であって、
前記無電解Auめっき皮膜表面の表面粗さRaが0.050μm以下であり、前記無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜による電極膜の被覆率が99%以上である半導体装置。
The above problems are solved by the invention of the following (1).
(1) An electrode film formed on a semiconductor substrate,
UBM formed of electroless Ni plating film / electroless Au plating film or electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
A semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The semiconductor device whose coverage of the electrode film by a film is 99% or more.

本発明により、無電解めっき工程におけるめっき抜け・表面粗れを改善した半導体装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device with improved plating loss and surface roughness in the electroless plating step.

実施例2及び比較例1の無電解Auめっき皮膜表面の光学顕微鏡像である。It is an optical microscope image of the electroless Au plating film surface of Example 2 and Comparative Example 1. 実施例2のめっき面の高さプロファイルである。7 is a height profile of a plated surface of Example 2. 比較例1のめっき面の高さプロファイルである。7 is a height profile of a plated surface of Comparative Example 1; 実施例2及び比較例1の無電解Auめっき皮膜表面の半田濡れ広がりを示す顕微鏡像である。It is a microscope image which shows the solder wet spread of the electroless Au plating film surface of Example 2 and Comparative Example 1. FIG.

以下、上記本発明(1)について詳しく説明するが、その実施の形態には次の(2)〜(5)も含まれるので、これらについても併せて説明する。
(2) 前記無電解Auめっき皮膜が、下記式から求めた半田ボールの濡れ広がり量が1.90以上である前記(1)に記載の半導体装置。
濡れ広がり量=加熱後半田径÷半田ボール初期径
加熱条件:245℃、60秒
(3) 半導体基板に形成された電極膜の表面をプラズマクリーニングする工程と、無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜を形成する工程とを有する半導体装置の製造方法であって、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力400W以上、かつ処理時間600秒以上、で行う半導体装置の製造方法。
(4) 前記プラズマクリーニングする工程におけるガス圧力が1Pa〜30Paである前記(3)に記載の半導体装置の製造方法。
(5) 前記電極膜が、アルミニウム系、銅系、または金系である前記(3)または(4)に記載の半導体装置の製造方法。
Hereinafter, the present invention (1) will be described in detail, but since the following (2) to (5) are also included in the embodiment, these are also described together.
(2) The semiconductor device according to (1), wherein the amount of wetting and spreading of the solder ball obtained by the following formula is 1.90 or more.
Amount of wetting spread = post-heating solder diameter ÷ solder ball initial diameter Heating condition: 245 ° C, 60 seconds (3) Plasma cleaning the surface of the electrode film formed on the semiconductor substrate, electroless Ni plating film / electroless Au plating A method of manufacturing a semiconductor device, comprising the steps of: forming a film or electroless Ni plating film / electroless Pd plating film / electroless Au plating film,
The method of manufacturing a semiconductor device, wherein the step of performing the plasma cleaning uses argon as a cleaning gas, and has a power of 400 W or more and a processing time of 600 seconds or more.
(4) The method for manufacturing a semiconductor device according to (3), wherein a gas pressure in the step of plasma cleaning is 1 Pa to 30 Pa.
(5) The method of manufacturing a semiconductor device according to (3) or (4), wherein the electrode film is aluminum-based, copper-based, or gold-based.

本発明の半導体装置は、
半導体基板上に形成された電極膜と、
前記電極膜上に形成された無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜からなるUBMと、
を有する半導体装置であって、
前記無電解Auめっき皮膜表面の表面粗さRaが0.050μm以下であり、前記無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜による電極膜の被覆率が99%以上である。
The semiconductor device of the present invention is
An electrode film formed on a semiconductor substrate;
UBM formed of electroless Ni plating film / electroless Au plating film or electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
A semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The coverage of the electrode film by the film is 99% or more.

前記無電解Auめっき皮膜表面の表面粗さRaが0.050μm以下であることにより、めっき抜け・表面粗れ等のめっき形成不良がなく、光沢を有するAuめっき皮膜が形成されていることがわかる。また、前記無電解Auめっき皮膜表面の表面粗さRaが0.050μm以下であることにより、半田濡れ性が良好となる。   When the surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, it can be seen that there is no plating formation defect such as plating loss or surface roughness, and the Au plating film having a gloss is formed. . In addition, when the surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, solder wettability is improved.

前記表面粗さRaは、「算術平均粗さ」と呼ばれる高さ方向のパラメータであり、粗さ計で測定した粗さ曲線の一部を基準長さで抜き出し、その区間の凹凸状態を平均値で表したものであり、JISB0601−2001に準拠して測定した。
具体的には、レーザー顕微鏡(キーエンス社VK−9700)等を用いて測定することができる。
The surface roughness Ra is a parameter in the height direction called "arithmetic mean roughness", and a part of the roughness curve measured by the roughness meter is extracted at a reference length, and the unevenness state of the section is an average value And was measured in accordance with JIS B 0601-2001.
Specifically, measurement can be performed using a laser microscope (VK-9700, manufactured by Keyence Corporation) or the like.

また、本発明の半導体装置は、前記無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜による電極膜の被覆率が99%以上であり、100%であることが好ましい。前記被覆率が99%以上であると、めっき抜けがほとんどなく、製品として用いることができる。
前記被覆率は、高さプロファイルのピーク面積から求めた。
前記高さプロファイルは、Auめっき表面の光学顕微鏡像より、各ピクセルの高さ方向の数値のデータを求め、めっき面の高さのピークトップを相対高さ「0」とし、その相対高さを横軸に、頻度を縦軸にとった。
めっき抜けが無い場合は、ピークが1つであるが、めっき抜けがある場合、ピーク数が2つ以上となる。ピークが1つの場合は、被覆率は100%であり、ピークが2つ以上ある場合は、ピークの面積の合計を100とし、めっき抜けが無い部分のピークの面積の割合を被覆率として求めた。
In the semiconductor device of the present invention, the coverage of the electrode film by the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating film is 99% or more And preferably 100%. When the coverage is 99% or more, there is almost no plating loss and it can be used as a product.
The coverage was determined from the peak area of the height profile.
For the height profile, data of the numerical value in the height direction of each pixel is obtained from the optical microscope image of the Au plated surface, and the peak top of the height of the plated surface is taken as the relative height “0”. The frequency is shown on the vertical axis on the horizontal axis.
When there is no plating loss, there is one peak, but when there is plating loss, the number of peaks is two or more. When there is one peak, the coverage is 100%, and when there are two or more peaks, the total area of the peaks is taken as 100, and the percentage of the area of the peak without plating omission is determined as the coverage .

前記無電解Auめっき皮膜は、下記式から求めた半田ボールの濡れ広がり量が1.90以上であることが好ましい。
濡れ広がり量=加熱後半田径÷半田ボール初期径
加熱条件:245℃、60秒
濡れ広がり量の測定は、
・半田ボール:SnAg(3%)Cu(0.5%)千住金属製 (0.2mmφ)
・フラックス:TSF−6502 ロジン系フラックス、ケスター社製
を用い、以下の手順により行った。
評価手順
・対象パッドにフラックスを塗る。
・半田ボールをフラックス上に置く。
・ホットプレートで245℃、60sec加熱する。
・半田濡れ広がりを確認する。
・濡れ広がり量を上記式から求める。
半田ボール初期径は、用いた半田ボールの径であり、加熱後の半田径は、光学顕微鏡観察により、測定することができる。加熱により広がった半田の最長径を加熱後半田径とした。
The electroless Au plating film preferably has a wetting and spreading amount of 1.90 or more as determined from the following equation.
Amount of wetting spread = Post-heating solder diameter ÷ Solder ball initial diameter Heating condition: 245 ° C, 60 seconds Measurement of wetting spread amount is
-Solder ball: SnAg (3%) Cu (0.5%) Senju metal (0.2 mmφ)
-Flux: TSF-6502 A rosin-based flux, manufactured by Kester Co., was used according to the following procedure.
Evaluation procedure-Apply flux to the target pad.
Place the solder ball on the flux.
Heat at 245 ° C. for 60 seconds on a hot plate.
・ Check the solder wetting spread.
The wet spread amount is obtained from the above equation.
The initial diameter of the solder ball is the diameter of the used solder ball, and the diameter of the solder after heating can be measured by optical microscope observation. The longest diameter of the solder spread by heating was taken as the solder diameter after heating.

本発明の半導体装置は、本発明の半導体装置の製造方法により製造することができる。
本発明の半導体装置の製造方法は、半導体基板に形成された電極膜の表面をプラズマクリーニングする工程と、無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜を形成する工程とを有する半導体装置の製造方法であって、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力400W以上、かつ処理時間600秒以上、で行う。
The semiconductor device of the present invention can be manufactured by the method of manufacturing a semiconductor device of the present invention.
The method for manufacturing a semiconductor device according to the present invention comprises the steps of plasma cleaning the surface of an electrode film formed on a semiconductor substrate, electroless Ni plating film / electroless Au plating film, or electroless Ni plating film / electroless Pd plating A method of manufacturing a semiconductor device, comprising the steps of: forming a film / electroless Au plating film;
The plasma cleaning process is performed using argon as a cleaning gas, at a power of 400 W or more, and for a processing time of 600 seconds or more.

半導体基板に形成された電極膜の表面には、ウェハ製造工程に依存して、電極酸化物や電極フッ化物(例えば、Al電極なら、Al23、AlF3等)、保護膜材の残渣物であるポリイミド(PI)、Si化合物(SiO2やSi34等)、Tiなどの汚染・前工程残渣が存在する。これらを除去するために、クリーニングガスとしてアルゴンを用い、プラズマクリーニング処理を行う。
プラズマクリーニングにおける電力が400W未満であると、処理時間を600秒以上行っても、汚染・前工程残渣を十分に除去することができず、めっき抜けが生じ、無電解Auめっき面の被覆率が99%とすることができず、表面粗さRaが0.050μmを超える。また、電力が400W以上であると、汚染・前工程残渣を除去することができ、前記被覆率を99%以上とすることができる場合もあるが、処理時間が600秒未満であると、めっき皮膜の表面が粗れ状態となり、表面粗さRaが0.050μmを超え、光沢のあるめっき面が得られない。
このAuめっき皮膜表面の表面粗さRaは、電力400W以上、処理時間を600秒以上の、高電力、長処理時間に伴い表面粗さRaが0.050μm以下に改善することが分かった。このAuめっき皮膜表面の粗れにも、電極上の汚染・前工程残渣が影響していると考えられる。プラズマクリーニングにおける電力は800W以上、600秒以上が好ましい。
On the surface of the electrode film formed on the semiconductor substrate, depending on the wafer manufacturing process, electrode oxides, electrode fluorides (for example, Al 2 O 3 , AlF 3 etc. if Al electrodes), residue of protective film material There are contamination and pre-process residues such as polyimide (PI), Si compounds (SiO 2 and Si 3 N 4 etc.), Ti, etc. In order to remove these, a plasma cleaning process is performed using argon as a cleaning gas.
If the power for plasma cleaning is less than 400 W, even if the processing time is longer than 600 seconds, the contamination / previous process residue can not be sufficiently removed, plating omission occurs, and the coverage of the electroless Au plated surface is It can not be 99%, and the surface roughness Ra exceeds 0.050 μm. In addition, when the power is 400 W or more, the contamination / previous process residue can be removed, and the coverage may be 99% or more. However, if the processing time is less than 600 seconds, plating can be performed. The surface of the film becomes rough, the surface roughness Ra exceeds 0.050 μm, and a shiny plating surface can not be obtained.
It was found that the surface roughness Ra of the surface of the Au plating film was improved to a power of 400 W or more, a treatment time of 600 seconds or more, a high power and a long treatment time of 0.050 μm or less. It is considered that the contamination on the electrode and the pre-process residue also affect the roughness of the Au plating film surface. The power for plasma cleaning is preferably 800 W or more and 600 seconds or more.

また、プラズマクリーニングにおけるガス圧は、一般に低圧放電の方が除去粒子の再付着確率が減少するため、低い方が好ましく、1Pa〜30Paが好ましい。
プラズマクリーニングにおけるガス流量は、放電装置のチャンバーサイズ、真空ポンプの排気条件とプロセスガスの圧力等にもよるが、例えば、10〜300sccmを好ましい範囲として挙げることができる。
In addition, the gas pressure in plasma cleaning is preferably low, and 1 Pa to 30 Pa is preferable, since the low pressure discharge generally reduces the reattachment probability of the removed particles.
Although the gas flow rate in plasma cleaning depends on the chamber size of the discharge device, the exhaust condition of the vacuum pump, the pressure of the process gas, etc., for example, 10 to 300 sccm can be mentioned as a preferable range.

プラズマクリーニングに用いる放電装置は、プラズマクリーニングを行う電力、処理時間等の連続放電において放電が安定していることが好ましい。
本発明において、プラズマクリーニング条件を、高電力化、長処理時間化している。連続放電可能時間はRF電源の冷却ファン能力に依存しており、装置によっては、連続放電で、電源異常が発生することがある。その場合は、電源周辺の放熱対策を実施し、安定して連続放電を行えるようにする。また、高電力化、長処理時間化していることにより、放電による試料加熱が無視できない場合がある。その場合は、試料のセット方法を変更する等の方法により、冷却効率を高めることが好ましい。
The discharge device used for plasma cleaning preferably has stable discharge in continuous discharge such as electric power for performing plasma cleaning and treatment time.
In the present invention, the plasma cleaning conditions are high power and long processing time. The continuous dischargeable time depends on the cooling fan capacity of the RF power supply, and depending on the device, a power supply failure may occur in the continuous discharge. In that case, the measures against heat radiation around the power supply should be implemented to ensure stable continuous discharge. In addition, there are cases where heating of the sample by discharge can not be neglected due to high power and long processing time. In that case, it is preferable to increase the cooling efficiency by changing the method of setting the sample.

半導体基板としては、例えば、半導体ウェハに用いる電極を備えた基板、フレキシブル基板等が挙げられる。
前記半導体基板に形成された電極膜は、アルミニウム系、銅系、または金系であることが好ましい。
As a semiconductor substrate, the board | substrate provided with the electrode used for a semiconductor wafer, a flexible substrate, etc. are mentioned, for example.
The electrode film formed on the semiconductor substrate is preferably aluminum-based, copper-based, or gold-based.

半導体ウェハのウェハとしては、シリコンウェハを用いることができ、通常の工程により、電極を形成し、電極表面の最表面を銅系またはアルミニウム系表面とし、本発明に係るプラズマクリーニングをした後、無電解Niめっきを行うことが好ましい。
また、ウェハとしてはGaAs基板を用いることもできる。この場合、電極表面の最表面を金系表面とし、本発明に係るプラズマクリーニングをした後、無電解Niめっきを行うことが好ましい。
As a wafer of a semiconductor wafer, a silicon wafer can be used, an electrode is formed by a normal process, the outermost surface of the electrode surface is made a copper-based or aluminum-based surface, and after plasma cleaning according to the present invention It is preferable to carry out electrolytic Ni plating.
Also, a GaAs substrate can be used as the wafer. In this case, it is preferable to perform electroless Ni plating after the outermost surface of the electrode surface is a gold-based surface and plasma cleaning according to the present invention is performed.

上述した電極表面の銅系としては、半導体ウェハの電極として用いられている公知の銅系のものでよく、例えば、純銅、リン青銅等の銅および銅合金が使用できる。アルミニウム系としては、半導体ウェハの電極として用いられている公知のアルミニウム系のものでよく、例えば純アルミ、AlCu(0.5%)、AlSi(1%)等のアルミニウム合金等が使用できる。金系としては、半導体ウェハの電極として用いられている公知の金系のものでよく、例えば、Ti/Pt/Au等が挙げられる。   The copper on the surface of the electrode may be a known copper used as an electrode of a semiconductor wafer. For example, copper such as pure copper and phosphor bronze and copper alloys can be used. The aluminum system may be a known aluminum system used as an electrode of a semiconductor wafer, and for example, aluminum alloys such as pure aluminum, AlCu (0.5%), AlSi (1%) and the like can be used. The gold base may be a known gold base used as an electrode of a semiconductor wafer, and examples thereof include Ti / Pt / Au.

例えば、電極が銅系表面で、無電解Niめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→酸浸漬→アクチベーション(触媒付与)
→無電解Niめっき
また、電極がアルミニウム系表面で、無電解Niめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→酸浸漬→一次ジンケート→酸浸漬→二次ジンケート
→無電解Niめっき
電極が金系表面で、無電解Niめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→活性化→アクチベーション(触媒付与)
→無電解Niめっき
前記「脱脂」、「酸浸漬」、「アクチベーション(触媒付与)」、「一次ジンケート」、「二次ジンケート」、「活性化」の工程は、既存の方法、条件で行うことができる。前記一次ジンケート、二次ジンケート処理に用いるジンケート液は、表面を粗くしないようなものが好ましい。
For example, in the case where the electrode is a copper-based surface and electroless Ni plating is performed, the following process is performed.
Plasma cleaning → Degreasing → Acid immersion → Activation (catalyst applied)
→ Electroless Ni plating In addition, when electroless Ni plating is performed on an aluminum-based electrode, the process is as follows.
Plasma cleaning → Degreasing → Acid immersion → Primary zincate → Acid immersion → Secondary zincate → Electroless Ni plating When electroless Ni plating is performed on the gold-based surface of the electrode, the process is as follows.
Plasma cleaning → Degreasing → Activation → Activation (catalyst applied)
→ Electroless Ni plating The steps of “Degreasing”, “Acid immersion”, “Activation (catalyst application)”, “Primary zincate”, “Secondary zincate” and “Activation” should be performed according to existing methods and conditions. Can. The zincate solution used for the primary zincate and secondary zincate treatment is preferably one that does not roughen the surface.

また、前記無電解Niめっき皮膜を形成した後に、Au、またはPd/Auの無電解めっき皮膜を形成する。
市販の前処理やめっき薬品を用いて、前記無電解Niめっき皮膜上に、一般的な無電解めっきプロセスにより、Au、またはPd/Auの皮膜を形成させることができる。
In addition, after the electroless Ni plating film is formed, an electroless plating film of Au or Pd / Au is formed.
A coating of Au or Pd / Au can be formed on the electroless Ni plating film by a general electroless plating process using a commercially available pretreatment or plating chemical.

前記無電解Niめっき、無電解Auめっき、無電解Pdめっきに用いるめっき液、めっき方法としては、半導体ウェハのUBM形成用に用いられている公知のめっき液、めっき方法を用いることができる。
本発明の半導体装置を得るためには、前記無電解Niめっきに用いるめっき液としては、次亜リン酸ナトリウムを還元剤として用いた中リンタイプの無電解Niめっき液が好ましく、前記無電解Pdめっき液としては、次亜リン酸ナトリウムを還元剤として用いた無電解Pdめっき液が好ましく、前記無電解Auめっき液としては、亜硫酸Auベースのノーシアン系置換Auめっき液が好ましい。
As the plating solution used for the electroless Ni plating, the electroless Au plating, the electroless Pd plating, and the plating method, known plating solutions and plating methods used for forming UBM of a semiconductor wafer can be used.
In order to obtain the semiconductor device of the present invention, as the plating solution used for the electroless Ni plating, a medium phosphorus type electroless Ni plating solution using sodium hypophosphite as a reducing agent is preferable, and the electroless Pd is preferable. As the plating solution, an electroless Pd plating solution using sodium hypophosphite as a reducing agent is preferable, and as the electroless Au plating solution, a sulfite-based Au-based no cyanide-based substituted Au plating solution is preferable.

各めっきのめっき皮膜の膜厚は、ウェハの用途や要求特性により変わってくるが、Niめっき皮膜の膜厚は、半田接合の際には、半田の拡散防止の観点から1.5μm以上が必要であり、好ましくは1.5〜10μmである。また、Au皮膜は、半田接合では濡れ性の観点から0.01μm以上、ワイヤボンディングを行う場合では0.10μm以上の膜厚が必要となり、好ましくは、半田接合では濡れ性の観点から0.01〜0.30μmであり、ワイヤボンディングを行う場合では0.10〜0.50μmである。また、Ni/Pd/Au仕様のPd皮膜の膜厚は、Niの拡散防止の観点から0.02μm以上が必要であり、好ましくは0.02〜0.20μmである。   The film thickness of the plating film of each plating changes depending on the application of the wafer and the required characteristics, but the film thickness of the Ni plating film needs to be 1.5 μm or more from the viewpoint of preventing the diffusion of solder at the time of solder bonding. And preferably 1.5 to 10 μm. Also, the Au film needs a film thickness of 0.01 μm or more from the viewpoint of wettability in the solder joint and 0.10 μm or more in the case of performing wire bonding, and preferably 0.01 in the solder joint from the viewpoint of wettability. In the case of performing wire bonding, it is 0.10 to 0.50 μm. Further, the film thickness of the Pd film of Ni / Pd / Au specification is required to be 0.02 μm or more from the viewpoint of preventing the diffusion of Ni, and preferably 0.02 to 0.20 μm.

以下、実施例を挙げて、本発明を更に詳細に説明する。   Hereinafter, the present invention will be described in more detail by way of examples.

実施例1〜2、比較例1〜7
(使用した半導体ウェハ)
半導体基板に、Al合金(Al−Cu)電極、保護膜PIを有する半導体ウェハを用いた。ToF−SIMSにより、電極上に、電極酸化物、電極フッ化物、保護膜材の残渣物PI、Si化合物(SiOやSiN)、Tiなどが検出された。
Examples 1-2, comparative examples 1-7
(Used semiconductor wafer)
A semiconductor wafer having an Al alloy (Al-Cu) electrode and a protective film PI was used as a semiconductor substrate. An electrode oxide, an electrode fluoride, a residue PI of a protective film material, a Si compound (SiO or SiN), Ti, and the like were detected on the electrode by ToF-SIMS.

(プラズマクリーニング)
真空プラズマ処理装置((株)電子技研製PC−S350RIE)を用い、前記半導体ウェハを、真空プラズマ処理装置の電極上にセットし、電極膜の表面を、下記のガス条件、及び表2に記載の処理条件で、プラズマクリーニングを行った。
ガス条件−ガス種 :Ar
ガス圧(Pa) :10
ガス流量(sccm):100
※ガス条件は、上記で統一した。
尚、電極に流れている冷却水の冷却効率を上げるために、ウェハセット冶具の使用を廃止して試料をセットした。
(Plasma cleaning)
The semiconductor wafer was set on an electrode of a vacuum plasma processing apparatus using a vacuum plasma processing apparatus (PC-S350RIE manufactured by Electronic Giken Co., Ltd.), and the surface of the electrode film was described under the following gas conditions and Table 2 Plasma cleaning was performed under the following conditions.
Gas condition-gas type: Ar
Gas pressure (Pa): 10
Gas flow rate (sccm): 100
※ Gas conditions were unified above.
In order to increase the cooling efficiency of the cooling water flowing to the electrode, the use of the wafer setting jig was abolished and the sample was set.

放電処理(プラズマクリーニング)実施後、表1に記載の工程により無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜の形成を行った。
After the discharge treatment (plasma cleaning) was performed, formation of electroless Ni plating film / electroless Pd plating film / electroless Au plating film was performed according to the process described in Table 1.

めっきプロセスで使用した液は、以下の通りである。
脱脂液:UAC−100、JX日鉱日石金属製
酸洗:50%硝酸、関東化学製
1次ジンケート液:UAZ100、JX日鉱日石金属製
2次ジンケート液:UAZ100、JX日鉱日石金属製
無電解Niめっき液:
次亜リン酸ナトリウムを還元剤として用いた中リンタイプの無電解Niめっき液
(Ni皮膜中のP濃度:7%)
無電解Pdめっき液:
次亜リン酸ナトリウムを還元剤として用いた無電解Pdめっき液
(Pd皮膜中のP濃度:5%)
無電解Auめっき液:亜硫酸Auベースのノーシアン系置換Auめっき液
得られたUBMの膜厚は、Ni/Pd/Au=2.54/0.065/0.067(μm)であり、正常値であった。
The solutions used in the plating process are as follows.
Degreasing solution: UAC-100, JX Nippon Mining & Metals, Inc. Acid pickling: 50% nitric acid, Kanto Chemical Primary zincate solution: UAZ100, JX, Nippon Mining & Minerals Co., Ltd. Electrolytic Ni plating solution:
Medium phosphorus type electroless Ni plating solution using sodium hypophosphite as reducing agent (P concentration in Ni film: 7%)
Electroless Pd plating solution:
Electroless Pd plating solution using sodium hypophosphite as reducing agent (P concentration in Pd film: 5%)
Electroless Au plating solution: Sulfurous acid Au-based non-cyanide substitution Au plating solution The film thickness of the obtained UBM is Ni / Pd / Au = 2.54 / 0.065 / 0.067 (μm), and the normal value Met.

表2に放電処理条件と、無電解Auめっき皮膜表面の表面粗さRa、被覆率、および濡れ広がり量を求めた結果を示す。
また、実施例2及び比較例1の無電解Auめっき表面の光学顕微鏡像を図1に、実施例2のめっき面の高さプロファイルを図2に、比較例1のめっき面の高さプロファイルを図3に示す。
図1における「表面形状」は、「光学顕微鏡像」よりも高倍率の画像であり、レーザー顕微鏡(キーエンスKV−9700)により得た像である。
図2及び図3の高さプロファイルは、無電解Auめっき面90μm×67μm(画素数:2048×1536ピクセル)の範囲において、各ピクセルの高さ方向の数値のデータを求め、めっき面の高さのピークトップを相対高さ「0」とし、その相対高さを横軸に、頻度を縦軸にとった。
実施例2では高さプロファイルのピークが1つであり、被覆率が100%であった。比較例1ではピークが2つあり、ピーク面積の合計を100とし、めっき抜けが無い部分のピークの面積の割合を被覆率として求めた。その結果、被覆率は94.6%であった。尚、図2及び図3において、高さプロファイルの相対高さは、めっき面からの基板方向への高さ(深さ)を+として表している。
図4は、実施例2及び比較例1の半田濡れ広がり量を測定する際の、半田ボール搭載後の半田ボール初期径と、加熱後の半田径を示したものである。尚、対象パッドには、400μm×1000μmのパターンが形成されており、実施例2では、半田が濡れ広がり、200μmのパターンにまで達していたので、長い辺(1000μm)方向の最長径を加熱後の半田径とした。
Table 2 shows the results of determination of the discharge treatment conditions and the surface roughness Ra, the coverage, and the amount of spread of the surface of the electroless Au plating film.
Moreover, the optical microscope image of the electroless Au plating surface of Example 2 and Comparative Example 1 is shown in FIG. 1, the height profile of the plated surface of Example 2 is shown in FIG. 2, and the height profile of the plated surface of Comparative Example 1 is shown. It is shown in FIG.
The “surface shape” in FIG. 1 is an image of higher magnification than the “optical microscope image”, and is an image obtained by a laser microscope (Keyence KV-9700).
The height profiles in FIG. 2 and FIG. 3 are obtained by obtaining numerical value data in the height direction of each pixel in the range of 90 μm × 67 μm (number of pixels: 2048 × 1536 pixels) of the electroless Au plated surface, and the height of the plated surface The top of the peak was taken as the relative height "0", the relative height was taken on the horizontal axis, and the frequency on the vertical axis.
In Example 2, the height profile had one peak and the coverage was 100%. In Comparative Example 1, there were two peaks, and the total of the peak areas was set to 100, and the ratio of the area of the peak in the portion without plating omission was determined as the coverage. As a result, the coverage was 94.6%. In FIG. 2 and FIG. 3, the relative height of the height profile indicates the height (depth) in the substrate direction from the plating surface as +.
FIG. 4 shows the initial diameter of the solder ball after mounting the solder ball and the diameter of the solder after heating when measuring the solder wet spread amount in Example 2 and Comparative Example 1. As shown in FIG. The pattern of 400 μm × 1000 μm was formed on the target pad, and in Example 2, the solder wetted and reached the pattern of 200 μm, so the longest diameter in the long side (1000 μm) direction was heated after heating The solder diameter of

表2より、実施例1〜2では、めっき抜けや表面粗れが無く、Auめっき皮膜表面の表面粗さRaが0.050μm以下である光沢がある良好なめっき面が得られていることが解る。特に実施例2(電力800W、処理時間600sec)で、表面粗さRaが0.027μmであり、光沢がある良好なめっき面が得られている。まためっき抜けは、比較的に弱い処理である比較例2(電力300W、処理時間600sec)、比較例3(電力400W、処理時間180sec)及び比較例4(電力800W、処理時間60sec)でも改善しており、確認されなかった。一方、比較例2〜7では、めっき皮膜表面は粗れ状態であり、表面が曇っていた。比較例4〜7では、表面粗さRaに有意差は無かった。比較例1では、表面粗さRaが0.286μmであり、めっき抜けが発生していた。   From Table 2, in Examples 1-2, there is no plating omission or surface roughening, and it is possible to obtain a good plating surface having a luster whose surface roughness Ra of the Au plating film surface is 0.050 μm or less. I understand. In particular, in Example 2 (power: 800 W, processing time: 600 sec), the surface roughness Ra is 0.027 μm, and a glossy and good plated surface is obtained. In addition, the plating defects were also improved in Comparative Example 2 (power 300 W, processing time 600 sec), Comparative Example 3 (power 400 W, processing time 180 sec) and Comparative Example 4 (power 800 W, processing time 60 sec), which are relatively weak treatments. Was not confirmed. On the other hand, in Comparative Examples 2 to 7, the plating film surface was rough and the surface was cloudy. In Comparative Examples 4 to 7, there was no significant difference in the surface roughness Ra. In Comparative Example 1, the surface roughness Ra was 0.286 μm, and plating omission occurred.

Claims (5)

半導体基板上に形成された電極膜と、
前記電極膜上に形成された無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜からなるUBMと、
を有する半導体装置であって、
前記無電解Auめっき皮膜表面の表面粗さRaが0.050μm以下であり、前記無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜による電極膜の被覆率が99%以上である半導体装置。
An electrode film formed on a semiconductor substrate;
UBM formed of electroless Ni plating film / electroless Au plating film or electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
A semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The semiconductor device whose coverage of the electrode film by a film is 99% or more.
前記無電解Auめっき皮膜が、下記式から求めた半田ボールの濡れ広がり量が1.90以上である請求項1に記載の半導体装置。
濡れ広がり量=加熱後半田径÷半田ボール初期径
加熱条件:245℃、60秒
The semiconductor device according to claim 1, wherein the amount of wetting and spreading of the solder ball obtained by the following formula is 1.90 or more.
Amount of wetting spread = Post solder diameter / Solder ball initial diameter Heating condition: 245 ° C, 60 seconds
半導体基板に形成された電極膜の表面をプラズマクリーニングする工程と、無電解Niめっき皮膜/無電解Auめっき皮膜、または無電解Niめっき皮膜/無電解Pdめっき皮膜/無電解Auめっき皮膜を形成する工程とを有する半導体装置の製造方法であって、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力400W以上、かつ処理時間600秒以上、で行う半導体装置の製造方法。
Plasma cleaning the surface of the electrode film formed on the semiconductor substrate, and forming electroless Ni plating film / electroless Au plating film or electroless Ni plating film / electroless Pd plating film / electroless Au plating film A method of manufacturing a semiconductor device comprising the steps of
The method of manufacturing a semiconductor device, wherein the step of performing the plasma cleaning uses argon as a cleaning gas, and has a power of 400 W or more and a processing time of 600 seconds or more.
前記プラズマクリーニングする工程におけるガス圧力が1Pa〜30Paである請求項3に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein a gas pressure in the step of performing plasma cleaning is 1 Pa to 30 Pa. 前記電極膜が、アルミニウム系、銅系、または金系である請求項3または4に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 3, wherein the electrode film is aluminum-based, copper-based, or gold-based.
JP2017082948A 2017-04-19 2017-04-19 Semiconductor devices and methods for manufacturing semiconductor devices Active JP7009075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017082948A JP7009075B2 (en) 2017-04-19 2017-04-19 Semiconductor devices and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017082948A JP7009075B2 (en) 2017-04-19 2017-04-19 Semiconductor devices and methods for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018182193A true JP2018182193A (en) 2018-11-15
JP7009075B2 JP7009075B2 (en) 2022-01-25

Family

ID=64277191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017082948A Active JP7009075B2 (en) 2017-04-19 2017-04-19 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (1)

Country Link
JP (1) JP7009075B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56123377A (en) * 1980-03-03 1981-09-28 Shunpei Yamazaki Plasma cleaning and etching method
JP2005268374A (en) * 2004-03-17 2005-09-29 Sony Corp Semiconductor element, its manufacturing method, and semiconductor device
JP2013194291A (en) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56123377A (en) * 1980-03-03 1981-09-28 Shunpei Yamazaki Plasma cleaning and etching method
JP2005268374A (en) * 2004-03-17 2005-09-29 Sony Corp Semiconductor element, its manufacturing method, and semiconductor device
JP2013194291A (en) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP7009075B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
JPWO2015163297A1 (en) Bonding wires for semiconductor devices
EP3196929B1 (en) Method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink
JP4700681B2 (en) Si circuit die, method of manufacturing Si circuit die, method of attaching Si circuit die to heat sink, circuit package and power module
JP2011029323A (en) Substrate for power module, power module, and method of manufacturing substrate for power module
JP6369085B2 (en) Power module
EP3196930B1 (en) Bonded body, power module substrate with heat sink, use of the bonded body as a heat sink, method for manufacturing bonded body
JP5343069B2 (en) Bonding wire bonding structure
JP6651271B2 (en) Semiconductor device and manufacturing method thereof
JP2013166998A (en) Structure with electroless nickel plating film, semiconductor wafer, and production method thereof
JP4598782B2 (en) Palladium plating solution
JP7009075B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JPH10284667A (en) Material for electric electronic device component having superior corrosion resistance and oxidation resistance
JP2013191640A (en) Substrate for power module and manufacturing method of the same
JP2014022692A (en) Wire bonding structure and wire bonding method
JPWO2019123826A1 (en) Semiconductor wafers and their manufacturing methods
JP7061247B1 (en) Nickel electrolytic plating film and plating structure
TW201607087A (en) Method of roughening surface of thermoelectric material
US20240102171A1 (en) Semiconductor device manufacturing method
WO2019163484A1 (en) Semiconductor element and method of manufacturing same
JP6025259B2 (en) Plating
JP2010205974A (en) Semiconductor device
JP3827605B2 (en) Circuit board and method for improving solder wettability of circuit board
JP2007009334A (en) Lead frame
Liu et al. Surface Treatments and Bondability of Copper Thick Film Circuits
KR20240026928A (en) Bonding wire for semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210215

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210512

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210730

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211210

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220111

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220112

R151 Written notification of patent or utility model registration

Ref document number: 7009075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151