JP2018181171A - ストレージ制御装置、及びストレージ制御プログラム - Google Patents
ストレージ制御装置、及びストレージ制御プログラム Download PDFInfo
- Publication number
- JP2018181171A JP2018181171A JP2017083352A JP2017083352A JP2018181171A JP 2018181171 A JP2018181171 A JP 2018181171A JP 2017083352 A JP2017083352 A JP 2017083352A JP 2017083352 A JP2017083352 A JP 2017083352A JP 2018181171 A JP2018181171 A JP 2018181171A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information
- block
- data block
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
- G06F3/0641—De-duplication techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
図1を参照しながら、第1実施形態について説明する。第1実施形態は、重複排除機能を提供するストレージ制御装置に関する。
記憶部11は、RAM(Random Access Memory)などの揮発性記憶装置、或いは、HDDやフラッシュメモリなどの不揮発性記憶装置である。制御部12は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)などのプロセッサである。制御部12は、例えば、記憶部11又は他のメモリに記憶されたプログラムを実行する。
物理領域22は、HDDやSSDなどの記録媒体や、複数の記録媒体を組み合わせたRAID装置などの記憶装置が有する物理的な記憶領域、或いは、複数の記憶装置が有する物理的な記憶領域を纏めたストレージプールなどである。論理領域21は、物理領域22の少なくとも一部に対応付けられる論理的な記憶領域である。
<2.第2実施形態>
次に、第2実施形態について説明する。第2実施形態は、重複排除機能を有するストレージシステムに関する。
図2を参照しながら、第2実施形態に係るストレージシステムについて説明する。図2は、第2実施形態に係るストレージシステムの一例を示した図である。なお、図2に示したストレージシステム50は、第2実施形態に係るストレージシステムの一例である。
図3を参照しながら、サーバ51のハードウェアについて説明する。図3は、第2実施形態に係るサーバの機能を実現可能なハードウェアの一例を示したブロック図である。
メモリ51aは、RAMなどの揮発性記憶装置、或いは、HDDやフラッシュメモリなどの不揮発性記憶装置である。プロセッサ51bは、1つ又は複数のCPU、DSP、ASIC、FPGAなどの演算回路である。ホストI/F51cは、ホストコンピュータ(この例ではサーバ51)と他の機器(ストレージ装置やネットワーク機器)とを接続するためのHBA(Host Bus Adapter)や、通信インターフェースである。
図4を参照しながら、ノード111のハードウェア及びソフトウェアスタック(基本機能)について説明する。図4は、第2実施形態に係るノードの機能を実現可能なハードウェア及びソフトウェアスタックの一例を示したブロック図である。なお、ノード111、113、121、123のハードウェア及びソフトウェアスタックは実質的に同じであるため、ノード113、121、123についての説明は省略する。
メモリ111aは、RAMなどの揮発性記憶装置、或いは、HDDやフラッシュメモリなどの不揮発性記憶装置である。プロセッサ111bは、CPU、DSP、ASIC、FPGAなどの演算回路である。ホストI/F111cは、例えば、HBAである。図4の例では、プロセッサ111bを含む複数のプロセッサ、及びホストI/F111cを含む複数のホストI/Fがノード111に搭載されている。
ここで、データの書き込み方法について説明する。
まず、図5を参照する。図5は、複数のノードに対するデータの分散配置について説明するための図である。
次に、図6を参照する。図6は、ストレージプールに書き込まれるユーザデータ及びメタ情報の管理方法について説明するための図である。
図7に示すように、メタアドレス情報209は、ストレージプール206の識別情報(Disk Pool No.)を含む。また、メタアドレス情報209は、対応するメタ情報210のRAIDユニットを特定するための識別情報(RAID Unit No.)を含む。また、メタアドレス情報209は、対応するメタ情報210があるRAIDユニット内の位置情報(RAID Unit Offset LBA)を含む。メタアドレス情報209を参照することで、ストレージプール206に格納されているメタ情報210を検索することができる。
図8に示すように、メタ情報210は、論理アドレス情報210a、物理アドレス情報210b、及びBID領域210c(破線枠内)などを含む。
メタアドレスキャッシュ211のデータ(メタアドレス情報209)がキャッシュフル(充填状態)になると、そのデータはストレージプール206に書き込まれ、メタアドレスキャッシュ211はリセットされる。つまり、RAIDユニット分のメタアドレス情報209が集まると、ストレージプール206への書き込みが実施される。
ノード111における書き込み処理の流れは図10及び図11のようになる。
まず、図10を参照する。図10は、書き込み処理の流れ(重複なしの場合)について説明するためのシーケンス図である。
(S104)データ管理部204は、WRITE要求の書き込み先となるRAIDユニットの識別情報(RU#)をデバイス管理部205に要求する。
(S107、S108)データ管理部204は、デバイス管理部205から出力されたDP#及びRU#を用いて参照LUN/LBA情報207bを生成し、SB207aと組み合わせて参照情報207を生成する。そして、データ管理部204は、圧縮後の実データに参照情報207を組み合わせたユーザデータ208をメモリ111aに格納する(バッファリング)。
(S113、S114)データ管理部204は、バッファリングしたユーザデータ208に対応するメタ情報210の書き込み先となるRAIDユニットの識別情報(RU#)をデバイス管理部205に要求する。この要求を受信したデバイス管理部205は、メタ情報210の書き込み先となるストレージプール206の識別情報(DP#)及びRAIDユニットの識別情報(RU#)をデータ管理部204に出力する。
(S121)I/O制御部202は、上位接続部201を介してサーバ51から実データの書き込み要求(WRITE要求)を受け付け、実データと共にWRITE要求を重複排除部203へと出力する。
例えば、重複排除部203は、メモリ111a又はストレージプール206にあるユーザデータ208のSB207aからハッシュ値を抽出し、WRITE要求の対象となる実データのハッシュ値と比較する。ハッシュ値が一致する場合、重複排除部203は、重複する実データがあると判定する。図11の例では重複排除部203により重複があると判定される。
(S124)データ管理部204は、WRITE要求の対象となる実データと同じデータを含むユーザデータ208をストレージプール206から読み出す処理をデバイス管理部205に要求する(READ要求)。
(S126)データ管理部204は、デバイス管理部205から受信したユーザデータ208に含まれるSB207aのハッシュ値と、WRITE要求の対象となる実データから生成されるハッシュ値とを比較する。ハッシュ値が一致しない場合、データ管理部204は、エラー処理を実行する。図11の例ではハッシュ値が一致している。
(S129)デバイス管理部205は、WRITE要求の書き込み先となるRAIDユニットの識別情報(RU#)及びそのRAIDユニットがあるストレージプール206の識別情報(DP#)をデータ管理部204へと出力する。
(S133、S134)データ管理部204は、バッファリングしたユーザデータ208に対応するメタ情報210の書き込み先となるRAIDユニットの識別情報(RU#)をデバイス管理部205に要求する。この要求を受信したデバイス管理部205は、メタ情報210の書き込み先となるストレージプール206の識別情報(DP#)及びRAIDユニットの識別情報(RU#)をデータ管理部204に出力する。
ノード111における読み出し処理の流れは図12のようになる。図12は、読み出し処理の流れについて説明するためのシーケンス図である。
ここで、図13を参照しながら、重複排除の機能(重複排除部203)について、さらに説明する。図13は、重複排除について説明するための図である。なお、図13の例では、説明の都合上、論理アドレス情報210aと物理アドレス情報210bとを対応付けるメタ情報210の集合を表形式(メタ情報テーブル)で表現している。
[2−2.BCCの管理]
上述したストレージシステム50では、I/O処理の単位となるブロック毎にデータの誤りをチェックするためのチェックコード(BCC)が付与される。BCCを付与することで、ノード111内で実施するコピー処理や、ストレージプール206に対するREAD/WRITE処理の際に生じうるデータの誤りをチェックできるようになる。
図15を参照しながら、WRITE I/O時の処理について、さらに説明する。図15は、WRITE I/O時の処理の流れについて説明するためのフロー図である。なお、ここでは一例としてノード111による処理について説明する。
(S203)重複排除部203は、書き込み対象の520バイトブロックからBIDを抽出し、その520バイトブロックに対応する8KBブロックの格納位置を示すメタ情報210のBID領域210c(図8を参照)に、抽出したBIDを保存する。このとき、重複排除部203は、8KBブロックの先頭にある512バイトブロックに対応するBIDをBID領域210cに保存する。8KBブロックが重複排除の対象である場合、重複排除部203は、メタ情報210を用いて重複排除を実施する(図13を参照)。
図16を参照しながら、READ I/O時の処理について、さらに説明する。図16は、READ I/O時の処理の流れについて説明するためのフロー図である。なお、ここでは一例としてノード111による処理について説明する。
(S212)データ管理部204は、デバイス管理部205により読み出された複数の512バイトブロックをそれぞれ520バイトブロックに変換する(サイズ変換)。例えば、データ管理部204は、複数の512バイトブロックを結合したビット列から520バイト単位でデータブロックを切り出して複数の520バイトブロックを生成する。
(S215)上位接続部201は、I/O制御部202から受け付けた520バイトブロックのBCCを利用して、512バイトブロックの誤りをチェックする(BCCチェック)。そして、上位接続部201は、520バイトブロックからBCCを削除して512バイトブロックを復元し、復元した512バイトブロックを結合した8KBブロックをサーバ51に送信する。S215の処理が完了すると、図16に示した一連の処理は終了する。
ここで、図17及び図18を参照しながら、WRITE I/O時の処理のうち、データ分割、BCC付加、及びBIDの保存などの処理について、さらに説明する。
例えば、重複排除部203は、選択された8KBブロックのハッシュ値を計算し、計算したハッシュ値と同じハッシュ値を参照情報207(SB207a)に含むユーザデータ208を探索する。ハッシュ値が同じユーザデータ208がある場合、重複排除部203は、選択された8KBブロックが重複排除の対象であると判定する。
(S225)重複排除部203は、8KBブロックの先頭にある512バイトブロックに対応する520バイトブロック(先頭520バイトブロック)のBCCからBID213bを抽出する。そして、重複排除部203は、抽出したBID213bを、選択された8KBブロックに対応するメタ情報210のBID領域210cに格納する。
次に、図19及び図20を参照しながら、WRITE I/O時の処理のうち、サイズ変換などの処理について、さらに説明する。
(S231)データ管理部204は、重複排除部203から出力された8KBブロックの圧縮を実施する。このとき、データ管理部204は、8KBブロックの圧縮率を検出する。圧縮率は、例えば、圧縮前のデータサイズと圧縮後のデータサイズとの比率である。圧縮によりデータサイズが1/2になった場合、圧縮率は50%である。
次に、図21を参照しながら、READ I/O時の処理のうち、サイズ変換などに関する処理について、さらに説明する。図21は、READ I/O時の処理のうち、サイズ変換などに関する処理の流れについて説明するためのフロー図である。なお、図21に示した処理は、上述したS215の処理に対応する。
(S242)データ管理部204は、デバイス管理部205により読み出された8KBブロック分のデータが圧縮データであるか否かを判定する。圧縮データである場合、処理はS243へと進む。一方、圧縮データでない場合(非圧縮データである場合)、処理はS244へと進む。
(S244、S245)データ管理部204は、各セクタの512バイトブロックを結合して520バイトブロックのデータを復元する。つまり、データ管理部204は、WRITE I/O時にセクタサイズに合わせて512バイトブロックにサイズ変換したデータを逆変換して520バイトブロックのデータを復元する。そして、データ管理部204は、復元したデータを重複排除部203へ出力する。
次に、図22を参照しながら、READ I/O時の処理のうち、BIDの復元などに関する処理について、さらに説明する。図22は、READ I/O時の処理のうち、BIDの復元などに関する処理の流れについて説明するためのフロー図である。なお、図22の処理は、上述したS213、S215の処理に対応する。
(S254)重複排除部203は、メタ情報210のBID領域210cからBID213bを取得する。このBID213bは、8KBブロックの先頭に位置する512バイトブロックに付加されたBCCのBID213bである。
<3.付記>
以上説明した実施形態に関し、さらに以下の付記を開示する。
データと、前記データに対するチェック符号と、前記論理領域内の位置に関する第1の情報とを含む第1のデータブロックが前記物理領域にある場合、
前記データと、前記チェック符号と、前記論理領域内の位置に関する第2の情報とを含む第2のデータブロックを前記論理領域に書き込むとき、
前記メタ情報のうち前記第1のデータブロックのメタ情報を用いて取得した、前記第1のデータブロックがある前記物理領域の位置を、前記メタ情報のうち前記第2のデータブロックのメタ情報における前記物理領域の位置として、前記第2のデータブロックが書き込まれる前記論理領域の位置に対応付け、前記第2のデータブロックから取得される前記第2の情報を前記記憶部に格納する制御部と
を有する、ストレージ制御装置。
付記1に記載のストレージ制御装置。
前記第2の情報は、前記複数の分割データにそれぞれ対応する複数の付加情報を有し、
前記複数の付加情報のそれぞれは、前記複数の分割データのうち、対応する分割データが前記データの先頭から何番目の位置にあるかを示すカウンタ値を含み、
前記制御部は、
前記第2の情報を前記記憶部に格納するとき、前記複数の付加情報のうち、前記データの先頭にある分割データに対応する付加情報を前記記憶部に格納し、前記第2のデータブロックを復元する際には、前記複数の付加情報のうち、前記記憶部にある付加情報を用いて残りの付加情報を生成する
付記2に記載のストレージ制御装置。
付記3に記載のストレージ制御装置。
付記4に記載のストレージ制御装置。
データと、前記データに対するチェック符号と、前記論理領域内の位置に関する第1の情報とを含む第1のデータブロックが前記物理領域にある場合、
前記データと、前記チェック符号と、前記論理領域内の位置に関する第2の情報とを含む第2のデータブロックを前記論理領域に書き込むとき、
前記メタ情報のうち前記第1のデータブロックのメタ情報を用いて取得した、前記第1のデータブロックがある前記物理領域の位置を、前記メタ情報のうち前記第2のデータブロックのメタ情報における前記物理領域の位置として、前記第2のデータブロックが書き込まれる前記論理領域の位置に対応付け、前記第2のデータブロックから取得される前記第2の情報を前記記憶部に格納する
処理をコンピュータに実行させる、ストレージ制御プログラム。
処理を前記コンピュータに実行させる、付記6に記載のストレージ制御プログラム。
前記第2の情報は、前記複数の分割データにそれぞれ対応する複数の付加情報を有し、
前記複数の付加情報のそれぞれは、前記複数の分割データのうち、対応する分割データが前記データの先頭から何番目の位置にあるかを示すカウンタ値を含み、
前記ストレージ制御プログラムは、
前記第2の情報を前記記憶部に格納するとき、前記複数の付加情報のうち、前記データの先頭にある分割データに対応する付加情報を前記記憶部に格納し、前記第2のデータブロックを復元する際には、前記複数の付加情報のうち、前記記憶部にある付加情報を用いて残りの付加情報を生成する
処理を前記コンピュータに実行させる、付記7に記載のストレージ制御プログラム。
処理を前記コンピュータに実行させる、付記8に記載のストレージ制御プログラム。
処理を前記コンピュータに実行させる、付記9に記載のストレージ制御プログラム。
11 記憶部
11a メタ情報
11b 位置に関する情報
12 制御部
21 論理領域
22 物理領域
30 第1のデータブロック
31、41、D1 データ
32、42 コード情報
32a、42a チェック符号
32b 第1の情報
40 第2のデータブロック
42b 第2の情報
L0、L1、L2 論理アドレス
P0、P1 物理アドレス
Claims (6)
- 論理領域の位置と物理領域の位置とを対応付けるメタ情報が格納される記憶部と、
データと、前記データに対するチェック符号と、前記論理領域内の位置に関する第1の情報とを含む第1のデータブロックが前記物理領域にある場合、
前記データと、前記チェック符号と、前記論理領域内の位置に関する第2の情報とを含む第2のデータブロックを前記論理領域に書き込むとき、
前記メタ情報のうち前記第1のデータブロックのメタ情報を用いて取得した、前記第1のデータブロックがある前記物理領域の位置を、前記メタ情報のうち前記第2のデータブロックのメタ情報における前記物理領域の位置として、前記第2のデータブロックが書き込まれる前記論理領域の位置に対応付け、前記第2のデータブロックから取得される前記第2の情報を前記記憶部に格納する制御部と
を有する、ストレージ制御装置。 - 前記制御部は、前記第2のデータブロックを前記論理領域から読み出すとき、前記メタ情報のうち前記第2のデータブロックのメタ情報を参照して前記物理領域から前記第1のデータブロックを読み出し、前記論理領域内の位置に関する第2の情報と前記第1のデータブロックに含まれる前記チェック符号とに基づいて前記第2のデータブロックを復元する
請求項1に記載のストレージ制御装置。 - 前記データは、複数の分割データを有し、
前記第2の情報は、前記複数の分割データにそれぞれ対応する複数の付加情報を有し、
前記複数の付加情報のそれぞれは、前記複数の分割データのうち、対応する分割データが前記データの先頭から何番目の位置にあるかを示すカウンタ値を含み、
前記制御部は、
前記第2の情報を前記記憶部に格納するとき、前記複数の付加情報のうち、前記データの先頭にある分割データに対応する付加情報を前記記憶部に格納し、前記第2のデータブロックを復元する際には、前記複数の付加情報のうち、前記記憶部にある付加情報を用いて残りの付加情報を生成する
請求項2に記載のストレージ制御装置。 - 前記制御部は、前記第2の情報を、前記メタ情報のうち前記第2のデータブロックのメタ情報に保存する
請求項3に記載のストレージ制御装置。 - 前記制御部は、前記第1のデータブロックを前記物理領域に書き込むとき、それぞれが前記物理領域に設定される単位区画と同じサイズになるように前記第1のデータブロックを複数のデータ要素に分割し、前記複数のデータ要素を前記物理領域に書き込む
請求項4に記載のストレージ制御装置。 - 論理領域の位置と物理領域の位置とを対応付けるメタ情報が格納される記憶部を参照し、
データと、前記データに対するチェック符号と、前記論理領域内の位置に関する第1の情報とを含む第1のデータブロックが前記物理領域にある場合、
前記データと、前記チェック符号と、前記論理領域内の位置に関する第2の情報とを含む第2のデータブロックを前記論理領域に書き込むとき、
前記メタ情報のうち前記第1のデータブロックのメタ情報を用いて取得した、前記第1のデータブロックがある前記物理領域の位置を、前記メタ情報のうち前記第2のデータブロックのメタ情報における前記物理領域の位置として、前記第2のデータブロックが書き込まれる前記論理領域の位置に対応付け、前記第2のデータブロックから取得される前記第2の情報を前記記憶部に格納する
処理をコンピュータに実行させる、ストレージ制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083352A JP6451769B2 (ja) | 2017-04-20 | 2017-04-20 | ストレージ制御装置、及びストレージ制御プログラム |
US15/955,236 US10990535B2 (en) | 2017-04-20 | 2018-04-17 | Storage control apparatus and storage control method for deduplication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083352A JP6451769B2 (ja) | 2017-04-20 | 2017-04-20 | ストレージ制御装置、及びストレージ制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018181171A true JP2018181171A (ja) | 2018-11-15 |
JP6451769B2 JP6451769B2 (ja) | 2019-01-16 |
Family
ID=63854485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083352A Active JP6451769B2 (ja) | 2017-04-20 | 2017-04-20 | ストレージ制御装置、及びストレージ制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10990535B2 (ja) |
JP (1) | JP6451769B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021022324A (ja) * | 2019-07-30 | 2021-02-18 | 富士通株式会社 | 記憶制御装置および記憶制御プログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109508254B (zh) * | 2017-09-14 | 2020-09-08 | 华为技术有限公司 | 一种数据恢复方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104420A (ja) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | 記憶制御装置及び記憶装置の障害検出方法 |
JP2013532853A (ja) * | 2010-10-26 | 2013-08-19 | 株式会社日立製作所 | ストレージ装置及びデータ制御方法 |
JP2017004399A (ja) * | 2015-06-15 | 2017-01-05 | 富士通株式会社 | ストレージ制御装置、及びプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6571326B2 (en) * | 2001-03-08 | 2003-05-27 | Intel Corporation | Space allocation for data in a nonvolatile memory |
JP2004288078A (ja) | 2003-03-25 | 2004-10-14 | Hitachi Ltd | 固定長ディスクを利用したディスクアレイシステム |
JP5331323B2 (ja) | 2007-09-26 | 2013-10-30 | 株式会社日立製作所 | ストレージサブシステム及びその制御方法 |
US8775718B2 (en) * | 2008-05-23 | 2014-07-08 | Netapp, Inc. | Use of RDMA to access non-volatile solid-state memory in a network storage system |
US9401967B2 (en) * | 2010-06-09 | 2016-07-26 | Brocade Communications Systems, Inc. | Inline wire speed deduplication system |
US9250823B1 (en) * | 2014-05-20 | 2016-02-02 | Emc Corporation | Online replacement of physical storage in a virtual storage system |
JP6050794B2 (ja) | 2014-08-22 | 2016-12-21 | 株式会社日立製作所 | フラッシュメモリモジュール、不揮発性半導体メモリモジュール及びストレージ装置 |
US10031675B1 (en) * | 2016-03-31 | 2018-07-24 | Emc Corporation | Method and system for tiering data |
-
2017
- 2017-04-20 JP JP2017083352A patent/JP6451769B2/ja active Active
-
2018
- 2018-04-17 US US15/955,236 patent/US10990535B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104420A (ja) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | 記憶制御装置及び記憶装置の障害検出方法 |
JP2013532853A (ja) * | 2010-10-26 | 2013-08-19 | 株式会社日立製作所 | ストレージ装置及びデータ制御方法 |
JP2017004399A (ja) * | 2015-06-15 | 2017-01-05 | 富士通株式会社 | ストレージ制御装置、及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021022324A (ja) * | 2019-07-30 | 2021-02-18 | 富士通株式会社 | 記憶制御装置および記憶制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
US10990535B2 (en) | 2021-04-27 |
US20180307616A1 (en) | 2018-10-25 |
JP6451769B2 (ja) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6200886B2 (ja) | フラッシュストレージアレイにおける論理セクタマッピング | |
JP5302886B2 (ja) | ブロック指紋を読み出し、ブロック指紋を使用してデータ重複を解消するシステム、及び方法 | |
JP6240071B2 (ja) | ストレージシステムにおけるマッピングテーブルを効果的に管理するコンピューターシステムおよびその方法 | |
US10248623B1 (en) | Data deduplication techniques | |
US20180173632A1 (en) | Storage device and method for controlling storage device | |
US10628054B2 (en) | Raid array systems and operations using mapping information | |
US10055420B1 (en) | Method to optimize random IOS of a storage device for multiple versions of backups using incremental metadata | |
US8171253B2 (en) | Virtual disk mapping | |
US8539148B1 (en) | Deduplication efficiency | |
JP6345698B2 (ja) | 格納されたデータにおける冗長削減 | |
US8914597B2 (en) | Data archiving using data compression of a flash copy | |
JP6124902B2 (ja) | ストレージシステムにおける可変長符号化 | |
US8442952B1 (en) | Recovering in deduplication systems | |
US20100281207A1 (en) | Flash-based data archive storage system | |
US11347725B2 (en) | Efficient handling of highly amortized metadata page updates in storage clusters with delta log-based architectures | |
US20140173177A1 (en) | Write Performance In Solid State Storage by Recognizing Copy Source to Target Operations and Only Storing Updates Instead of Entire Block | |
US20120278560A1 (en) | Pre-fetching in a storage system that maintains a mapping tree | |
US9996426B1 (en) | Sparse segment trees for high metadata churn workloads | |
US10963177B2 (en) | Deduplication using fingerprint tries | |
JP6451769B2 (ja) | ストレージ制御装置、及びストレージ制御プログラム | |
US20200241778A1 (en) | Efficient data deduplication caching | |
US7627716B2 (en) | Method, system, and program for an adaptor to read and write to system memory | |
US8402247B2 (en) | Remapping of data addresses for large capacity low-latency random read memory | |
JP6579149B2 (ja) | ストレージ制御装置、及びストレージ制御プログラム | |
US11144533B1 (en) | Inline deduplication using log based storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6451769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |