JP2021022324A - 記憶制御装置および記憶制御プログラム - Google Patents

Abstract

【課題】エラー訂正処理に要する処理負荷を低減する。【解決手段】データ圧縮部１ａは、書き込みデータ列３から、書き込みデータ列３に含まれるデータ列３ａとデータパターンが同じデータ列３ｂを検出した場合、データ列３ｂを圧縮した圧縮データ４と、データ列３ａに基づくエラー訂正符号４ａとを生成し、データ列３ａと、エラー訂正符号４ａが付加された圧縮データ４とを記憶装置２に書き込む。データ伸張部１ｂは、データ列３ａと、エラー訂正符号４ａが付加された圧縮データ４とを記憶装置２から読み出し、圧縮データ４に基づき、読み出したデータ列３ａのエラー訂正処理をエラー訂正符号４ａを用いて実行し、エラー訂正処理されたデータ列３ａを用いてデータ列３ｂを伸張する。【選択図】図１

Description

本発明は、記憶制御装置および記憶制御プログラムに関する。

転送されるデータのエラーを検出する技術が一般的に知られている。例えば、パリティビットやＣＲＣ（Cyclic Redundancy Check）などのチェック符号を用いることで、データにエラーがあるか否かを検出できる。また、エラー訂正符号を用いた場合には、データにエラーがあるときに訂正処理が実行される。

また、訂正処理に関する次のような技術が提案されている。例えば、連続した同じデータを圧縮して記録媒体に記録し、データに付与されているエラーチェック訂正情報によってエラー訂正を行ったデータを記録媒体から読み出す。

また、データにロスレス圧縮を施してフラッシュメモリに格納し、ホストが取得しようとするデータにロスレス圧縮が施されたものに相当するデータをフラッシュメモリより読み出し伸張してホストへ出力する技術が提案されている。

特開平５−１５８６２３号公報 特開２００７−９４６３９号公報

近年、記憶装置の容量増加に伴って、書き込んだデータにエラーが発生することが多くなっている。特に、ＮＡＮＤ型フラッシュメモリはエラーの発生頻度が比較的高いことが知られているが、ＮＡＮＤ型フラッシュメモリでも記憶容量の拡張が進んでおり、それに伴ってエラーの発生回数が増大している。このようにエラーの発生数が多い場合には、読み出し時においてエラー訂正符号に基づくエラー訂正処理が実行される回数も増えるため、処理負荷が増大するという問題がある。

１つの側面では、本発明は、エラー訂正処理に要する処理負荷を低減した記憶制御装置および記憶制御プログラムを提供することを目的とする。

１つの案では、次のようなデータ圧縮部およびデータ伸張部を有する記憶制御装置が提供される。この記憶制御装置において、データ圧縮部は、記憶装置に対するデータ書き込み時において、書き込みが要求された書き込みデータ列から、書き込みデータ列に含まれる部分データ列とデータパターンが同じ同一データ列を検出した場合、同一データ列を圧縮した圧縮データと、部分データ列に基づくエラー訂正符号とを生成し、部分データ列と、エラー訂正符号が付加された圧縮データとを記憶装置に書き込む。また、データ伸張部は、記憶装置からのデータ読み出し時において、部分データ列と、エラー訂正符号が付加された圧縮データとを記憶装置から読み出し、圧縮データに基づき、読み出した部分データ列のエラー訂正処理をエラー訂正符号を用いて実行し、エラー訂正処理された部分データ列を用いて同一データ列を伸張する。

また、１つの案では、コンピュータに上記記憶制御装置と同様の処理を実行させる記憶制御プログラムが提供される。

１側面によれば、エラー訂正処理に要する処理負荷を低減できる。

第１の実施の形態の記憶制御装置を示す図である。 第２の実施の形態のストレージシステムの構成例を示す図である。 ＣＭのハードウェア例を示す図である。 ＮＡＮＤコントローラの機能例を示す図である。 圧縮用ＬＵＴの一例を示す図である。 圧縮処理例を示す第１の図である。 圧縮処理例を示す第２の図である。 圧縮処理例を示す第３の図である。 圧縮済みデータ群の構成例を示す図である。 伸張用ＬＵＴの一例を示す図である。 伸張処理例を示す第１の図である。 伸張処理例を示す第２の図である。 伸張処理例を示す第３の図である。 書き込み処理の例を示すフローチャート（その１）である。 書き込み処理の例を示すフローチャート（その２）である。 読み出し処理の例を示すフローチャート（その１）である。 読み出し処理の例を示すフローチャート（その２）である。

以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、第１の実施の形態の記憶制御装置を示す図である。記憶制御装置１は、記憶装置２に対するデータの読み書きを制御する装置である。記憶装置２は、例えば、フラッシュメモリ等の不揮発性メモリである。なお、記憶装置２は、例えば、記憶制御装置１の内部に搭載されていてもよい。あるいは、記憶制御装置１と記憶装置２とが同一装置の内部に搭載されていてもよい。

記憶制御装置１は、データ圧縮部１ａとデータ伸張部１ｂを有する。データ圧縮部１ａおよびデータ伸張部１ｂは、例えば、それぞれ個別の、あるいは同一の電子回路として実装される。また、データ圧縮部１ａとデータ伸張部１ｂの処理は、記憶制御装置１が備えるプロセッサが所定のプログラムを実行することで実現されてもよい。

データ圧縮部１ａは、書き込みが要求された書き込みデータ列３を記憶装置２に書き込む際に、データパターンが同じデータ列についてデータの圧縮処理を行う。例えば、書き込みデータ列３には、データ列３ａ（部分データ列）と、このデータ列３ａとデータパターンが同じデータ列３ｂ（同一データ列）とが含まれるとする。

データ列３ａは、データ圧縮部１ａの処理により、そのまま記憶装置２に書き込まれる（ステップＳ１ａ）。このとき、データ列３ａに基づくエラー訂正符号（ＥＣＣ：Error Correction Code）４ａは生成されない。

また、データ圧縮部１ａは、書き込みデータ列３からデータ列３ｂを検出すると、データ列３ｂを圧縮した圧縮データ４と、データ列３ｂとデータパターンが同じデータ列３ａに基づくエラー訂正符号４ａとを生成する（ステップＳ１ｂ）。圧縮データ４は、データ列３ａに基づいてデータ列３ｂを伸張可能なデータを含む。例えば、圧縮データ４は、データ列３ａとデータ列３ｂとの間の位置関係を示す情報を含む。データ圧縮部１ａは、圧縮データ４にエラー訂正符号４ａを付加し、エラー訂正符号４ａが付加された圧縮データ４を記憶装置２に書き込む。

データ伸張部１ｂは、記憶装置２に書き込まれたデータを読み出す際に、データの伸張処理を行う。例えば、データ伸張部１ｂは、データ列３ａを記憶装置２から読み出す（ステップＳ２ａ）。また、データ伸張部１ｂは、エラー訂正符号４ａが付加された圧縮データ４を記憶装置２から読み出す。このとき、データ伸張部１ｂは、圧縮データ４に基づいて次のような処理を行う。

データ伸張部１ｂは、記憶装置２から読み出されたデータ列３ａのエラー訂正処理を、エラー訂正符号４ａを用いて実行する（ステップＳ２ｂ）。このエラー訂正処理では、所定ビット数以下のエラーが検出された場合、そのエラーが訂正される。データ伸張部１ｂは、エラー訂正処理されたデータ列３ａを用いて、データ列３ｂを伸張する（ステップＳ２ｃ）。例えば、データ伸張部１ｂは、圧縮データ４に基づき、エラー訂正処理されたデータ列３ａをコピーすることで、伸張されたデータ列３ｂを生成する。データ列３ｂは、エラー訂正処理されたデータ列３ａを用いて伸張されるので、データ列３ａにエラーが発生している場合であっても、データ列３ａと同様にエラーが訂正された状態になる。

このように、記憶制御装置１は、データパターンが同じデータ列３ａ、３ｂについて、その両方にエラー訂正符号を付加して記憶装置２に書き込むのではなく、一方のデータ列３ｂの圧縮データ４にエラー訂正符号を付加して記憶装置２に書き込む。これにより、記憶制御装置１は、データ列３ａを読み出したときにはデータ列３ａのエラー訂正処理を実行せず、圧縮データ４をエラー訂正符号４ａとともに読み出したときに、そのエラー訂正符号４ａを用いてデータ列３ａのエラー訂正処理を実行する。

このように、データパターンが同じデータ列３ａ、３ｂについて、１回しかエラー訂正処理が実行されない。したがって、エラー訂正処理の実行回数が削減され、エラー訂正処理に要する処理負荷を低減できる。

［第２の実施の形態］
次に、上記の記憶装置２の一例としてＮＡＮＤ型フラッシュメモリを備えるストレージシステムについて説明する。

図２は、第２の実施の形態のストレージシステムの構成例を示す図である。図２に示すストレージシステムは、ストレージ装置１００およびホスト装置４００を含む。ストレージ装置１００とホスト装置４００とは、例えば、ファイバチャネル（ＦＣ：Fibre Channel）やｉＳＣＳＩ（Internet Small Computer System Interface）などを用いたＳＡＮ（Storage Area Network）を介して接続される。

ストレージ装置１００は、ＣＥ（Controller Enclosure）２００およびＤＥ（Device Enclosure）３００を有する。ＣＥ２００は、ＣＭ（Controller Module）２１０を有する。ＤＥ３００は、複数の記憶装置を搭載する。ＤＥ３００は、記憶装置としてＨＤＤ（Hard Disk Drive）を備えたディスクアレイ装置である。なお、ＤＥ３００に搭載される記憶装置は、ＳＳＤ（Solid State Drive）などの他の種類の記憶装置であってもよい。ＣＭ２１０は、ホスト装置４００からの要求に応じて、ＤＥ３００に搭載されたＨＤＤに対するアクセスを制御する。

次に、ＣＭのハードウェアについて、説明する。
図３は、ＣＭのハードウェア例を示す図である。ＣＭ２１０は、ＣＰＵ（Central Processing Unit）２１１、ＲＡＭ２１２、メモリコントローラ２１３、ＮＡＮＤフラッシュ２１４、ＰＣＩｅ（Peripheral Components Interconnect Express）スイッチ２１５、ＣＡ（Channel Adapter）２１６、ＤＩ（Device Interface）２１７、およびＮＡＮＤコントローラ２２０を有する。

ＣＰＵ２１１は、ＣＭ２１０の情報処理を制御する。ＣＰＵ２１１は、複数のプロセッシング要素を含むマルチプロセッサであってもよい。
ＲＡＭ２１２は、ＣＭ２１０の主記憶装置である。ＲＡＭ２１２は、ＣＰＵ２１１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部を一時的に記憶する。また、ＲＡＭ２１２は、ＣＰＵ２１１による処理に用いる各種データを記憶する。

メモリコントローラ２１３は、ＣＰＵ２１１またはＮＡＮＤコントローラ２２０の指示により、ＲＡＭ２１２に格納されている各種データの読み出し、または、ＲＡＭ２１２に対する各種データの書き込みを行う。

ＮＡＮＤフラッシュ２１４は、ＮＡＮＤ型のフラッシュメモリである。ＮＡＮＤフラッシュ２１４は、例えば、ストレージ装置１００が停電により停止したときに、ＲＡＭ２１２に格納されているデータをバックアップする。また、ＮＡＮＤフラッシュ２１４は、ＣＭ２１０の補助記憶装置として使用されてもよい。

ＰＣＩｅスイッチ２１５は、ＣＰＵ２１１とＣＡ２１６およびＤＩ２１７との間で、データを送受信する。ＣＡ２１６は、ホスト装置４００と通信するためのインタフェースである。ＤＩ２１７は、ＤＥ３００と通信するためのインタフェースである。

ＮＡＮＤコントローラ２２０は、ＤＭＡＣ（Direct Memory Access Controller）２２１およびＲＡＭ２２２を有する。ＤＭＡＣ２２１は、ＲＡＭ２１２に格納されたデータをＮＡＮＤフラッシュ２１４に書き込む書き込み動作や、ＮＡＮＤフラッシュ２１４に格納されたデータを読み出してＲＡＭ２１２に書き込む読み出し動作を実行する。ＤＭＡＣ２２１は、このような書き込み動作や読み出し動作を、ＣＰＵ２１１からの指示に応じてＤＭＡにより実行する。ＲＡＭ２２２は、このような書き込み動作や読み出し動作の実行時において、書き込み対象のデータや読み出し対象のデータなどを一時的に記憶する。

なお、ＮＡＮＤフラッシュ２１４は、図１に示した記憶装置２の一例である。また、ＮＡＮＤコントローラ２２０のＤＭＡＣ２２１は、図１に示したデータ圧縮部１ａおよびデータ伸張部１ｂの一例である。

次に、ＮＡＮＤコントローラが有する機能について、説明する。
図４は、ＮＡＮＤコントローラの機能例を示す図である。ＮＡＮＤコントローラ２２０内のＤＭＡＣ２２１は、インタフェース部２２１ａ、データ圧縮部２２１ｂ、データ伸張部２２１ｃおよびメモリアクセス部２２１ｄを有する。また、ＮＡＮＤコントローラ２２０内のＲＡＭ２２２は、バッファ２２２ａ、２２２ｂおよびＬＵＴ（Look Up Table）記憶部２２２ｃを有する。

インタフェース部２２１ａは、ＣＰＵ２１１またはメモリコントローラ２１３と通信するための通信インタフェースである。データ圧縮部２２１ｂは、ＮＡＮＤフラッシュ２１４に対して書き込みが要求されたデータを圧縮する。データ伸張部２２１ｃは、ＮＡＮＤフラッシュ２１４から読み出したデータを伸張する。また、データ伸張部２２１ｃは、ＮＡＮＤフラッシュ２１４から読み出したデータに対してエラーチェックを行い、所定ビット数以下のエラーが検出された場合にはエラー訂正を行う。

メモリアクセス部２２１ｄは、ＮＡＮＤフラッシュ２１４に対するアクセス制御を行う。例えば、メモリアクセス部２２１ｄは、ＮＡＮＤフラッシュ２１４に対して、ページ単位でデータの書き込み処理を行い、またＮＡＮＤフラッシュ２１４からデータを読み出す場合は、ページ単位でデータの読み出し処理を行う。

なお、ＤＭＡＣ２２１は、例えば、プロセッサとメモリを備えていてもよい。この場合、インタフェース部２２１ａ、データ圧縮部２２１ｂ、データ伸張部２２１ｃ、メモリアクセス部２２１ｄの少なくとも１つの処理は、プロセッサがメモリ内の所定のプログラムを実行することで実現されてもよい。

バッファ２２２ａは、ＮＡＮＤフラッシュ２１４への書き込み処理時において、圧縮処理前の書き込みデータを一時的に記憶する。また、バッファ２２２ａは、ＮＡＮＤフラッシュ２１４からの読み出し処理時において、伸張処理後の読み出しデータを一時的に記憶する。

バッファ２２２ｂは、ＮＡＮＤフラッシュ２１４への書き込み処理時において、圧縮処理後の書き込みデータを一時的に記憶する。また、バッファ２２２ｂは、ＮＡＮＤフラッシュ２１４からの読み出し処理時において、伸張処理前の読み出しデータを一時的に記憶する。

ＬＵＴ記憶部２２２ｃは、ＮＡＮＤフラッシュ２１４への書き込み処理時において、圧縮処理のために使用される圧縮用ＬＵＴを記憶する。また、ＬＵＴ記憶部２２２ｃは、ＮＡＮＤフラッシュ２１４からの読み出し処理時において、伸張処理のために使用される伸張用ＬＵＴを記憶する。

ところで、本実施の形態において、ＮＡＮＤコントローラ２２０は、書き込み対象のデータを圧縮してＮＡＮＤフラッシュ２１４に書き込む。データの圧縮では、データパターンが同じデータ列についてはそのうち１つだけがＮＡＮＤフラッシュ２１４に書き込まれ、他のデータ列については圧縮データに変換されてＮＡＮＤフラッシュ２１４に書き込まれる。これにより、同じデータパターンを有するデータ列が何度もＮＡＮＤフラッシュ２１４に書き込まれないようになり、その結果として書き込み回数が低減され、ＮＡＮＤフラッシュ２１４を長寿命化できる。

また、ＮＡＮＤ型フラッシュメモリは、書き込み時におけるビットエラーの発生頻度が比較的高い。このため、ＮＡＮＤ型フラッシュメモリの記憶容量が大きくなるほど、読み出し時においてエラーが検出され、その訂正が実行される回数が多くなってしまう。その結果、エラー訂正に要する処理負荷が大きくなり、読み出し速度を低下させてしまう。

そこで、ＮＡＮＤコントローラ２２０は、圧縮データに圧縮元データのＥＣＣを含めて記録し、圧縮元データ自体にはＥＣＣを付加しないようにすることで、読み出し時にＥＣＣを用いたエラーチェックの実行回数を削減する。さらに、ＮＡＮＤコントローラ２２０は、同じデータパターンに対応する圧縮データのうち、初出の圧縮データにのみＥＣＣを含める。これにより、読み出し時には同じデータパターンのデータ列について１回だけエラーチェックが実行されるようにし、エラーチェックの実行回数を削減する。このようにしてエラーチェックの実行回数を削減することで、エラーが検出され、その訂正が実行される回数も削減して、エラー訂正に要する処理負荷を軽減する。

次に、図５〜図９を用いて、ＮＡＮＤフラッシュ２１４に対する書き込み処理について説明する。
図５は、圧縮用ＬＵＴの一例を示す図である。圧縮用ＬＵＴ２２２ｃ１は、データパターン、アドレス、圧縮フラグの各項目を有する。

本実施の形態において、ＮＡＮＤコントローラ２２０は、一定サイズのデータブロック単位でデータ圧縮を行う。データパターンの項目には、データブロックがとり得るすべてのデータパターンが、値の小さい順に、書き込み処理の開始時に予め登録される。なお、図５では説明を簡単にするために、データブロックのサイズが４ビットの場合について例示しているが、実際には、データブロックは例えば２バイトのサイズを有する。

アドレスの項目には、書き込み対象のデータ群の中に存在する、該当データパターンのデータブロックのうち、初出のデータブロックのアドレスが登録される。圧縮フラグの項目には、書き込み対象のデータ群の中に存在する、該当データパターンのデータブロックが圧縮されたか否かを示すフラグ情報が登録される。本実施の形態では、該当するデータブロックが未圧縮の場合、圧縮フラグは０に設定され、該当するデータブロックが圧縮されている場合、圧縮フラグは１に設定される。

図６は、圧縮処理例を示す第１の図である。ＤＭＡＣ２２１のインタフェース部２２１ａは、ＲＡＭ２１２から転送される、ＮＡＮＤフラッシュ２１４に対する書き込み対象のデータブロックを、バッファ２２２ａに格納する。本実施の形態では例として、データ圧縮部２２１ｂは、バッファ２２２ａに蓄積された一定数のデータブロックを単位として圧縮処理を実行する。例えば、バッファ２２２ａに書き込み対象のデータブロックが一定数蓄積されたことを契機として、これらのデータブロックに対する圧縮処理が実行される。以下、このような圧縮処理の単位となる一定数（Ｎ個）のデータブロックを「未圧縮データ群」と記載する。

図６のバッファ２２２ａの領域に記載した「アドレス」は、未圧縮データ群ｇ１におけるデータブロックの位置（先頭からのオフセット）を示す。このように、以下の説明では「アドレス」を未圧縮データ群ｇ１における位置を示す値として用いるが、「アドレス」は書き込み対象となるデータブロックを識別できればこの例に限らない。例えば、ＲＡＭ２１２上の一定サイズの連続領域を単位として圧縮処理が実行される場合、「アドレス」はＲＡＭ２１２上のアドレスを示してもよい。また、例えば、ＮＡＮＤフラッシュ２１４がＲＡＭ２１２のバックアップ用途で使用される場合、圧縮処理はＲＡＭ２１２上のバックアップ対象領域を対象として一度に実行されてもよい。この場合も、「アドレス」はＲＡＭ２１２上のアドレスを示してもよい。

データ圧縮部２２１ｂは、バッファ２２２ａ内の未圧縮データ群ｇ１のデータブロックを先頭から順に選択していきながら、データブロックを圧縮するか否かを判定する。そして、データ圧縮部２２１ｂは、非圧縮のデータブロック、またはデータブロックを圧縮した圧縮データを、バッファ２２２ｂに格納する。なお、図示しないが、バッファ２２２ｂは、データ領域とＥＣＣ領域とに分割されており、データブロックまたは圧縮データはデータ領域に格納される。

図６において、データ圧縮部２２１ｂは例えば、アドレス１１、１２、１３のデータブロックｄ１１、ｄ１２、ｄ１３について、圧縮用ＬＵＴ２２２ｃ１を参照しながら順に圧縮するか否かを判定する。図６の例では、圧縮用ＬＵＴ２２２ｃ１には、データブロックｄ１１、ｄ１２、ｄ１３の各データパターンに対してアドレスが登録されていなかったとする。この場合、データ圧縮部２２１ｂは、データブロックｄ１１、ｄ１２、ｄ１３を順にバッファ２２２ｂのデータ領域に格納する。すなわち、データブロックｄ１１、ｄ１２、ｄ１３は非圧縮で書き込まれる。これとともに、データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１におけるデータブロックｄ１１、ｄ１２、ｄ１３のデータパターンに対して、それぞれアドレス１１、１２、１３を登録する。

図７は、圧縮処理例を示す第２の図である。図７では、図６に示した処理の後、アドレス２５のデータブロックｄ２５が圧縮処理の対象になったとする。このとき、圧縮用ＬＵＴ２２２ｃ１においては、データブロックｄ２５のデータパターン００１１に対してアドレス１１が登録されている（図６参照）。このため、データ圧縮部２２１ｂは、アドレス２５のデータブロックｄ２５はアドレス１１のデータブロックｄ１１と同一であり、圧縮すべきデータであると判定する。

この場合、データ圧縮部２２１ｂは次に、アドレス２５を先頭とする連続する複数のデータブロックのデータパターンが、アドレス１１を先頭とする連続する複数のデータブロックのデータパターンと一致するかを判定する。図７の例では、アドレス２５〜２７のデータブロックｄ２５〜ｄ２７のデータパターンが、アドレス１１〜１３のデータブロックｄ１１〜ｄ１３のデータパターンと一致したとする。この場合、データ圧縮部２２１ｂは、データパターンが一致したアドレス２５〜２７のデータブロックｄ２５〜ｄ２７の範囲について１つの圧縮データｄｃ１を生成し、バッファ２２２ｂのデータ領域に格納する。

図７に示すように、圧縮データｄｃ１は、距離、サイズ、ＥＣＣを含む。距離は、アドレス１１〜１３のデータ範囲と、そのデータ範囲とデータパターンが一致したアドレス２５〜２７のデータ一致範囲との間がどれだけ離れているかを示す。具体的には、距離は、データ一致範囲の先頭のデータブロックｄ２５のアドレス２５から、データ範囲の先頭のデータブロックｄ１１のアドレス１１を減算した差分値として求められる。

また、サイズは、データパターンが一致したデータ範囲のサイズを示す。ＥＣＣは、そのデータ範囲に含まれるデータブロックｄ１１〜ｄ１３（または一致範囲に含まれるデータブロックｄ２５〜ｄ２７）に基づいて算出されるエラーチェックおよび訂正用の符号である。

このような圧縮データｄｃ１の生成により、データブロックｄ２５〜ｄ２７は距離およびサイズの情報に変換されるので、ＮＡＮＤフラッシュ２１４に書き込まれるデータ量が削減される。また、データブロックｄ１１〜ｄ１３については、対応するＥＣＣが算出されない。その代わり、データブロックｄ１１〜ｄ１３に対応するＥＣＣは、それらと同じデータパターンのデータブロックｄ２５〜ｄ２７が初めて現れたときに、データブロックｄ２５〜ｄ２７とで共通のＥＣＣとして算出される。そして、そのＥＣＣはデータブロックｄ２５〜ｄ２７に対応する圧縮データｄｃ１に記録される。これにより、同じデータパターンのデータブロックについてはＥＣＣが重複しないようにＮＡＮＤフラッシュに書き込まれるので、ＥＣＣの書き込みデータ量も削減される。さらに、同じデータパターンのデータブロックについてはＥＣＣが重複しないように生成されるので、圧縮処理におけるＥＣＣの算出負荷も低減される。

データ圧縮部２２１ｂは、圧縮データｄｃ１をバッファ２２２ｂに格納するとともに、圧縮用ＬＵＴ２２２ｃ１におけるデータブロックｄ１１〜ｄ１３のデータパターンにそれぞれ対応する圧縮フラグを、１に更新する。これにより、データブロックｄ１１、ｄ１２、ｄ１３のデータパターン００１１、１０１０、１１１０については圧縮済みかつＥＣＣを算出済みであることが記録される。

この図７の例のように、書き込み処理では、あるデータ範囲と同じデータパターンを有するデータ一致範囲が出現したとき、データ一致範囲のデータ圧縮が行われるとともに、元のデータ範囲のデータに対応するＥＣＣが生成される。このような処理により、同じデータパターンのデータブロックまたはデータブロック群の間で重複してＥＣＣが生成されないようにし、ＥＣＣの生成処理効率を向上させる。

ただし、次の図８の例のように、元のデータ範囲と同じデータパターンを有するデータ一致範囲が複数回出現した場合には、データ一致範囲の圧縮処理とともにその都度ＥＣＣを生成すると、同一のＥＣＣが複数生成されて処理が無駄になる。そこで、データ圧縮部２２１ｂは、初出のデータ一致範囲の圧縮処理時にのみＥＣＣを生成するようにする。

図８は、圧縮処理例を示す第３の図である。図８では、図７に示した処理の後、アドレス５１のデータブロックｄ５１が圧縮処理の対象になったとする。このとき、圧縮用ＬＵＴ２２２ｃ１においては、データブロックｄ５１のデータパターン００１１に対してアドレス１１が登録されている（図６参照）。このため、データ圧縮部２２１ｂは、アドレス５１のデータブロックｄ５１はアドレス１１のデータブロックｄ１１と同一であり、圧縮すべきデータであると判定する。

この場合、データ圧縮部２２１ｂは次に、アドレス５１を先頭とする連続する複数のデータブロックのデータパターンが、アドレス１１を先頭とする連続する複数のデータブロックのデータパターンと一致するかを判定する。図８の例では、アドレス５１〜５３のデータブロックｄ５１〜ｄ５３のデータパターンが、アドレス１１〜１３のデータブロックｄ１１〜ｄ１３のデータパターンと一致したとする。この場合、データ圧縮部２２１ｂは、データパターンが一致したアドレス５１〜５３のデータブロックｄ５１〜ｄ５３の範囲について１つの圧縮データｄｃ２を生成し、バッファ２２２ｂのデータ領域に格納する。

ここで、図７に示した処理により、圧縮用ＬＵＴ２２２ｃ１におけるデータブロックｄ１１〜ｄ１３のデータパターンにそれぞれ対応する圧縮フラグは、すべて１となっている。このため、データ圧縮部２２１ｂは、データブロックｄ１１〜ｄ１３に対応するＥＣＣはすでに算出・記録済みであるので、そのＥＣＣを算出する必要はないと判定する。この場合、データ圧縮部２２１ｂは、圧縮データｄｃに距離とサイズのみ含め、ＥＣＣを含めない。なお、距離は、データ一致範囲の先頭のデータブロックｄ５１のアドレス５１から、元のデータ範囲の先頭のデータブロックｄ１１のアドレス１１を減算した差分値として求められる。サイズは図７の圧縮データｄｃ１と同様に、データパターンが一致したデータ範囲のサイズを示す。

このように元のデータ範囲と同じデータパターンのデータ一致範囲が２回以上出現した場合には、２回目以降のデータ一致範囲に対応する圧縮データにはＥＣＣが記録されない。これにより、同じデータパターンのデータブロックについてはＥＣＣが重複しないようにＮＡＮＤフラッシュに書き込まれるので、ＥＣＣの書き込みデータ量も削減される。また、同じデータパターンのデータブロックについてはＥＣＣが重複しないように生成されるので、圧縮処理におけるＥＣＣの算出負荷も低減される。さらに、後述するように、伸張処理時におけるＥＣＣを用いたエラーチェック処理の実行回数も低減され、その処理負荷が軽減される。

図９は、圧縮済みデータ群の構成例を示す図である。図９は、１つの未圧縮データ群ｇ１に対応する圧縮済みデータ群ｇ２を示している。未圧縮データ群ｇ１に対する圧縮処理によって圧縮済みデータ群ｇ２が生成され、メモリアクセス部２２１ｄに対して圧縮済みデータ群ｇ２のＮＡＮＤフラッシュ２１４に対する書き込みが要求される。この圧縮済みデータ群ｇ２は、開始ヘッダ、データ部、ＥＣＣ部および終了ヘッダを有する。

データ部は、データブロックまたは圧縮データを含む。データ部に含まれるデータは、圧縮処理によってバッファ２２２ｂのデータ領域に格納されるデータブロックまたは圧縮データである。一方、ＥＣＣ部は、ＥＣＣデータを含む。各ＥＣＣデータはアドレスとＥＣＣを含む。

データ圧縮部２２１ｂは、未圧縮データ群ｇ１内の各データブロックについて圧縮するか否かを判定し、必要な圧縮データをすべて生成した後、ＥＣＣが生成されていないデータブロックを判定する。この判定では、圧縮用ＬＵＴ２２２ｃ１の圧縮フラグが０のデータパターンを有するデータブロックが抽出される。データ圧縮部２２１ｂは、抽出されたデータブロックそれぞれについてのＥＣＣを算出し、算出したＥＣＣとデータブロックのアドレスとを含むＥＣＣデータをバッファ２２２ｂのＥＣＣ領域に格納する。

さらに、データ圧縮部２２１ｂは、生成された圧縮データそれぞれについてのＥＣＣを算出する。データ圧縮部２２１ｂは、算出したＥＣＣと、圧縮データの算出元となったデータブロック（データ一致範囲の先頭データブロック）のアドレスとを含むＥＣＣデータを、バッファ２２２ｂのＥＣＣ領域に格納する。

圧縮済みデータ群ｇ２のＥＣＣ部は、このようにしてバッファ２２２ｂに格納されたＥＣＣデータを含んでいる。例えば図９において、ＥＣＣデータｅ１は、データブロックｄ１５のアドレスと、データブロックｄ１５に基づいて算出されたＥＣＣとを含む。このようなＥＣＣデータｅ１がＮＡＮＤフラッシュ２１４に記録されることで、圧縮されなかったデータブロックｄ１５をＮＡＮＤフラッシュ２１４から読み出したときにデータブロックｄ１５のエラーチェックを実行できるようになる。したがって、圧縮されなかったデータブロックの読み出し時の信頼性を高めることができる。

また、ＥＣＣデータｅ２は、圧縮データｄｃ１に対応するものであるとする。この場合、ＥＣＣデータｅ１のＥＣＣは、圧縮データｄｃ１に基づいて算出された値である。また、ＥＣＣデータｅ１のアドレスは、圧縮データｄｃ１の元データであるデータブロックｄ２５〜ｄ２７のうち、先頭のデータブロックｄ２５のアドレスを示す。このようなＥＣＣデータｅ２がＮＡＮＤフラッシュ２１４に記録されることで、圧縮データｄｃ１をＮＡＮＤフラッシュ２１４から読み出したときに圧縮データｄｃ１のエラーチェックを実行できるようになる。したがって、読み出し時における圧縮データｄｃ１自体の信頼性を高めることができる。

開始ヘッダは、圧縮済みデータ群ｇ２の開始位置を示すヘッダであり、終了ヘッダは、圧縮済みデータ群ｇ２の終了位置を示すヘッダである。データ圧縮部２２１ｂは、未圧縮データ群ｇ１の圧縮処理が完了すると、バッファ２２２ａのデータ領域に格納されたデータ部のデータと、ＥＣＣ領域に格納されたＥＣＣ部のデータとに、開始ヘッダおよび終了ヘッダを付加する。データ圧縮部２２１ｂは、このようにして生成した圧縮済みデータ群ｇ２についてのＮＡＮＤフラッシュ２１４への書き込みを、メモリアクセス部２２１ｄに要求する。

次に、図１０〜図１３を用いて、ＮＡＮＤフラッシュ２１４からの読み出し処理について説明する。
図１０は、伸張用ＬＵＴの一例を示す図である。伸張用ＬＵＴ２２２ｃ２は、データパターン、アドレス、伸張データサイズの各項目を有する。

圧縮用ＬＵＴ２２２ｃ１と同様に、伸張用ＬＵＴ２２２ｃ２のデータパターンの項目には、データブロックがとり得るすべてのデータパターンが、値の小さい順に読み出し処理の開始時に予め登録される。初期状態では、アドレスおよび伸張データサイズの項目はすべてＮＵＬＬとなっている。アドレスの項目には、該当するデータパターンのデータブロックを用いた伸張処理に伴ってそのデータブロックのエラーチェックが行われた場合に、そのデータブロックのアドレスが登録される。伸張データサイズの項目には、該当するデータパターンのデータブロックを起点としてどのデータブロックまでエラーチェック済みかを示すサイズが登録される。ここでは例として、伸張データサイズはデータブロック数として登録されるものとする。

図１１は、伸張処理例を示す第１の図である。ＤＭＡＣ２２１のメモリアクセス部２２１ｄは、ＮＡＮＤフラッシュ２１４から読み出したデータをバッファ２２２ｂに格納する。データ伸張部２２１ｃは、バッファ２２２ｂに、１つの未圧縮データ群ｇ１に対応する圧縮済みデータ群ｇ２がバッファ２２２ｂに蓄積されると、その圧縮済みデータ群ｇ２に対する伸張処理を開始する。なお、図１１では説明を簡単にするために、バッファ２２２ｂに格納された圧縮済みデータ群ｇ２のうちデータ部のみを示している。

データ伸張部２２１ｃは、バッファ２２２ｂ内の圧縮済みデータ群ｇ２のデータ部からデータブロックまたは圧縮データを先頭から順に選択していく。データブロックを選択した場合、データ伸張部２２１ｃは、データブロックをバッファ２２２ａに格納する。一方、圧縮データを選択した場合、データ伸張部２２１ｃは、圧縮データを伸張し、伸張されたデータブロックをバッファ２２２ａに格納する。これにより、バッファ２２２ａには、圧縮済みデータ群ｇ２に対応する未圧縮データ群ｇ１のデータブロックが、先頭アドレスから順に蓄積されていく。

図１１の例では、データ伸張部２２１ｃは、バッファ２２２ｂからデータブロックｄ１１、ｄ１２、ｄ１３を読み出し、それぞれアドレス１１、１２、１３のデータブロックとしてバッファ２２２ａに格納する。

図１２は、伸張処理例を示す第２の図である。図１２では、図１１に示した処理の後、データ伸張部２２１ｃは、圧縮済みデータ群ｇ２のデータ部から圧縮データｄｃ１を選択したとする。データ伸張部２２１ｃは、圧縮データｄｃ１に対応するＥＣＣデータを用いて圧縮データｄｃ１のエラーチェックを行った後、圧縮データｄｃ１に基づいて、圧縮元となったデータ範囲を特定する。

図１２の例では、圧縮データｄｃ１の距離とサイズから、圧縮元のデータ範囲はアドレス１１〜１３のデータブロックｄ１１〜ｄ１３の範囲と特定される。すると、データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２を参照し、データブロックｄ１１のデータパターンに対してアドレスが登録されているかを判定する。図１２では当該アドレスが登録されていなかったとする。この場合、データブロックｄ１１のエラーチェックが未実行であり、エラーチェックが必要と判定される。

データ伸張部２２１ｃは、圧縮データｄｃ１に含まれるＥＣＣを用いてデータブロックｄ１１〜ｄ１３のエラーチェックを行う。エラーが検出されなかった場合、データ伸張部２２１ｃは、データブロックｄ１１、ｄ１２、ｄ１３をそれぞれアドレス２５、２６、２７のデータブロックｄ２５、ｄ２６、ｄ２７としてバッファ２２２ａにコピーする。また、エラーが検出された場合、データ伸張部２２１ｃは、データブロックｄ１１〜ｄ１３のエラー訂正を行う。エラー訂正できた場合、データ伸張部２２１ｃは、エラー訂正後のデータブロックｄ１１、ｄ１２、ｄ１３をそれぞれアドレス２５、２６、２７のデータブロックｄ２５、ｄ２６、ｄ２７としてバッファ２２２ａにコピーする。また、データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２におけるデータブロックｄ１１、ｄ１２、ｄ１３のデータパターンに対して、それぞれアドレス１１、１２、１３を登録する。

前述のように、データブロックｄ１１〜ｄ１３の書き込み時には、データブロックｄ１１〜ｄ１３のＥＣＣは生成されない。そして、データブロックｄ１１〜ｄ１３とデータパターンが一致するデータブロックｄ２５〜ｄ２７が現れたときに、データブロックｄ２５〜ｄ２７に対応する圧縮データｄｃ１にデータブロックｄ１１〜ｄ１３のＥＣＣが登録される。このように、圧縮処理に付随してＥＣＣの生成を行うようにしたことで、読み出し時におけるＥＣＣを用いたエラーチェックの処理回数を低減でき、その処理負荷を軽減できる。

すなわち、互いにデータパターンが同じデータブロックｄ１１〜ｄ１３およびデータブロックｄ２５〜ｄ２７については、データブロックｄ２５〜ｄ２７の伸張時にのみエラーチェックが行われる。これにより、同じデータパターンのデータブロックまたはデータブロック群の間で重複してエラーチェックが行われないようになる。その結果、読み出し時におけるエラーチェックの処理回数を削減できる。エラーチェックの処理回数が削減されることで、エラーチェックによってビットエラーが検出され、その訂正処理が実行される回数も削減される。したがって、エラーの訂正処理負荷を軽減できる。

図１３は、伸張処理例を示す第３の図である。図１３では、図１２に示した処理の後、データ伸張部２２１ｃは、圧縮済みデータ群ｇ２のデータ部から圧縮データｄｃ２を選択したとする。データ伸張部２２１ｃは、圧縮データｄｃ２に対応するＥＣＣデータを用いてエラーチェックを行った後、圧縮データｄｃ２に基づいて、圧縮元となったデータ範囲を特定する。

図１３の例では、圧縮データｄｃ２の距離とサイズから、圧縮元のデータ範囲はアドレス１１〜１３のデータブロックｄ１１〜ｄ１３の範囲と特定される。また、圧縮データｄｃ２にはＥＣＣが含まれておらず、さらに、伸張用ＬＵＴ２２２ｃ２においては、データブロックｄ１１、ｄ１２、ｄ１３の各データパターンに対してアドレス１１、１２、１３がすでに登録されている。このことから、圧縮データｄｃ２から伸張されるデータは、すでにエラーチェックを実行済みの状態でバッファ２２２ａに格納されている。このため、データ伸張部２２１ｃは、データブロックｄ１１、ｄ１２、ｄ１３を、エラーチェックを行うことなく、それぞれアドレス５１、５２、５３のデータブロックｄ５１、ｄ５２、ｄ５３としてバッファ２２２ａにコピーする。

このように、圧縮元のデータ範囲とデータパターンが一致するデータ一致範囲が２箇所以上存在する場合には、初出のデータ一致範囲についての伸張処理時にのみエラーチェックが実行される。これにより、同じデータパターンのデータブロックまたはデータブロック群の間では、エラーチェックが１回だけ行われるようになる。その結果、読み出し時におけるエラーチェックの処理回数を削減でき、その処理負荷を軽減できる。エラーチェックの処理回数が削減されることで、エラーチェックによってビットエラーが検出され、その訂正処理が実行される回数も削減される。したがって、エラーの訂正処理負荷を軽減できる。処理負荷の軽減により、ＮＡＮＤフラッシュ２１４からのデータ読み出しの信頼性を維持しつつ、データ読み出し速度を向上させることができる。

次に、ＮＡＮＤフラッシュ２１４に対する書き込み処理について、フローチャートを用いて説明する。図１４、図１５は、書き込み処理の例を示すフローチャートである。
（Ｓ１１）インタフェース部２２１ａの処理により、書き込みが要求された一定数のデータブロック（未圧縮データ群）がバッファ２２２ａに蓄積される。すると、データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１を生成してＬＵＴ記憶部２２２ｃに登録する。圧縮用ＬＵＴ２２２ｃ１には、全データパターンが登録され、アドレスおよび圧縮フラグの項目にはすべてＮＵＬＬが設定される。また、データ圧縮部２２１ｂは、アドレスについての変数ｎを１に初期化する。

（Ｓ１２）データ圧縮部２２１ｂは、バッファ２２２ａ内の未圧縮データ群におけるアドレスｎのデータブロックを選択する。
（Ｓ１３）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１を参照し、ステップＳ１２で選択したデータブロックのデータパターンに対してアドレスが登録されているか否かを判定する。アドレスが圧縮用ＬＵＴ２２２ｃ１に登録されている場合は、ステップＳ２０へ処理が進み、登録されていない場合はステップＳ１４へ処理が進む。

（Ｓ１４）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１に対し、ステップＳ１２で選択したデータブロックのデータパターンに対応するアドレスとして、アドレスｎを登録する。また、データ圧縮部２２１ｂは、当該データパターンに対応する圧縮フラグを０に設定する。

（Ｓ１５）データ圧縮部２２１ｂは、ステップＳ１２で選択したアドレスｎのデータブロックをバッファ２２２ａから読み出して、バッファ２２２ｂ（出力側バッファ）のデータ領域に格納する。

（Ｓ１６）データ圧縮部２２１ｂは、変数ｎに１を加算する。そして、処理をステップＳ１７に進める。
（Ｓ１７）データ圧縮部２２１ｂは、未圧縮データ群に含まれる全データブロックのアドレスを選択したか否かを判定する。変数ｎが所定値（未圧縮データ群に含まれるデータブロックの個数Ｎ）に達した場合、全アドレスを選択したと判定される。全データブロックのアドレスを選択した場合はステップＳ１８へ処理が進み、選択していない場合はステップＳ１２へ処理が戻る。

（Ｓ１８）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１を参照して、圧縮フラグが０のデータブロックを抽出する。該当データブロックが抽出された場合、データ圧縮部２２１ｂは、各データブロックについてのＥＣＣを算出する。データ圧縮部２２１ｂは、算出されたＥＣＣと算出元のデータブロックのアドレスとを含む、各データブロックについてのＥＣＣデータを生成し、バッファ２２２ｂ（出力側バッファ）のＥＣＣ部に格納する。

（Ｓ１９）データ圧縮部２２１ｂは、バッファ２２２ｂのデータ部およびＥＣＣ部のデータに開始ヘッダおよび終了ヘッダを付加して圧縮済みデータ群を生成する。データ圧縮部２２１ｂは、生成した圧縮済みデータ群をＮＡＮＤフラッシュ２１４に書き込むようにメモリアクセス部２２１ｄに指示する。メモリアクセス部２２１ｄは、書き込みが指示されたデータをバッファ２２２ｂから読み出し、ページ単位でＮＡＮＤフラッシュ２１４に書き込む。

以下、図１５を用いて説明を続ける。
（Ｓ２０）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１から、ステップＳ１２で選択したデータブロックのデータパターンに対応付けられているアドレス（アドレスｒとする）を読み出す。データ圧縮部２２１ｂは、アドレスｎを先頭とする連続する複数のデータブロックのデータパターンが、アドレスｒを先頭とする連続するデータブロックのデータパターンと一致するかを判定する。ここでは、ｍブロック分の範囲が一致したとする（ただし、ｍは１以上の整数）。すなわち、アドレスｒを先頭とするｍ個のデータブロック（データ範囲）のデータパターンが、アドレスｎを先頭とするｍ個のデータブロック（データ一致範囲）と一致したとする。

（Ｓ２１）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１を参照し、データ範囲またはデータ一致範囲に含まれるすべてのデータブロックのデータパターンについて、圧縮フラグが１かを判定する。圧縮フラグが０のデータパターンが１つでもある場合、そのデータパターンに対応する既出データブロックが圧縮対象となっておらず、ＥＣＣが未算出と判定される。この場合、ＥＣＣの算出が必要となるので、処理がステップＳ２２に進められる。一方、圧縮フラグが０のデータパターンがない場合、そのデータパターンに対応する既出データブロックはすべて圧縮対象となっており、ＥＣＣが算出済みと判定される。この場合、ステップＳ２２、Ｓ２３の処理はスキップされ、処理がステップＳ２４に進められる。

未圧縮データ群から同じデータ範囲とデータパターンが一致するデータ一致範囲が２回目以上検出された場合、ステップＳ２１でＹｅｓと判定される。この場合、初出のデータ一致範囲についての圧縮処理により、ステップＳ２０で検出されたデータ範囲内の全データパターンについて、ＥＣＣが算出済みである。このため、データ圧縮部２２１ｂは、ステップＳ２２のＥＣＣの算出をスキップする。これにより、初出のデータ一致範囲についてのみ、圧縮データにＥＣＣが設定されるようになる。

（Ｓ２２）データ圧縮部２２１ｂは、ステップＳ２０で検出されたデータ範囲またはデータ一致範囲の全データブロックに基づいて、ＥＣＣを算出する。
（Ｓ２３）データ圧縮部２２１ｂは、圧縮用ＬＵＴ２２２ｃ１において、データ範囲またはデータ一致範囲に含まれるすべてのデータブロックのデータパターンに対応する圧縮フラグを１に設定する。

（Ｓ２４）データ圧縮部２２１ｂは、データ一致範囲に対応する圧縮データを生成し、バッファ２２２ｂ（出力側バッファ）のデータ領域に格納する。このとき、圧縮データには、距離として（ｎ−ｒ）が登録され、サイズとしてｍが設定される。また、ステップＳ２２、Ｓ２３が実行された場合、圧縮データにはステップＳ２２で算出されたＥＣＣが設定される。

（Ｓ２５）データ圧縮部２２１ｂは、生成した圧縮データに対応するＥＣＣを算出し、この圧縮データに対応するＥＣＣデータを生成して、バッファ２２２ｂ（出力側バッファ）のＥＣＣ領域に格納する。ＥＣＣデータには、算出されたＥＣＣとアドレスｎとが設定される。

（Ｓ２６）データ圧縮部２２１ｂは、変数ｎにｍを加算して、変数ｎを更新する。この後、処理はステップＳ１７に進められる。
次に、ＮＡＮＤフラッシュ２１４からの読み出し処理について、フローチャートを用いて説明する。図１６、図１７は、読み出し処理の例を示すフローチャートである。

（Ｓ３１）メモリアクセス部２２１ｄの処理により、圧縮済みデータ群に対応するデータがＮＡＮＤフラッシュ２１４から読み出され、バッファ２２２ｂに格納される。すると、データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２を生成してＬＵＴ記憶部２２２ｃに登録する。伸張用ＬＵＴ２２２ｃ２には、全データパターンが登録され、アドレスおよび伸張データサイズの項目にはすべてＮＵＬＬが設定される。また、データ伸張部２２１ｃは、アドレスについての変数ｎを１に初期化する。

（Ｓ３２）データ伸張部２２１ｃは、圧縮済みデータ群のデータ部の先頭側からデータブロックまたは圧縮データを選択する。
（Ｓ３３）データ伸張部２２１ｃは、データブロックを選択した場合はステップＳ３４へ処理を進め、圧縮データを選択した場合はステップＳ３９へ処理を進める。

（Ｓ３４）データ伸張部２２１ｃは、選択したデータブロックをバッファ２２２ａ（出力側バッファ）に格納する。
（Ｓ３５）データ伸張部２２１ｃは、変数ｎに１を加算する。

（Ｓ３６）データ伸張部２２１ｃは、圧縮済みデータ群のデータ部の全データ（データブロックおよび圧縮データ）を選択したか否かを判定する。全データを選択した場合はステップＳ３７へ処理が進む。一方、未選択のデータがある場合はステップＳ３２へ処理が戻り、次のデータブロックまたは圧縮データが選択される。

（Ｓ３７）データ伸張部２２１ｃは、圧縮済みデータ群のＥＣＣ部のＥＣＣデータを用いて、バッファ２２２ａに格納された対応する各データブロック（ＥＣＣデータ内のアドレスに対応するデータブロック）のエラーチェックを行う。これにより、バッファ２２２ａ内のデータブロックのうちエラーチェックを未実施のデータブロックについてビットエラーの有無がチェックされる。データ伸張部２２１ｃは、エラーチェックにより所定ビット数以下のエラーが検出された場合には、エラー訂正を行い、元のデータブロックを訂正後のデータブロックにより更新する。なお、データ伸張部２２１ｃは、所定ビット数を超えるエラーが検出された場合、ビットエラーが発生したことを出力する。

（Ｓ３８）バッファ２２２ａには圧縮済みデータ群に対応する未圧縮データ群、すなわち伸張された読み出しデータが復元されている。インタフェース部２２１ａは、伸張された読み出しデータをバッファ２２２ａからＲＡＭ２１２へ転送する。

以下、図１７を用いて説明を続ける。
（Ｓ３９）データ伸張部２２１ｃは、圧縮済みデータ群のＥＣＣ部から、ステップＳ３２で選択した圧縮データに対応するＥＣＣデータ（アドレスｎを含むＥＣＣデータ）を取得する。データ伸張部２２１ｃは、取得したＥＣＣデータに含まれるＥＣＣを用いて、選択した圧縮データのエラーチェックを行う。データ伸張部２２１ｃは、エラーチェックにより所定ビット数以下のエラーが検出された場合には、エラー訂正を行い、訂正後の圧縮データを用いて処理を継続する。なお、データ伸張部２２１ｃは、所定ビット数を超えるエラーが検出された場合、ビットエラーが発生したことを出力する。

（Ｓ４０）データ伸張部２２１ｃは、選択した圧縮データに含まれる距離とサイズを基に、圧縮元のデータ範囲（伸張に用いるデータブロックの範囲）を特定する。
（Ｓ４１）データ伸張部２２１ｃは、選択した圧縮データにＥＣＣが含まれているか否かを判定する。ＥＣＣが含まれている場合はステップＳ４２へ処理が進み、ＥＣＣが含まれていない場合はステップＳ４６へ処理が進む。

（Ｓ４２）データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２を参照し、ステップＳ４０で特定したデータ範囲における先頭データブロックのデータパターンに、アドレスが登録されているかを判定する。アドレスが登録されている場合、処理はステップＳ４３に進められる。一方、アドレスが登録されていない場合は、当該データブロックのエラーチェックは未実行であり、処理はステップＳ４４に進められる。

（Ｓ４３）データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２から、特定したデータ範囲における先頭データブロックのデータパターンに対応付けられた伸張データサイズを読み出す。データ伸張部２２１ｃは、選択した圧縮データに含まれるサイズが、伸張用ＬＵＴ２２２ｃ２から読み出した伸張データサイズ以下かを判定する。

圧縮データに含まれるサイズが伸張データサイズより大きい場合、圧縮元のデータ範囲にはエラーチェックを未実行のデータブロックが含まれ得る。この場合、処理はステップＳ４４に進められる。一方、圧縮データに含まれるサイズが伸張データサイズ以下の場合、圧縮元のデータ範囲に含まれる全データブロックはエラーチェックを実行済みである。この場合、エラーチェックの実行は不要であり、処理はステップＳ４６に進められる。

（Ｓ４４）データ伸張部２２１ｃは、圧縮データに含まれるＥＣＣを用いて、バッファ２２２ｂに格納されている、圧縮元のデータ範囲内のデータブロックについてエラーチェックを行う。データ伸張部２２１ｃは、エラーチェックにより所定ビット数以下のエラーが検出された場合には、エラー訂正を行い、元のデータを訂正後のデータにより更新する。なお、データ伸張部２２１ｃは、所定ビット数を超えるエラーが検出された場合、ビットエラーが発生したことを出力する。

（Ｓ４５）データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２において、ステップＳ４３でエラーチェックが行われたデータブロックのデータパターンに対応する伸張データサイズを、次のように更新する。データ伸張部２２１ｃは、各データブロックについて、そのデータブロックから、エラーチェックが行われたデータ範囲の末尾のデータブロックまでのデータブロック数を、伸張データサイズとして設定する。

例えば、図１２の例においてデータブロックｄ１１〜ｄ１３のエラーチェックが行われた場合、次のように伸張データサイズが設定される。データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２におけるデータブロックｄ１１のデータパターンに対して、データブロック数「３」を設定する。また、データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２におけるデータブロックｄ１２のデータパターンに対して、伸張データサイズとしてデータブロック数「２」を設定する。また、データ伸張部２２１ｃは、伸張用ＬＵＴ２２２ｃ２におけるデータブロックｄ１３のデータパターンに対して、伸張データサイズとしてデータブロック数「１」を設定する。

（Ｓ４６）データ伸張部２２１ｃは、バッファ２２２ａ（出力側バッファ）内の圧縮データに対応するデータ（上記のデータ範囲のデータ）を、アドレスｎを先頭とするデータ一致範囲の伸張データとしてバッファ２２２ａにコピーする。これにより、アドレスｎを先頭とし、圧縮データに設定されたサイズを有する伸張データが復元される。コピー元のデータはすでにエラーチェックを実行済みのデータであるので、復元された伸張データに対してエラーチェックを行う必要はない。

（Ｓ４７）データ伸張部２２１ｃは、変数ｎに、伸張データに含まれるデータブロックの数を加算して、変数ｎを更新する。この後、処理はステップＳ３６に進められる。
以上の図１６、図１７に示した手順により、ＮＡＮＤフラッシュ２１４から読み出された圧縮済みデータ群に対応する未圧縮データ群に含まれるすべてのデータブロックが、エラーチェック済みの状態で伸張・復元される。このような処理の過程では、同じデータパターンを有するデータブロックまたはデータブロック群については１回だけエラーチェックが実行される。これにより、エラーチェックおよびエラー訂正の実行回数を削減でき、その処理負荷を低減できる。

なお、上記の各実施の形態に示した装置（記憶制御装置１およびＮＡＮＤコントローラ２２０）の処理機能は、コンピュータによって実現することができる。その場合、各装置が有すべき機能の処理内容を記述したプログラムが提供され、そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、磁気テープなどがある。光ディスクには、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc：ＢＤ、登録商標）などがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。

プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムまたはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。

１ 記憶制御装置
１ａ データ圧縮部
１ｂ データ伸張部
２ 記憶装置
３ 書き込みデータ列
３ａ、３ｂ データ列
４ 圧縮データ
４ａ エラー訂正符号
Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ〜Ｓ２ｃ ステップ

Claims (6)

1. 記憶装置に対するデータ書き込み時において、書き込みが要求された書き込みデータ列から、前記書き込みデータ列に含まれる部分データ列とデータパターンが同じ同一データ列を検出した場合、前記同一データ列を圧縮した圧縮データと、前記部分データ列に基づくエラー訂正符号とを生成し、前記部分データ列と、前記エラー訂正符号が付加された前記圧縮データとを前記記憶装置に書き込むデータ圧縮部と、
   前記記憶装置からのデータ読み出し時において、前記部分データ列と、前記エラー訂正符号が付加された前記圧縮データとを前記記憶装置から読み出し、前記圧縮データに基づき、読み出した前記部分データ列のエラー訂正処理を前記エラー訂正符号を用いて実行し、エラー訂正処理された前記部分データ列を用いて前記同一データ列を伸張するデータ伸張部と、
   を有する記憶制御装置。
2. 前記データ圧縮部は、前記書き込みデータ列の複数箇所から前記同一データ列が検出された場合、前記同一データ列のうち初出の第１データ列を圧縮した第１圧縮データと、前記同一データ列のうち再出の第２データ列を圧縮した第２圧縮データとを生成し、前記エラー訂正符号が付加された前記第１圧縮データと、前記エラー訂正符号が付加されていない前記第２圧縮データとを前記記憶装置に書き込み、
   前記データ伸張部は、前記部分データ列と、前記エラー訂正符号が付加された前記第１圧縮データと、前記第２圧縮データとを前記記憶装置から読み出し、前記第１圧縮データに基づき、読み出した前記部分データ列のエラー訂正処理を前記エラー訂正符号を用いて実行し、エラー訂正処理された前記部分データ列を用いて前記第１データ列を伸張し、前記第２圧縮データに基づき、エラー訂正処理された前記部分データ列を用いて前記第２データ列を伸張する、
   請求項１記載の記憶制御装置。
3. 前記データ圧縮部は、
   前記書き込みデータ列からの前記第１データ列の検出に伴って前記第２圧縮データと前記エラー訂正符号とを生成したとき、前記エラー訂正符号が生成済みであることを示す識別情報を、前記第１データ列のデータパターンに対応付けて管理情報に登録し、
   前記書き込みデータ列から前記第２データ列を検出したとき、前記管理情報において前記第２データ列のデータパターンに対応付けられた前記識別情報に基づいて、前記第２圧縮データに対する前記エラー訂正符号の付加が不要であることを判定する、
   請求項２記載の記憶制御装置。
4. 前記圧縮データは、前記部分データ列と前記同一データとの間の位置関係を示す情報を含み、
   前記データ伸張部は、前記圧縮データに含まれる前記位置関係を示す情報に基づいて前記部分データ列を特定する、
   請求項１乃至３のいずれか１項に記載の記憶制御装置。
5. 前記データ伸張部は、エラー訂正処理された前記部分データ列をコピーしたコピーデータを、前記同一データ列を伸張した伸張データとして出力する、
   請求項４記載の記憶制御装置。
6. コンピュータに、
   記憶装置に対する書き込みが要求された書き込みデータ列から、前記書き込みデータ列に含まれる部分データ列とデータパターンが同じ同一データ列を検出した場合、前記同一データ列を圧縮した圧縮データと、前記部分データ列に基づくエラー訂正符号とを生成し、前記部分データ列と、前記エラー訂正符号が付加された前記圧縮データとを前記記憶装置に書き込むデータ書き込み処理と、
   前記部分データ列と、前記エラー訂正符号が付加された前記圧縮データとを前記記憶装置から読み出し、前記圧縮データに基づき、読み出した前記部分データ列のエラー訂正処理を前記エラー訂正符号を用いて実行し、エラー訂正処理された前記部分データ列を用いて前記同一データ列を伸張するデータ読み出し処理と、
   を実行させる記憶制御プログラム。

Images