JP2018180241A - 液晶表示素子 - Google Patents

Abstract

【課題】隣り合う櫛歯状の電極を千鳥配置に配置した場合よりも透過光量が多く、ＦＦＳ方式よりも応答時間を向上させた液晶表示素子を提供する。【解決手段】本発明の液晶表示素子１は、第１基板１０と第２基板２０の間に液晶層３０を備え、第１基板１０上に第１電極部４０を備え、第１電極部４０は、少なくとも１つの基本電極部４１を備え、基本電極部４１は、第１基本電極部４２と第２基本電極部４３を備え、第１基本電極部４２は、基板面に沿った第１方向Ｘに延在し、第１方向Ｘに直交する第２方向Ｙに離間した一対の第１導電部４２Ａと、一対の第１導電部４２Ａのそれぞれの一端４２ＡＡに対して接続された一対の他端４２ＢＢを有し、第１導電部４２Ａの延在方向とは反対方向に屈曲部４２ＢＡを有するくの字形状の第２導電部４２Ｂを備え、第２基本電極部４３は、第１基本電極部４２の開口部ＯＰの近傍から第１方向Ｘに延在する第３導電部４３Ａを備える。【選択図】図３

Description

本発明は液晶表示素子に関する。

特許文献１では、各種の電子機器などに搭載される液晶表示素子において、横電界型として、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）やＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）等の方式（モードともいう）があり、横電界型は、縦電界型に比べ、視野角の広さや開口率（１画素領域のうち表示に有効な領域の面積率）等の点で有利であると記載されている。

また、特許文献１では、ＦＦＳに関する先行技術例として、特開２００８−５２１６１号公報（特許文献２）等があることが示されているとともに、その特許文献２では、構成を複雑にすることなく開口率の高い明るい表示を実現するＦＦＳ方式の液晶表示素子について記載されていることが説明されている。

なお、ＩＰＳ方式及びＦＦＳ方式は、上記のとおり、どちらも横電界型に分類されるが、ＩＰＳ方式では、一般に共通電極と画素電極が同じ層に形成されて横電界が形成されるのに対し、ＦＦＳ方式では、共通電極と画素電極が絶縁膜を挟んで別の層に設けられ、上層側になる電極がスリット状とされ、正確には横電界と縦電界の両成分を含む斜め電界になっており、その電界はフリンジ電界といわれている。

そして、特許文献１では、ＦＦＳ方式の液晶表示素子の応答時間の遅さを解決するために、液晶表示素子の画素電極の構造を、隣り合う櫛歯状の電極部が千鳥配置に配置されるようにした液晶表示素子が開示されている。

特開２０１４−７１３０９号公報 特開２００８−５２１６１号公報

しかしながら、隣り合う櫛歯状の電極部を千鳥配置に配置した画素電極の場合、従来のＦＦＳ方式に比べて液晶表示素子を透過する透過光量が低下するという問題がある。

本発明は、このような事情に鑑みてなされたものであり、隣り合う櫛歯状の電極を千鳥配置に配置した画素電極の場合よりも透過光量が多く、従来のＦＦＳ方式の液晶表示素子よりも応答時間を向上させた液晶表示素子を提供することを目的とする。

本発明は、上記目的を達成するために、以下の構成によって把握される。
（１）本発明の液晶表示素子は、対向する第１基板と第２基板の間に液晶層を備え、前記第１基板上に第１電極部を備え、前記第１電極部は、少なくとも１つの基本電極部を備え、前記基本電極部は、第１基本電極部と第２基本電極部を備え、前記第１基本電極部は、基板面に沿った第１方向に延在し、第１方向に直交する第２方向に離間した一対の第１導電部と、前記一対の第１導電部のそれぞれの一端に対して接続された一対の他端を有し、前記第１導電部の延在方向とは反対方向に屈曲部を有するくの字形状の第２導電部と、を備え、前記第２基本電極部は、前記第１基本電極部の開口部の近傍から第１方向に延在する第３導電部を備えている。

（２）上記（１）の構成において、前記第１電極部は、第１方向に複数の前記基本電極部を備え、第１方向の任意の隣り合う前記基本電極部は、前記第２導電部の前記屈曲部と前記第３導電部の他端で接続されている。

（３）上記（１）又は（２）の構成において、前記第１電極部は、第２方向に複数の前記基本電極部を備え、第２方向の任意の隣り合う前記基本電極部は、前記一対の第１導電部のうち前記基本電極部の間に位置することになる前記第１導電部を共有している。

（４）上記（１）から（３）のいずれか１つの構成において、末端に配置された前記第１基本電極部が、前記第２導電部の前記屈曲部から第１方向とは反対方向に延在する第４導電部をさらに備えている。

（５）上記（１）から（４）のいずれか１つの構成において、末端に配置された前記第２基本電極部の第１方向に設けられ、前記第２導電部の前記屈曲部が、末端に配置された前記第２基本電極部の前記第３導電部の他端に接続された前記第１基本電極部をさらに備えている。

（６）上記（１）から（５）のいずれか１つの構成において、絶縁層を介して前記第１電極部よりも第１基板側に設けられたベタ電極の第２電極部を備え、前記第１電極部および前記第２電極部の一方が画素電極であり、もう一方が共通電極である。

（７）本発明の液晶表示素子は、対向する第１基板と第２基板の間に液晶層と、前記第１基板上に設けられ、少なくとも１つの第１基本電極部を有する第１電極部と、前記第１基板上に設けられ、少なくとも１つの第２基本電極部を有する第２電極部と、を備え、前記第１基本電極部は、基板面に沿った第１方向に延在し、第１方向に直交する第２方向に離間した一対の第１導電部と、前記一対の第１導電部のそれぞれの一端に対して接続された一対の他端を有し、第１方向とは反対方向に屈曲部を有するくの字形状の第２導電部と、を備え、前記第２基本電極部は、前記第基本電極部の開口部の近傍から第１方向に延在する第３導電部を備えている。

（８）上記（７）の構成において、前記第１電極部は、第２方向に複数の前記第１基本電極部を備え、前記第２電極部は、第２方向に前記第１基本電極部に対応する複数の前記第２基本電極部を備え、第２方向の任意の隣り合う前記第１基本電極部は、前記一対の第１導電部のうち前記第１基本電極部の間に位置することになる前記第１導電部を共有している。

（９）上記（７）又は（８）の構成において、前記第２基本電極部は、付加電極部を備え、前記付加電極部は、前記第３導電部の第１方向側に設けられ、第２方向に離間した一対の第４導電部と、前記一対の第４導電部のそれぞれの一端に対して接続された一対の他端を有し、第１方向とは反対方向に前記第３導電部の他端が接続される屈曲部を有するくの字形状の第５導電部と、を備え、前記付加電極部が、第２方向に複数ある場合、第２方向の任意の隣り合う前記付加電極部は、前記一対の第４導電部のうち前記付加電極部の間に位置することになる前記第４導電部を共有している。

（１０）上記（９）の構成において、前記第１基本電極部は、前記第２導電部の前記屈曲部から第１方向とは反対方向に延在する第６導電部を備えている。

（１１）上記（１０）の構成において、前記第２基本電極部が間に位置するように前記第１基本電極部が第１方向に繰り返し設けられている。

（１２）上記（８）から（１１）のいずれか１つの構成において、前記第１電極部又は前記第２電極部の一方が画素電極であり、前記第１電極部又は前記第２電極部の残る他方が共通電極である。

本発明によれば、隣り合う櫛歯状の電極を千鳥配置に配置した画素電極の場合よりも透過光量が多く、従来のＦＦＳ方式の液晶表示素子よりも応答時間を向上させた液晶表示素子を提供することができる。

本発明に係る第１実施形態の液晶表示素子の一部断面図である。 本発明に係る第１実施形態の液晶表示素子の電極構造を説明するための平面図である。 本発明に係る第１実施形態の第１電極部を示す平面図である。 本発明に係る第１実施形態の第１電極部の接続導電部の変形例を示す平面図である。 図３に対応する第１電極部の平面図であり、シミュレーションの結果を示す図７から図１２のグラフに用いられているパラメータ等を説明するための図である。 図７から図９の応答時間の定義を説明するための図である。 本発明に係る第１実施形態の応答時間に関するシミュレーションの結果を示す第１グラフである。 本発明に係る第１実施形態の応答時間に関するシミュレーションの結果を示す第２グラフである。 本発明に係る第１実施形態の応答時間に関するシミュレーションの結果を示す第３グラフである。 本発明に係る第１実施形態の透過率に関するシミュレーションの結果を示す第１グラフである。 本発明に係る第１実施形態の透過率に関するシミュレーションの結果を示す第２グラフである。 本発明に係る第１実施形態の透過率に関するシミュレーションの結果を示す第３グラフである。 比較用の従来のＦＦＳ方式の画素電極を示す図である。 比較用の隣り合う櫛歯状の電極部が千鳥配置に配置される画素電極を示す図である。 本発明に係る第１実施形態の第１電極部と第２電極部の間に電位差を発生させ、フリンジ電界を発生させたときの液晶分子の状態を説明するための図である。 本発明に係る第２実施形態の液晶表示素子の一部断面図である。 本発明に係る第２実施形態の液晶表示素子の電極構造を説明するための平面図である。 本発明に係る第２実施形態の第１電極部を複数の画素領域ごとの単位又は全画素領域の単位で設けた場合を模式的に示す平面図である。 本発明に係る第３実施形態の液晶表示素子の電極構造を説明するための平面図である。

以下、添付図面を参照して、本発明を実施するための形態（以下、実施形態）について詳細に説明する。
なお、実施形態の説明の全体を通して同じ要素には同じ番号を付している。

（第１実施形態）
図１は本発明に係る第１実施形態の液晶表示素子１の一部断面図であり、図２は本発明に係る第１実施形態の液晶表示素子１の電極構造を説明するための平面図である。

なお、図１及び図２は液晶表示素子１の画素のＲＧＢの１つの部分に対応するサブ画素に対応する図になっており、図１は図２のＡ−Ａ線に対応する位置の液晶表示素子１の断面図になっている。
また、図２では、枠線で第２電極部１２の範囲を示すに留め、構成がわかるように、第２電極部１２の下側に位置する部分も図示するようにしている。

そして、液晶表示素子１は、面内に図１及び図２を参照して後ほど説明する電極構造が縦方向及び横方向に多数設けられたものになっており、縦方向又は横方向に並んで形成される３つの電極構造が１つの画素に対応するものになっている。

図１に示すように、液晶表示素子１は、液晶表示装置で用いられるときに、バックライト側に位置することになる第１基板１０と、第１基板１０と対向して配置される第２基板２０と、第１基板１０と第２基板２０の間に設けられる液晶層３０と、を備えている。

第１基板１０及び第２基板２０は、バックライトからの光を透過することができる材料で形成されており、例えば、第１基板１０及び第２基板２０にはガラス基板を用いることができる。

また、液晶表示素子１は、液晶層３０から離れた側の第１基板１０上に設けられた偏光子となる第１偏光板１１と、液晶層３０から離れた側の第２基板２０上に設けられた検光子となる第２偏光板２１と、を備えている。

そして、第１編光板１１は、透過軸（以下、第１透過軸ともいう。）が第１基板１０及び第２基板２０の平面に沿った図１及び図２に示すＸ軸（以下、第１方向Ｘともいう。）に沿って配置されている。
また、第２編光板２１は、透過軸（以下、第２透過軸ともいう。）がＸ軸に直交する第１基板１０及び第２基板２０の平面に沿ったＹ軸（以下、第２方向Ｙともいう。）に沿って配置されている。
つまり、第１編光板１１と第２編光板２１はクロスニコルに配置されている。

ただし、第１編光板１１と第２編光板２１がクロスニコルに配置になっていればよく、第１編光板１１の第１透過軸が第２方向Ｙに沿って設けられるように第１偏光板１１が設けられ、第２編光板２１の第２透過軸が第１方向Ｘに沿って設けられるように第２編光板２１が設けられていてもよい。

さらに、液晶表示素子１は、液晶層３０側の第１基板１０上に設けられた液晶層の液晶分子の配向方向を制御するための電極構造等（第１電極部４０、第２電極部１２、データ線１３、薄膜トランジスタ１４（図２参照）、ゲート線１５（図２参照）及び共通電極線１６（図２参照）等）を備えている。

具体的には、図１に示すように、液晶表示素子１は、第１基板１０上に形成されたデータ線１３、薄膜トランジスタ１４（図２参照）、ゲート線１５（図２参照）及び共通電極線１６（図２参照）等の層と、その上に形成された保護層及び平坦化層として機能する絶縁層１７と、絶縁層１７上に形成されたベタ電極の第２電極部１２と、第２電極部１２を覆うように形成された絶縁層１８と、絶縁層１８上に形成された第１電極部４０と、を備えている。

本実施形態では、第１電極部４０が画素電極であり、絶縁層１８を介して第１電極部４０と絶縁するように、第１電極部４０よりも第１基板１０側に設けられた第２電極部１２が共通電極である場合になっている。
ただし、後ほど第２実施形態として説明するように第１電極部４０を共通電極として第２電極部１２を画素電極とすることも可能である。

なお、本実施形態では、サブ画素に対応する領域にそれぞれベタ電極の第２電極部１２を設けた場合について示しているが、第２電極部１２は共通電極であるため、１画素領域ごとの単位、複数の画素領域の単位及び全画素領域の単位（この場合、第２電極部１２は１つのベタ電極となる。）といったより広い範囲に形成されたベタ電極であってもよい。

このため、図２に示すように、画素電極となる第１電極部４０はビアホールＶＨを通じて薄膜トランジスタ１４のドレイン電極に電気的に接続されるとともに、ゲート線１５が薄膜トランジスタ１４のゲート電極に電気的に接続され、データ線１３が薄膜トランジスタ１４のソース電極に電気的に接続されている。
一方、共通電極となる第２電極部１２は共通電極線１６に電気的に接続されている。
なお、液晶表示素子１が液晶表示装置に用いられるときに、ゲート線１５は液晶表示装置のゲートドライバに接続され、データ線１３はデータドライバに接続される。

第１電極部４０及び第２電極部１２は、導電性で、かつ、光を透過する材料で形成されている。
例えば、第１電極部４０及び第２電極部１２を形成する材料には、ＩＴＯ（酸化インジウムスズ）やＩＺＯ（酸化インジウム酸化亜鉛）等を好適に用いることができる。

また、図１に示すように、液晶表示素子１は、絶縁層１８上に第１電極部４０を覆うように設けられた第１配向膜１９を備えており、この第１配向膜１９の液晶層３０側の表面には、液晶層３０の液晶の配向方向が所定の方向に向くようにラビング処理が施されている。

なお、液晶層３０の液晶としては、正の誘電率異方性を有する液晶組成物（以下、単にポジ型液晶ともいう。）を用いてもよく、負の誘電率異方性を有する液晶組成物（以下、単にネガ型液晶ともいう。）を用いてもよい。

例えば、液晶層３０の液晶がポジ型液晶である場合、第１電極部４０と第２電極部１２の間に電位差が発生していない状態（フリンジ電界が発生していない状態）のときに、後述する第１電極部４０のパターンに合わせて第１方向Ｘに沿って液晶分子が配向するように、ラビング処理が施される。

なお、本実施形態では、ポジ型液晶を液晶層３０に用いており、図１はフリンジ電界を発生させていない状態を示しているため、液晶分子を正面から見た円形状の分子形状に図示しているが、フリンジ電界を発生させると、液晶分子がＸ軸とＹ軸で規定される平面内で回転し、Ｙ軸に沿った棒状の形状に見えるようになる。

逆に、液晶層３０の液晶がネガ型液晶である場合、フリンジ電界が発生していない状態のときに、後述する第１電極部４０のパターンに合わせて第２方向Ｙに沿って液晶分子が配向するように、ラビング処理が施される。

一方、液晶表示素子１は、液晶層３０側の第２基板２０上に直接設けられた色層２２（カラー層）及びブラックマトリックス２３と、色層２２及びブラックマトリックス２３を覆うように設けられた平坦化膜２４と、平坦化膜２４上に設けられた第２配向膜２５と、を備えている。

色層２２は、ＲＧＢに対応したカラー層であり、例えば、図１及び図２に示すサブ画素に対応する部分がＲＧＢのＲに対応する場合には色層２２は赤とされ、Ｇに対応する場合には色層２２は緑とされ、Ｂに対応する場合には青とされる。

なお、上述したように、液晶表示素子１には、多数のサブ画素に対応する構成が設けられているので、色層２２は、それぞれのサブ画素に対応するように第２基板２０上にマトリックス状に設けられている。

ブラックマトリックス２３は、サブ画素間のクロストークを低減するために、各サブ画素の外周に対応して設けられる格子状の枠であり、遮光性の材料で形成されている。

そして、第２配向膜２５は、第１配向膜１９と同様に、液晶層３０側の表面に液晶層３０の液晶の配向方向が所定の方向に向くようにラビング処理が施されている。

この第２配向膜２５のラビング処理も第１配向膜１９のラビング処理と同様であり、液晶層３０の液晶がポジ型液晶である場合、フリンジ電界が発生していない状態のときに、後述する第１電極部４０のパターンに合わせて第１方向Ｘに沿って液晶分子が配向するように、ラビング処理が施される。

逆に、液晶層３０の液晶がネガ型液晶である場合には、フリンジ電界が発生していない状態のときに、後述する第１電極部４０のパターンに合わせて第２方向Ｙに沿って液晶分子が配向するように、ラビング処理が施される。

次に、第１電極部４０の平面図である図３を参照しながら、第１電極部４０についてより詳細に説明する。
なお、図３に示すＸ軸（第１方向Ｘ）、Ｙ軸（第２方向Ｙ）及びＺ軸は、図１及び図２に示されるものと同じである。

第１電極部４０は、第１基本電極部４２と第２基本電極部４３を備えた基本となる電極パターンである基本電極部４１を備えている。

第１基本電極部４２は、第１基板１０（図１参照）の基板面に沿った第１方向Ｘに延在し、第１方向Ｘに直交する第２方向Ｙに離間した一対の第１導電部４２Ａを備えている。

また、第１基本電極部４２は、一対の第１導電部４２Ａのそれぞれの一端４２ＡＡに対して接続された一対の他端４２ＢＢを有し、第１導電部４２Ａの延在方向とは反対方向にくの字形状の一端となる屈曲部４２ＢＡを有するくの字形状の第２導電部４２Ｂを備えている。

一方、第２基本電極部４３は、第１基本電極部４２の開き側となる開口部ＯＰの近傍から第１方向Ｘに延在する第３導電部４３Ａを備えている。
なお、図３では、第３導電部４３Ａは、第３導電部４３Ａの一端４３ＡＡが開口部ＯＰよりも第１方向Ｘに、若干、離間するように設けられているが、第３導電部４３Ａは、第３導電部４３Ａの一端４３ＡＡが開口部ＯＰよりも、若干、開口部ＯＰ内（第１基本電極部４２寄り）に位置するように設けられていてもよい。

本実施形態では、第１電極部４０が、第１方向Ｘに複数の基本電極部４１を備えるとともに、第２方向Ｙにも複数の基本電極部４１を備えるものになっている。
具体的には、第１方向Ｘ及び第２方向Ｙに、それぞれ２つの基本電極部４１が並ぶように設けられている。

そして、第１方向Ｘの任意の隣り合う基本電極部４１同士について見れば、基本電極部４１は、第２導電部４２Ｂの屈曲部４２ＢＡと第３導電部４３Ａの他端４３ＡＢで接続されている（点線の丸囲み部分Ｓ参照）。

また、第２方向Ｙの任意の隣り合う基本電極部４１同士について見れば、基本電極部４１は、一対の第１導電部４２Ａのうち基本電極部４１の間に位置することになる第１導電部４２Ａを共有している（斜めハッチング部分参照）。

さらに、本実施形態では、末端に配置された第１基本電極部４２（図左側の基本電極部４１参照）が、第２導電部４２Ｂの屈曲部４２ＢＡから第１方向Ｘとは反対方向に延在する第４導電部４４をさらに備えている。

加えて、本実施形態では、末端に配置された第２基本電極部４３（図右側の基本電極部４１参照）の第１方向Ｘに設けられ、第２導電部４２Ｂの屈曲部４２ＢＡが末端に配置された第２基本電極部４３（図右側の基本電極部４１参照）の第３導電部４３Ａの他端４３ＡＢに接続された第１基本電極部４２（二点鎖線の囲み部分参照）をさらに備えている。

そして、第１電極部４０は、外周を形成する矩形状の接続導電部４５を備え、その接続導電部４５が第１導電部４２Ａ、第２導電部４２Ｂ、第３導電部４３Ａ及び第４導電部４４で形成される導電パターンを電気的に接続している。

また、接続導電部４５は、第１方向Ｘとは反対側に位置する一端側となる第１辺４５Ａから第１方向Ｘとは反対側に延在する接続部４５Ｂを備えている。
そして、この接続部４５Ｂが、先に図２を参照して説明した通り、ビアホールＶＨを通じて薄膜トランジスタ１４のドレイン電極に電気的に接続される。

なお、第１電極部４０は、少なくとも１つの基本電極部４１を有していればよく、基本電極部４１を第１方向Ｘ及び第２方向Ｙにいくつ設けるのかは、サブ画素に求められる面積に応じて決めればよい。

また、図３では、接続導電部４５が矩形状の枠を形成している場合について示しているが、接続導電部４５は、第１導電部４２Ａ、第２導電部４２Ｂ、第３導電部４３Ａ及び第４導電部４４で形成される導電パターンを電気的に接続できればよいため、図４（ａ）及び図４（ｂ）に示す変形例のように、枠の形状になっていなくてもよい。

さらに、接続導電部４５の接続部４５Ｂは、薄膜トランジスタ１４のドレイン電極の位置との関係で設けられるものであるから、必ずしも、一端側となる第１辺４５Ａから第１方向Ｘとは反対側に延在するように設けられるものではなく、薄膜トランジスタ１４のドレイン電極の位置に対応して設けられていればよい（図４（ｂ）参照）。

次に、上記のような第１電極部４０に関してシミュレーションの結果を示す図７から図１２等を説明しながら第１電極部４０の各部の寸法等についてより詳細に説明する。
まず、最初に、図７から図１２に記載のＬ１、Ｌ２、Ｌ３、θ、応答時間及び透過率について、簡単な説明を行ってから、第１電極部４０の各部の寸法等についての説明を行う。
図５は図３に対応する第１電極部４０の平面図であり、シミュレーションの結果を示す図７から図１２のグラフに用いられているパラメータ等を説明するための図である。

図７から図１２のグラフに記載のＬ１は、図５に示す第３導電部４３Ａ及び第４導電部４４の第１方向Ｘに沿った長さを意味し、図７から図１２のグラフに記載のＬ２は、第１導電部４２Ａの第１方向Ｘに沿った長さを意味する。

また、図７から図１２のグラフに記載のＬ３は、図５に示す第２導電部４２Ｂの一端側となる屈曲部４２ＢＡから第１方向Ｘ側に位置する他端４２ＢＢまでの長さ、つまり、くの字形状の第２導電部４２Ｂの対をなす一方の辺及び他方の辺の長さを意味する。
なお、第１導電部４２Ａ、第２導電部４２Ｂの対をなす一方の辺及び他方の辺、第３導電部４３Ａ及び第４導電部４４の幅は、いずれも２．５０μｍとしている。
ただし、第１導電部４２Ａ、第２導電部４２Ｂの対をなす一方の辺及び他方の辺、第３導電部４３Ａ及び第４導電部４４の幅が太くなると、第１電極部４０の導電パターンが設けられていない部分の割合が少なくなり、透過率が低下するおそれがあることから、幅は１．００μｍから４．００μｍ程度が好ましい。

さらに、図７から図１２のグラフに記載のθは、第２導電部４２Ｂのくの字形状の開き角度の半分の角度を意味している。
つまり、θ＝３０度である場合、くの字形状の開き角度が６０度になっていることを意味している。

図６は、図７から図９の応答時間の定義を説明するための図であり、縦軸は液晶表示素子１を透過する光量（正規化光量）を表し、横軸は経過時間を表している。
なお、正規化光量とは、液晶表示素子１を透過する光の光量が安定した状態（定常時光量ＱＬのライン参照）を１００％とするように正規化した光量のことである。

図６に示す液晶表示素子１を透過する光量の変化は、フリンジ電界の印加を開始して、液晶表示素子１を透過する光量が安定した状態（定常時光量ＱＬのライン参照）に到達した後、フリンジ電界の印加を停止し、透過する光量がなくなるまでの状態を示したものになっている。

そして、一般的に応答時間は、液晶表示素子１を透過する光量が安定した状態（定常時光量ＱＬ）を基準に定常時光量ＱＬの１０％から９０％の間の変化に要する時間として評価されることが多いため、図７から図９の応答時間もそれに従ったものとしている。

具体的には、図６に示すように、電界印加時の応答時間Ｔ１は、フリンジ電界の印加を開始して、液晶表示素子１を透過する光量が定常時光量ＱＬの１０％（定常時光量ＱＬの１０％ライン参照）に到達したときを動作開始点とし、定常時光量ＱＬの９０％（定常時光量ＱＬの９０％ライン参照）に到達したときを動作終了点として、動作開始点から動作終了点までの経過時間としている。

また、電界停止時の応答時間Ｔ２は、フリンジ電界の印加を停止して、液晶表示素子１を透過する光量が定常時光量ＱＬの９０％（定常時光量ＱＬの９０％ライン参照）に到達したときを動作開始点とし、定常時光量ＱＬの１０％（定常時光量ＱＬの１０％ライン参照）に到達したときを動作終了点として、動作開始点から動作終了点までの経過時間としている。

そして、図６に示すように、電界印加時の応答時間Ｔ１と電界停止時の応答時間Ｔ２は異なることから、図７から図９に記載の応答時間は、この応答時間Ｔ１と応答時間Ｔ２を合わせた応答時間（＝応答時間Ｔ１＋応答時間Ｔ２）としている。

一方、図１０から図１２の透過率は、液晶表示素子１から出射する光の出射光強度が液晶表示素子１に入射する光の入射光強度に対して何％であるのかを表している。

次に、シミュレーションの結果を示す図７から図９を参照しながら、応答時間と第１電極部４０の各部の寸法等との関係について説明する。
図７は応答時間に関するシミュレーションの結果を示す第１グラフであり、Ｌ１及びＬ３を８.００μｍに固定し、縦軸をＬ２／Ｌ１比とし、横軸をθとして応答時間を示したものになっている。
なお、Ｌ１＝８.００μであることから縦軸はＬ２が変化することによるＬ２／Ｌ１比を示したものになっており、縦軸の一番下は０．７５であり、一番上は１．２５である。

図７に示すように、Ｌ２／Ｌ１比の変化にかかわらず、どのＬ２／Ｌ１比の位置でも、θが小さくなると応答時間が短くなる傾向があることがわかる。
例えば、図１３に比較用の従来のＦＦＳ方式の画素電極を示しているが、この画素電極において、くの字形状の各導電部１００の幅Ｗ１を２．５０μｍとするとともに、導電部１００間の離間距離Ｄ１を４．００μｍとした場合、応答時間は２６.００ｍｓ以上である。

そして、図７に示すように、Ｌ２／Ｌ１比が０．７５から１．２５の範囲で、θが６０度以下のときには、応答時間がほぼ２０．５０ｍｓ以内に収まっていることから、比較用の従来のＦＦＳ方式の画素電極の場合に比べ、２０％以上応答時間が改善していることがわかる。

図８は応答時間に関するシミュレーションの結果を示す第２グラフであり、Ｌ２／Ｌ１比を１．００に固定し、縦軸をＬ１及びＬ３の長さとし、横軸をθとして応答時間を示したものになっている。
なお、Ｌ２／Ｌ１比が１．００であるので、縦軸はＬ１、Ｌ２及びＬ３の長さを示しているものになっている。

図８に示すように、Ｌ１、Ｌ２及びＬ３の長さの変化にかかわらず、どのＬ１、Ｌ２及びＬ３の長さの位置でも、θが小さくなると応答時間が短くなる傾向があることがわかる。
また、θにかかわらず、どのθの位置でも、Ｌ１、Ｌ２及びＬ３の長さが小さくなると、応答時間が短くなる傾向があることが伺える。

そして、Ｌ１、Ｌ２及びＬ３の長さが１０．００μｍ以下の範囲で、θが６０度以下のときには、応答時間がほぼ２０．００ｍｓ以内に収まっていることから、比較用の従来のＦＦＳ方式の画素電極の場合に比べ、２０％以上応答時間が改善していることがわかる。

図９は応答時間に関するシミュレーションの結果を示す第３グラフであり、θを４５度に固定し、縦軸をＬ２／Ｌ１比とし、横軸をＬ１及びＬ３の長さとして応答時間を示したものになっている。
なお、縦軸の一番下は０．７５であり、一番上は１．２５である。

図９に示すように、θが４５度である場合、Ｌ２／Ｌ１比が０．７５から１．２５の範囲で、Ｌ１及びＬ３の長さが６．００μｍから１０．００μｍの範囲のときには、応答時間がほぼ１９．７５ｍｓ以内に収まっていることから、比較用の従来のＦＦＳ方式の画素電極の場合に比べ、２４％以上応答時間が改善していることがわかる。

そして、θが小さくなると応答時間が短くなる傾向があり、また、Ｌ１、Ｌ２及びＬ３の長さが小さくなると、応答時間が短くなる傾向があることが伺えることは、先に見たとおりである。

したがって、Ｌ２／Ｌ１比が１．２５以下、Ｌ１及びＬ３の長さが１０．００μｍ以下及びθが４５度以下であれば、比較用の従来のＦＦＳ方式の画素電極の場合に比べ、２４％以上の応答時間の改善が得られることがわかる。

これらのことから、応答時間の面で見ると、Ｌ１、Ｌ２及びＬ３はそれぞれ１０．００μｍ以下が好ましく、９．５０μｍ以下がより好ましく、さらに９．００μｍ以下が好ましい。
また、応答時間の面で見ると、Ｌ２／Ｌ１比は、１．２５以下が好ましく、１．２０以下がより好ましく、さらに１．１０以下が好ましい。
さらに、応答時間の面で見ると、θは、６０度以下が好ましく、４５度以下がより好ましく、さらに３５度以下が好ましい。

次に、シミュレーションの結果を示す図１０から図１２を参照しながら、透過率と第１電極部４０の各部の寸法等との関係について説明する。
図１０は透過率に関するシミュレーションの結果を示す第１グラフであり、Ｌ１及びＬ３を８.００μｍに固定し、縦軸をＬ２／Ｌ１比とし、横軸をθとして透過率を示したものになっている。
なお、Ｌ１＝８.００μｍであることから縦軸はＬ２が変化することによるＬ２／Ｌ１比を示したものになっており、縦軸の一番下は０．７５であり、一番上は１．２５である。

図１０に示すように、Ｌ２／Ｌ１比の変化にかかわらず、どのＬ２／Ｌ１比の位置でも、θが小さくなると透過率が高くなる傾向があることがわかる。
例えば、図１４に比較用の隣り合う櫛歯状の電極部が千鳥配置に配置された画素電極（以下、単に千鳥配置の画素電極ともいう。）を示しているが、この画素電極において、各導電部１１０の幅Ｗ２を２．５０μｍとするとともに、導電部１１０間の離間距離Ｄ２を４．００μｍとした場合、透過率は２０％以下である。
なお、図１４に示す千鳥配置の画素電極は、特許文献１に開示されるものと類似である。

そして、図１０に示すように、Ｌ２／Ｌ１比が０．７５から１．２５の範囲で、θが６０度以下のときには、透過率がほぼ４０％以上になっていることから、比較用の千鳥配置の画素電極の場合に比べ、倍以上透過率が改善していることがわかる。

図１１は透過率に関するシミュレーションの結果を示す第２グラフであり、Ｌ２／Ｌ１比を１．００に固定し、縦軸をＬ１及びＬ３の長さとし、横軸をθとして透過率を示したものになっている。
なお、Ｌ２／Ｌ１比が１．００であるので、縦軸はＬ１、Ｌ２及びＬ３の長さを示しているものになっている。

図１１に示すように、Ｌ１、Ｌ２及びＬ３の長さが長く、θが小さいほうが、透過率は高くなる傾向であることがわかる。
また、図１１に示されるＬ１、Ｌ２及びＬ３の長さが６．００μｍから１０．００μｍで、θが３０度から６０度の範囲では、透過率がほぼ４０％以上になっていることから、比較用の千鳥配置の画素電極の場合に比べ、倍以上透過率が改善していることがわかる。

図１２は透過率に関するシミュレーションの結果を示す第３グラフであり、θを４５度に固定し、縦軸をＬ２／Ｌ１比とし、横軸をＬ１及びＬ３の長さとして透過率を示したものになっている。
なお、縦軸の一番下は０．７５であり、一番上は１．２５である。

図１２を見ると、θが４５度の場合、Ｌ１及びＬ３の長さが８．００μｍから９．５０μｍの範囲で、Ｌ２／Ｌ１比が１．００から１．２０の範囲に透過率の高くなる範囲があることがわかる。

ただし、図１１に示される透過率の傾向と合わせて考えると、θが小さくなると、この透過率の高くなる範囲がＬ１、Ｌ２及びＬ３の長さが長くなる方向にシフトするものと考えられる。

また、図１２を見れば、Ｌ１及びＬ３が６．００μｍと短く、かつ、Ｌ２／Ｌ１比が０．７５と小さく、Ｌ２が４．５０μｍ（＝６．００μｍ×０．７５）まで短くなっても、依然として、透過率が４０％を超えていることが理解でき、比較用の千鳥配置の画素電極の場合に比べ、倍以上透過率が改善していることがわかる。

これらのことから、透過率の面で見ると、Ｌ１、Ｌ２及びＬ３はそれぞれ６．００μｍ以上が好ましく、７．００μｍ以上がより好ましく、さらに８．００μｍ以上が好ましい。
ただし、図１２の傾向からすると、Ｌ１及びＬ３が１５.００μｍ程度になると、Ｌ１及びＬ３が６．００μｍである場合と同様の状態になることが予想されることから、Ｌ１及びＬ３は１５.００μｍ以下にするのがよいと考えられる。

また、図１２の傾向からすると、Ｌ２／Ｌ１比が１．４０を超えると、Ｌ２／Ｌ１比が０．７５以下である場合と同様の状態になることが予想されることから、Ｌ２／Ｌ１比は１．４０以下にするのがよいと考えられる。

なお、図１２のＬ２／Ｌ１比は、Ｌ１の長さを基準にＬ２の長さを変化させた場合の比であり、先に図１２の傾向から説明したように、Ｌ２／Ｌ１比の範囲が０．７５から１．４０であれば良好な結果が得られると考えられる。
そして、Ｌ２／Ｌ１比が０．７５である場合、Ｌ２はＬ１及びＬ３の長さより短く、Ｌ２／Ｌ１比が１．４０の場合、Ｌ２はＬ１及びＬ３の長さより長くなるが、この場合でも良好な結果が得られることを考えれば、Ｌ２は、少なくともＬ１及びＬ３で良好である長さと同じの範囲にしておけば、問題ないといえる。
したがって、Ｌ２も１５.００μｍ以下にしておけば、十分と考えられる。

一方、θに関しては、応答時間のときと同様の傾向となっていることから、透過率の面で見ても、θは、６０度以下が好ましく、４５度以下がより好ましく、さらに３５度以下が好ましい。

以上のような第１電極部４０の各部の寸法等と応答時間及び透過率との関係を考慮すると、Ｌ１、Ｌ２及びＬ３のそれぞれ長さの上限は、応答時間の観点で、１０．００μｍ以下が好ましく、９．５０μｍ以下がより好ましく、さらに９．００μｍ以下が好ましいと考えられる。

一方、Ｌ１、Ｌ２及びＬ３のそれぞれ長さの下限は、透過率の観点で、６．００μｍ以上が好ましく、７．００μｍ以上がより好ましく、さらに８．００μｍ以上が好ましいと考えられる。

また、θに関しては、応答時間及び透過率の観点の双方で同じ傾向となっており、６０度以下が好ましく、４５度以下がより好ましく、さらに３５度以下が好ましいと考えられる。
ただし、θが小さくなりすぎると、一対の第１導電部４２Ａ間の離間距離がなくなることを考えれば、下限としては、２０度以上としておくのが好ましいと考えられる。

次に、フリンジ電界を印加したときに、液晶層３０の液晶分子がどのように回転するのか等を踏まえて応答時間と透過率に関する説明を行う。
図１５は、第１電極部４０と第２電極部１２の間に電位差を発生させ、フリンジ電界を発生させたときの液晶分子の状態を説明するための図である。

図１５では、フリンジ電界を発生させたときの電界の状態を細い矢印ｆ１及びｆ２で示しており、フリンジ電界を発生させたときに液晶層３０の液晶分子がＸ軸及びＹ軸で規定される平面に沿って回転する方向を太い矢印Ｒで示している。
なお、矢印ｆ１、ｆ２及び矢印Ｒは一部だけに図示しているが他の部分も同様となる。

図１５に示すように、第２方向Ｙの一対の第１導電部４２Ａとそれら一対の第１導電部４２Ａに繋がるくの字形状の第２導電部４２Ｂで囲まれる領域では、第２導電部４２Ｂの屈曲部４２ＢＡを通る第１方向Ｘに沿った直線（点線Ｌ１参照）を基準に、第２方向Ｙ側の領域と第２方向Ｙと反対側の領域の液晶分子は、太い矢印Ｒで示すように、どちらも第２導電部４２Ｂの屈曲部４２ＢＡを通る第１方向Ｘに沿った直線（点線Ｌ１参照）側に回転するように動く。
このため、相対流動方向が同じ方向となるため、液晶分子間での摩擦抵抗が小さくなっている。

また、第２方向Ｙの一対の第３導電部４３Ａ側について見ると、第２方向Ｙの一対の第３導電部４３Ａと、第３導電部４３Ａの第１方向Ｘ側に位置し、第２方向Ｙに隣接する第２導電部４２Ｂの一方の辺４２Ｂ１と第２導電部４２Ｂの他方の辺４２Ｂ２によって、囲まれる領域では、第２方向Ｙ側（下側）の領域と、第２方向Ｙと反対側（上側）の領域で液晶分子は、やはり、太い矢印Ｒで示すように、相対流動方向が同じ方向となるため、液晶分子間での摩擦抵抗が小さくなっている。

このように、本実施形態では、主に液晶分子が回転する部分ごとに見ると、液晶分子間での摩擦抵抗が小さくなっているため、スムーズに液晶分子が回転でき、応答時間が短くなる。

一方、矢印ｆ２で示す電界は、第２方向Ｙの一対の第１導電部４２Ａで発生する電界とそれら一対の第１導電部４２Ａに繋がるくの字形状の第２導電部４２Ｂで発生する電界との合成によって方向が決まっており、図１５に示すように、より大きく液晶分子を回転させる方向に向いている。
このため、液晶分子を大きく回転させることができるため、透過率を高くすることが可能となる。
なお、このようなくの字形状の第２導電部４２Ｂの作用によって、液晶分子の指向性の一致度もよくすることができ、より一層透過率を高くすることが可能である。

また、第２方向Ｙの一対の第３導電部４３Ａ側の矢印ｆ２で示す電界も、第２方向Ｙの一対の第３導電部４３Ａで発生する電界と、それらに繋がっている第３導電部４３Ａの第１方向Ｘ側に位置し、第２方向Ｙに隣接する第２導電部４２Ｂの一方の辺４２Ｂ１と第２導電部４２Ｂの他方の辺４２Ｂ２で発生する電界との合成によって方向が決まっており、図１５に示すように、より大きく液晶分子を回転させる方向に向いている。

このため、液晶分子を大きく回転させることができるため、透過率を高くすることが可能となる。
また、第２方向Ｙに隣接する第２導電部４２Ｂの一方の辺４２Ｂ１と第２導電部４２Ｂの他方の辺４２Ｂ２は、第２方向Ｙの一対の第３導電部４３Ａを繋ぐ第２導電部４２Ｂと向きが逆方向の逆くの字形状の導電部を構成するものになっており、このような逆くの字形状の導電部の作用によって、液晶分子の指向性の一致度もよくすることができ、より一層透過率を高くすることが可能である。

例えば、第２方向Ｙの一対の第１導電部４２Ａのそれぞれの一端４２ＡＡをくの字形状の第２導電部４２Ｂではなく、第２方向Ｙの沿った直線で繋げた場合、矢印ｆ２で示す電界の方向は、第１導電部４２Ａに対する角度δが４５度程度となる。

しかし、本実施形態のように、第２方向Ｙの一対の第１導電部４２Ａのそれぞれの一端４２ＡＡをくの字形状の第２導電部４２Ｂで繋ぐようにすると、矢印ｆ２で示す電界の方向が４５度よりも大きな角度δを有するようにできるため、大きく液晶分子を回転させることができ、高い透過率を得ることができるようになる。
なお、このことは、第２方向Ｙの一対の第３導電部４３Ａでの矢印ｆ２で示す電界においても同じである。

そして、この角度δは、くの字形状の第２導電部４２Ｂの開き角度が小さいほど大きくできるため、先に見たシミュレーションのようにθが小さいほど透過率を高くできるようになる。

このように、本実施形態の第１電極部４０であれば、千鳥配置の画素電極の場合と同様にＦＦＳ方式の画素電極よりも短い応答時間が得られるとともに、千鳥配置の画素電極よりも高い透過率（倍以上の透過率）を得ることができる。

（第２実施形態）
第１実施形態では、第１電極部４０が画素電極であり、第２電極部１２が共通電極である場合について説明したが、第２実施形態では、第１電極部４０が共通電極であり、第２電極部１２が画素電極である場合について説明する。

第２実施形態においても基本的な構成は第１実施形態と同様であるため、第１実施形態と同様である部分については説明を省略し、主に異なる部分について説明を行う。

図１６は本発明に係る第２実施形態の液晶表示素子１の一部断面図であり、図１に対応する図である。
図１７は本発明に係る第２実施形態の液晶表示素子１の電極構造を説明するための平面図であり、図２に対応する図である。

なお、図１及び図２と同様に、図１６及び図１７は液晶表示素子１の画素のＲＧＢの１つの部分に対応するサブ画素に対応する図になっており、図１６は図１７のＡ−Ａ線に対応する位置の液晶表示素子１の断面図になっている。

第２実施形態では、図１６に示すように、第１基板１０に近い側に位置する第２電極部１２が画素電極とされているため、図１７に示すように、第２電極部１２が薄膜トランジスタ１４のドレイン電極に電気的に接続されている。

そして、この場合、ビアホールＶＨ（図２参照）を設けなくても、第２電極部１２が薄膜トランジスタ１４のドレイン電極に電気的に接続することが可能であるため、ビアホールＶＨが省略されている。

一方、第２実施形態では、図１７に示すように、第１電極部４０が共通電極とされ、共通電極線１６に電気的に接続されるが、この場合もビアホールＶＨを設けることなく、電気的な接続が行える位置に共通電極線１６を設ければよいため、ビアホールＶＨが不要である。

そして、第２実施形態のように、第１電極部４０を共通電極とし、第２電極部１２を画素電極とした場合でも、発生するフリンジ電界の状態は第１実施形態と同様であるため、第１実施形態と同様の効果を奏することができる。

ところで、第１実施形態でも述べたように、共通電極はサブ画素ごとに設ける必要はない。
したがって、第１電極部４０を１画素領域ごとの単位や、図１８に示すように、複数の画素領域ごとの単位又は全画素領域の単位（この場合、第１電極部４０は１つとなる。）で設けるようにしてもよい。

以上のように、第１電極部４０と第２電極部１２が第１基板１０から液晶層３０側に向かうＺ軸方向、つまり、液晶表示素子１の厚み方向（以下、厚み方向Ｚともいう。）で離間して積層されている構成においては、第１電極部４０および第２電極部の一方が画素電極であり、もう一方が共通電極であればよい。

（第３実施形態）
上記第１実施形態及び第２実施形態では、厚み方向Ｚに第１電極部４０と第２電極部１２が離間している場合について説明した。
しかし、第１電極部４０と第２電極部１２は厚み方向Ｚに離間させることに限定される必要はなく、第１方向Ｘに離間させるようにしてもよい。

したがって、第３実施形態では、第１電極部４０と第２電極部１２を第１方向Ｘに離間させるようにした場合について説明を行う。
なお、第３実施形態でも、全体的な構成は、第１実施形態及び第２実施形態と同様であるため、第１実施形態及び第２実施形態と同様の点に関しては説明を省略し、主に異なる点についてのみ説明を行う。

第１実施形態及び第２実施形態では、図１及び図１６に示したように、絶縁層１７上に第２電極部１２が設けられ、その第２電極部１２を覆うように絶縁層１８が設けられ、その絶縁層１８上に第１電極部４０が設けられ、さらに、第１電極部４０を覆うように第１配向膜１９が設けられていた。

しかし、第３実施形態では、上述のように、第１電極部４０及び第２電極部１２を第１方向Ｘに離間させて配置するため、厚み方向Ｚに離間させて第１電極部４０と第２電極部１２を配置する必要はない。

したがって、第３実施形態では、図１及び図１６に示した絶縁層１７上に第１電極部４０及び第２電極部１２が設けられるとともに、それら第１電極部４０及び第２電極部１２を覆うように第１配向膜１９が設けられ、絶縁層１８が省略された構成になる点が、厚み方向Ｚで見たときの違いとなる。

そして、第１電極部４０及び第２電極部１２を第１方向Ｘに並べるように配置すると、ＦＦＳ方式の横電界（フリンジ電界）ではなく、ＩＰＳ方式の横電界となる。

しかし、第２電極部１２をベタ電極とするのではなく、第１電極部４０と第２電極部１２とで、少なくとも第１実施形態及び第２実施形態の基本電極部４１と類似の導電パターンを形成するようにすれば、液晶層３０の液晶分子にかかる電界の状態を第１実施形態及び第２実施形態と類似するものとできるため、第１実施形態及び第２実施形態と同様の効果を奏することができる。
以下、具体的に第１電極部４０及び第２電極部１２について説明する。

図１９は、本発明に係る第３実施形態の液晶表示素子１の電極構造を説明するための平面図である。
図１９に示すように、第１電極部４０は、少なくとも１つの第１基本電極部４２を有しており、第２電極部１２は、少なくとも１つの第２基本電極部４３を有している。

そして、第１基本電極部４２は、第１実施形態及び第２実施形態と同様に、第１基板１０（図１及び図１６参照）の基板面に沿った第１方向Ｘに延在し、第１方向Ｘに直交する第２方向Ｙに離間した一対の第１導電部４２Ａを備えている。
また、第１基本電極部４２は、第１実施形態及び第２実施形態と同様に、一対の第１導電部４２Ａのそれぞれの一端４２ＡＡに対して接続された一対の他端４２ＢＢを有し、第１導電部４２Ａの延在方向とは反対方向にくの字形状の一端となる屈曲部４２ＢＡを有するくの字形状の第２導電部４２Ｂを備えている。

一方、第２基本電極部４３は、第１実施形態及び第２実施形態と同様に、第１基本電極部４２の開き側となる開口部ＯＰの近傍から第１方向Ｘに延在する第３導電部４３Ａを備えている。

なお、図１９では、第３導電部４３Ａは、第３導電部４３Ａの一端４３ＡＡが開口部ＯＰよりも、若干、開口部ＯＰ内（第１基本電極部４２寄り）に位置するように設けられているが、この点に関しては、第１実施形態で述べたように、第３導電部４３Ａは、第３導電部４３Ａの一端４３ＡＡが開口部ＯＰよりも第１方向Ｘに、若干、離間するように設けられていてもよい。

また、本実施形態では、第１電極部４０は、第２方向Ｙに複数の第１基本電極部４２（具体的には３つの第１基本電極部４２）を備えており、第２方向Ｙの任意の隣り合う第１基本電極部４２は、一対の第１導電部４２Ａのうち第１基本電極部４２の間に位置することになる第１導電部４２Ａを共有しており（斜めハッチング部分参照）、この点も第１実施形態及び第２実施形態と同様である。

一方、第２電極部１２について見ても、本実施形態では、第２電極部１２は、第２方向Ｙに第１基本電極部４２に対応する複数の第２基本電極部４３（具体的には３つの第２基本電極部４３の第３導電部４３Ａ）を備えており、第１実施形態及び第２実施形態の第２基本電極部４３の第３導電部４３Ａと同様の構成になっている。

さらに、第２基本電極部４３は、第１基本電極部４２と同様の構成の付加電極部４３ＡＤを備えている。

具体的には、付加電極部４３ＡＤは、第３導電部４３Ａの第１方向Ｘ側に設けられた第１基本電極部４２の第１導電部４２Ａと同様の第２方向Ｙに離間した一対の第４導電部４３Ｂと、一対の第４導電部４３Ｂのそれぞれの一端４３ＢＡに対して接続された一対の他端４３ＣＢを有し、第１方向Ｘとは反対方向に第３導電部４３Ａの他端４３ＡＢが接続されるくの字形状の一端となる屈曲部４３ＣＡを有する第１基本電極部４２の第２導電部４２Ｂと同様のくの字形状の第５導電部４３Ｃと、を備えている。

そして、付加電極部４３ＡＤが、第２方向Ｙに複数ある場合（図１９は３つある場合である。）、第１基本電極部４２と同様に、第２方向Ｙの任意の隣り合う付加電極部４３ＡＤは、一対の第４導電部４３Ｂのうち付加電極部４３ＡＤの間に位置することになる第４導電部４３Ｂを共有している（クロスハッチング部参照）。

一方、第１電極部４０について見ると、本実施形態では、第１基本電極部４２が第２導電部４２Ｂの屈曲部４２ＢＡから第１方向Ｘとは反対方向に延在する第１実施形態及び第２実施形態の第４導電部４４と同様の第６導電部４２Ｃを備えている。

そして、本実施形態では、第２基本電極部４３が間に位置するように第１基本電極部４２が第１方向Ｘに繰り返されるように設けられている。
なお、図１９では、第１基本電極部４２が１回繰り返されている場合を示しているが、この繰り返し数は、サブ画素に求められる面積に応じて決めればよい。

また、第１電極部４０は、一対の第１導電部４２Ａと１つの第２導電部４２Ｂを有する少なくとも１つの第１基本電極部４２を有していればよく、第２電極部１２は第１基本電極部４２に対応した第２基本電極部４３の第３導電部４３Ａを有していればよく、第２方向Ｙにいくつ設けるのかは、サブ画素に求められる面積に応じて決めればよい。
ただし、第２基本電極部４３の第３導電部４３Ａが第２方向Ｙに複数ある場合には、それらの第３導電部４３Ａを電気的に接続するために、第５導電部４３Ｃを設けるようにすればよい。

そして、第１電極部４０は、Ｌ字形状の接続導電部４５を備え、その接続導電部４５が第１導電部４２Ａ、第２導電部４２Ｂ及び第６導電部４２Ｃで形成される導電パターンを電気的に接続している。
また、接続導電部４５は一端側となる第１辺４５Ａから第１方向Ｘとは反対側に延在する接続部４５Ｂを備え、この接続部４５Ｂが薄膜トランジスタ１４のドレイン電極に電気的に接続されることで、第１電極部４０が画素電極であるものとされている。

一方、第２電極部１２が共通電極線１６に電気的に接続されることで、第２電極部１２が共通電極であるものとされている。

上記のような構成の場合、第１電極部４０と第２電極部１２との間の電位差によって発生する横電界は、図１５を参照して説明した第１実施形態の電界と類似した状態になり、第１実施形態及び第２実施形態と同様の効果を奏することができる。

なお、本実施形態では、第１電極部４０が画素電極で第２電極部１２が共通電極である場合について示してきたが、第１電極部４０を共通電極とし、第２電極部１２を画素電極としても、発生する横電界の状態は本実施形態と同様であるため、第１電極部４０が画素電極で第２電極部１２が共通電極である場合と同様の効果を奏することができる。

したがって、第１電極部４０又は第２電極部１２の一方が画素電極であり、第１電極部４０又は第２電極部１２の残る他方が共通電極であるものとされていればよい。

以上、具体的な実施形態に基づいて、本発明の液晶表示素子１について説明してきたが、本発明は、具体的な実施形態に限定されるものではなく、適宜、変形や改良を施したものも本発明の技術的範囲に含まれるものであり、そのことは、当業者にとって特許請求の範囲の記載から明らかである。

１…液晶表示素子、１０…第１基板、１１…第１偏光板、１２…第２電極部、１３…データ線、１４…薄膜トランジスタ、１５…ゲート線、１６…共通電極線、１７…絶縁層、１８…絶縁層、１９…第１配向膜、２０…第２基板、２１…第２偏光板、２２…色層、２３…ブラックマトリックス、２４…平坦化膜、２５…第２配向膜、３０…液晶層、４０…第１電極部、４１…基本電極部、４２…第１基本電極部、４２Ａ…第１導電部、４２ＡＡ…一端、４２Ｂ…第２導電部、４２Ｂ１，４２Ｂ２…辺、４２ＢＡ…屈曲部、４２ＢＢ…他端、４２Ｃ…第６導電部、４３…第２基本電極部、４３Ａ…第３導電部、４３ＡＡ…一端、４３ＡＢ…他端、４３ＡＤ…付加電極部、４３Ｂ…第４導電部、４３Ｃ…第５導電部、４３ＢＡ…一端、４３ＣＡ…屈曲部、４３ＣＢ…他端、４４…第４導電部、４５…接続導電部、４５Ａ…第１辺、４５Ｂ…接続部、１００…導電部、１１０…導電部、ＯＰ…開口部、Ｄ１，Ｄ２…距離、Ｌ１，Ｌ２，Ｌ３…長さ、Ｔ１，Ｔ２…応答時間、ＶＨ…ビアホール、θ，δ…角度

Claims (12)

1. 対向する第１基板と第２基板の間に液晶層を備え、
   前記第１基板上に第１電極部を備え、
   前記第１電極部は、少なくとも１つの基本電極部を備え、
   前記基本電極部は、第１基本電極部と第２基本電極部を備え、
   前記第１基本電極部は、
   基板面に沿った第１方向に延在し、第１方向に直交する第２方向に離間した一対の第１導電部と、
   前記一対の第１導電部のそれぞれの一端に対して接続された一対の他端を有し、前記第１導電部の延在方向とは反対方向に屈曲部を有するくの字形状の第２導電部と、を備え、
   前記第２基本電極部は、前記第１基本電極部の開口部の近傍から第１方向に延在する第３導電部を備えていることを特徴とする、液晶表示素子。
2. 前記第１電極部は、第１方向に複数の前記基本電極部を備え、
   第１方向の任意の隣り合う前記基本電極部は、前記第２導電部の前記屈曲部と前記第３導電部の他端で接続されていることを特徴とする、請求項１に記載の液晶表示素子。
3. 前記第１電極部は、第２方向に複数の前記基本電極部を備え、
   第２方向の任意の隣り合う前記基本電極部は、前記一対の第１導電部のうち前記基本電極部の間に位置することになる前記第１導電部を共有していることを特徴とする、請求項１又は請求項２に記載の液晶表示素子。
4. 末端に配置された前記第１基本電極部が、前記第２導電部の前記屈曲部から第１方向とは反対方向に延在する第４導電部をさらに備えていることを特徴とする、請求項１から請求項３のいずれか１項に記載の液晶表示素子。
5. 末端に配置された前記第２基本電極部の第１方向に設けられ、前記第２導電部の前記屈曲部が、末端に配置された前記第２基本電極部の前記第３導電部の他端に接続された前記第１基本電極部をさらに備えていることを特徴とする、請求項１から請求項４のいずれか１項に記載の液晶表示素子。
6. 絶縁層を介して前記第１電極部よりも第１基板側に設けられたベタ電極の第２電極部を備え、
   前記第１電極部および前記第２電極部の一方が画素電極であり、もう一方が共通電極であることを特徴とする、請求項１から請求項５のいずれか１項に記載の液晶表示素子。
7. 対向する第１基板と第２基板の間に液晶層と、
   前記第１基板上に設けられ、少なくとも１つの第１基本電極部を有する第１電極部と、
   前記第１基板上に設けられ、少なくとも１つの第２基本電極部を有する第２電極部と、を備え、
   前記第１基本電極部は、
   基板面に沿った第１方向に延在し、第１方向に直交する第２方向に離間した一対の第１導電部と、
   前記一対の第１導電部のそれぞれの一端に対して接続された一対の他端を有し、第１方向とは反対方向に屈曲部を有するくの字形状の第２導電部と、を備え、
   前記第２基本電極部は、前記第１基本電極部の開口部の近傍から第１方向に延在する第３導電部を備えていることを特徴とする、液晶表示素子。
8. 前記第１電極部は、第２方向に複数の前記第１基本電極部を備え、
   前記第２電極部は、第２方向に前記第１基本電極部に対応する複数の前記第２基本電極部を備え、
   第２方向の任意の隣り合う前記第１基本電極部は、前記一対の第１導電部のうち前記第１基本電極部の間に位置することになる前記第１導電部を共有していることを特徴とする、請求項７に記載の液晶表示素子。
9. 前記第２基本電極部は、付加電極部を備え、
   前記付加電極部は、
   前記第３導電部の第１方向側に設けられ、第２方向に離間した一対の第４導電部と、
   前記一対の第４導電部のそれぞれの一端に対して接続された一対の他端を有し、第１方向とは反対方向に前記第３導電部の他端が接続される屈曲部を有するくの字形状の第５導電部と、を備え、
   前記付加電極部が、第２方向に複数ある場合、第２方向の任意の隣り合う前記付加電極部は、前記一対の第４導電部のうち前記付加電極部の間に位置することになる前記第４導電部を共有していることを特徴とする、請求項７又は請求項８に記載の液晶表示素子。
10. 前記第１基本電極部は、前記第２導電部の前記屈曲部から第１方向とは反対方向に延在する第６導電部を備えていることを特徴とする、請求項９に記載の液晶表示素子。
11. 前記第２基本電極部が間に位置するように前記第１基本電極部が第１方向に繰り返し設けられていることを特徴とする、請求項１０に記載の液晶表示素子。
12. 前記第１電極部又は前記第２電極部の一方が画素電極であり、
    前記第１電極部又は前記第２電極部の残る他方が共通電極であることを特徴とする、請求項８から請求項１１のいずれか１項に記載の液晶表示素子。

Images