JP2018169688A - メモリシステム及びメモリの管理方法 - Google Patents
メモリシステム及びメモリの管理方法 Download PDFInfo
- Publication number
- JP2018169688A JP2018169688A JP2017064935A JP2017064935A JP2018169688A JP 2018169688 A JP2018169688 A JP 2018169688A JP 2017064935 A JP2017064935 A JP 2017064935A JP 2017064935 A JP2017064935 A JP 2017064935A JP 2018169688 A JP2018169688 A JP 2018169688A
- Authority
- JP
- Japan
- Prior art keywords
- block
- blocks
- physical
- management
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
Abstract
Description
アクセス用の物理ブロック番号とする(ステップS24)。
図8は、物理ブロック番号「3」、「4」、「8」、「9」、「15」の各ブロックが不良ブロックとして検知された場合に、上記したステップS1〜S4、S11〜S16の処理によって更新された管理情報(201、202、401)の内容を示す図である。
先ず、ホスト装置50から論理アドレス「2」が供給された場合に、図8に示す管理情報(201、202、401)を用いた図7に示すステップS21〜S24の実行によってアクセスブロック番号を決定する動作について説明する。
図15は、物理ブロック番号「3」、「4」、「8」、「15」の各ブロックが不良ブロックとして検知された場合に、上記したステップS31〜S34、S41及びS42の処理によって更新された管理情報(201、202、501、502)の内容を示す図である。
先ず、例えばホスト装置50から論理アドレス「1」が供給された場合に、図16に示す管理情報(201、202、501)に基づく、図14に示すステップS51、S52の実行によってアクセスブロック番号を決定する動作について説明する。
11、11A コントローラ
12 RAM
100 メモリシステム
201 物理ブロック情報
202 変換テーブル
401 単独再利用ブロック情報
501 管理グループ情報
502 余りブロック情報
Claims (7)
- メモリシステムであって、
夫々が複数のメモリセルを含む複数のブロックが形成されているメモリセルアレイと、
夫々がk個(kは2以上の整数)の前記ブロックを含む複数の管理グループの各々毎に、前記管理グループ内に不良ブロックが存在する場合には不良を表す状態情報を対応付けして示す物理ブロック情報を生成するコントローラと、を有し、
前記コントローラは、
前記複数の管理グループのうちで前記不良を表す前記状態情報に対応付けされている前記管理グループ毎に、当該管理グループに含まれる前記k個のブロックのうちの前記不良ブロック以外のブロックを再利用ブロックとして設定し、前記管理グループ毎に設定された前記再利用ブロックの総数が前記k個となる場合に前記k個の前記再利用ブロックを新たな前記管理グループとして設定することを特徴とするメモリシステム。 - 前記メモリセルアレイには、
前記物理ブロック情報と共に前記再利用ブロックを表す物理ブロック番号が格納される管理情報領域が設けられていることを特徴とする請求項1に記載のメモリシステム。 - 前記コントローラは、
外部装置からの書込アクセスに応じてデータの書き込み処理を施したブロックのうちでデータの書き込みに失敗したブロックを前記不良ブロックとして検知し、
前記不良ブロックが検知されたときに、検知された前記不良ブロックを含んでいる前記管理グループに対応付けされている前記状態情報を、不良を表す状態に更新することを特徴とする請求項2に記載のメモリシステム。 - 前記コントローラは、
前記新たな前記管理グループに含まれる前記k個の再利用ブロックのうちから前記不良ブロックが検知された場合には、前記新たな管理グループを不良状態に設定すると共に、前記新たな管理グループに含まれる前記k個の再利用ブロックのうちから前記不良ブロックを除くブロックの物理ブロック番号を前記管理情報領域に追記することを特徴とする請求項3に記載のメモリシステム。 - 前記メモリセルアレイには、
前記複数のブロックの各々に対応付けして、前記管理グループに含まれるブロック各々の前記物理ブロック番号を表す管理グループ情報が格納されていることを特徴とする請求項1〜3のいずれか1に記載のメモリシステム。 - 前記メモリセルアレイは、NAND型フラッシュメモリからなり、
前記管理グループ情報は、前記複数のブロック各々の少なくとも1つのページの冗長領域に格納されることを特徴とする請求項5に記載のメモリシステム。 - 夫々が複数のメモリセルを含む複数のブロックが形成されているメモリセルアレイを有するメモリの管理方法であって、
夫々がk個(kは2以上の整数)の前記ブロックを含む複数の管理グループの各々毎に、前記管理グループ内に不良ブロックが存在する場合には不良を表す状態情報を対応付けして示す物理ブロック情報を生成し、
前記複数の管理グループのうちで前記不良を表す前記状態情報に対応付けされている前記管理グループ毎に、当該管理グループに含まれる前記k個のブロックのうちの前記不良ブロック以外のブロックを再利用ブロックとして設定し、前記管理グループ毎に設定された前記再利用ブロックの総数が前記k個となる場合に前記k個の前記再利用ブロックを新たな前記管理グループとして設定することを特徴とするメモリの管理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017064935A JP6912240B2 (ja) | 2017-03-29 | 2017-03-29 | メモリシステム及びメモリの管理方法 |
US15/937,816 US20180285022A1 (en) | 2017-03-29 | 2018-03-27 | Memory system, memory management method and semiconductor device |
CN201810269584.0A CN108694130B (zh) | 2017-03-29 | 2018-03-29 | 存储器系统及存储器的管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017064935A JP6912240B2 (ja) | 2017-03-29 | 2017-03-29 | メモリシステム及びメモリの管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018169688A true JP2018169688A (ja) | 2018-11-01 |
JP6912240B2 JP6912240B2 (ja) | 2021-08-04 |
Family
ID=63672498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017064935A Active JP6912240B2 (ja) | 2017-03-29 | 2017-03-29 | メモリシステム及びメモリの管理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180285022A1 (ja) |
JP (1) | JP6912240B2 (ja) |
CN (1) | CN108694130B (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018373A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
US20080209107A1 (en) * | 2007-02-26 | 2008-08-28 | Micron Technology, Inc. | Apparatus, method, and system of NAND defect management |
JP2009245163A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1255733C (zh) * | 2001-07-25 | 2006-05-10 | 索尼株式会社 | 非易失性存储器和非易失性存储器的数据改写方法 |
US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
ITVA20050061A1 (it) * | 2005-11-08 | 2007-05-09 | St Microelectronics Srl | Metodo di gestione di un dispositivo di memoria non volatile e relativa memoria |
JP5087347B2 (ja) * | 2007-09-06 | 2012-12-05 | 株式会社日立製作所 | 半導体記憶装置及び半導体記憶装置の制御方法 |
WO2009124320A1 (en) * | 2008-04-05 | 2009-10-08 | Fusion Multisystems, Inc. | Apparatus, system, and method for bad block remapping |
KR101510120B1 (ko) * | 2008-11-21 | 2015-04-10 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 관리 방법 |
US8832507B2 (en) * | 2010-08-23 | 2014-09-09 | Apple Inc. | Systems and methods for generating dynamic super blocks |
TWI425357B (zh) * | 2010-09-27 | 2014-02-01 | Silicon Motion Inc | 用來進行區塊管理之方法以及記憶裝置及控制器 |
US10289480B2 (en) * | 2015-03-12 | 2019-05-14 | Toshiba Memory Corporation | Memory system |
KR102645572B1 (ko) * | 2016-11-29 | 2024-03-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
-
2017
- 2017-03-29 JP JP2017064935A patent/JP6912240B2/ja active Active
-
2018
- 2018-03-27 US US15/937,816 patent/US20180285022A1/en not_active Abandoned
- 2018-03-29 CN CN201810269584.0A patent/CN108694130B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018373A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
US20080209107A1 (en) * | 2007-02-26 | 2008-08-28 | Micron Technology, Inc. | Apparatus, method, and system of NAND defect management |
JP2009245163A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108694130A (zh) | 2018-10-23 |
JP6912240B2 (ja) | 2021-08-04 |
US20180285022A1 (en) | 2018-10-04 |
CN108694130B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US9817588B2 (en) | Memory device and operating method of same | |
JP4948793B2 (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
JP4666080B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US7240178B2 (en) | Non-volatile memory and non-volatile memory data rewriting method | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JPWO2009004674A1 (ja) | 記憶装置、ディスク装置、書込み判定方法、制御装置 | |
US8316208B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP2009086738A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP6912240B2 (ja) | メモリシステム及びメモリの管理方法 | |
JP2012174106A (ja) | フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置 | |
JP4710918B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952742B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2013250603A (ja) | メモリ管理装置および方法、並びにプログラム | |
WO2016056290A1 (ja) | メモリコントローラ、メモリシステム、記憶装置、情報処理システムおよび記憶制御方法 | |
JP4952741B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3646679B2 (ja) | 不揮発性メモリのデータ書き換え方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4818453B1 (ja) | 電子機器およびデータ読み出し方法 | |
JP2009181254A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
KR100892608B1 (ko) | 플래시 메모리의 오류블록 관리 방법 | |
JP4760826B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP7030636B2 (ja) | メモリシステムおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6912240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |