JP2018164216A

JP2018164216A - 増幅器

Info

Publication number: JP2018164216A
Application number: JP2017061034A
Authority: JP
Inventors: 裕之福山; Hiroyuki Fukuyama; 直樹三浦; Naoki Miura; 慎介中野; Shinsuke Nakano; 秀之野坂; Hideyuki Nosaka
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2017-03-27
Filing date: 2017-03-27
Publication date: 2018-10-18
Anticipated expiration: 2037-03-27
Also published as: JP6698045B2

Abstract

【課題】入力信号の周波数が低くても出力信号の立ち上がり時間ｔ_ｒと立ち下がり時間ｔ_ｆを小さくできる増幅器を提供する。
【解決手段】入力される正弦波の周波数が低い場合、出力波形のクロスポイントでの信号変化のかむ基を大きくする前置部１０と、前置部１０の出力信号を矩形波に変換するリミッタ増幅器２０とを備え、前置部１０は、第１トランジスタＱ１のエミッタ電極と第２トランジスタのエミッタ電極を接続したエミッタ結合回路４０と、エミッタ結合回路４０にバイアス電流を供給する定電流源ＣＳ１と、第１トランジスタＱ１のコレクタ電極と電源ＶＣＣの間に接続される第１抵抗Ｒ１と、第２トランジスタＱ２のコレクタ電極と電源ＶＣＣの間に接続される第２抵抗Ｒ２と、第１トランジスタＱ１のコレクタ電極と第２トランジスタＱ２のコレクタ電極の間に接続されるコンデンサＣ０とを備える。
【選択図】図４

Description

本発明は、クロック信号を増幅して波形整形する増幅器に関する。

ディジタル回路、サンプリング回路、及びスイッチドキャパシタ回路等では、データ信号のタイミング制御のため、高電圧値と低電圧値を一定の周期で繰り返すクロック信号を利用している。これらの回路の多くは、クロック信号の値の変化に連動して、出力データ信号が変化する動作を行う。したがって、クロック信号は、値が急峻に変化する矩形波であることが望ましい。

しかしながら、回路に入力されるクロック信号は、一定の周期の信号が発生し易い正弦波状の波形となっていることが多い。このため、クロック信号を利用する回路では、入力部にリミッタ増幅器を備え、入力された正弦波状のクロック信号を、回路の動作に適した
矩形波に波形整形して利用する。リミッタ増幅器には、例えば非特許文献１に開示されている差動増幅器が用いられる。

P.R.ク゛レイ・R.G.メイヤー著、永田穣監訳、「超LSIのためのアナログ集積回路設計技術（上）」、p.181、培風館、1990年

従来のリミッタ増幅器は、入力される正弦波の周波数が低い場合、出力する矩形波の波形の立ち上がり時間ｔ_ｒと立ち下がり時間ｔ_ｆを短縮することが難しいという課題がある。

図１２に、従来のリミッタ増幅器の入出力波形の例を示す。図１２の横方向は時間、縦方向は出力電圧である。利得Ｇの従来のリミッタ増幅器に、入力信号としてクロスポイントを中心とした振幅ΔＶ_ｉａの正弦波信号を入力すると、出力信号は、線形に振幅がＧ倍された正弦波信号（破線）にはならず、振幅が一定に制限された矩形波状の出力波形（実線）が得られる。

この出力波形の立ち上がりと立ち下がりの遷移時間ｔ_ｒｆは、差動出力の非反転出力信号と反転出力信号が交わる点（クロスポイント）での傾きの逆数に概ね比例する。この傾きｍは次式で表せる。

式（１）から明らかなように、出力波形のクロスポイントでの傾きｍは、入力信号の周波数に依存し、周波数が低いと小さくなる。前述したように、遷移時間ｔ_ｒｆはクロスポイントでの傾きｍの逆数に概ね比例するので、遷移時間ｔ_ｒｆは周波数が低いと大きくなる。従来のリミッタ増幅器のみによる増幅器の構成のままでこの問題を解決するには、リミッタ増幅器の利得Ｇをより大きくする必要がある。しかし、この場合、リミッタ増幅器には高周波領域でも高い利得が求められ、極めて高性能な電子デバイス技術が必要になるのと同時に、発振現象等の不具合が生じやすくなる。よって遷移時間ｔ_ｒｆは、入力信号の周波数が低い場合に短縮するのが困難である。

本発明は、この課題に鑑みてなされたものであり、入力される正弦波の周波数が低くても出力信号の立ち上がり時間ｔ_ｒと立ち下がり時間ｔ_ｆを小さくできる増幅器を提供することを目的とする。

本実施形態の一態様に係る増幅器は、入力される正弦波の周波数が低い場合、出力波形のクロスポイントでの信号変化の傾きを大きくする前置部と、前記出力信号を矩形波に変換するリミッタ増幅器とを備えることを要旨とする。

本発明の増幅器によれば、入力される正弦波の周波数が低くても出力信号の立ち上がり時間ｔ_ｒと立ち下がり時間ｔ_ｆを小さくできる。

本発明に係る増幅器の基本的な構成例を示す図である。本発明に係る増幅器の他の構成例を示す図である。本発明の第１実施形態に係る前置部の具体例を示す図である。本発明の第２実施形態に係る前置部の具体例を示す図である。本発明の第３実施形態に係る前置部の具体例を示す図である。図５に示す前置部を備えた増幅器の周波数特性の例を示す図である。図５に示す前置部を備えた増幅器の出力波形の例を示す図である。本発明の第４実施形態に係る前置部の他の具体例を示す図である。図８に示す前置部を備えた増幅器の周波数特性の例を示す図である。図８に示す前置部を備えた増幅器の出力波形の例を示す図である。本発明の第１実施形態に係る増幅器の具体例を示す図である。従来のリミッタ増幅器の入出力波形の例を示す図である。

以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。実施形態を説明する前に、本発明の原理について説明する。

〔本発明の原理〕
図１に、本発明に係る増幅器１の基本的な構成例を示す。増幅器１は、前置部１０と、リミッタ増幅器２０を備える。

前置部１０は、入力される正弦波の周波数が低い場合、クロスポイントでの信号変化の傾きの大きな出力信号を生成する。前置部１０は、例えば積分器で構成できる。積分器の利得の周波数特性は、Ａ/(jω)の依存性を有する。

この前置部１０に、入力信号としてクロスポイントを中心とした振幅ΔＶ_ｉａの正弦波信号を入力すると、前置部１０の出力波形のクロスポイントにおける信号変化の傾きの大きさは、｜Ａ/(jω)｜×ωΔＶ_ｉａ＝ＡΔＶ_ｉａとなり、正弦波信号の周波数ωに依存しなくなる。

この作用は、積分器の利得の周波数特性が、Ａ/(jω)の式から明らかなように低周波数領域では高利得であり、高周波数領域では低利得であることによって得られる。前置部１０に入力される正弦波の周波数が低い場合に、積分器の利得は高くなる。このため、前置部１０は、入力波形のクロスポイントにおける信号変化の傾きの大きさが小さくなることを相殺し、出力波形のクロスポイントにおける信号変化の傾きの大きさを一定に保つ働きをする。

リミッタ増幅器２０は、前置部１０の出力信号を更に矩形波に変換する。上記のようにリミッタ増幅器２０への入力波形のクロスポイントにおける信号変化の傾きは、±ＡΔＶ_iaであるので、利得Ｇのリミッタ増幅器２０で増幅すると、その傾きの大きさはＡＧΔＶ_iaと表せる。

従って、リミッタ増幅器２０のクロスポイントにおける傾きも、正弦波信号の周波数ωに依存しなくなり、出力される矩形状の信号波形の立ち上がり時間と立ち下がり時間も、周波数に依らず変わらなくなる。

このように、本発明に係る増幅器１は、クロックとして入力された正弦波信号の周波数が低くても、出力する矩形波の信号波形の立ち上がり時間と立ち下がり時間を、従来のリミッタ増幅器のみによる増幅器よりも小さくできる。また、増幅器１は、高周波数側の利得が低くて良いので高性能な電子デバイスを用いることなく実現できる。

また、本発明に係る増幅器１は、図２に示すように構成しても良い。図２に示す増幅器２の前置部１０は、積分器３２と線形増幅器３３の並列接続で構成される点で増幅器１（図１）と異なる。

積分器３２は、入力信号を積分する。線形増幅器３３は、入力信号を一定利得で増幅した出力信号を出力する。

積分器３２の利得の周波数特性は、Ａ/(jω)の依存性を有し、線形増幅器３３は、広帯域にわたって一定の利得Ｂを有する。したがって、前置部１０全体として、Ａ/(jω)＋Ｂの周波数特性を示す。この前置部１０の出力信号は、更に利得Ｇのリミッタ増幅器２０で増幅される。このため、増幅器２は、ＧＡ/(jω)＋ＧＢの周波数特性を示す。このように構成した場合、積分器３２の利得Ａ/(jω)がＢよりも大きくなる低周波数領域においては、本実施形態に係る増幅器１について説明したのと同様の原理により、クロックとして入力された正弦波信号の周波数が低くても、出力する矩形波の信号波形の立ち上がり時間と立ち下がり時間を、従来のリミッタ増幅器のみによる増幅器よりも小さくする作用が得られる。一方、積分器３２の利得Ａ/(jω)が小さくなる高周波数領域においては、リミッタ増幅器２０への入力信号の振幅は、ＢΔＶ_iaで一定となり、それ以下に小さくならない。このため、増幅器２によれば、高周波数領域でも増幅器の内部雑音によってＳ/Ｎ比が悪化しない。つまり、増幅器２は、クロックとして入力する正弦波信号の周波数について、より広い範囲で良質な出力波形が得られる増幅器とすることができる。

なお、前述した説明から明らかなように、本実施形態に係る増幅器２の前置部１０は、必ずしも積分器と線形増幅器の並列接続で構成する必要はない。前置部１０が、積分器と線形増幅器の特性を融合した、全体としてＡ/(jω)＋Ｂの周波数特性を示す回路構成となっていれば、本実施形態に係る増幅器２の前置部１０として利用することができる。

以上説明したように本実施形態に係る増幅器１,２によれば、入力信号の周波数が低くても出力信号の値の遷移時間ｔ_ｒｆを小さくできる。次に、増幅器１と増幅器２のそれぞれの実施形態について説明する。

〔第１実施形態〕
図３に、第１実施携形態に係る増幅器１の前置部１１の具体的な構成例を示す。前置部１１の第１出力端子と第２出力端子のそれぞれは、図示を省略しているリミッタ増幅器２０の反転入力端子と非反転入力端子に接続される。以降説明する実施形態において、リミッタ増幅器２０の表記は省略する。

前置部１１は、第１トランジスタＱ１のエミッタ電極と第２トランジスタＱ２のエミッタ電極を接続したエミッタ結合回路４０と、エミッタ結合回路４０にバイアス電流を供給する定電流源ＣＳ１と、第１トランジスタＱ１のコレクタ電極と電源ＶＣＣの間に接続される第１抵抗Ｒ１と、第２トランジスタＱ２のコレクタ電極と電源ＶＣＣの間に接続される第２抵抗Ｒ２と、第１トランジスタＱ１のコレクタ電極と第２トランジスタＱ２のコレクタ電極の間に接続されるコンデンサＣ０とを備える。

ここで第１トランジスタＱ１と第２トランジスタＱ２の特性は同一とする。また、第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値は同一とする。

前置部１１の利得Ｇ_ｐｒは次式で表せる。

ここで、ｇ_ｍは第１トランジスタＱ１と第２トランジスタＱ２の相互コンダクタンス、Ｒ_１は第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、およびＣ_０はコンデンサＣ０の容量値である。

式（２）は、式（３）に示す周波数の範囲において式（４）で近似できる。つまり、前置部１１は、式（３）に示す周波数の範囲において積分器と同様の周波数特性を持つ。

このため、本実施形態の前置部１１とリミッタ増幅器２０を組み合わせた増幅器１は、式（３）に示す周波数の範囲で、クロックとして入力された正弦波信号の周波数が低くても、出力される矩形状の信号波形の立ち上がり時間と立ち下がり時間を、リミッタ増幅器のみによる場合よりも小さくできる増幅器を構成する。

〔第２実施形態〕
図４に、第２実施携形態に係る増幅器１の前置部１２の具体的な構成例を示す。

前置部１２は、第１トランジスタＱ１のエミッタ電極と第２トランジスタＱ２のエミッタ電極を接続したエミッタ結合回路４０と、エミッタ結合回路４０にバイアス電流を供給する定電流源ＣＳ１と、第１トランジスタＱ１のコレクタ電極と電源ＶＣＣの間に接続される第１抵抗Ｒ１と、第２トランジスタＱ２のコレクタ電極と電源ＶＣＣの間に接続される第２抵抗Ｒ２と、第１トランジスタＱ１のコレクタ電極とベース電極の間に接続される第１コンデンサＣ１と、第１トランジスタＱ１のベース電極と第１入力端子の間に接続される第３抵抗Ｒ３と、第２トランジスタＱ２のコレクタ電極とベース電極の間に接続される第２コンデンサＣ２と、第２トランジスタＱ２のベース電極と第２入力端子の間に接続される第４抵抗Ｒ４とを備える。

ここで、第１トランジスタＱ１と第２トランジスタＱ２の特性、第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、第３抵抗Ｒ３と第４抵抗Ｒ４の抵抗値、および第１コンデンサＣ１と第２コンデンサＣ２の容量値は、それぞれ同一とする。

前置部１２の利得Ｇ_ｐｒは次式で表せる。

ここで、ｇ_ｍは第１トランジスタＱ１と第２トランジスタＱ２の相互コンダクタンス、Ｒ_１は第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、Ｒ_３は第３抵抗Ｒ３と第４抵抗Ｒ４の抵抗値、およびＣ_１は第１コンデンサＣ１と第２コンデンサＣ２の容量値である。

式（５）は、式（６）に示す周波数の範囲において式（７）で近似できる。つまり、前置部１２は、式（６）に示す周波数の範囲において積分器と同様の周波数特性を持つ。

このため、本実施形態の前置部１２とリミッタ増幅器２０を組み合わせた増幅器１は、式（６）に示す周波数の範囲で、クロックとして入力された正弦波信号の周波数が低くても、出力される矩形状の信号波形の立ち上がり時間と立ち下がり時間を、リミッタ増幅器のみによる場合よりも小さくできる増幅器を構成する。

〔第３実施形態〕
図５に、第３実施携形態に係る増幅器２（図２）の前置部１３の具体的な構成例を示す。

前置部１３は、第１トランジスタＱ１のエミッタ電極と第２トランジスタＱ２のエミッタ電極を接続したエミッタ結合回路４０と、エミッタ結合回路４０にバイアス電流を供給する定電流源ＣＳ１と、記第１トランジスタＱ１のコレクタ電極と電源ＶＣＣの間に直列に接続される第１抵抗Ｒ１と第５抵抗Ｒ５と、第２トランジスタＱ２のコレクタ電極と電源ＶＣＣの間に直列に接続される第２抵抗Ｒ２と第６抵抗Ｒ６と、第１抵抗Ｒ１と第５抵抗Ｒ５の接続点と、第２抵抗Ｒ２と第６抵抗Ｒ６の接続点との間に接続されるコンデンサＣ０とを備える。

ここで、第１トランジスタＱ１と第２トランジスタＱ２の特性、第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、および第５抵抗Ｒ５と第６抵抗Ｒ６の抵抗値は、それぞれ同一とする。

前置部１３の利得Ｇ_ｐｒは次式で表せる。

ここで、ｇ_ｍは第１トランジスタＱ１と第２トランジスタＱ２の相互コンダクタンス、Ｒ_１は第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、Ｒ_５は第５抵抗Ｒ５と第６抵抗Ｒ６の抵抗値、およびＣ_０はコンデンサＣ０の容量値である。

式（８）は、式（９）に示す周波数の範囲において式（１０）で近似できる。つまり、前置部１３は、式（９）に示す周波数の範囲において、積分器３２と線形増幅器３３を並列接続した構成（図２）の前置部と同様の周波数特性を持つ。

このため、本実施形態の前置部１３とリミッタ増幅器２０を組み合わせた増幅器２は、式（９）に示す周波数の範囲で、クロックとして入力された正弦波信号の周波数が低くても、出力される矩形状の信号波形の立ち上がり時間と立ち下がり時間を、リミッタ増幅器のみによる場合よりも小さくできる増幅器を構成する。

図６に、本実施形態に係る増幅器２の周波数特性の一例を示す。図６の横軸は周波数[Hz]、縦軸は利得[dB]である。破線は、従来のリミッタ増幅器のみからなる増幅器の周波数特性であり、10GHzでの利得を本実施形態の増幅器２の利得に揃えたものである。実線は、本実施形態の特性である。

70MHz付近から1GHz付近までの範囲は、ＧＡ/(jω)の周波数特性を示し、1GHz以上では一定の利得ＧＢの周波数特性を示し、全体ではＧＡ/(jω)＋ＧＢの周波数特性を示す。なお、20GHz以上で利得が低下するのは、エミッタ結合回路４０の周波数特性の影響のためである。

図７に、本実施形態に係る増幅器２に100MHzの正弦波を入力した場合の出力波形を示す。図７の横軸は時間[s]、縦軸は出力電圧[V]である。破線は、従来のリミッタ増幅器のみからなる増幅器の出力波形である。実線は、本実施形態の増幅器２の出力波形である。

従来のリミッタ増幅器のみからなる増幅器の出力波形（破線）の立ち下がり時間ｔ_ｆは、ｔ_ｆ＝235psである。前置部１３を用いた増幅器２の出力波形（実線）の立ち下がり時間ｔ_ｆは、ｔ_ｆ＝104psと半分以下に短縮されている。なお、図示しない立ち上がり時間ｔ_ｒについても同様に短縮される。

このように本実施形態の増幅器２によれば、クロック信号の立ち上がりと立ち下がりの遷移時間ｔ_ｒｆを短縮することができる。

〔第４実施形態〕
図８に、第４実施携形態に係る増幅器２（図２）の前置部１４の具体的な構成例を示す。

前置部１４は、第１トランジスタＱ１のエミッタ電極と第２トランジスタＱ２のエミッタ電極を接続したエミッタ結合回路４０と、エミッタ結合回路４０にバイアス電流を供給する定電流源ＣＳ１と、第１トランジスタＱ１のコレクタ電極と電源ＶＣＣの間に接続される第１抵抗Ｒ１と、第２トランジスタＱ２のコレクタ電極と電源ＶＣＣの間に接続される第２抵抗Ｒ２と、第１トランジスタＱ１のベース電極と第１入力端子の間に接続される第３抵抗Ｒ３と、第２トランジスタＱ２のベース電極と第２入力端子の間に接続される第４抵抗Ｒ４と、第１トランジスタＱ１のコレクタ電極とベース電極の間に直列に接続される第５抵抗Ｒ５と第１コンデンサＣ１と、第２トランジスタＱ２のコレクタ電極とベース電極の間に直列に接続される第６抵抗Ｒ６と第２コンデンサＣ２とを備える。

ここで、第１トランジスタＱ１と第２トランジスタＱ２の特性、第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、第３抵抗Ｒ３と第４抵抗Ｒ４の抵抗値、および第５抵抗Ｒ５と第６抵抗Ｒ６の抵抗値、および第１コンデンサＣ１と第２コンデンサＣ２の容量値は、それぞれ同一とする。

前置部１４の利得Ｇ_ｐｒは次式で表せる。

ここで、ｇ_ｍは第１トランジスタＱ１と第２トランジスタＱ２の相互コンダクタンス、Ｒ_１は第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値、Ｒ_３は第３抵抗Ｒ３と第４抵抗Ｒ４の抵抗値、Ｒ_３は第５抵抗Ｒ５と第６抵抗Ｒ６の抵抗値、およびＣ_１は第１コンデンサＣ１と第２コンデンサＣ２の容量値である。

式（１１）は、式（１２）に示す周波数の範囲において式（１３）で近似できる。つまり、前置部１４は、式（１２）に示す周波数の範囲において、積分器３２と線形増幅器３３を並列接続した構成（図２）の前置部と同様の周波数特性を持つ。

このため、本実施形態の前置部１４を含む増幅器２は、式（１２）に示す周波数の範囲で、クロックとして入力された正弦波信号の周波数が低くても、出力される矩形状の信号波形の立ち上がり時間と立ち下がり時間を、リミッタ増幅器のみによる場合よりも小さくできる増幅器を構成する。

図９に、本実施形態の前置部１４を含む増幅器２の周波数特性の一例を示す。図１０に、本実施形態の前置部１４を含む増幅器２に100MHzの正弦波を入力した場合の出力波形を示す。図９と図１０の縦軸と横軸の関係は、上記の図６,７と同じである。

前置部１４を用いた増幅器２の出力波形（実線）の立ち下がり時間ｔ_ｆは、ｔ_ｆ＝93psと、従来のリミッタ増幅器のみからなる増幅器の半分以下に短縮されている。

以上説明したように本実施形態の増幅器１,２によれば、周波数が低くても出力信号の立ち上がり時間ｔ_ｒと立ち下がり時間ｔ_ｆを小さくできる。つまり、クロック信号の値が変化する際の遷移時間ｔ_ｒｆを短縮できる増幅器を実現できる。

なお、上記の実施形態では、ＮＰＮ型トランジスタで構成した例を用いて説明を行ったが、ＰＮＰ型のトランジスタを用いても同様の増幅器が実現できる。また、トランジスタは電界効果トランジスタに置き代えても良い。

なお、本実施形態の増幅器１,２は、一般的なリミッタ増幅器２０を用いて構成するが、通常は、前置部の出力端子の直流電圧値と、リミッタ増幅器２０の入力端子の直流電圧値は一致しない。その場合は、前置部とリミッタ増幅器２０との間にレベルシフト回路５０を挿入しても良い。なお、レベルシフト回路５０は一般的なものである。

図１１に、前置部１１とリミッタ増幅器として利用する差動増幅器２１の間にレベルシフト回路５０を挿入した増幅器の構成例を示す。このように本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内で変形が可能である。

１、２：増幅器
１０、１１、１２、１３、１４：前置部
２０：リミッタ増幅器
２１：差動増幅器
３０：第１積分器
３１：第２積分器
３２：積分器
３３：線形増幅器
４０：エミッタ結合回路
５０：レベルシフト回路
Ｑ１：第１トランジスタ
Ｑ２：第２トランジスタ
Ｒ１：第１抵抗
Ｒ２：第２抵抗
Ｒ３：第３抵抗
Ｒ４：第４抵抗
Ｒ５：第５抵抗
Ｒ６：第６抵抗
Ｃ０：コンデンサ
Ｃ１：第１コンデンサ
Ｃ２：第２コンデンサ

Claims

入力される正弦波の周波数が低い場合、出力波形のクロスポイントでの信号変化の傾きを大きくする前置部と、
前記出力信号を矩形波に変換するリミッタ増幅器と
を備えることを特徴とする増幅器。
前記前置部は、入力信号を積分する積分器で構成されることを特徴とする請求項１に記載の増幅器。
前記前置部は、
第１トランジスタのエミッタ電極と第２トランジスタのエミッタ電極を接続したエミッタ結合回路と、
前記エミッタ結合回路にバイアス電流を供給する定電流源と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第１抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に接続される第２抵抗と、
前記第１トランジスタのコレクタ電極と前記第２トランジスタのコレクタ電極の間に接続されるコンデンサと
を備えることを特徴とする請求項１又は２に記載の増幅器。
前記前置部は、
第１トランジスタのエミッタ電極と第２トランジスタのエミッタ電極を接続したエミッタ結合回路と、
前記エミッタ結合回路にバイアス電流を供給する定電流源と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第１抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に接続される第２抵抗と、
前記第１トランジスタのコレクタ電極とベース電極の間に接続される第１コンデンサと、
前記第１トランジスタのベース電極と第１入力端子の間に接続される第３抵抗と、
前記第２トランジスタのコレクタ電極とベース電極の間に接続される第２コンデンサと、
前記第２トランジスタのベース電極と第２入力端子の間に接続される第４抵抗と
を備えることを特徴とする請求項１又は２に記載の増幅器。
前記前置部は、
入力信号を積分する積分器と、
前記入力信号を一定利得で増幅した信号を出力する線形増幅器とが並列に接続されることを特徴とする請求項１に記載の増幅器。
前記前置部は、
第１トランジスタのエミッタ電極と第２トランジスタのエミッタ電極を接続したエミッタ結合回路と、
前記エミッタ結合回路にバイアス電流を供給する定電流源と、
前記第１トランジスタのコレクタ電極と電源の間に直列に接続される第１抵抗と第５抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に直列に接続される第２抵抗と第６抵抗と、
前記第１抵抗と前記第５抵抗の接続点と、前記第２抵抗と前記第６抵抗の接続点との間に接続されるコンデンサと
を備えることを特徴とする請求項１又は５に記載の増幅器。
前記前置部は、
第１トランジスタのエミッタ電極と第２トランジスタのエミッタ電極を接続したエミッタ結合回路と、
前記エミッタ結合回路にバイアス電流を供給する定電流源と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第１抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に接続される第２抵抗と、
前記第１トランジスタのベース電極と第１入力端子の間に接続される第３抵抗と、
前記第２トランジスタのベース電極と第２入力端子の間に接続される第４抵抗と、
前記第１トランジスタのコレクタ電極とベース電極の間に直列に接続される第５抵抗と第１コンデンサと、
前記第２トランジスタのコレクタ電極とベース電極の間に直列に接続される第６抵抗と第２コンデンサと
を備えることを特徴とする請求項１又は５に記載の増幅器。