JP2018160384A - Ｌｅｄ点灯装置及びｌｅｄ照明装置 - Google Patents

Abstract

【課題】故障発生時に発生し得るＬＥＤの点滅動作を確実に防止することができるＬＥＤ点灯装置を提供する。【解決手段】ＬＥＤ点灯装置１は、入力電圧Ｖｉｎから直流出力を生成してＬＥＤ２に供給するＤＣ／ＤＣコンバータ２０と、ＤＣ／ＤＣコンバータ２０のスイッチング動作に応じて２次側制御電源Ｖｃｃ２を生成する２次補助電源回路４０と、２次側制御電源Ｖｃｃ２の閾値Ｖｔｈ未満への電圧低下を検出する電源検出部６３１及び電圧低下の検出回数Ｃが所定時間内に所定値Ｃｔｈに達した場合にラッチパルス信号を出力するラッチ判定部６３２を含む制御回路６０と、ラッチパルス信号が入力されると、スイッチング動作にかかわらず入力電圧Ｖｉｎから生成される電圧によってラッチ動作点Ａの電圧を決定及び維持し、ラッチ動作点Ａの電圧によってＤＣ／ＤＣコンバータ２０を停止状態に維持するラッチ回路７０とを備える。【選択図】 図１

Description

本発明は、ＬＥＤ点灯装置及びそれを用いたＬＥＤ照明装置に関する。

特許文献１のＬＥＤ点灯装置は、直流電流を交流電源から生成してＬＥＤに供給するフライバック型のコンバータと、ＬＥＤへの接続手段の電圧を検出する電圧検出手段と、コンバータ及び電圧検出手段と接続する制御回路とを備える。制御回路は、電圧検出手段で検出した検出電圧値と所定電圧との関係に基づいて、ＬＥＤを含む接続手段の異常を検知し、例えば、検出電圧値が所定範囲内にない場合にはコンバータを停止させる。

特開２０１４−２３２６０５号公報

しかし、上記のように故障時にコンバータの動作を停止させるＬＥＤ点灯装置において、故障モードによっては（例えば、コンバータの駆動回路の故障の場合に）コンバータの動作の停止と再起動が繰り返され、これによりＬＥＤが点滅してしまう場合があった。このようなＬＥＤの点滅動作は、故障による消灯又は減光よりも視覚的に煩わしく、ユーザに不快感を与えてしまう。

そこで、本発明は、故障発生時に発生し得るＬＥＤの点滅動作を確実に防止することができるＬＥＤ点灯装置及びそれを用いたＬＥＤ照明装置を提供することを課題とする。

本発明のＬＥＤ点灯装置は、入力電圧から直流出力を生成してＬＥＤに供給するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータのスイッチング動作に応じて２次側制御電源を生成する２次補助電源回路と、２次側制御電源の閾値未満への電圧低下を検出する電源検出部及び電圧低下の検出回数が所定時間内に所定値に達した場合にラッチパルス信号を出力するラッチ判定部を含む制御回路と、ラッチパルス信号が入力されると、スイッチング動作にかかわらず入力電圧から生成される電圧によってラッチ動作点の電圧を決定及び維持し、該ラッチ動作点の電圧によってＤＣ／ＤＣコンバータを停止状態に維持するラッチ回路とを備える。

上記ＬＥＤ点灯装置によると、制御回路が、２次側制御電圧の閾値未満への電圧低下の検出回数が所定時間内に所定値に達した場合にラッチパルス信号を出力し、ラッチ回路が、ラッチパルス信号の入力に応じて、スイッチング動作にかかわらず入力電圧からから生成される電圧によって決定されるラッチ動作点の電圧によってＤＣ／ＤＣコンバータを停止状態に維持する。このように、本実施形態のＬＥＤ点灯装置は、故障発生時に発生し得る２次側制御電源の反復的変動を検出することによってＬＥＤの点滅状態を検出し、これに応じてＬＥＤの消灯状態を維持することができる。したがって、故障発生時に発生し得るＬＥＤの点滅動作を確実に防止することが可能となる。

第１の形態のＬＥＤ点灯装置では、ラッチ動作点は、ＤＣ／ＤＣコンバータのスイッチング素子の入力端子に接続される。これにより、駆動回路などが故障した場合に、確実に上記効果を得ることができる。

第２の形態のＬＥＤ点灯装置では、ＤＣ／ＤＣコンバータが、スイッチング動作を制御する駆動回路を有し、駆動回路が、所定端子にローレベルの電圧が印加されるとスイッチング動作を停止させるように構成され、ラッチ動作点が上記所定端子に接続される。これにより、駆動回路の上記所定端子の内部回路さえ正常であれば、駆動回路などが故障した場合に確実に上記効果が得られる。

第３の形態のＬＥＤ点灯装置では、ＤＣ／ＤＣコンバータが、２次側制御電源とは異なる１次側制御電源の電圧を受けてスイッチング動作を制御する駆動回路を有し、ラッチ動作点が１次側制御電源に接続される。これにより、駆動回路などが故障した場合に、確実に上記効果が得られる。また、駆動回路は、それが正常であるか故障しているかにかかわらず、制御電源の不在により動作することはない。したがって、ラッチ動作時の駆動回路における待機電力がゼロとなり、ＬＥＤ点灯装置の待機電力が最小化される。

上記第１から第３の形態のいずれかのＬＥＤ点灯装置において、ラッチ回路は、入力電圧を基準電位に対して平滑する平滑回路（７１、７２）と、第１の入力端子、第１の出力端子及び第１の接地端子を有するＰチャネル型の第１のトランジスタ（７３）と、第２の入力地端子、第２の出力端子及び第２の接地端子を有するＮチャネル型の第２のトランジスタ（７４）と、第３の入力地端子、第３の出力端子及び第３の接地端子を有するＮチャネル型の第３のトランジスタ（７５）とを有し、第３の出力端子がラッチ動作点であり、第１の接地端子に平滑回路の平滑電圧が入力され、第１の接地端子と第１の入力端子との間に第１の抵抗（７６）が接続され、第１の入力端子と第２の出力端子とが第２の抵抗（７７）を介して接続され、第２の接地端子が基準電位に接続され、第２の入力端子が第３の抵抗（７８）を介して第１の出力端子及び第３の入力端子に接続され、第３の接地端子が基準電位に接続され、第２の出力端子がラッチパルス信号の入力時にハイレベルからローレベルとなるように構成される。これにより、簡素な構成のラッチ回路が実現される。

また、第２の形態の代替例として、ＤＣ／ＤＣコンバータが、スイッチング動作を制御する駆動回路を有し、駆動回路が、所定端子にハイレベルの電圧が印加されるとスイッチング動作を停止させるように構成され、ラッチ動作点が上記所定端子に接続される。この場合、ラッチ回路は、入力電圧を基準電位に対して平滑する平滑回路（７１、７２）と、第１の入力端子、第１の出力端子及び第１の接地端子を有するＰチャネル型の第１のトランジスタ（７３）と、第２の入力地端子、第２の出力端子及び第２の接地端子を有するＮチャネル型の第２のトランジスタ（７４）と、ダイオード（８０）とを有し、ダイオードのカソードがラッチ動作点であり、第１の接地端子に平滑回路の平滑電圧が入力され、第１の接地端子と第１の入力端子との間に第１の抵抗（７６）が接続され、第１の入力端子と第２の出力端子とが第２の抵抗（７７）を介して接続され、第２の接地端子が基準電位に接続され、第２の入力端子が第３の抵抗（７８）を介して第１の出力端子及びダイオードのアノードに接続され、第２の出力端子がラッチパルス信号の入力時にハイレベルからローレベルとなるように構成される。

本発明のＬＥＤ照明装置は、上記いずれかの形態のＬＥＤ点灯装置と、ＬＥＤとを備える。これにより、故障が発生しても点滅による無用な不快感を与えることがないＬＥＤ照明装置が実現される。

第１の実施形態によるＬＥＤ点灯装置及びＬＥＤ照明装置の回路図である。 第１の実施形態によるＬＥＤ点灯装置の動作を説明する図である。 第２の実施形態によるＬＥＤ点灯装置及びＬＥＤ照明装置の回路図である。 第２の実施形態の変形例におけるラッチ回路の回路図である。 第３の実施形態によるＬＥＤ点灯装置及びＬＥＤ照明装置の回路図である。 一変形例におけるラッチ回路を示す図である。 他の変形例におけるラッチ回路を示す図である。

＜第１の実施形態＞
図１に、本発明の第１の実施形態によるＬＥＤ点灯装置１及びそれを含むＬＥＤ照明装置３の回路図を示す。ＬＥＤ照明装置３は、ＬＥＤ点灯装置１及びＬＥＤ２を含む。ＬＥＤ点灯装置１は、商用電源等の交流電源ＡＣからの交流電圧を受けて直流電力をＬＥＤ２に供給する。ＬＥＤ２は、直列接続された複数のＬＥＤからなるＬＥＤアレイである。ＬＥＤ点灯装置１は、入力回路１０、ＤＣ／ＤＣコンバータ２０、１次補助電源回路３０、２次補助電源回路４０、出力検出回路５０、制御回路６０及びラッチ回路７０を備える。

入力回路１０は、ノイズフィルタ１１、ダイオードブリッジ１２及び入力コンデンサ１３を備える。交流入力電圧がダイオードブリッジ１２によって全波整流され、入力コンデンサ１３にはわずかに平滑された脈流電圧が現われる。また、ノイズフィルタ１１の前段に電流ヒューズ（不図示）が接続される。なお、直流電源からの直流電圧がＬＥＤ点灯装置１に入力される場合には入力回路１０はなくてもよい。以下の説明において、ダイオードブリッジ１２の出力電圧、すなわち全波整流電圧を入力電圧Ｖｉｎというものとする。また、ダイオードブリッジ１２の低電位側出力端と同電位の回路点を１次側グランドＧ１という。

ＤＣ／ＤＣコンバータ２０は、トランス２１、スイッチング素子（ＭＯＳＦＥＴ）２２、ダイオード２３、出力コンデンサ２４、駆動回路２５及び電流検知抵抗２６を備え、スイッチング素子２２のＰＷＭ駆動によってＬＥＤ２に直流電力を供給する。なお、本開示において、ＭＯＳＦＥＴのことを単にＦＥＴという。したがって、スイッチング素子２２のことをＦＥＴ２２ともいう。ＤＣ／ＤＣコンバータ２０は、本実施形態においては絶縁型フライバックコンバータからなり、力率改善機能を有する（すなわち、入力コンデンサ１３の容量が出力コンデンサ２４の容量よりも小さい）いわゆるワンコンバータ方式のフライバック回路を構成する。ＦＥＴ２２のオン期間にトランス２１の一次巻線によってエネルギーが蓄積され、ＦＥＴ２２のオフ期間にそのエネルギーがトランス２１の二次巻線側からダイオード２３を介して出力コンデンサ２４に充電される。なお、出力コンデンサ２４の低電位側電極と同電位の回路点を２次側グランドＧ２という。

駆動回路２５はＰＷＭスイッチング制御用のドライバＩＣからなり（以下、「ドライバＩＣ２５」ともいう）、ＦＥＴ２２をＰＷＭ駆動する。ドライバＩＣ２５には、不図示の周辺回路が適宜接続されるものとする。ドライバＩＣ２５は、少なくとも、端子Ｐ１（電源端子）、端子Ｐ２（グランド端子）、端子Ｐ３（ゲート端子）、端子Ｐ４（電流検知端子）及び端子Ｐ５（フィードバック端子）を有する。

端子Ｐ１には１次補助電源回路３０から１次側制御電源Ｖｃｃ１が供給され、端子Ｐ１の電圧が動作開始電圧Ｖｏｎを超えると、ドライバＩＣ２５が動作を開始する。また、端子Ｐ１の電圧が動作下限電圧Ｖｏｆｆ未満（Ｖｏｎ＞Ｖｏｆｆ）となると、ドライバＩＣ２５は動作を停止する。端子Ｐ２は１次側グランドＧ１に接続され、端子Ｐ３はＦＥＴ２２のゲート（入力端子）に接続される。ドライバＩＣ２５の通常動作中は、端子Ｐ３からＦＥＴ２２にゲート信号が供給される。

端子Ｐ４には、ＦＥＴ２２に直列接続された電流検知抵抗２６（低抵抗素子）に流れる電流に比例する電圧が入力される。端子Ｐ４の内部回路は、ＰＷＭ動作のオン／オフサイクルにおいて、ＦＥＴ２２のオン期間に端子Ｐ４の電圧が比較閾値に達するとＦＥＴ２２をオフするように構成される。また、端子Ｐ４の内部回路は、端子Ｐ４の電圧が過電流閾値に達するとＦＥＴ２２のスイッチングを停止させる過電流保護機能を有し、端子Ｐ４は保護機能端子としても使用され得る。

端子Ｐ５には、制御回路６０からのフィードバック信号が入力される。端子Ｐ５の内部回路は、入力される電圧に応じてＦＥＴ２２のＰＷＭ動作におけるオン時間（例えば、端子Ｐ４に関して説明した比較閾値）を決定する。また、端子Ｐ５の内部回路は、端子Ｐ５の電圧が下限値未満となるとＦＥＴ２２のスイッチングを停止させる短絡保護機能、及び端子Ｐ５の電圧が上限値を超えるとＦＥＴ２２のスイッチングを停止させる過電圧保護機能を有する。このように、端子Ｐ５は、保護機能端子としても使用され得る。

１次補助電源回路３０は、起動抵抗３１、トランス２１の補助巻線２１１、ダイオード３２及びコンデンサ３３を備える。１次補助電源回路３０は、１次側グランドＧ１を基準として、１次側制御電源Ｖｃｃ１を生成する。１次側制御電源Ｖｃｃ１は、入力電圧Ｖｉｎから起動抵抗３１を介して供給される降圧電圧と、補助巻線２１１に発生する電圧からダイオード３２を介して供給される整流電圧とがコンデンサ３３によって平滑されて生成される。なお、本開示において、１次側制御電源Ｖｃｃ１の電圧のことを制御電圧Ｖｃｃ１ともいう。制御電源Ｖｃｃ１に関して、ドライバＩＣ２５は、まず起動抵抗３１を介して供給される電圧が動作開始電圧Ｖｏｎを超えると起動し、その後のスイッチング動作によって補助巻線２１１及びダイオード３２から供給される電圧によって動作を継続する。なお、ドライバＩＣ２５において、起動抵抗３１から供給される電圧だけでもＦＥＴ２２の駆動以外の機能（各種保護機能など）は実行可能である。

２次補助電源回路４０は、トランス２１の補助巻線２１２、ダイオード４１、コンデンサ４２及び定電圧回路４３を備える。定電圧回路４３は、シリーズレギュレータ、三端子レギュレータなどである。２次補助電源回路４０は、２次側グランドＧ２を基準として、２次側制御電源Ｖｃｃ２を生成する。補助巻線２１２に発生する電圧がダイオード４１及びコンデンサ４２によって整流平滑され、かつ定電圧回路４３によって安定化されることによって２次側制御電源Ｖｃｃ２が生成される。なお、本開示において、２次側制御電源Ｖｃｃ２の電圧のことを制御電圧Ｖｃｃ２ともいう。制御電圧Ｖｃｃ２は、制御回路６０の動作電源となる。

出力検出回路５０は、電流検出抵抗５１並びに電圧検出抵抗５２及び５３を含む。電流検出抵抗５１はＬＥＤ２の電流経路に挿入接続された低抵抗素子からなり、電圧検出抵抗５２及び５３は出力コンデンサ２４に並列接続された分圧回路からなる。電流検出抵抗５１による出力電流検出値及び電圧検出抵抗５３に発生する出力電圧検出値は、それぞれ制御回路６０に入力される。

制御回路６０は、誤差増幅回路６１、フォトカプラ６２、制御部６３及びフォトカプラ６４を備え、ＤＣ／ＤＣコンバータ２０の動作（すなわち、ドライバＩＣ２５によるＦＥＴ２２のスイッチング動作）を制御する。フォトカプラ６２はフォトダイオード６２ｄ及びフォトトランジスタ６２ｔを含み、フォトカプラ６４はフォトダイオード６４ｄ及びフォトトランジスタ６４ｔを含む。

誤差増幅回路６１は、オペアンプなどを含み、出力検出回路５０から入力される出力電流検出値又は出力電圧検出値が各目標値で一定となるように、誤差増幅信号をフォトダイオード６２ｄに出力する。なお、各目標値は、誤差増幅回路６１内で生成されてもよいし、制御部６３から入力されてもよい。誤差増幅信号に応じて、フォトトランジスタ６２ｔからフィードバック信号がドライバＩＣ２５の端子Ｐ５に出力される。ドライバＩＣ２５に関して上述したように、ドライバＩＣ２５は、端子Ｐ５に入力される電圧に応じてＦＥＴ２２のＰＷＭオン時間を制御する。したがって、誤差増幅回路６１、フォトカプラ６２及びドライバＩＣ２５によってＤＣ／ＤＣコンバータ２０の出力電流の定電流制御又は出力電圧の定電圧制御が実行される。

制御部６３は、電源検出部６３１、ラッチ判定部６３２、計時部６３３及び記憶部６３４を含み、マイコン及びその周辺回路で構成される。電源検出部６３１、ラッチ判定部６３２及び計時部６３３はＣＰＵを構成する。また、このＣＰＵは、上記各部の機能以外に一般的なマイコンのＣＰＵの機能を実行可能なものとする。計時部６３３はタイマなどであり、記憶部６３４はプログラム及びデータを記憶する揮発性及び不揮発性メモリを含む。制御部６３の各部は、バスによって相互に信号及びデータのやり取りが可能な態様で接続されるとともに、外部の回路（フォトカプラ６４、誤差増幅回路６１など）に適宜の入出力インターフェース（ポート）を介して接続されるものとする。

電源検出部６３１は、制御電圧Ｖｃｃ２が閾値Ｖｔｈ未満に低下したことを検出する。閾値Ｖｔｈは、制御部６３が動作可能な動作下限電圧よりも高い電圧である。ラッチ判定部６３２は、電源検出部６３１によって検出される（制御電圧Ｖｃｃ２の閾値Ｖｔｈ未満への低下の）検出回数Ｃが所定時間内に所定値Ｃｔｈに達した場合にラッチパルス信号をフォトカプラ６４に出力する。なお、フォトカプラ６４の入力信号及び出力信号のいずれもラッチパルス信号というものとする。上記所定時間は、例えば、１０秒〜１分程度であればよく、好ましくは３０秒程度である。また、所定値Ｃｔｈは、例えば、２〜１０回程度であればよく、好ましくは５回程度である。また、制御電圧Ｖｃｃ２が動作下限電圧未満となり、制御部６３が停止した場合であっても、検出回数Ｃのカウント値は記憶部６３４の不揮発性メモリに記憶されるものとする。したがって、制御部６３の動作が停止及び再開を繰り返した場合でも、検出回数Ｃが所定時間内に所定値Ｃｔｈに達した場合には、ラッチ判定部６３２は、ラッチパルス信号を出力する。

ラッチ回路７０は、抵抗７１、コンデンサ７２、Ｐチャネル型のトランジスタ７３、Ｎチャネル型のトランジスタ７４、Ｎチャネル型のＦＥＴ７５及び抵抗７６〜７９を備える。抵抗７１及びコンデンサ７２の直列回路が、ダイオードブリッジ１２の高電位出力端と１次側グランドＧ１との間に接続され、入力電圧Ｖｉｎの平滑回路を構成する（コンデンサ７２に抵抗を並列接続して入力電圧Ｖｉｎを分圧してもよい）。トランジスタ７３のエミッタにコンデンサ７２の平滑電圧が入力され、トランジスタ７３のエミッタ−ベース間に抵抗７６が接続される。トランジスタ７３のベースとトランジスタ７４のコレクタとが抵抗７７を介して接続され、トランジスタ７４のエミッタが１次側グランドＧ１に接続される。トランジスタ７４のベースが抵抗７８を介してトランジスタ７３のコレクタ及びＦＥＴ７５のゲートに接続される。ＦＥＴ７５のソースが１次側グランドＧ１に接続され、ゲート−ソース間に抵抗７９が接続される。トランジスタ７４のコレクタがフォトトランジスタ６４ｔのコレクタに接続され、フォトトランジスタ６４ｔのエミッタは１次側グランドＧ１に接続される。ＦＥＴ７５のドレインがラッチ動作点Ａとなり、ＦＥＴ２２のゲートに接続される。

入力電源ＡＣが投入されると、コンデンサ７２に電圧が充電される。その後、制御部６３からラッチパルス信号が出力されない場合には、フォトトランジスタ６４ｔはオフ状態であり、トランジスタ７３にベース電流は流れない。したがって、トランジスタ７３、トランジスタ７４及びＦＥＴ７５はいずれもオフ状態となる。すなわち、この場合には、ラッチ回路７０は、ＤＣ／ＤＣコンバータ２０の動作に影響しない。

一方、制御部６３からラッチパルス信号が出力されると、フォトトランジスタ６４ｔがオンし、トランジスタ７４のコレクタがハイレベルからローレベルとなる。これにより、抵抗７７の電位が下がり、トランジスタ７３のベース電流が流れ、トランジスタ７３がオンする。これにより、コンデンサ７２の電圧がトランジスタ７３及び抵抗７８を介してトランジスタ７４のベースに供給されてトランジスタ７４がオンするとともに、ＦＥＴ７５のゲート−ソース電圧が発生してＦＥＴ７５がオンする。ＦＥＴ７５がオンすることにより、ＦＥＴ２２のゲート信号がローレベルとなり、ＦＥＴ２２がオフされる。ここで、ラッチパルス信号が停止してもトランジスタ７４のベース電流がトランジスタ７３及び抵抗７８を介して供給され続けるため、トランジスタ７３、トランジスタ７４及びＦＥＴ７５のオン状態並びにＦＥＴ２２のオフ状態がその後も維持される。すなわち、一旦ラッチパルス信号が入力されると、ラッチ回路７０に入力電圧Ｖｉｎが供給される限りは、ＦＥＴ７５のオン状態及びＦＥＴ２２のオフ状態がラッチされる。

図２を用いて、ＬＥＤ点灯装置１の動作を説明する。図２は、上段から、制御電圧Ｖｃｃ２、ＦＥＴ２２のゲート信号、制御部６３から出力されるラッチパルス信号、及びＦＥＴ７５の動作状態を示し、各横軸は時間を示す。ゲート信号の黒塗り部分はゲート信号が高周波スイッチングされていることを示し、この高周波スイッチングが行われている期間にＬＥＤ２は点灯され、それ以外の期間にＬＥＤ２は消灯されるものとする。なお、図面は模式的なものであり、電圧及び時間の尺度は図示した通りとは限らない。

時刻ｔ１ａにおいて、ＬＥＤ点灯装置１に故障が発生し、ドライバＩＣ２５の保護機能により又はドライバＩＣ２５自体の動作停止により、ＦＥＴ２２のスイッチングが停止されたものとする。この時点で、制御部６３からのラッチパルス信号はローレベルであり、ＦＥＴ７５はオフ状態である。ＦＥＴ２２がスイッチングを停止したことにより、２次側制御電源Ｖｃｃ２の生成が停止し、その電圧が低下していく。

時刻ｔ１ｂにおいて、制御電圧Ｖｃｃ２が閾値Ｖｔｈを下回る。電源検出部６３１は、この電圧低下を検出し、電源検出部６３１（又はラッチ判定部６３２）が検出回数Ｃのカウント値を０から１に増分する。その後、制御電圧Ｖｃｃ２が制御部６３（すなわち、マイコン）の動作下限電圧未満となることによって制御部６３が動作を停止したとしても、このカウント値は記憶部６３４の不揮発性メモリに記憶される。本例では、所定値Ｃｔｈ＝５であるものとし、時刻ｔ１ｂにおいてはＣ＜Ｃｔｈであるから、ラッチ判定部６３２はラッチパルス信号を出力しない。

時刻ｔ１ｃにおいて、ドライバＩＣ２５が再起動し、ＦＥＴ２２のスイッチングが再開されるものとする。これにより、２次側制御電源Ｖｃｃ２の生成が再開されてその電圧が上昇していく。ただし、故障の原因が取り除かれたわけではなく、ＦＥＴ２２がスイッチングを再開した直後の時刻ｔ２ａに、再びドライバＩＣ２５の保護機能により又はドライバＩＣ２５自体の動作停止により、ＦＥＴ２２のスイッチングが停止する。

時刻ｔ２ａの後も同様に、制御電圧Ｖｃｃ２が閾値Ｖｔｈを下回ったことに伴う検出回数Ｃの増分（ｔ２ｂ、ｔ３ｂ、ｔ４ｂ）→ＦＥＴ２２のスイッチングの再開（ｔ２ｃ、ｔ３ｃ、ｔ４ｃ）→ＦＥＴ２２のスイッチングの停止（ｔ３ａ、ｔ４ａ、ｔ５ａ）が反復される。このような点滅動作は、ドライバＩＣ２５の故障によって、又はドライバＩＣ２５の故障に伴って不安定となった電源電圧Ｖｃｃ２が制御部６３（マイコン）の動作下限電圧を跨いで増減することによって引き起こされ得る。したがって、従来技術のように、仮に制御部６３及びラッチ回路７０がなかったとすると、ＦＥＴ２２のスイッチングの停止と再開の反復によるＬＥＤ２の点滅が継続してしまうことになる。

一方、本実施形態では、時刻ｔ５ｂにおいて、制御電圧Ｖｃｃ２が閾値Ｖｔｈを下回ったことによって検出回数Ｃが所定値Ｃｔｈ＝５に達すると、ラッチ判定部６３２がラッチパルス信号を出力する。なお、時刻ｔ１ａ〜時刻ｔ５ｂは、上記所定時間（例えば３０秒）よりも短いものとする。ラッチパルス信号の出力により、上述したように、ラッチ回路７０の動作によってＦＥＴ７５及びＦＥＴ２２がそれぞれオン状態及びオフ状態となるとともに、その動作状態、すなわちＬＥＤ２の消灯状態（不点状態）が継続される。

以上のように、本実施形態のＬＥＤ点灯装置１は、入力電圧Ｖｉｎから直流出力を生成してＬＥＤ２に供給するＤＣ／ＤＣコンバータ２０と、ＤＣ／ＤＣコンバータ２０のスイッチング動作に応じて２次側制御電源Ｖｃｃを生成する２次補助電源回路４０と、２次側制御電源Ｖｃｃ２の閾値Ｖｔｈ未満への電圧低下を検出する電源検出部６３１及び電圧低下の検出回数Ｃが所定時間内に所定値Ｃｔｈに達した場合にラッチパルス信号を出力するラッチ判定部６３２を含む制御回路６０と、ラッチパルス信号が入力されると、スイッチング動作にかかわらず入力電圧Ｖｉｎから生成される電圧によってラッチ動作点Ａ（ＦＥＴ７５のドレイン）の電圧を決定及び維持し、ラッチ動作点Ａの電圧によってＤＣ／ＤＣコンバータ２０を停止状態に維持するラッチ回路７０を備える。

このように、制御回路６０が、制御電圧Ｖｃｃ２の閾値Ｖｔｈ未満への低下検出回数Ｃが所定時間内に所定値Ｃｔｈに達した場合にラッチパルス信号を出力する。そして、ラッチ回路７０が、ラッチパルス信号の入力に応じて、スイッチング動作にかかわらず入力電圧Ｖｉｎからから生成されるラッチ動作点Ａの電圧によってＤＣ／ＤＣコンバータ２０を停止状態に維持する。このように、本実施形態のＬＥＤ点灯装置１は、故障発生時に発生し得る２次側制御電源Ｖｃｃ２の反復的変動を検出することによってＬＥＤ２の点滅状態を検出し、これに応じてＬＥＤ２の消灯状態を維持することができる。したがって、故障発生時に発生し得るＬＥＤ２の点滅動作が確実に防止される。

また、上記ＬＥＤ点灯装置１の効果により、故障が発生しても点滅による無用な不快感をユーザに与えることがないＬＥＤ照明装置３が実現される。特に、本実施形態では、ラッチ動作点ＡがＦＥＴ２２のゲートに接続されるので、ドライバＩＣ２５などが故障した場合に、確実に上記効果を得ることができる。

＜第２の実施形態＞
上記第１の実施形態では、ラッチ動作点ＡであるＦＥＴ７５のドレインがＦＥＴ２２のゲートに接続される構成を示したが、本実施形態では、ラッチ動作点ＡがドライバＩＣ２５の保護機能端子に接続される構成を示す。

図３に、本実施形態によるＬＥＤ点灯装置１及びそれを含むＬＥＤ照明装置３の回路図を示す。本実施形態において、第１の実施形態と同様の構成には同じ符号を付し、その重複する説明を省略する。

本実施形態では、図３に示すように、ＦＥＴ７５のドレインがドライバＩＣ２５の端子Ｐ５（フィードバック端子）に接続される。これにより、ラッチパルス信号が制御部６３から出力されてＦＥＴ７５がオン状態となると、ドライバＩＣ２５は、上述した端子Ｐ５に関連する短絡保護機能によってＦＥＴ２２のスイッチングを停止させる。その後、端子Ｐ５の電圧がローレベル（１次側グランドＧ１の電位、すなわち０Ｖ）に維持されるので、ドライバＩＣ２５が保護動作を維持するのか、ドライバＩＣ２５が完全に停止した後に再起動するのかにかかわらず、ドライバＩＣ２５がＦＥＴ２２をスイッチングさせることはない。これにより、ＬＥＤ２の消灯状態が維持される。

なお、ラッチ動作点Ａ（ＦＥＴ７５のドレイン）は、端子Ｐ５に限らず、ローレベル入力に応じてＦＥＴ２２のスイッチングを停止させる保護機能端子であれば、他の端子に適用されてもよい。例えば、ドライバＩＣ２５の仕様によっては、ダイオードブリッジ１２の全波整流出力の分圧値を検出する入力電圧検出端子が設けられ、この入力電圧検出端子がローレベルに維持される場合にＦＥＴ２２のスイッチングを停止させるように構成される。このような場合に、ＦＥＴ７５のドレインが入力電圧検出端子に接続されてもよい。

以上のように、本実施形態のＬＥＤ点灯装置１でも、第１の実施形態と同様の効果が得られる。すなわち、故障発生時に発生し得る２次側制御電源Ｖｃｃ２の反復的変動を検出することによってＬＥＤ２の点滅状態を検出し、その後のＬＥＤ２の消灯状態を維持することが可能となるので、故障発生時に発生し得るＬＥＤ２の点滅動作が確実に防止される。特に、本実施形態では、ローレベルの電圧が印加されるとスイッチング動作を停止させるように構成されたドライバＩＣ２５の端子Ｐ５にラッチ動作点Ａが接続される。これにより、ドライバＩＣ２５の端子Ｐ５の内部回路さえ正常であれば、ドライバＩＣ２５などが故障した場合に確実に上記効果が得られる。

＜第２の実施形態の変形例＞
上記実施形態では、ローレベル入力に応じて保護動作を実行する保護機能端子の電圧がローレベルにラッチされる構成を示したが、ハイレベル入力に応じて保護動作を実行する保護機能端子の電圧がハイレベルにラッチされるようにしてもよい。例えば、ラッチ動作において、ドライバＩＣ２５の端子Ｐ４（電流検知端子）がハイレベルに維持されて過電流保護機能が継続されるようにしてもよいし、端子Ｐ５（フィードバック端子）がハイレベルに維持されて過電圧保護機能が継続されるようにしてもよい。

図４に、本変形例のラッチ回路７０の回路図を示す。上記実施形態と同様の構成には同じ符号を付し、その重複する説明を省略する。本変形例のラッチ回路７０は、図１のラッチ回路７０のＦＥＴ７５及び抵抗７９の代わりに、ダイオード８０及び抵抗８１を備える。ダイオード８０のアノードがトランジスタ７３のコレクタに接続され、抵抗８１が抵抗７８と１次側グランドＧ１の間に接続される。ダイオード８０のカソードは、ラッチ動作点ＡとしてドライバＩＣ２５の端子Ｐ４又はＰ５に接続される。

制御部６３からラッチパルス信号が出力されない場合には、フォトトランジスタ６４ｔ、トランジスタ７３及びトランジスタ７４はオフ状態であり、ダイオード８０のアノードの電位は１次側グランドＧ１と同電位となり、ダイオード８０はオフ状態となる。すなわち、この場合には、ラッチ回路７０は、ＤＣ／ＤＣコンバータ２０の動作に影響しない。

一方、制御部６３からラッチパルス信号が出力されると、フォトトランジスタ６４ｔ、トランジスタ７３及びトランジスタ７４がオンするとともに、ダイオード８０のアノード側に電圧が発生し、ダイオード８０がオンする。ここで、ラッチパルス信号が停止してもトランジスタ７４のベース電流が供給されるため、トランジスタ７３、トランジスタ７４及びダイオード８０のオン状態並びにドライバＩＣ２５の保護状態がその後も維持される。すなわち、ラッチパルス信号が入力された後は、ラッチ回路７０入力電圧Ｖｉｎが供給される限りは、ダイオード８０のオン状態及びＦＥＴ２２のオフ状態がラッチされる。なお、ラッチ回路７０の各回路定数は、ダイオード８０がオンした場合のそのカソード電圧が端子Ｐ４又はＰ５に対して適切な電圧となるように選定されるものとする。

＜第３の実施形態＞
上記第２の実施形態では、ラッチ動作点ＡであるＦＥＴ７５のドレインがドライバＩＣ２５の端子Ｐ５に接続される構成を示したが、本実施形態では、ラッチ動作点Ａが１次側制御電源Ｖｃｃ１に接続される構成を示す。

図５に、本実施形態によるＬＥＤ点灯装置１及びそれを含むＬＥＤ照明装置３の回路図を示す。本実施形態において、第１又は２の実施形態と同様の構成には同じ符号を付し、その重複する説明を省略する。

本実施形態では、図５に示すように、ＦＥＴ７５のドレインが、１次側制御電源Ｖｃｃ１（すなわち、ドライバＩＣ２５の端子Ｐ１（電源端子））に接続される。これにより、ラッチパルス信号が制御部６３から出力されてＦＥＴ７５がオン状態となると、制御電圧Ｖｃｃ１がローレベル（１次側グランドＧ１の電位）となり、ドライバＩＣ２５は動作を停止する。その後、上述したようなラッチ回路７０のラッチ動作によって制御電圧Ｖｃｃ１がローレベルに維持されるので、ドライバＩＣ２５がＦＥＴ２２をスイッチングさせることはく、ＬＥＤ２の消灯状態が維持される。

以上のように、本実施形態のＬＥＤ点灯装置１でも、第１又は２の実施形態と同様の効果が得られる。すなわち、故障発生時に発生し得る２次側制御電源Ｖｃｃ２の反復的変動を検出することによってＬＥＤ２の点滅状態を検出し、その後のＬＥＤ２の消灯状態を維持することが可能となるので、故障発生時に発生し得るＬＥＤ２の点滅動作が確実に防止される。特に、本実施形態では、ラッチ動作点Ａが、１次側制御電源Ｖｃｃ１に接続されるので、ドライバＩＣ２５などが故障した場合に、確実に上記効果が得られる。また、ドライバＩＣ２５は、それが正常であるか故障しているかにかかわらず、制御電源の不在により動作することはない。したがって、ラッチ動作時のドライバＩＣ２５における待機電力がゼロとなり、ＬＥＤ点灯装置１の待機電力が最小化される。

＜変形例＞
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。

（１）ＤＣ／ＤＣコンバータ２０の変形
上記各実施形態では、ＤＣ／ＤＣコンバータ２０として力率改善型のフライバックコンバータを示したが、ＤＣ／ＤＣコンバータ２０はこれに限られない。例えば、ＤＣ／ＤＣコンバータ２０は、力率改善型でない（すなわち、入力コンデンサの容量が出力コンデンサの容量よりも大きく平滑機能を有する）フライバックコンバータであってもよい。また、ＤＣ／ＤＣコンバータ２０は、昇圧チョッパ回路と降圧チョッパ回路（バックコンバータ）を組み合わせたコンバータであってもよい。

（２）ラッチ回路７０の変形
ラッチ回路７０は種々の態様に変形可能である。図６に、ラッチ回路７０の一変形例を示す（各実施形態と同様の構成には同じ符号を付し、その重複する説明を省略する）。本変形例では、ラッチ回路７０は、抵抗７１、コンデンサ７２、ＦＥＴ７５、サイリスタ８２、抵抗８３及び抵抗８４を備える。サイリスタ８２のアノードにコンデンサ７２の平滑電圧が入力され、サイリスタ８２のカソードが抵抗８４を介して１次側グランドＧ１に接続されるとともに、ＦＥＴ７５のゲートに接続される。フォトトランジスタ６４ｔのコレクタが１次側制御電源Ｖｃｃ１に接続され、フォトトランジスタ６４ｔのエミッタが抵抗８３を介して１次側グランドＧ１に接続されるとともに、サイリスタ８２のゲートに接続される。フォトトランジスタ６４ｔのコレクタに供給される電圧Ｖｓは、制御電圧Ｖｃｃ１であってもよいし、入力電圧Ｖｉｎからの降圧電圧（例えば、コンデンサ７２の電圧）であってもよい。本変形例でもラッチ動作点ＡはＦＥＴ７５のドレインであり、ＦＥＴ２２のゲート（第１の実施形態参照）、ドライバＩＣ２５の端子Ｐ５（第２の実施形態参照）又は１次側制御電源Ｖｃｃ１（第３の実施形態参照）に接続される。

制御部６３からラッチパルス信号が出力されない場合には、フォトトランジスタ６４ｔはオフ状態であり、サイリスタ８２に制御電流は流れない。したがって、サイリスタ８２及びＦＥＴ７５はいずれもオフ状態となる。すなわち、この場合には、ラッチ回路７０は、ＤＣ／ＤＣコンバータ２０の動作に影響しない。一方、制御部６３からラッチパルス信号が出力されると、フォトトランジスタ６４ｔがオンし、サイリスタ８２の制御端子がハイレベルとなり（すなわち、サイリスタ８２に制御電流が供給されて）サイリスタ８２がオンし、抵抗８４に電圧が発生してＦＥＴ７５がオンし、ＦＥＴ２２がオフされる。ここで、ラッチパルス信号が停止してもサイリスタ８２には抵抗７１を介して保持電流が供給されるため、サイリスタ８２及びＦＥＴ７５のオン状態並びにＦＥＴ２２のオフ状態がその後も維持される。すなわち、ラッチパルス信号が入力された後は、ラッチ回路７０に入力電圧Ｖｉｎが供給される限りは、ＦＥＴ７５のオン状態及びＦＥＴ２２のオフ状態がラッチされる。

また、本変形例においても、図７に示すように、ＦＥＴ７５の代わりにダイオード８０が接続されてもよい（各実施形態と同様の構成には同じ符号を付し、その重複する説明を省略する）。この場合、第２の実施形態の変形例（図４）と同様に、ラッチ動作点Ａであるダイオード８０のカソードがドライバＩＣ２５の端子Ｐ４又はＰ５に接続され、ラッチ動作時にその電圧がハイレベルとなる。そして、ダイオード８０がオンした場合のそのカソード電圧が端子Ｐ４又はＰ５に対して適切な電圧となるように抵抗７１及び８４などの抵抗値が選定されるものとする。

（３）各トランジスタに関する変形
上記各実施形態では、各トランジスタ（２２、７３、７４及び７５）をＦＥＴ又はバイポーラトランジスタのいずれかとして記載したが、ＦＥＴとバイポーラトランジスタとは適宜代替可能である。これに関して、本開示において、ＦＥＴのゲート及びバイポーラトランジスタのベースを総称して入力端子といい、ＦＥＴのドレイン及びバイポーラトランジスタのコレクタを総称して出力端子といい、ＦＥＴのソース及びバイポーラトランジスタのエミッタを総称して接地端子というものとする。

１ ＬＥＤ点灯装置
２ ＬＥＤ
３ ＬＥＤ照明装置
２０ ＤＣ／ＤＣコンバータ
２２ スイッチング素子
２５ 駆動回路
３０ １次補助電源回路
４０ ２次補助電源回路
６０ 制御回路
６３ 制御部
６３１ 電源検出部
６３２ ラッチ判定部
７０ ラッチ回路
７１、７６〜７９、８１ 抵抗
７２ コンデンサ
７３〜７５ トランジスタ
８０ ダイオード
Ａ ラッチ動作点

Claims (8)

1. ＬＥＤ点灯装置であって、
   入力電圧から直流出力を生成してＬＥＤに供給するＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータのスイッチング動作に応じて２次側制御電源を生成する２次補助電源回路と、
   前記２次側制御電源の閾値未満への電圧低下を検出する電源検出部、及び前記電圧低下の検出回数が所定時間内に所定値に達した場合にラッチパルス信号を出力するラッチ判定部を含む制御回路と、
   前記ラッチパルス信号が入力されると、前記スイッチング動作にかかわらず前記入力電圧から生成される電圧によってラッチ動作点の電圧を決定及び維持し、該ラッチ動作点の電圧によって前記ＤＣ／ＤＣコンバータを停止状態に維持するラッチ回路と
   を備えたＬＥＤ点灯装置。
2. 前記ラッチ動作点が、前記ＤＣ／ＤＣコンバータのスイッチング素子の入力端子に接続された、請求項１に記載のＬＥＤ点灯装置。
3. 前記ＤＣ／ＤＣコンバータが、前記スイッチング動作を制御する駆動回路を有し、該駆動回路が、所定端子にローレベルの電圧が印加されると前記スイッチング動作を停止させるように構成され、前記ラッチ動作点が前記所定端子に接続された、請求項１に記載のＬＥＤ点灯装置。
4. 前記ＤＣ／ＤＣコンバータが、前記スイッチング動作を制御する駆動回路を有し、該駆動回路が、所定端子にハイレベルの電圧が印加されると前記スイッチング動作を停止させるように構成され、前記ラッチ動作点が前記所定端子に接続された、請求項１に記載のＬＥＤ点灯装置。
5. 前記ＤＣ／ＤＣコンバータが、前記２次側制御電源とは異なる１次側制御電源の電圧を受けて前記スイッチング動作においてスイッチング素子を駆動する駆動回路を有し、前記ラッチ動作点が前記１次側制御電源に接続された、請求項１に記載のＬＥＤ点灯装置。
6. 前記ラッチ回路が、前記入力電圧を基準電位に対して平滑する平滑回路と、第１の入力端子、第１の出力端子及び第１の接地端子を有するＰチャネル型の第１のトランジスタと、第２の入力地端子、第２の出力端子及び第２の接地端子を有するＮチャネル型の第２のトランジスタと、第３の入力地端子、第３の出力端子及び第３の接地端子を有するＮチャネル型の第３のトランジスタとを有し、前記第３の出力端子が前記ラッチ動作点であり、
   前記第１の接地端子に前記平滑回路の平滑電圧が入力され、前記第１の接地端子と前記第１の入力端子との間に第１の抵抗が接続され、前記第１の入力端子と前記第２の出力端子とが第２の抵抗を介して接続され、前記第２の接地端子が前記基準電位に接続され、前記第２の入力端子が第３の抵抗を介して前記第１の出力端子及び前記第３の入力端子に接続され、前記第３の接地端子が前記基準電位に接続され、前記第２の出力端子が前記ラッチパルス信号の入力時にハイレベルからローレベルとなるように構成された、請求項２、３又は５に記載のＬＥＤ点灯装置。
7. 前記ラッチ回路が、前記入力電圧を基準電位に対して平滑する平滑回路と、第１の入力端子、第１の出力端子及び第１の接地端子を有するＰチャネル型の第１のトランジスタと、第２の入力地端子、第２の出力端子及び第２の接地端子を有するＮチャネル型の第２のトランジスタと、ダイオードとを有し、該ダイオードのカソードが前記ラッチ動作点であり、
   前記第１の接地端子に前記平滑回路の平滑電圧が入力され、前記第１の接地端子と前記第１の入力端子との間に第１の抵抗が接続され、前記第１の入力端子と前記第２の出力端子とが第２の抵抗を介して接続され、前記第２の接地端子が前記基準電位に接続され、前記第２の入力端子が第３の抵抗を介して前記第１の出力端子及び前記ダイオードのアノードに接続され、前記第２の出力端子が前記ラッチパルス信号の入力時にハイレベルからローレベルとなるように構成された、請求項４に記載のＬＥＤ点灯装置。
8. 請求項１から７のいずれか一項に記載のＬＥＤ点灯装置と、前記ＬＥＤとを備えたＬＥＤ照明装置。
   
   

Images