JP2018157605A - Imaging apparatus and camera - Google Patents

Imaging apparatus and camera Download PDF

Info

Publication number
JP2018157605A
JP2018157605A JP2018114063A JP2018114063A JP2018157605A JP 2018157605 A JP2018157605 A JP 2018157605A JP 2018114063 A JP2018114063 A JP 2018114063A JP 2018114063 A JP2018114063 A JP 2018114063A JP 2018157605 A JP2018157605 A JP 2018157605A
Authority
JP
Japan
Prior art keywords
semiconductor chip
imaging device
bump
solid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018114063A
Other languages
Japanese (ja)
Inventor
大河内 直紀
Naoki Okochi
直紀 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2018114063A priority Critical patent/JP2018157605A/en
Publication of JP2018157605A publication Critical patent/JP2018157605A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce deterioration of reliability and degradation of imaging performance due to stress generated by bimetal effect caused by difference between a linear expansion coefficient of a semiconductor chip having an imaging region and a linear expansion coefficient of a wiring board joined to the semiconductor chip via a bump.SOLUTION: A solid-state imaging apparatus 1 includes: a semiconductor chip 2 having an imaging region 2a; and a wiring board 3 which is joined to the semiconductor chip 2 via a bump 5 having elasticity.SELECTED DRAWING: Figure 1

Description

本発明は、固体撮像装置及びこれを用いた電子カメラに関するものである。   The present invention relates to a solid-state imaging device and an electronic camera using the same.

従来のパッケージレスの固体撮像装置は、例えば、撮像領域を有するシリコンチップと、前記シリコンチップにバンプを介して接合された配線基板とを備えている。前記バンプとして、半田、Au又はCuなどの金属からなる金属製バンプが用いられている。このような従来の固体撮像装置の一例として、下記特許文献1の図4(E)には、前記バンプとして金ボールが用いられたいわゆるCOG(Chip on glass)構造を有する固体撮像装置が開示されている。   A conventional packageless solid-state imaging device includes, for example, a silicon chip having an imaging region and a wiring board bonded to the silicon chip via bumps. As the bumps, metal bumps made of metal such as solder, Au or Cu are used. As an example of such a conventional solid-state imaging device, FIG. 4E of Patent Document 1 below discloses a solid-state imaging device having a so-called COG (Chip on glass) structure in which gold balls are used as the bumps. ing.

特開平11−121653号公報JP-A-11-121653

しかしながら、前記従来の固体撮像装置では、シリコンチップの線膨張係数と配線基板の線膨張係数との差に起因するバイメタル効果により生ずる応力によって、接続不良による信頼性の低下や、シリコンチップの撮像面の反りによる撮像性能の低下を、招いてしまう。   However, in the conventional solid-state imaging device, the reliability caused by the poor connection due to the stress caused by the bimetal effect resulting from the difference between the linear expansion coefficient of the silicon chip and the linear expansion coefficient of the wiring board, and the imaging surface of the silicon chip This results in a decrease in imaging performance due to the warp.

本発明は、このような事情に鑑みてなされたもので、信頼性及び撮像性能が向上された固体撮像装置、及び、これを用いた電子カメラを提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide a solid-state imaging device with improved reliability and imaging performance, and an electronic camera using the same.

前記課題を解決するための手段として、以下の各態様を提示する。第1の態様による固体撮像装置は、撮像領域を有する半導体チップと、前記半導体チップに、弾性を有するバンプを介して接合された配線基板と、を備えたものである。   The following aspects are presented as means for solving the problems. A solid-state imaging device according to a first aspect includes a semiconductor chip having an imaging region, and a wiring board bonded to the semiconductor chip via elastic bumps.

第2の態様による固体撮像装置は、前記第1の態様において、前記半導体チップと前記配線基板との間が、前記接着剤を囲むように配置され弾性を有する接着剤によっても、接合されたものである。   A solid-state imaging device according to a second aspect is the solid-state imaging device according to the first aspect, wherein the semiconductor chip and the wiring board are joined to each other by an elastic adhesive disposed so as to surround the adhesive. It is.

第3の態様による固体撮像装置は、前記第2の態様において、前記接着剤のヤング率は、1.0Gpa以下であるものである。このヤング率は、0.1Gpa以下であることが好ましく、0.05Gpa以下であることがより好ましい。   In the solid-state imaging device according to the third aspect, in the second aspect, the Young's modulus of the adhesive is 1.0 Gpa or less. This Young's modulus is preferably 0.1 Gpa or less, and more preferably 0.05 Gpa or less.

第4の態様による固体撮像装置は、前記第1乃至第3のいずれかの態様において、前記配線基板は、前記撮像領域と対向する領域を含む領域に開口部を有し、前記配線基板は、前記半導体チップにおける前記撮像領域側の面に接合され、前記配線基板の前記半導体チップとは反対側の面に、前記開口部を塞ぐように接着された透光性部材を備えたものである。   The solid-state imaging device according to a fourth aspect is the solid-state imaging device according to any one of the first to third aspects, wherein the wiring board has an opening in a region including a region facing the imaging region. A translucent member bonded to the surface of the semiconductor chip on the imaging region side and bonded to the surface of the wiring board opposite to the semiconductor chip so as to close the opening is provided.

第5の態様による固体撮像装置は、前記第1乃至第3のいずれかの態様において、前記配線基板は透光性を有し、前記配線基板は、前記撮像領域を覆うように前記半導体チップに接合されたものである。   A solid-state imaging device according to a fifth aspect is the solid-state imaging device according to any one of the first to third aspects, wherein the wiring board has translucency, and the wiring board covers the imaging chip so as to cover the imaging area. It has been joined.

第6の態様による固体撮像装置は、前記第1乃至第5のいずれかの態様において、前記配線基板に搭載され前記半導体チップと電気的に接続される別の半導体チップを、備えたものである。   A solid-state imaging device according to a sixth aspect includes, in any one of the first to fifth aspects, another semiconductor chip mounted on the wiring board and electrically connected to the semiconductor chip. .

第7の態様による固体撮像装置は、前記第6において、前記別の半導体チップは、弾性を有するバンプを介して前記配線基板と接合されたものである。   In the solid-state imaging device according to a seventh aspect, in the sixth aspect, the another semiconductor chip is bonded to the wiring board via an elastic bump.

第8の態様による固体撮像装置は、前記第1乃至第7のいずれかの態様において、前記弾性を有するバンプは、フッ素系共重合ポリマーとカーボンナノチューブとの複合材料で構成されるか、あるいは、導電性ゴム材料で構成されたものである。   In the solid-state imaging device according to an eighth aspect, in any one of the first to seventh aspects, the elastic bump is made of a composite material of a fluorinated copolymer polymer and a carbon nanotube, or It is composed of a conductive rubber material.

第9の態様による電子カメラは、前記第1乃至第8のいずれかの態様による固体撮像装置を備えたものである。   An electronic camera according to a ninth aspect includes the solid-state imaging device according to any one of the first to eighth aspects.

信頼性及び撮像性能が向上された固体撮像装置、及び、これを用いた電子カメラを提供することができる。   A solid-state imaging device with improved reliability and imaging performance, and an electronic camera using the solid-state imaging device can be provided.

本発明の第1の実施の形態による固体撮像装置を模式的に示す概略断面図である。1 is a schematic cross-sectional view schematically showing a solid-state imaging device according to a first embodiment of the present invention. 弾性バンプの一例を模式的に示す概略斜視図である。It is a schematic perspective view which shows typically an example of an elastic bump. 本発明の第2の実施の形態による電子カメラを模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the electronic camera by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による固体撮像装置を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state imaging device by the 3rd Embodiment of this invention. 本発明の第4の実施の形態による固体撮像装置を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state imaging device by the 4th Embodiment of this invention.

以下、本発明による固体撮像装置及び電子カメラについて、図面を参照して説明する。   Hereinafter, a solid-state imaging device and an electronic camera according to the present invention will be described with reference to the drawings.

[第1の実施の形態]
図1は、本発明の第1の実施の形態による固体撮像装置1を模式的に示す概略断面図である。
[First Embodiment]
FIG. 1 is a schematic cross-sectional view schematically showing a solid-state imaging device 1 according to the first embodiment of the present invention.

本実施の形態による固体撮像装置1は、撮像領域2aを有する半導体チップ2と、配線基板3と、透光性部材としての透光性板4とを備えている。   The solid-state imaging device 1 according to the present embodiment includes a semiconductor chip 2 having an imaging region 2a, a wiring board 3, and a translucent plate 4 as a translucent member.

本実施の形態では、半導体チップ2は、チップとして構成されたCMOS、CCD等のイメージセンサであり、撮像領域2aには複数の画素(図示せず)が2次元状に配置されている。半導体チップ2は、透光性板4を介して撮像領域2aに入射した入射光を光電変換して、画像信号を出力する。半導体チップ2には、例えば、前記画素を駆動して画像信号を読み出す読み出し回路(図示せず)や、出力信号を処理する処理回路(例えば、AD変換回路等)を搭載してもよい。   In the present embodiment, the semiconductor chip 2 is an image sensor such as a CMOS or CCD configured as a chip, and a plurality of pixels (not shown) are two-dimensionally arranged in the imaging region 2a. The semiconductor chip 2 photoelectrically converts incident light incident on the imaging region 2a via the translucent plate 4 and outputs an image signal. For example, a read circuit (not shown) that reads the image signal by driving the pixel and a processing circuit (for example, an AD conversion circuit) that processes the output signal may be mounted on the semiconductor chip 2.

本実施の形態では、半導体チップ2の基板材料はシリコンとされ、半導体チップ2はいわゆるシリコンチップとなっている。もっとも、本発明では、半導体チップ2の基板材料は必ずしもシリコンに限定されるものではない。   In the present embodiment, the substrate material of the semiconductor chip 2 is silicon, and the semiconductor chip 2 is a so-called silicon chip. However, in the present invention, the substrate material of the semiconductor chip 2 is not necessarily limited to silicon.

本実施の形態では、配線基板3として、リジッドの基板が用いられている。配線基板3には、所定の回路を搭載するように回路部品を搭載してもよいし、回路部品を搭載せずに中継用配線のみを搭載してもよい。配線基板3は、半導体チップ2の撮像領域2aと対向する領域を含む領域に形成された開口部3aを有している。   In the present embodiment, a rigid substrate is used as the wiring substrate 3. A circuit component may be mounted on the wiring board 3 so as to mount a predetermined circuit, or only the relay wiring may be mounted without mounting the circuit component. The wiring board 3 has an opening 3 a formed in a region including a region facing the imaging region 2 a of the semiconductor chip 2.

半導体チップ2の外周付近の上面(撮像領域2a側の面)に電極パッド(図示せず)が形成され、配線基板3における開口部3aの周囲の下面に電極パッド(図示せず)が形成され、それらの間がバンプ5によって接合されている。半導体チップ2の外周付近と配線基板3における開口部3aの周囲との間(バンプ5の付近を含む)には、接着剤6が形成され、これにより、撮像領域2aと透光性板4との間の空間の気密性が保たれるようになっている。また、接着剤6によって、バンプ5による接合が補強されている。   An electrode pad (not shown) is formed on the upper surface (surface on the imaging region 2 a side) near the outer periphery of the semiconductor chip 2, and an electrode pad (not shown) is formed on the lower surface around the opening 3 a in the wiring substrate 3. These are joined by bumps 5. An adhesive 6 is formed between the vicinity of the outer periphery of the semiconductor chip 2 and the periphery of the opening 3a in the wiring board 3 (including the vicinity of the bumps 5), whereby the imaging region 2a, the translucent plate 4 and The airtightness of the space between them is maintained. Further, the bonding by the bumps 5 is reinforced by the adhesive 6.

配線基板3の基板材料としては、例えば、ガラスやセラミックやなどを挙げることができる。また、本実施の形態では、後述するように、配線基板3の基板材料の線膨張係数と半導体チップ2の基板材料の線膨張係数との差が比較的大きくても、その差に起因するバイメタル効果により生ずる応力による信頼性の低下及び撮像性能の低下を低減することができるので、配線基板3として、例えば、ガラスエポキシ基板を用いることができる。ガラスエポキシ基板は、LTCC(Low Temperature Co-fired Ceramics)基板や液晶用の無アルカリガラス基板などに比べて、半導体チップ2の基板材料(一般的に、シリコン)の線膨張係数との差が大きい線膨張係数を有しているが、安価であるとともに、多層配線や微細な配線も可能であるという利点が得られる。もっとも、本発明では、配線基板3としてLTCC基板や液晶用の無アルカリガラス基板などを用いてもよく、その場合には、バイメタル効果により生ずる応力による信頼性の低下及び撮像性能の低下をより一層低減することができる。   Examples of the substrate material of the wiring board 3 include glass and ceramic. In this embodiment, as will be described later, even if the difference between the linear expansion coefficient of the substrate material of the wiring substrate 3 and the linear expansion coefficient of the substrate material of the semiconductor chip 2 is relatively large, the bimetal resulting from the difference is used. For example, a glass epoxy substrate can be used as the wiring substrate 3 because a decrease in reliability and a decrease in imaging performance due to the stress caused by the effect can be reduced. The glass epoxy substrate has a larger difference from the linear expansion coefficient of the substrate material (generally silicon) of the semiconductor chip 2 than an LTCC (Low Temperature Co-fired Ceramics) substrate or a non-alkali glass substrate for liquid crystal. Although it has a linear expansion coefficient, there are advantages that it is inexpensive and multilayer wiring and fine wiring are possible. However, in the present invention, an LTCC substrate, a non-alkali glass substrate for liquid crystal, or the like may be used as the wiring substrate 3, and in that case, reliability and imaging performance are further deteriorated due to stress caused by the bimetal effect. Can be reduced.

透光性板4は、配線基板3の上面(配線基板3の側と反対側の面)に、配線基板3の開口部3aを塞ぐように接着剤7で接着されている。接着剤7は、配線基板3における開口部3aの全周に渡って設けられ、撮像領域2aと透光性板4との間の空間の気密性が保たれるように、透光性板4と配線基板3との間が封止されている。   The translucent plate 4 is bonded to the upper surface of the wiring substrate 3 (the surface opposite to the wiring substrate 3) with an adhesive 7 so as to close the opening 3a of the wiring substrate 3. The adhesive 7 is provided over the entire circumference of the opening 3a in the wiring board 3, and the translucent plate 4 is maintained so that the airtightness of the space between the imaging region 2a and the translucent plate 4 is maintained. And the wiring board 3 are sealed.

透光性板4の材料としては、例えば、α線対策のガラス(α線の放出量を十分に低減したガラス)や、光学ローパスフィルタである水晶などを使用することができる。   As a material of the translucent plate 4, for example, glass for measures against α rays (glass in which the amount of α rays emitted is sufficiently reduced), quartz that is an optical low-pass filter, or the like can be used.

そして、本実施の形態では、バンプ5として、弾性を有するバンプ(以下、「弾性バンプ」と呼ぶ。)が用いられている。図2は、弾性バンプの一例を模式的に示す概略斜視図である。本例の弾性バンプは、弾性を有する基材11中にカーボンナノチューブ12が混入した複合材料で構成されている。前記基材11は、例えば、エラストマー材などのゴム材、具体的にはフッ素系共重合ポリマーなどである。カーボンナノチューブ12は、基材11中で、針状又は糸状等に延びて、互いに絡まり合い電気的に導通するように配合されている。図2に示す例では、弾性バンプは四角柱状に構成されているが、その形状はこれに限らず、例えば、円柱状に構成してもよい。このような図2に示す弾性バンプは、具体的には、例えば、国際公開第2009/102077号パンフレットに開示されている製造方法によって得られたカーボンナノチューブゴムペーストを、半導体チップ2や配線基板3にスクリーン印刷や型抜き印刷、又は、インクジェット印刷やディスペンスによりパターニングすることによって、製造することができる。このような製造方法を採用すれば、高温の熱処理が不要になるとともに、固体撮像装置1の製造時や製造後に、カーボンナノチューブが発塵して半導体チップ2の撮像領域2a等に付着してしまって撮像画像の画質劣化を招くような事態を、回避することができる。   In this embodiment, a bump having elasticity (hereinafter referred to as “elastic bump”) is used as the bump 5. FIG. 2 is a schematic perspective view schematically showing an example of the elastic bump. The elastic bump of this example is composed of a composite material in which carbon nanotubes 12 are mixed in a base material 11 having elasticity. The base material 11 is, for example, a rubber material such as an elastomer material, specifically, a fluorine copolymer. The carbon nanotubes 12 are blended in the base material 11 so as to extend in a needle shape, a thread shape, or the like and become entangled with each other to be electrically connected. In the example illustrated in FIG. 2, the elastic bump is configured in a quadrangular prism shape, but the shape is not limited thereto, and may be configured in a cylindrical shape, for example. Specifically, the elastic bump shown in FIG. 2 is obtained by using, for example, a carbon nanotube rubber paste obtained by a manufacturing method disclosed in International Publication No. 2009/102077 pamphlet, a semiconductor chip 2 or a wiring substrate 3. Further, it can be manufactured by patterning by screen printing, die-cutting printing, ink jet printing or dispensing. If such a manufacturing method is adopted, high-temperature heat treatment is not required, and carbon nanotubes are generated during and after manufacture of the solid-state imaging device 1 and adhere to the imaging region 2a of the semiconductor chip 2 and the like. Thus, it is possible to avoid the situation that causes the image quality degradation of the captured image.

なお、本発明で用いられる弾性バンプは、カーボンナノチューブを混入したエラストマー材に限定されるものではなく、弾性及び導電性を有していればよい。本発明で用いられる弾性バンプは、例えば、弾性を有する導電性樹脂や導電性ゴムやペーストでもよい。また、本発明で用いられる弾性バンプは、弾性を有する基材11中にカーボンナノチューブ以外の導電体(例えば、半田や銀ペースト等)を混入させたものでもよい。この場合、弾性バンプの導電性は比較的剛性の高い導電体が担い、弾性バンプの弾性は基材11で担うことになる。   The elastic bump used in the present invention is not limited to an elastomer material mixed with carbon nanotubes, and may be elastic and conductive. The elastic bump used in the present invention may be, for example, an elastic conductive resin, conductive rubber, or paste. The elastic bump used in the present invention may be one in which a conductor (for example, solder or silver paste) other than carbon nanotubes is mixed in the base material 11 having elasticity. In this case, the conductivity of the elastic bump is borne by a relatively rigid conductor, and the elasticity of the elastic bump is borne by the substrate 11.

前記接着剤6のヤング率(室温25℃でのヤング率)は、1.0Gpa以下であることが好ましく、0.1Gpa以下であることがより好ましく、0.05Gpa以下であることがより一層好ましい。0.05Gpa以下のヤング率を有する接着剤としては、アクリル系樹脂やシリコン系樹脂が一般的だが、樹脂製のフィラー入りのエポキシ樹脂なども挙げられる。シリコン系樹脂ではシロキサンの発生が多く、アクリル系樹脂でも特に100℃以上の高温にさらされると、一般的にアウトガスが多い為、封入した半導体チップ面内に樹脂から発生した、シロキサンやその他アウトガスにより、通電不良や、ガスの結露などが発生し、電気特性不良や、特に、撮像素子の場合には、封止したガラス面内に結露し、それが撮像画像に写り込んで画質を劣化させる可能性がある。また、アクリル系やシリコン系の樹脂は樹脂の吸湿性や透湿性が高く、樹脂に吸湿した水分や、又は、封止された撮像面内へ、樹脂を透過してきた水分が、封止面内の撮像面や、ガラス面に結露して画質を劣化したり、結露した水分により素子のAlパッドや結線部の金属を腐食し、断線などの電気特性不良を発生する可能性がある。その為、接着剤6として、吸湿性や透湿性が低く、アウトガスが少ないエポキシ系の樹脂による接着剤を用いることが、シリコン系樹脂やアクリル系樹脂による接着剤を用いる場合に比べて、望ましい。   The Young's modulus (the Young's modulus at room temperature of 25 ° C.) of the adhesive 6 is preferably 1.0 Gpa or less, more preferably 0.1 Gpa or less, and even more preferably 0.05 Gpa or less. . As an adhesive having a Young's modulus of 0.05 Gpa or less, an acrylic resin or a silicon resin is generally used, but an epoxy resin with a resin filler is also included. Silicone resins often generate siloxane, and acrylic resins, especially when exposed to high temperatures of 100 ° C or more, generally have a large amount of outgas. Due to siloxane and other outgases generated from the resin in the sealed semiconductor chip surface, Insufficient energization, gas condensation, etc., electrical characteristics failure, especially in the case of an image sensor, condensation can occur on the sealed glass surface, which can be reflected in the captured image and degrade the image quality. There is sex. In addition, acrylic and silicon resins have high hygroscopicity and moisture permeability of the resin, and moisture absorbed by the resin or moisture that has passed through the resin into the sealed imaging surface is not contained within the sealing surface. There is a possibility that the image quality deteriorates due to condensation on the imaging surface or the glass surface, or the Al pad of the element or the metal in the connection portion is corroded by the condensed moisture, and electrical characteristics such as disconnection may occur. Therefore, it is desirable to use an adhesive made of an epoxy resin having low hygroscopicity and moisture permeability and low outgas as the adhesive 6 as compared with the case of using an adhesive made of a silicon resin or an acrylic resin.

本実施の形態によれば、撮像領域2aを有する半導体チップ2の線膨張係数と半導体チップ2にバンプ5を介して接合された配線基板3の線膨張係数との差が比較的大きくても、バンプ5として弾性バンプが用いられているので、前記線膨張係数の差に起因するバイメタル効果によって生ずる応力が、バンプ5の弾性によって緩和される。したがって、本実施の形態によれば、バンプ5が半導体チップ2又は配線基板3から引き剥がされて電気的な接続の接続不良が発生してしまうおそれが少なくなり、信頼性の低下を低減することができるとともに、温度変化に伴う半導体チップ2の撮像面の反りを少なくすることができ、撮像性能の低下を低減させることができる。   According to the present embodiment, even if the difference between the linear expansion coefficient of the semiconductor chip 2 having the imaging region 2a and the linear expansion coefficient of the wiring substrate 3 bonded to the semiconductor chip 2 via the bumps 5 is relatively large, Since an elastic bump is used as the bump 5, the stress generated by the bimetal effect due to the difference in the linear expansion coefficient is relieved by the elasticity of the bump 5. Therefore, according to the present embodiment, the possibility that the bumps 5 are peeled off from the semiconductor chip 2 or the wiring substrate 3 to cause a connection failure in electrical connection is reduced, and the reduction in reliability is reduced. In addition, the warp of the imaging surface of the semiconductor chip 2 due to the temperature change can be reduced, and the deterioration of the imaging performance can be reduced.

[第2の実施の形態]
図3は、本発明の第2の実施の形態による電子カメラ100を模式的に示す概略断面図である。
[Second Embodiment]
FIG. 3 is a schematic cross-sectional view schematically showing an electronic camera 100 according to the second embodiment of the present invention.

本実施の形態による電子カメラ100のボディ101内には、前記第1の実施の形態による固体撮像装置1が組み込まれている。本実施の形態による電子カメラ100は、一眼レフレックス型の電子スチルカメラとして構成されているが、前記第1の実施の形態による固体撮像装置1は、他の電子スチルカメラやビデオカメラや携帯電話機に搭載されたカメラ等の種々の電子カメラに組み込んでもよい。   The solid-state imaging device 1 according to the first embodiment is incorporated in the body 101 of the electronic camera 100 according to the present embodiment. The electronic camera 100 according to the present embodiment is configured as a single-lens reflex type electronic still camera. However, the solid-state imaging device 1 according to the first embodiment is different from other electronic still cameras, video cameras, and mobile phones. You may incorporate in various electronic cameras, such as a camera mounted in.

本実施の形態による電子カメラ100では、ボディ101には交換式の撮影レンズ102が装着されている。撮影レンズ102を通過した被写体光はクイックリターンミラー103で上方に反射されてスクリーン104上に結像する。スクリーン104に結像した被写体像はペンタダハプリズム105から接眼レンズ106を通してファインダ観察窓107から観察される。クイックリターンミラー103は図示しないレリーズ釦が全押しされると上方に跳ね上がり、撮影レンズ102からの被写体像が前述した固体撮像装置1に入射する。   In electronic camera 100 according to the present embodiment, body 101 is provided with interchangeable photographic lens 102. The subject light that has passed through the photographing lens 102 is reflected upward by the quick return mirror 103 and forms an image on the screen 104. The subject image formed on the screen 104 is observed from the finder observation window 107 through the eyepiece lens 106 from the penta roof prism 105. When the release button (not shown) is fully pressed, the quick return mirror 103 jumps upward, and the subject image from the photographing lens 102 enters the solid-state imaging device 1 described above.

固体撮像装置1が、ブラケット(図示せず)及び位置調整機構(図示せず)等を介してボディ101に取り付けられることで、固体撮像装置1がボディ101内に位置決めして固定されている。   The solid-state imaging device 1 is positioned and fixed in the body 101 by being attached to the body 101 via a bracket (not shown) and a position adjusting mechanism (not shown).

本実施の形態によれば、前記第1の実施の形態による固体撮像装置1が用いられているので、信頼性の低下及び撮像性能の低下を低減させることができる。   According to the present embodiment, since the solid-state imaging device 1 according to the first embodiment is used, it is possible to reduce reliability and imaging performance.

[第3の実施の形態]
図4は、本発明の第3の実施の形態による固体撮像装置11を模式的に示す概略断面図であり、図1に対応している。図4において、図1中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
[Third Embodiment]
FIG. 4 is a schematic cross-sectional view schematically showing a solid-state imaging device 11 according to the third embodiment of the present invention, and corresponds to FIG. 4, elements that are the same as or correspond to those in FIG. 1 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態による固体撮像装置11が前記第1の実施の形態による固体撮像装置1と異なる所は、配線基板3、透光性板4及び接着剤7に代えて、透光性を有する配線基板12が用いられ、配線基板12にフレキシブル配線基板13がバンプ14を介して接合され、COG構造を有している点である。   The solid-state imaging device 11 according to the present embodiment is different from the solid-state imaging device 1 according to the first embodiment in that the wiring board 3, the translucent plate 4 and the adhesive 7 are replaced with a translucent wiring. A substrate 12 is used, and a flexible wiring substrate 13 is bonded to the wiring substrate 12 via bumps 14 to have a COG structure.

配線基板12としては、例えば、α線対策のガラス(α線の放出量を十分に低減したガラス)からなるガラス板が用いることができる。一般的なガラスにはウランやトリウムなどの放射性元素が微量混入し、放射性元素が崩壊する際にα線を発生する。一般的なガラスからなるガラス板を配線基板12として用いると、発生するα線が半導体チップ2の撮像領域2aに入射し、突発性の白点となるノイズを発生する。したがって、配線基板12として、α線対策のガラスからなるガラス板を用いることが好ましい。一般的に、α線対策のガラスの線膨張係数は、半導体チップ2の基板材料(一般的には、シリコン)の線膨張係数の例えば2倍程度であり、両者の差は大きい。   As the wiring board 12, for example, a glass plate made of glass for preventing α rays (glass with a sufficiently reduced amount of α rays emitted) can be used. A general glass contains a trace amount of radioactive elements such as uranium and thorium, and generates α rays when the radioactive elements decay. When a glass plate made of general glass is used as the wiring substrate 12, the generated α rays are incident on the imaging region 2a of the semiconductor chip 2, and noise that becomes a sudden white spot is generated. Therefore, it is preferable to use a glass plate made of glass for preventing α rays as the wiring board 12. In general, the linear expansion coefficient of the glass for preventing α rays is, for example, about twice the linear expansion coefficient of the substrate material (generally silicon) of the semiconductor chip 2, and the difference between the two is large.

半導体チップ2の外周付近の上面(撮像領域2a側の面)に電極パッド(図示せず)が形成され、この電極パッドに対応する位置において配線基板12における下面に電極パッド(図示せず)が形成され、それらの間が、弾性バンプからなるバンプ5によって接合されている。半導体チップ2の外周付近と配線基板12との間(バンプ5の付近を含む)には、前述した接着剤6が形成され、これにより、撮像領域2aと配線基板12との間の空間の気密性が保たれるようになっている。また、接着剤6によって、バンプ5による接合が補強されている。   An electrode pad (not shown) is formed on the upper surface (surface on the imaging region 2a side) near the outer periphery of the semiconductor chip 2, and the electrode pad (not shown) is formed on the lower surface of the wiring board 12 at a position corresponding to the electrode pad. They are formed and joined between them by bumps 5 made of elastic bumps. The adhesive 6 described above is formed between the vicinity of the outer periphery of the semiconductor chip 2 and the wiring board 12 (including the vicinity of the bumps 5), and thereby the airtightness of the space between the imaging region 2a and the wiring board 12 is formed. Sex is to be maintained. Further, the bonding by the bumps 5 is reinforced by the adhesive 6.

図面には示していないが、配線基板12の下面には、バンプ5よって接合される前記電極パッドの他に、バンプ14が接合される電極パッド、及び、それらの電極パッド間を接続する配線が、形成されている。半導体チップ2は、バンプ5、配線基板12の下面の各電極パッド及び配線、バンプ14、並びに、フレキシブル配線基板13を介して、外部に接続されるようになっている。バンプ14としては、Auスタッドバンプ等の金属製バンプを用いてもよいが、弾性バンプを用いることが好ましい。なお、バンプ14による接合に代えてあるいはバンプ14による接合と共に、配線基板12の下面の電極パッドとフレキシブル配線基板13の電極パッド(図示せず)との間をACF(Anisotropic Conductive Film:異方性導電膜)で接合してもよい。   Although not shown in the drawing, on the lower surface of the wiring board 12, in addition to the electrode pads bonded by the bumps 5, there are electrode pads to which the bumps 14 are bonded and wirings connecting these electrode pads. Is formed. The semiconductor chip 2 is connected to the outside via bumps 5, electrode pads and wirings on the lower surface of the wiring board 12, bumps 14, and the flexible wiring board 13. As the bumps 14, metal bumps such as Au stud bumps may be used, but elastic bumps are preferably used. Instead of joining with the bumps 14 or with joining with the bumps 14, an ACF (Anisotropic Conductive Film) is formed between the electrode pads on the lower surface of the wiring board 12 and the electrode pads (not shown) of the flexible wiring board 13. The conductive film may be joined.

本実施の形態によっても、前記第1の実施の形態と同様に、撮像領域2aを有する半導体チップ2の線膨張係数と半導体チップ2にバンプ5を介して接合された配線基板の線膨張係数との差が比較的大きくても、バンプ5として弾性バンプが用いられているので、信頼性の低下及び撮像性能の低下を低減させることができる。特に、配線基板12としてα線対策のガラスからなるガラス板を用いると、前記差が大きくなるので、本実施の形態の効果は著しい。   Also in the present embodiment, as in the first embodiment, the linear expansion coefficient of the semiconductor chip 2 having the imaging region 2a and the linear expansion coefficient of the wiring substrate bonded to the semiconductor chip 2 via the bumps 5 Even if the difference is relatively large, since the elastic bumps are used as the bumps 5, it is possible to reduce deterioration in reliability and imaging performance. In particular, when a glass plate made of glass for preventing α rays is used as the wiring board 12, the difference becomes large, so the effect of the present embodiment is remarkable.

また、本実施の形態では、COG構造が採用され、図1中の配線基板3及び透光性板4が一体化されたような配線基板12が用いられているので、前記第1の実施の形態に比べて、部品点数の削減による低コストを実現することができる。   Further, in the present embodiment, the COG structure is adopted, and the wiring board 12 in which the wiring board 3 and the translucent plate 4 in FIG. 1 are integrated is used. Compared to the form, it is possible to realize low cost by reducing the number of parts.

本実施の形態による固体撮像装置11は、前記第2の実施の形態による電子カメラ100において、固体撮像装置1の代わりに用いることができる。この点は、後述する固体撮像装置21についても同様である。   The solid-state imaging device 11 according to the present embodiment can be used in place of the solid-state imaging device 1 in the electronic camera 100 according to the second embodiment. This also applies to the solid-state imaging device 21 described later.

[第4の実施の形態]
図5は、本発明の第4の実施の形態による固体撮像装置21を模式的に示す概略断面図であり、図1に対応している。図5において、図4中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第3の実施の形態と異なる所は、以下に説明する点である。
[Fourth Embodiment]
FIG. 5 is a schematic sectional view schematically showing a solid-state imaging device 21 according to the fourth embodiment of the present invention, and corresponds to FIG. 5, elements that are the same as or correspond to those in FIG. 4 are given the same reference numerals, and redundant descriptions thereof are omitted. The difference between the present embodiment and the third embodiment is the point described below.

本実施の形態では、配線基板12の下面に、撮像領域2aを有する半導体チップ2の他に、半導体チップ2と電気的に接続される2つの半導体チップ22が搭載されている。本実施の形態では、例えば、半導体チップ2には、複数の画素とこれらを駆動して画像信号を読み出す読み出し回路とが搭載され、一方の半導体チップ22には、半導体チップ2から出力される一部の画像信号に対してAD変換等の処理を行う処理回路が搭載され、他方の半導体チップ22には、半導体チップ2から出力される残りの画像信号に対してAD変換等の処理を行う処理回路が搭載される。各半導体チップ22から出力される出力信号は、各フレキシブル配線基板13を介して、外部へ出力されるようになっている。   In the present embodiment, two semiconductor chips 22 that are electrically connected to the semiconductor chip 2 are mounted on the lower surface of the wiring board 12 in addition to the semiconductor chip 2 having the imaging region 2a. In the present embodiment, for example, the semiconductor chip 2 includes a plurality of pixels and a readout circuit that drives these to read out an image signal, and one semiconductor chip 22 outputs one signal output from the semiconductor chip 2. A processing circuit for performing processing such as AD conversion on the image signal of the part is mounted, and processing for performing processing such as AD conversion on the remaining image signal output from the semiconductor chip 2 is mounted on the other semiconductor chip 22. A circuit is installed. The output signal output from each semiconductor chip 22 is output to the outside via each flexible wiring board 13.

なお、前記第1及び第3の実施の形態では、本実施の形態において2つの半導体チップ22に搭載されている回路も半導体チップ2に搭載してもよいし、2つの半導体チップ22に搭載されている回路を、固体撮像装置21の外部に設けられた回路基板等に搭載してもよい。   In the first and third embodiments, the circuits mounted on the two semiconductor chips 22 in the present embodiment may be mounted on the semiconductor chip 2 or mounted on the two semiconductor chips 22. The circuit may be mounted on a circuit board or the like provided outside the solid-state imaging device 21.

本実施の形態では、配線基板12の下面の電極パッド(図示せず)と半導体チップ22の上面の電極パッド(図示せず)との間が、バンプ23,24によって接合されている。図面には示していないが、配線基板12の下面には、バンプ5よって接合される電極パッドとバンプ23と接合される電極パッドとの間を接続する配線、及び、バンプ24よって接合される電極パッドとバンプ14と接合される電極パッドとの間を接続する配線が、形成されている。バンプ23,24,14としては、Auスタッドバンプ等の金属製バンプを用いてもよいが、弾性バンプを用いることが好ましい。なお、バンプ23,24,14による接合に代えてあるいはバンプ23,24,14による接合と共に、配線基板12の下面の電極パッドとフレキシブル配線基板13の電極パッド(図示せず)との間をACFで接合してもよい。   In the present embodiment, the electrode pads (not shown) on the lower surface of the wiring substrate 12 and the electrode pads (not shown) on the upper surface of the semiconductor chip 22 are joined by the bumps 23 and 24. Although not shown in the drawing, on the lower surface of the wiring substrate 12, wiring connecting the electrode pads joined by the bumps 5 and the electrode pads joined by the bumps 23, and the electrodes joined by the bumps 24 A wiring for connecting between the pad and the electrode pad bonded to the bump 14 is formed. Metal bumps such as Au stud bumps may be used as the bumps 23, 24, and 14, but elastic bumps are preferably used. Instead of joining by the bumps 23, 24, and 14, or together with joining by the bumps 23, 24, and 14, an ACF is formed between the electrode pad on the lower surface of the wiring board 12 and the electrode pad (not shown) of the flexible wiring board 13. May be joined.

バンプ23,24の付近を含む箇所において、配線基板12と半導体チップ22との間が接着剤25,26によって接着され、バンプ23,24による接合が補強されている。接着剤25,26としては、前述した接着剤6と同様の接着剤を用いることが好ましい。   At locations including the vicinity of the bumps 23 and 24, the wiring substrate 12 and the semiconductor chip 22 are bonded to each other by adhesives 25 and 26, and the bonding by the bumps 23 and 24 is reinforced. As the adhesives 25 and 26, it is preferable to use an adhesive similar to the adhesive 6 described above.

本実施の形態によっても、前記第3の実施の形態と同様の利点が得られる。   This embodiment can provide the same advantages as those of the third embodiment.

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。   Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments.

1,11,21 固体撮像装置
2 半導体チップ
2a 撮像領域
3 配線基板
5 バンプ(弾性バンプ)
6 接着剤
DESCRIPTION OF SYMBOLS 1,11,21 Solid-state imaging device 2 Semiconductor chip 2a Imaging area 3 Wiring board 5 Bump (elastic bump)
6 Adhesive

Claims (9)

光電変換された電荷により信号を生成する第1半導体チップと、
前記第1半導体チップで生成された前記信号が出力されるバンプと、
前記バンプからの前記信号をデジタル信号に変換するための処理回路を有する第2半導体チップと、を備え、
前記バンプは、フッ素系共重合ポリマーの基材中にカーボンナノチューブが混入された複合材料で構成される撮像装置。
A first semiconductor chip that generates a signal by photoelectrically converted charges;
A bump for outputting the signal generated by the first semiconductor chip;
A second semiconductor chip having a processing circuit for converting the signal from the bump into a digital signal;
The said bump is an imaging device comprised with the composite material by which the carbon nanotube was mixed in the base material of a fluorine-type copolymer polymer.
前記バンプに接続され、前記バンプからの前記信号を前記第2半導体チップに出力するための配線を有する基板を備える請求項1に記載の撮像装置。   The imaging device according to claim 1, further comprising a substrate connected to the bump and having a wiring for outputting the signal from the bump to the second semiconductor chip. 前記第1半導体チップは、複数の画素が配置された撮像領域を有し、
前記基板は、透光性を有し、前記撮像領域に対向する位置に配置される請求項2に記載の撮像装置。
The first semiconductor chip has an imaging region in which a plurality of pixels are arranged,
The imaging device according to claim 2, wherein the substrate has translucency and is disposed at a position facing the imaging region.
前記バンプは、前記第1半導体チップと前記基板との間において前記第1半導体チップと前記基板とを接合するように配置される請求項3に記載の撮像装置。   The imaging device according to claim 3, wherein the bump is disposed between the first semiconductor chip and the substrate so as to join the first semiconductor chip and the substrate. 前記第1半導体チップと前記基板との間において前記バンプを囲むように配置された接着剤を備える請求項3又は請求項4に記載の固体撮像装置。   The solid-state imaging device according to claim 3, further comprising an adhesive disposed so as to surround the bump between the first semiconductor chip and the substrate. 前記接着剤は、樹脂製のフィラー入りのエポキシ樹脂である請求項5に記載の撮像装置。   The imaging apparatus according to claim 5, wherein the adhesive is an epoxy resin containing a resin filler. 前記接着剤のヤング率は、1.0Gpa以下である請求項3から請求項5のいずれか一項に記載の撮像装置。   The imaging device according to any one of claims 3 to 5, wherein a Young's modulus of the adhesive is 1.0 Gpa or less. 前記バンプは、弾性を有する請求項1から請求項7のいずれか一項に記載の撮像装置。   The imaging device according to claim 1, wherein the bump has elasticity. 請求項1から請求項8のいずれか一項に記載の撮像装置を備えたカメラ。   The camera provided with the imaging device as described in any one of Claims 1-8.
JP2018114063A 2018-06-14 2018-06-14 Imaging apparatus and camera Pending JP2018157605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018114063A JP2018157605A (en) 2018-06-14 2018-06-14 Imaging apparatus and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018114063A JP2018157605A (en) 2018-06-14 2018-06-14 Imaging apparatus and camera

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013106701A Division JP6357732B2 (en) 2013-05-21 2013-05-21 Solid-state imaging device and electronic camera

Publications (1)

Publication Number Publication Date
JP2018157605A true JP2018157605A (en) 2018-10-04

Family

ID=63716931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018114063A Pending JP2018157605A (en) 2018-06-14 2018-06-14 Imaging apparatus and camera

Country Status (1)

Country Link
JP (1) JP2018157605A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158930A (en) * 2000-11-16 2002-05-31 Canon Inc Solid-state image pickup device, its manufacturing method and system
WO2009102077A1 (en) * 2008-02-11 2009-08-20 The University Of Tokyo Carbon nanotube rubber composition, wiring, electroconductive paste, electronic circuit, and process for producing the carbon nanotube rubber composition
JP2012049889A (en) * 2010-08-27 2012-03-08 Nikon Corp Imaging apparatus
JP2013038175A (en) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd Manufacturing method of semiconductor device, film glue, and adhesive sheet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158930A (en) * 2000-11-16 2002-05-31 Canon Inc Solid-state image pickup device, its manufacturing method and system
WO2009102077A1 (en) * 2008-02-11 2009-08-20 The University Of Tokyo Carbon nanotube rubber composition, wiring, electroconductive paste, electronic circuit, and process for producing the carbon nanotube rubber composition
JP2012049889A (en) * 2010-08-27 2012-03-08 Nikon Corp Imaging apparatus
JP2013038175A (en) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd Manufacturing method of semiconductor device, film glue, and adhesive sheet

Similar Documents

Publication Publication Date Title
US7664390B2 (en) Camera module package
US8823872B2 (en) Image pickup module with improved flatness of image sensor and via electrodes
KR100721163B1 (en) Image sensor module and camera module using the same and manufacturing method of the camera module
JP5982380B2 (en) Image sensor module and manufacturing method thereof
US9455358B2 (en) Image pickup module and image pickup unit
JP2007288755A (en) Camera module
KR101142347B1 (en) Photo sensor package
US10356907B2 (en) Endoscope, electronic unit and method for manufacturing electronic unit
JP4521272B2 (en) Camera module, holder used in camera module, camera system, and method of manufacturing camera module
JP2011018747A (en) Imaging unit
JP2014216394A (en) Solid state imaging device and electronic camera
JP6357732B2 (en) Solid-state imaging device and electronic camera
JP2018157605A (en) Imaging apparatus and camera
JP4806970B2 (en) Solid-state imaging device
JP5479972B2 (en) Imaging device
TWI543613B (en) Image sensor module
JP2015088498A (en) Solid image pickup device and electronic camera
JP2014229674A (en) Solid-state imaging apparatus and electronic camera
JP6427864B2 (en) Solid-state imaging device and electronic camera
JP2008166521A (en) Solid-state imaging device
JP2011066093A (en) Imaging unit
JP2015046435A (en) Solid-state imaging device and electronic camera
KR100658149B1 (en) Image sensor module and camera module package therewith
JP2012090033A (en) Imaging module
JP5850810B2 (en) Imaging device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191210