JP2018157447A

JP2018157447A - 増幅装置

Info

Publication number: JP2018157447A
Application number: JP2017053765A
Authority: JP
Inventors: 慧介大石; Keisuke Oishi; 健輔三浦; Kensuke Miura; 禎央松嶋; Sadahisa Matsushima
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2017-03-17
Filing date: 2017-03-17
Publication date: 2018-10-04
Anticipated expiration: 2037-03-17
Also published as: JP6845055B2

Abstract

【課題】複数の周波数を同時に増幅すること。【解決手段】第１乃至第Ｎ（Ｎ≧２）の周波数の信号をそれぞれ入力し、Ａ級、ＡＢ級、または、Ｂ級動作により増幅する第１乃至第Ｎのアベレージアンプ１８，１９と、第１乃至第Ｎの周波数の信号を合成して出力する入力合成部１７と、合成された第１乃至第Ｎの周波数の信号を入力し、Ｃ級動作により増幅するピークアンプ２０と、第１乃至第Ｎのアベレージアンプの前段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの入力移相部１５，１６と、第１乃至第Ｎのアベレージアンプの後段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの出力移相部２１，２２と、ピークアンプから出力される第１乃至第Ｎの周波数の信号が合成された信号と、第１乃至第Ｎの出力移相部から出力される信号と、を合成する出力合成部２３と、を有する。【選択図】図１

Description

本発明は、増幅装置に関するものである。

携帯電話の基地局等に使用されるマイクロ波帯域の信号を効率良く増幅する増幅器としてドハティ型増幅装置がある。

ドハティ型増幅装置は、図１０に示すように、入力端子２００、アベレージアンプ２０１、λ／４波長線路２０２，２０３、ピークアンプ２０４、および、負荷抵抗２０５を有している。

ここで、アベレージアンプ２０１は、Ａ級動作、Ｂ級動作、または、ＡＢ級動作をする増幅回路によって構成され、入力端子２００から入力される高周波信号を増幅して出力する。なお、アベレージアンプ２０１は、定常動作する（常に動作する）アンプである。λ／４波長線路２０２は、アベレージアンプ２０１から出力される信号波長のλ／４の長さを有し、特性インピーダンスがＲの線路である。λ／４波長線路２０３は、入力端子２００から入力される信号波長のλ／４の長さを有し、特性インピーダンスがＲの線路である。ピークアンプ２０４は、Ｃ級動作をする増幅回路によって構成され、λ／４波長線路２０３から出力される高周波信号を増幅して出力する。なお、ピークアンプ２０４は、入力信号が所定の電力を上回った場合にのみ動作する（非定常動作する）のアンプである。負荷抵抗２０５は、Ｒ／２の抵抗値を有する抵抗素子である。

入力端子２００に入力される瞬時入力電力が小さい場合には、アベレージアンプ２０１は、入力信号の電力レベルに関わらず増幅動作を実行して出力信号を出力する。一方、ピークアンプ２０４は、瞬時入力電力が小さい場合には、オフ状態となり、増幅動作を実行しない。このため、ピークアンプ２０４の消費電力は十分に小さいことから、増幅装置全体としての消費電力も小さく、増幅効率も高い。

入力端子２００に入力される瞬時入力電力が大きい場合には、ピークアンプ２０４がオン状態となり、入力信号を増幅して出力する。ピークアンプ２０４からの出力信号は、アベレージアンプ２０１の出力信号と合成されて負荷抵抗２０５に供給される。このように、二つのアンプの出力信号を合成することで、大きな飽和電力を有する増幅装置を構成することができる。

なお、入力信号の瞬時入力電力が小さい場合、ピークアンプ２０４はオフ状態になっているため、その出力インピーダンスは非常に大きくなる。アベレージアンプ２０１の出力側に設けられている１／４波長線路２０２の特性インピーダンスは前述したようにＲであるので、負荷抵抗２０５がインピーダンス変換されてアベレージアンプ２０１の出力端から見た負荷インピーダンスは２Ｒとなる。アベレージアンプ２０１は、負荷インピーダンスが２Ｒの場合に効率が良好になるように設計されている。このため、このような動作状態では、アベレージアンプ２０１は最大の効率で動作する。

入力信号の瞬時入力電力が大きい場合、アベレージアンプ２０１とピークアンプ２０４の双方が動作状態となるため、アベレージアンプ２０１とピークアンプ２０４から見た負荷インピーダンスは負荷抵抗２０５のインピーダンスの２倍のＲとなる。アベレージアンプ２０１の出力側に設けられた１／４波長線路２０２の特性インピーダンスはＲであるから、１／４波長線路２０２によるインピーダンス変換は行なわれずに、アベレージアンプ２０１の出力端から見た負荷インピーダンスもＲとなる。負荷インピーダンスがＲの場合には、アベレージアンプ２０１およびピークアンプ２０４ともに飽和電力が大きくなるように設計されており、増幅装置全体として大きな飽和電力を得ることができる。このような動作状態においては、増幅装置は飽和電力に近い状態で動作するので効率が高くなる。

このように、ドハティ型増幅装置は、入力信号の電力が大きい場合にピークアンプ２０４が動作することで、アベレージアンプ２０１とピークアンプ２０４の２つの出力電力が合成されて飽和電力が大きくなり、また、入力信号の電力が小さい場合と大きい場合とでアベレージアンプ２０１の負荷インピーダンスが変化することで高効率に動作が可能になる。

ところで、ドハティアンプを複数の帯域で用いる場合、アベレージアンプの出力側に必要となるλ／４線路の周波数依存性により、広帯域化することが難しいことが課題として知られている。

このような課題を解決するために、特許文献１に開示される技術では、λ／４線路を使用する周波数帯に応じてスイッチにより切り替えることで複数の帯域で使えるドハティ型増幅装置を実現している。

特開２００６−３４３５４１号公報

ところで、近年では、複数の回線を同時並行的に使用するキャリアアグリゲーション（Carrier Aggregation）や、携帯電話の中継装置等が複数の帯域を並行して増幅する必要があることから、複数の帯域を同時に増幅する必要が生じている。

しかしながら、特許文献１に開示された技術では、スイッチでは単一の周波数しか選択できないので、複数の周波数を同時に増幅することができないという問題点がある。

そこで、本発明は複数の周波数を同時に増幅することが可能な増幅装置を提供することを目的としている。

上記課題を解決するために、本発明は、第１乃至第Ｎ（Ｎ≧２）の周波数の信号をそれぞれ入力し、Ａ級動作、ＡＢ級動作、または、Ｂ級動作により増幅する第１乃至第Ｎのアベレージアンプと、前記第１乃至第Ｎの周波数の信号を合成して出力する入力合成部と、前記入力合成部によって合成された前記第１乃至第Ｎの周波数の信号を入力し、Ｃ級動作により増幅するピークアンプと、前記第１乃至第Ｎのアベレージアンプの前段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの入力移相部と、前記第１乃至第Ｎのアベレージアンプの後段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの出力移相部と、前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部から出力される信号と、を合成する出力合成部と、を有することを特徴とする。
このような構成によれば、複数の周波数を同時に増幅することが可能になる。

また、本発明は、前記出力合成部は、前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部の全てから出力される信号を合成することを特徴とする。
このような構成によれば、全ての出力信号を合成した信号を得ることができる。

また、本発明は、前記出力合成部は、前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部のいずれか１つから出力される信号を合成することを特徴とする。
このような構成によれば、ピークアンプの出力信号と、出力移相部のそれぞれの出力信号を合成した信号を得ることができる。

また、本発明は、前記ピークアンプの前段に第（Ｎ＋１）の入力移相部が配置されていることを特徴とする。
このような構成によれば、ピークアンプに入力される信号の移相を調整することで、全ての信号の位相を確実に合わせることができる。

また、本発明は、前記入力合成部の前段には、前記第１乃至第Ｎの周波数の信号がそれぞれ入力されるアイソレータが配置されていることを特徴とする。
このような構成によれば、例えば、合成部によって反射された信号が混合されることを防止できる。

また、本発明は、前記１乃至第Ｎの周波数の信号に対応するデジタル信号をそれぞれ生成して出力するともに、前記入力合成部として機能し、前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号を合成して出力するデジタル信号処理部と、前記デジタル信号処理部から出力される前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号をアナログ信号にそれぞれ変換して前記第１乃至第Ｎの入力移相部に供給するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を前記アナログ信号に変換して前記ピークアンプまたは前記第（Ｎ＋１）の入力移相部に供給するデジタルアナログ変換部と、を有することを特徴とする。
このような構成によれば、回路構成を簡易化することができるとともに、増幅装置の特性の温度による変化または経時変化を抑制することができる。

また、本発明は、前記デジタル信号処理部は、前記第１乃至第（Ｎ＋１）の入力移相部として機能し、前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号をそれぞれ移相して出力するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を移相して出力し、前記デジタルアナログ変換部は、前記デジタル信号処理部から出力される前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号を前記アナログ信号にそれぞれ変換して前記第１乃至第Ｎのアベレージアンプに供給するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を前記アナログ信号に変換して前記ピークアンプに供給する、ことを特徴とする。
このような構成によれば、回路構成を簡易化することができるとともに、増幅装置の特性の温度による変化または経時変化を抑制することができる。

また、本発明は、前記デジタル信号処理部は、前記第１乃至第Ｎの周波数の信号に対応する前記デジタル信号の振幅をそれぞれ調整する第１乃至第Ｎのアッティネータを有するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号の振幅を調整する第（Ｎ＋１）のアッティネータを有することを特徴とする。
このような構成によれば、これらのアッティネータを調整することで、信号レベルを調整することが可能になる。

本発明によれば、複数の周波数を同時に増幅することが可能な増幅装置を提供することが可能となる。

本発明の第１実施形態に係る増幅装置の構成例を示す図である。本発明の第２実施形態に係る増幅装置の構成例を示す図である。本発明の第３実施形態に係る増幅装置の構成例を示す図である。図３に示すデジタル信号処理部およびその前段の構成例を示す図である。本発明の第３実施形態に係る増幅装置の構成例を示す図である。本発明の第４実施形態に係る増幅装置の構成例を示す図である。本発明の第５実施形態に係る増幅装置の構成例を示す図である。本発明の第６実施形態に係る増幅装置の構成例を示す図である。本発明の第７実施形態に係る増幅装置の構成例を示す図である。従来の増幅装置の構成例を示す図である。

次に、本発明の実施形態について説明する。

（Ａ）第１実施形態の構成例の説明
図１は、本発明の第１実施形態に係る増幅装置の構成例を示す図である。この図に示すように、第１実施形態に係る増幅装置は、入力端子１１，１２、分配部１３，１４、入力移相部１５，１６、入力合成部１７、アベレージアンプ１８，１９、ピークアンプ２０、出力移相部２１，２２、出力合成部２３、および、出力端子２４を有している。

入力端子１１には、例えば、８００ＭＨｚを中心周波数とし、所定の帯域幅（例えば、数ＭＨｚ〜数十ＭＨｚ）を有する信号が入力される。また、入力端子１２には、例えば、９００ＭＨｚを中心周波数とし、所定の帯域幅（例えば、数ＭＨｚ〜数十ＭＨｚ）を有する信号が入力される。なお、以下では、８００ＭＨｚと９００ＭＨｚの信号が入力される場合を例に挙げて説明するが、前述した中心周波数および帯域幅は一例であって、これ以外の中心周波数および帯域幅であってもよいことはいうまでもない。

分配部１３は、入力端子１１から入力される８００ＭＨｚを中心周波数とする信号を分配し、入力移相部１５と入力合成部１７に供給する。分配部１４は、入力端子１２から入力される９００ＭＨｚを中心周波数とする信号を分配し、入力移相部１６と入力合成部１７に供給する。

入力移相部１５は、分配部１３から供給される中心周波数が８００ＭＨｚの信号を位相φ１移相してアベレージアンプ１８に供給する。入力移相部１６は、分配部１４から供給される中心周波数が９００ＭＨｚの信号を位相φ２移相してアベレージアンプ１９に供給する。

入力合成部１７は、分配部１３から供給される中心周波数が８００ＭＨｚの信号と、分配部１４から供給される中心周波数が９００ＭＨｚの信号とを合成し、ピークアンプ２０に供給する。

アベレージアンプ１８は、Ａ級、ＡＢ級、または、Ｂ級動作をするアンプであり、入力移相部１５から供給される中心周波数が８００ＭＨｚの信号を増幅して出力する。アベレージアンプ１９は、同様に、Ａ級、ＡＢ級、または、Ｂ級動作をするアンプであり、入力移相部１６から供給される中心周波数が９００ＭＨｚの信号を増幅して出力する。なお、Ａ級とは入力信号の全周期においてトランジスタ等の増幅素子の動作点を上回る量のバイアスを与える設定をいい、Ｂ級とは交流の入力信号のうち片側の極性のみが増幅されるように増幅素子にバイアスを与える設定をいい、ＡＢ級とはＡ級とＢ級の中間のバイアスを与え、入力信号が小振幅の場合にはＡ級動作をし、それ以外の場合にはＢ級動作をする設定をいう。また、Ｃ級とは遮断値よりも増幅素子がオフになる側にバイアスを設定し、入力信号の電圧が十分に高い場合にのみ出力電圧が得られる、スイッチングに似た動作を行う設定をいう。

ピークアンプ２０は、Ｃ級動作をするアンプであり、入力合成部１７から供給される中心周波数が８００ＭＨｚの信号と、中心周波数が９００ＭＨｚの信号とが合成された信号を増幅して出力する。

出力移相部２１は、アベレージアンプ１８から出力される中心周波数が８００ＭＨｚの信号の位相を９０°移相して出力する。出力移相部２２は、アベレージアンプ１９から出力される中心周波数が９００ＭＨｚの信号の位相を９０°移相して出力する。

出力合成部２３は、出力移相部２１から出力される信号と、出力移相部２２から出力される信号と、ピークアンプ２０から出力される信号とを合成して出力する。なお、出力合成部２３が出力移相部２１から出力される信号と、出力移相部２２から出力される信号と、ピークアンプ２０から出力される信号の位相を調整した後に合成する構成としてもよい。

出力端子２４は、出力合成部２３から出力される信号を、例えば、後段の図示しないアンテナに供給し、中心周波数が８００ＭＨｚと９００ＭＨｚの信号を電波として出力する。

（Ｂ）第１実施形態の動作の説明
つぎに、図１に示す第１実施形態の動作について説明する。例えば、図示しないアンテナによって受信された、中心周波数が８００ＭＨｚの信号（例えば、携帯電話機の基地局からの信号）は、入力端子１１を介して分配部１３に供給される。同様に、図示しないアンテナによって受信された、中心周波数が９００ＭＨｚの信号（例えば、携帯電話機の基地局からの信号）は、入力端子１２を介して分配部１４に供給される。

分配部１３は、入力端子１１から入力された中心周波数が８００ＭＨｚの信号を分配して入力移相部１５と、入力合成部１７とに供給する。分配部１４は、入力端子１２から入力された中心周波数が９００ＭＨｚの信号を分配して入力移相部１６と、入力合成部１７とに供給する。

入力移相部１５は、分配部１３から供給される信号の位相をφ１移相して、アベレージアンプ１８に供給する。入力移相部１６は、分配部１４から供給される信号の位相をφ２移相して、アベレージアンプ１９に供給する。なお、入力移相部１５，１６を調整することで、ピークアンプ２０から出力される信号と、出力移相部２１，２２から出力される信号の位相を合わせ、これらの信号を同位相で適切に合成することができる。

アベレージアンプ１８は、定常動作する（常に動作する）アンプであり、入力移相部１５から出力される中心周波数が８００ＭＨｚである信号を増幅し、出力移相部２１に供給する。アベレージアンプ１９も同様に、定常動作する（常に動作する）アンプであり、入力移相部１６から出力される中心周波数が９００ＭＨｚである信号を増幅し、出力移相部２２に供給する。

出力移相部２１は、アベレージアンプ１８から出力される信号の位相を９０°移相して出力する。出力移相部２２は、アベレージアンプ１９から出力される信号の位相を９０°移相して出力する。

ピークアンプ２０は、入力合成部１７から供給される信号の信号レベルまたは電力が所定の閾値以上である場合に増幅動作を実行する（非定常動作する）のアンプであり、入力される信号の電力が低い場合には動作を停止し、電力が所定の閾値を超えた場合には動作を開始する。

出力合成部２３は、出力移相部２１，２２およびピークアンプ２０から出力される信号を合成して出力端子２４から出力する。

例えば、入力端子１１から入力される中心周波数が８００ＭＨｚの信号の電力が増加した場合、アベレージアンプ１８の出力が増加し、所定の電力になると飽和出力に達する。そして、例えば、電力が最大電力効率（Ｂ級動作では７８％）に近い状態になると、ピークアンプ２０が動作を開始する。ピークアンプ２０が動作を開始すると、ピークアンプ２０の出力インピーダンスが変化する（低下する）ので、アベレージアンプ１８の負荷線の傾きが変化し、その結果として、高効率の増幅を行うことができる。なお、出力移相部２１から出力される８００ＭＨｚの信号と、ピークアンプ２０から出力される８００ＭＨｚの信号の位相は、入力移相部１５によって合わせられているので、出力合成部２３は、これらの信号を同位相で適切に合成することができる。

同様の動作は、入力端子１２から入力される中心周波数が９００ＭＨｚの信号に対しても実行される。この結果、入力端子１１および入力端子１２から入力される信号の電力がともに低い場合には、アベレージアンプ１８およびアベレージアンプ１９が動作して電力を増幅し、入力端子１１および入力端子１２から入力される信号の電力の少なくとも一方の電力が所定の電力を超えた場合には、ピークアンプ２０が動作を開始し、ピークアンプ２０の出力インピーダンスが変化する（低下する）ので、アベレージアンプ１８，１９の負荷線の傾きが変化し、その結果として、高効率の増幅を行うことができる。なお、出力移相部２２から出力される９００ＭＨｚの信号と、ピークアンプ２０から出力される９００ＭＨｚの信号の位相は、入力移相部１６によって合わせられているので、出力合成部２３は、これらの信号を同位相で適切に合成することができる。

以上に説明したように、本発明の第１実施形態では、複数の周波数の信号をアベレージアンプで増幅するとともに、これらを合成した信号をピークアンプによって増幅し、アベレージアンプおよびピークアンプの出力信号を合成するようにしたので、複数の周波数を同時に増幅することが可能となる。

また、第１実施形態では、出力移相部２１，２２から出力される信号と、ピークアンプ２０から出力される信号とを出力合成部２３によって合成するようにしたので、これらを個別に合成する場合に比較して、回路構成を簡略化することができる。

（Ｃ）第２実施形態の説明
つぎに、本発明の第２実施形態について説明する。図２は、本発明の第２実施形態の構成例を示す図である。なお、図２において、図１と対応する部分には同一の符号を付してその説明を省略する。図２では、図１と比較すると、入力合成部１７とピークアンプ２０の間に入力移相部３１が追加されている。これ以外の構成は、図１と同様である。

入力移相部３１は、入力合成部１７から出力される、例えば、中心周波数が８００ＭＨｚと９００ＭＨｚの信号が合成された信号の位相をφ３移相して出力する。

すなわち、第２実施形態では、中心周波数が８００ＭＨｚと９００ＭＨｚの信号のそれぞれの位相については入力移相部１５，１６によって調整し、これらの信号が合成された信号の位相については入力移相部３１によって調整することで、出力合成部２３における信号の合成を同位相で適切に行うことができる。

以上に説明したように、本発明の第２実施形態によれば、入力合成部１７とピークアンプ２０の間に入力移相部３１を配置するようにしたので、入力合成部１７から出力される信号の位相を調整することで、出力合成部２３において、出力移相部２１，２２から出力される信号との位相の調整を容易に行うことができ、この結果として、出力合成部２３における信号の合成を同位相で適切に行うことができる。

（Ｄ）第３実施形態の説明
つぎに、本発明の第３実施形態について説明する。図３は、本発明の第３実施形態の構成例を示す図である。なお、図３において、図２と対応する部分には同一の符号を付してその説明を省略する。図３では、図２と比較すると、入力端子１１，１２、分配部１３，１４、および、入力合成部１７が除外され、デジタル信号処理部５０およびＤＡＣ（Digital to Analog Converter）６１〜６３が付加されている。

ここで、デジタル信号処理部５０は、例えば、中心周波数が８００ＭＨｚのデジタル信号をＤＡＣ６１に出力するとともに、中心周波数が９００ＭＨｚのデジタル信号をＤＡＣ６２に出力する。また、中心周波数が８００ＭＨｚのデジタル信号と中心周波数が９００ＭＨｚのデジタル信号を合成した信号をＤＡＣ６３に出力する。

ＤＡＣ６１はデジタル信号処理部５０から出力される、例えば、中心周波数が８００ＭＨｚのデジタル信号をアナログ信号に変換し、入力移相部１５に供給する。ＤＡＣ６２はデジタル信号処理部５０から出力される、例えば、中心周波数が９００ＭＨｚのデジタル信号をアナログ信号に変換し、入力移相部１６に供給する。ＤＡＣ６３はデジタル信号処理部５０から出力される、例えば、中心周波数が８００ＭＨｚと９００ＭＨｚのデジタル信号が合成されたデジタル信号をアナログ信号に変換し、入力移相部３１に供給する。

図４は、図３に示すデジタル信号処理部５０およびその前段の構成例を示す図である。図４に示すように、デジタル信号処理部５０は、復号部５１、フィルタ５２，５３、および、加算部５４を有している。

デジタル信号処理部５０の前段には、デジタル信号処理部８０が配置されている。デジタル信号処理部８０は、フィルタ８１，８２、および、符号化部８３を有している。デジタル信号処理部８０とデジタル信号処理部５０はシリアル伝送線路８５によって接続される。また、デジタル信号処理部８０の前段にはＡＤＣ（Analog to Digital Converter）７１，７２が配置されている。

ここで、ＡＤＣ７１は、例えば、図示しないアンテナによって受信された中心周波数が８００ＭＨｚの信号をデジタル信号に変換して出力する。ＡＤＣ７２は、例えば、図示しないアンテナによって受信された中心周波数が９００ＭＨｚの信号をデジタル信号に変換して出力する。

フィルタ８１は、ＡＤＣ７１から出力される信号に含まれている不要な信号（例えば、中心周波数が８００ＭＨｚの信号以外の信号）を減衰して出力する。フィルタ８２は、ＡＤＣ７２から出力される信号に含まれている不要な信号（例えば、中心周波数が９００ＭＨｚの信号以外の信号）を減衰して出力する。

符号化部８３は、フィルタ８１およびフィルタ８２から出力されるデジタル信号を多重化するとともに、シリアル信号に変換してシリアル伝送線路８５に送出する。

シリアル伝送線路８５は、例えば、同軸ケーブルまたは光ケーブル等によって構成され、符号化部８３から出力されるシリアル信号（電気信号または光信号）を、復号部５１に伝送する。

デジタル信号処理部５０の復号部５１は、シリアル伝送線路８５を介して伝送されるシリアル信号を受信し、多重分離して出力する。より詳細には、復号部５１は、シリアル信号に含まれている、例えば、中心周波数が８００ＭＨｚと９００ＭＨｚの信号を分離して、フィルタ５２，５３にそれぞれ供給する。

フィルタ５２は、復号部５１から出力される信号に含まれている不要な信号（例えば、中心周波数が８００ＭＨｚの信号以外の信号）を減衰して出力する。フィルタ５３は、復号部５１から出力される信号に含まれている不要な信号（例えば、中心周波数が９００ＭＨｚの信号以外の信号）を減衰して出力する。

加算部５４は、フィルタ５２から出力される中心周波数が８００ＭＨｚのデジタル信号と、フィルタ５３から出力される中心周波数が９００ＭＨｚのデジタル信号とを加算して出力する。

図３に戻る。フィルタ５２から出力されるデジタル信号（例えば、中心周波数が８００ＭＨｚの信号）はＤＡＣ６１に供給され、アナログ信号に変換された後、入力移相部１５に供給される。フィルタ５３から出力されるデジタル信号（例えば、中心周波数が９００ＭＨｚの信号）はＤＡＣ６２に供給され、アナログ信号に変換された後、入力移相部１６に供給される。加算部５４から出力されるデジタル信号（例えば、中心周波数が８００ＭＨｚと中心周波数が９００ＭＨｚの信号が加算された信号）はＤＡＣ６３に供給され、アナログ信号に変換された後、入力移相部３１に供給される。

なお、入力移相部１５，１６，３１以降の構成は、図２の場合と同様である。

つぎに、図３および図４に示す第３実施形態の動作を説明する。ＡＤＣ７１は、中心周波数が８００ＭＨｚのアナログ信号をデジタル信号に変換して出力し、ＡＤＣ７２は、中心周波数が９００ＭＨｚのアナログ信号をデジタル信号に変換して出力する。フィルタ８１，８２は、中心周波数が８００ＭＨｚおよび９００ＭＨｚ以外の信号を、デジタル処理によって減衰して出力する。符号化部８３は、フィルタ８１，８２から出力されるデジタル信号を多重化し、シリアル伝送線路８５を介してデジタル信号処理部５０に供給する。

デジタル信号処理部５０では、復号部５１がシリアル伝送線路８５を伝送されるデジタル信号を受信して多重分離し、フィルタ５２，５３に出力する。フィルタ５２，５３は、復号部５１から出力される中心周波数が８００ＭＨｚおよび９００ＭＨｚ以外の信号を、デジタル処理によって減衰してＤＡＣ６１，６２に対してそれぞれ出力する。加算部５４は、フィルタ５２，５３から出力されるデジタル信号を加算してＤＡＣ６３に出力する。

ＤＡＣ６１，６２はフィルタ５２，５３から出力されるデジタル信号をアナログ信号に変換して入力移相部１５，１６にそれぞれ供給する。ＤＡＣ６３は加算部５４から出力されるデジタル信号をアナログ信号に変換して入力移相部３１に供給する。

なお、入力移相部１５，１６，３１以降の動作は、図２の場合と同様である。

以上に説明したように、図３および図４に示す第３実施形態では、中心周波数が８００ＭＨｚと中心周波数が９００ＭＨｚの信号は、デジタル信号に変換された後、多重化され、シリアル伝送線路８５を伝送され、デジタル信号処理部５０において、中心周波数が８００ＭＨｚと中心周波数が９００ＭＨｚの信号が多重分離され、ＤＡＣ６１，６２に供給されてアナログ信号に変換された後に、入力移相部１５，１６に供給される。また、中心周波数が８００ＭＨｚと中心周波数が９００ＭＨｚのデジタル信号は、加算部５４によって加算された後、ＤＡＣ６３に供給されてアナログ信号に変換された後に、入力移相部３１に供給される。

このように、第３実施形態では、中心周波数が８００ＭＨｚと中心周波数が９００ＭＨｚの信号を、シリアル伝送線路８５をデジタル信号として伝送するようにしたので、シリアル伝送線路８５の伝送距離が長い場合であっても、信号の劣化を少なくすることができる。

また、分配部１３，１４および入力合成部１７をデジタル回路によって構成することで、温度変化や経年変化によって回路の特性が変化することを防止できるとともに、回路規模を縮小することができる。

（Ｅ）第４実施形態の説明
つぎに、本発明の第４実施形態について説明する。図５は、本発明の第４実施形態の構成例を示す図である。なお、図５において、図３と対応する部分には同一の符号を付してその説明を省略する。図５では、図３と比較すると、入力移相部１５，１６，３１が除外され、これらの入力移相部１５，１６，３１に対応するデジタル入力移相部５５〜５７がデジタル信号処理部５０内に実装されている。これら以外の構成は、図３と同様である。なお、デジタル信号処理部５０よりも前段の構成は、図４と同様である。

デジタル入力移相部５５は、図４に示すフィルタ５２から出力されるデジタル信号の位相をφ１移相してＤＡＣ６１に出力する。デジタル入力移相部５６は、図４に示すフィルタ５３から出力されるデジタル信号の位相をφ２移相してＤＡＣ６２に出力する。デジタル入力移相部５７は、図４に示す加算部５４から出力されるデジタル信号の位相をφ３移相してＤＡＣ６３に出力する。

なお、図５に示す第４実施形態は、図３に示す第３実施形態に比較すると、第３実施形態では、アナログ信号に対する移相処理が入力移相部１５，１６，３１によって実行されるが、図５に示す第４実施形態では、デジタル信号に対して、デジタル信号処理によって移相処理が実行される点が異なる。これ以外の動作は、図３に示す第３実施形態と同様である。

以上に説明したように、第４実施形態では、移相処理をデジタル信号処理によって実行するようにしたので、第３実施形態に比較して、装置を小型化するとともに、例えば、環境温度や経年変化によって回路の特性が変化することを防止できる。

（Ｆ）第５実施形態の説明
つぎに、本発明の第５実施形態について説明する。図６は、本発明の第５実施形態の構成例を示す図である。なお、図６において、図５と対応する部分には同一の符号を付してその説明を省略する。図６では、図５と比較すると、出力移相部２１，２２と出力合成部２３の間にＢＰＦ（Band Pass Filter）６４，６５が配置されている。これら以外の構成は、図５と同様である。なお、デジタル信号処理部５０よりも前段の構成は、図４と同様である。

第５実施形態では、出力移相部２１の後段にＢＰＦ６４を配置するようにしたので、出力移相部２１から出力される信号に含まれている不要な信号（例えば、中心周波数が８００ＭＨｚ以外の信号）を減衰させることができる。同様に、出力移相部２２の後段にＢＰＦ６５を配置するようにしたので、出力移相部２２から出力される信号に含まれている不要な信号（例えば、中心周波数が９００ＭＨｚ以外の信号）を減衰させることができる。これにより、アベレージアンプ１８，１９の出力信号には、異なる周波数の信号が含まれないことから、出力合成部２３においてこれらの信号を合成する際の位相の調整を容易に行うことができる。

なお、第５実施形態では、ＢＰＦ６４，６５を用いるようにしたが、ＢＰＦ６４の代わりにＬＰＦ（Low Pass Filter）を用いるようにしたり、ＢＰＦ６５の代わりにＨＰＦ（High Pass Filter）を用いるようにしたりしてもよい。

（Ｇ）第６実施形態の説明
つぎに、本発明の第６実施形態について説明する。図７は、本発明の第６実施形態の構成例を示す図である。なお、図７において、図２と対応する部分には同一の符号を付してその説明を省略する。図７では、図２と比較すると、分配部１３と入力合成部１７の間にアイソレータ９１が配置され、分配部１４と入力合成部１７の間にアイソレータ９２が配置されている。これら以外の構成は、図２と同様である。

アイソレータ９１は、分配部１３から出力される信号を低損失で入力合成部１７に供給する一方で、入力合成部１７から戻ってくる信号については減衰して分配部１３への戻りを少なくする。アイソレータ９２も同様に、分配部１４から出力される信号を低損失で入力合成部１７に供給する一方で、入力合成部１７から戻ってくる信号については減衰して分配部１４への戻りを少なくする。

図７に示す第６実施形態によれば、分配部１３，１４と入力合成部１７との間にアイソレータ９１，９２を配置するようにしたので、例えば、分配部１３から出力される８００ＭＨｚを中心周波数とする信号が入力合成部１７によって反射され、分配部１４に入力されて９００ＭＨｚを中心周波数とする信号と混合されたり、逆に、分配部１４から出力される９００ＭＨｚを中心周波数とする信号が入力合成部１７によって反射され、分配部１３に入力されて８００ＭＨｚを中心周波数とする信号と混合されたりすることを防止できる。これにより、出力合成部２３においてこれらの信号を合成する際の位相の調整を簡易化するとともに、合成を同位相で適切に行うことができる。

（Ｈ）第７実施形態の説明
つぎに、本発明の第７実施形態について説明する。図８は、本発明の第７実施形態の構成例を示す図である。なお、図８において、図５と対応する部分には同一の符号を付してその説明を省略する。図８では、図５と比較すると、出力合成部２３および出力端子２４が除外され、分配部１０１、出力合成部１０２，１０３、および、出力端子１０４，１０５が新たに追加されている。これら以外の構成は、図５と同様である。

分配部１０１は、ピークアンプ２０から出力される信号を分配して、出力合成部１０２および出力合成部１０３にそれぞれ供給する。

出力合成部１０２は、分配部１０１から出力される信号と、出力移相部２１から出力される信号を合成し、出力端子１０４から出力する。出力合成部１０３は、分配部１０１から出力される信号と、出力移相部２２から出力される信号を合成し、出力端子１０５から出力する。

本発明の第７実施形態では、ＤＡＣ６１から出力される信号（例えば、８００ＭＨｚを中心周波数とする信号）およびＤＡＣ６２から出力される信号（例えば、９００ＭＨｚを中心周波数とする信号）の電力がともに小さい場合には、出力合成部１０２からはＤＡＣ６１から出力される信号が増幅された信号が出力されるとともに、出力合成部１０３からはＤＡＣ６２から出力される信号が増幅された信号が出力される。また、ＤＡＣ６１から出力される信号またはＤＡＣ６２から出力される信号の少なくとも一方の電力が所定の閾値を超えた場合には、出力合成部１０２，１０３からはピークアンプ２０によって増幅された信号が合成されて出力される。

以上に説明したように、本発明の第７実施形態では、出力合成部１０２は、アベレージアンプ１８からの出力信号と、ピークアンプ２０の出力を合成するようにしたので、アベレージアンプ１９の出力も含めて合成する場合に比較して、位相の調整を簡易化することができる。同様に、出力合成部１０３は、アベレージアンプ１９からの出力信号と、ピークアンプ２０の出力を合成するようにしたので、アベレージアンプ１８の出力も含めて合成する場合に比較して、位相の調整を簡易化することができる。

（Ｉ）第８実施形態の説明
つぎに、本発明の第８実施形態について説明する。図９は、本発明の第８実施形態の構成例を示す図である。なお、図９において、図８と対応する部分には同一の符号を付してその説明を省略する。図９では、図８と比較すると、デジタル信号処理部５０のデジタル入力移相部５５とＤＡＣ６１の間にＡＴＴ（Attenuator）１５１が追加され、デジタル入力移相部５６とＤＡＣ６２の間にＡＴＴ１５２が追加され、デジタル入力移相部５７とＤＡＣ６３の間にＡＴＴ１５３が追加されている。また、デジタル入力移相部５７には、加算部５４からの出力が入力され、加算部５４にはＡＴＴ１５１，１５２の出力が入力されている。これら以外の構成は、図８と同様である。

ＡＴＴ１５１は、デジタル入力移相部５５から出力される信号を所定量減衰（または増幅）させてＤＡＣ６１に出力する。ＡＴＴ１５２は、デジタル入力移相部５６から出力される信号を所定量減衰（または増幅）させてＤＡＣ６２に出力する。ＡＴＴ１５３は、デジタル入力移相部５７から出力される信号を所定量減衰（または増幅）させてＤＡＣ６３に出力する。

図９に示す第８実施形態によれば、デジタル信号処理部５０がＡＴＴ１５１〜１５３を有するようにしたので、例えば、デジタル入力移相部５５〜５７の信号のレベルが異なる場合でも、レベルが均一になるように調整することができる。また、ピークアンプ２０に入力される信号のレベルを、ＡＴＴ１５１〜１５３によって調整することができるので、ピークアンプ２０が動作を開始するタイミングを、例えば、８００ＭＨｚおよび９００ＭＨｚの信号毎または信号の電力の比率に応じて、適宜設定することができる。さらに、デジタル信号処理部５０により、ＡＴＴ１５１〜１５３をソフトウエア的に実現するようにしたので、回路構成を複雑化することなく、信号レベルを調整することができる。なお、ＡＴＴ１５１〜１５３に周波数特性を持たせることで、デジタル入力移相部５５〜５７から出力される信号の周波数特性をフラットにするようにしてもよい。

（Ｊ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の各実施形態では、８００ＭＨｚと９００ＭＨｚの２種類の信号を増幅する場合を例に挙げて説明したが、これら以外の周波数を用いるようにしてもよい。また、２種類の信号ではなく、３種類以上の信号を増幅するようにしてもよい。また、２種類または３種類以上の信号の帯域幅を、任意に設定するようにしてもよい。

また、以上の実施形態では、８００ＭＨｚと９００ＭＨｚの２種類の信号を増幅する場合を例に挙げて説明したが、１種類の周波数のみを増幅する際に本発明を適用してもよい。
具体的には、例えば、状況によってはアベレージアンプ１８，１９のうちいずれか一方のみを動作させるようにしても良いし、アベレージアンプ１８，１９に同一種類の周波数を入力するようにしてもよい。

また、第３〜第５、第７〜第８実施形態では、デジタル信号処理部５０から出力されるデジタル信号を、そのままアベレージアンプ１８，１９およびピークアンプ２０に供給しているが、例えば、図４に示すＡＤＣ７１，７２に入力する前の信号を低い周波数にダウンコンバートし、ＤＡＣ６１〜６３の出力信号を元の周波数にアップコンバートするようにしてもよい。そのような構成によれば、デジタル信号処理部５０が動作する周波数を低くすることができるので、装置の製造コストを低減することができる。

また、図７に示すアイソレータを、例えば、第１〜第５および第７〜第８実施形態に具備するようにしてもよい。

また、図９に示すＡＴＴ１５１〜１５３を、第３〜第５、第７実施形態に具備するようにしてもよい。また、出力端子２４，１０４，１０５から出力される信号のレベルおよび位相を検出し、検出結果に基づいて、ＡＴＴ１５１〜１５３およびデジタル入力移相部５５〜５７をフィードバック制御するようにしてもよい。

１１，１２入力端子
１３，１４分配部
１５，１６，３１入力移相部
１７入力合成部
１８，１９アベレージアンプ
２０ピークアンプ
２１，２２出力移相部
２３，１０２，１０３出力合成部
２４，１０４，１０５出力端子
５０，８０デジタル信号処理部
５１復号部
５２，５３フィルタ
５４加算部
５５〜５７デジタル入力移相部
６１〜６３ＤＡＣ
６４，６５ＢＰＦ
７１，７２ＡＤＣ
８１，８２フィルタ
８３符号化部
９１，９２アイソレータ
１５１〜１５３ＡＴＴ

Claims

第１乃至第Ｎ（Ｎ≧２）の周波数の信号をそれぞれ入力し、Ａ級動作、ＡＢ級動作、または、Ｂ級動作により増幅する第１乃至第Ｎのアベレージアンプと、
前記第１乃至第Ｎの周波数の信号を合成して出力する入力合成部と、
前記入力合成部によって合成された前記第１乃至第Ｎの周波数の信号を入力し、Ｃ級動作により増幅するピークアンプと、
前記第１乃至第Ｎのアベレージアンプの前段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの入力移相部と、
前記第１乃至第Ｎのアベレージアンプの後段にそれぞれ配置され、入力された信号を移相する第１乃至第Ｎの出力移相部と、
前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部から出力される信号と、を合成する出力合成部と、
を有することを特徴とする増幅装置。
前記出力合成部は、前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部の全てから出力される信号を合成することを特徴とする請求項１に記載の増幅装置。
前記出力合成部は、前記ピークアンプから出力される前記第１乃至第Ｎの周波数の信号が合成された信号と、前記第１乃至第Ｎの出力移相部のいずれか１つから出力される信号を合成することを特徴とする請求項１に記載の増幅装置。
前記ピークアンプの前段に第（Ｎ＋１）の入力移相部が配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の増幅装置。
前記入力合成部の前段には、前記第１乃至第Ｎの周波数の信号がそれぞれ入力されるアイソレータが配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の増幅装置。
前記１乃至第Ｎの周波数の信号に対応するデジタル信号をそれぞれ生成して出力するともに、前記入力合成部として機能し、前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号を合成して出力するデジタル信号処理部と、
前記デジタル信号処理部から出力される前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号をアナログ信号にそれぞれ変換して前記第１乃至第Ｎの入力移相部に供給するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を前記アナログ信号に変換して前記ピークアンプまたは前記第（Ｎ＋１）の入力移相部に供給するデジタルアナログ変換部と、
を有することを特徴とする請求項１乃至５のいずれか１項に記載の増幅装置。
前記デジタル信号処理部は、前記第１乃至第（Ｎ＋１）の入力移相部として機能し、前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号をそれぞれ移相して出力するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を移相して出力し、
前記デジタルアナログ変換部は、前記デジタル信号処理部から出力される前記１乃至第Ｎの周波数の信号に対応する前記デジタル信号を前記アナログ信号にそれぞれ変換して前記第１乃至第Ｎのアベレージアンプに供給するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号を前記アナログ信号に変換して前記ピークアンプに供給する、
ことを特徴とする請求項６に記載の増幅装置。
前記デジタル信号処理部は、前記第１乃至第Ｎの周波数の信号に対応する前記デジタル信号の振幅をそれぞれ調整する第１乃至第Ｎのアッティネータを有するとともに、前記１乃至第Ｎの周波数の信号が合成された前記デジタル信号の振幅を調整する第（Ｎ＋１）のアッティネータを有することを特徴とする請求項６または７に記載の増幅装置。