JP2018152571A - Motor control system - Google Patents

Motor control system Download PDF

Info

Publication number
JP2018152571A
JP2018152571A JP2018078263A JP2018078263A JP2018152571A JP 2018152571 A JP2018152571 A JP 2018152571A JP 2018078263 A JP2018078263 A JP 2018078263A JP 2018078263 A JP2018078263 A JP 2018078263A JP 2018152571 A JP2018152571 A JP 2018152571A
Authority
JP
Japan
Prior art keywords
coil
voltage
circuit
isolator
leakage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018078263A
Other languages
Japanese (ja)
Other versions
JP6527267B2 (en
Inventor
寛和 長瀬
Hirokazu Nagase
寛和 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018078263A priority Critical patent/JP6527267B2/en
Publication of JP2018152571A publication Critical patent/JP2018152571A/en
Application granted granted Critical
Publication of JP6527267B2 publication Critical patent/JP6527267B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an isolator capable of improving reliability.SOLUTION: An isolator 100 comprises: a transmission circuit 101 that generates an AC transmission signal using first potential as reference potential on the basis of inputted transmission data; a first insulation element 102 supplied with the AC transmission signal; a second insulation element 103 that generates an AC reception signal using second potential different from the first potential as reference potential by being AC-coupled with the first insulation element 102 via an insulating film; a reception circuit 104 that reproduces reception data on the basis of the AC reception signal; an impedance control part 105 that controls impedance of the first or second insulation element to impedance higher than that before controlling; and a leakage current detection part 106 that detects leakage current flowing between the first and second insulation elements via the first or second insulation element whose impedance is controlled.SELECTED DRAWING: Figure 1

Description

本発明は、アイソレータ、半導体装置及びアイソレータの制御方法に関し、例えば第1及び第2の絶縁素子を備えるアイソレータ、半導体装置及びアイソレータの制御方法に好適に利用できるものである。   The present invention relates to an isolator, a semiconductor device, and an isolator control method, and can be suitably used for an isolator including first and second insulating elements, a semiconductor device, and an isolator control method, for example.

電源電圧が大きく異なる回路間で信号を伝達する場合、配線により直接信号を伝達すると、伝達する信号の直流電圧成分に生じた電圧差によって回路の破損や信号伝達の不具合が生じることがある。そのため、従来から電源電圧の異なる回路間を絶縁しつつ、信号を伝達する回路としてアイソレータが普及している。   When a signal is transmitted between circuits having greatly different power supply voltages, if the signal is directly transmitted through wiring, a circuit difference or a signal transmission failure may occur due to a voltage difference generated in a DC voltage component of the transmitted signal. Therefore, an isolator has been widely used as a circuit for transmitting a signal while insulating between circuits having different power supply voltages.

従来のアイソレータとしてフォトカプラを利用したアイソレータが知られており、近年、コイル(トランスフォーマ)やコンデンサなどの絶縁素子を利用したアイソレータの研究が進められている。絶縁素子を利用したアイソレータは、電源電圧の異なる半導体チップ間を絶縁膜を介した絶縁素子により接続し、絶縁素子間を交流結合(AC結合)することにより、交流信号のみを伝達している。   An isolator using a photocoupler is known as a conventional isolator, and in recent years, research on an isolator using an insulating element such as a coil (transformer) or a capacitor has been advanced. An isolator using an insulating element transmits only an AC signal by connecting semiconductor chips having different power supply voltages with an insulating element via an insulating film and AC coupling (AC coupling) between the insulating elements.

なお、関連する技術として、特許文献1〜3や非特許文献1が知られている。   Note that Patent Documents 1 to 3 and Non-Patent Document 1 are known as related techniques.

特開2010−48746号公報JP 2010-48746 A 特開2002−222477号公報JP 2002-222477 A 特開2010−130325号公報JP 2010-130325 A

Masayuki Hikita et al., "New Approach to Breakdown Study by Measuring Pre-Breakdown Current in Insulating Materials", Japanese Journal of Applied Physics(JJAP), vol.23, No.12, December, 1984, pp.L886-L888Masayuki Hikita et al., "New Approach to Breakdown Study by Measuring Pre-Breakdown Current in Insulating Materials", Japanese Journal of Applied Physics (JJAP), vol.23, No.12, December, 1984, pp.L886-L888

近年、アイソレータは、様々なアプリケーション(応用システム)に利用され始めている。さらに、車載システムなどのアプリケーションへの利用が急増しているため、アイソレータの信頼性向上が強く望まれている。   In recent years, isolators have begun to be used in various applications (application systems). Furthermore, since the use for applications such as in-vehicle systems is rapidly increasing, it is strongly desired to improve the reliability of the isolator.

しかしながら、従来、絶縁素子を利用したアイソレータでは、信頼性について十分な考慮がなされていなかった。例えば、絶縁素子間の絶縁膜に絶縁破壊が生じると、過大な短絡電流が流れ、周辺回路の誤動作や破壊に至る恐れがある。従来のアイソレータでは、実使用時の絶縁破壊を未然に防ぐことは不可能であるため、システムを安全に利用することができない。   Conventionally, however, in an isolator using an insulating element, sufficient consideration has not been given to reliability. For example, if dielectric breakdown occurs in the insulating film between the insulating elements, an excessive short-circuit current flows, which may cause malfunction or destruction of the peripheral circuit. In conventional isolators, it is impossible to prevent dielectric breakdown during actual use, and thus the system cannot be used safely.

このように、従来のアイソレータでは信頼性を向上させることが困難であるという問題がある。   Thus, there is a problem that it is difficult to improve the reliability of the conventional isolator.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

一実施の形態によれば、アイソレータは、送信回路、第1の絶縁素子、第2の絶縁素子、受信回路、インピーダンス制御部、及びリーク電流検出部を備えている。   According to one embodiment, the isolator includes a transmission circuit, a first insulation element, a second insulation element, a reception circuit, an impedance control unit, and a leakage current detection unit.

送信回路は、入力された送信データに基づき、第1の電位を基準電位とする交流送信信号を生成する。第1の絶縁素子は、生成された交流送信信号が供給される。第2の絶縁素子は、絶縁膜を介して第1の絶縁素子と交流結合することにより、前記交流送信信号に応じて第1の電位とは異なる第2の電位を基準電位とする交流受信信号を生成する。受信回路は、生成された交流受信信号に基づき受信データを再生する。インピーダンス制御部は、第1または第2の絶縁素子のインピーダンスを制御前よりも高いインピーダンスに制御する。リーク電流検出部は、第1及び第2の絶縁素子間に流れるリーク電流を、インピーダンスが制御された第1または第2の絶縁素子を介して検出する。   The transmission circuit generates an AC transmission signal having the first potential as a reference potential based on the input transmission data. The first insulating element is supplied with the generated AC transmission signal. The second insulating element is AC-coupled with the first insulating element via an insulating film, whereby an AC reception signal having a second potential different from the first potential as a reference potential according to the AC transmission signal. Is generated. The receiving circuit reproduces the received data based on the generated AC reception signal. The impedance control unit controls the impedance of the first or second insulating element to be higher than that before the control. The leakage current detector detects a leakage current flowing between the first and second insulating elements via the first or second insulating element whose impedance is controlled.

前記一実施の形態によれば、アイソレータの信頼性を向上させることができる。   According to the embodiment, the reliability of the isolator can be improved.

実施の形態1に係るアイソレータを含む半導体装置の構成を示す構成図である。1 is a configuration diagram illustrating a configuration of a semiconductor device including an isolator according to a first embodiment. 実施の形態2に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 6 is a configuration diagram illustrating a configuration of a control system including an isolator according to a second embodiment. 実施の形態2に係るアイソレータの実装例を模式的に示す平面図である。6 is a plan view schematically showing an example of mounting an isolator according to Embodiment 2. FIG. 実施の形態2に係るアイソレータの実装例を模式的に示す平面図である。6 is a plan view schematically showing an example of mounting an isolator according to Embodiment 2. FIG. 実施の形態2に係るアイソレータの実装例を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing an example of mounting an isolator according to the second embodiment. 実施の形態2に係るアイソレータの実装例を模式的に示す平面図である。6 is a plan view schematically showing an example of mounting an isolator according to Embodiment 2. FIG. 実施の形態2に係るアイソレータの実装例を模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing an example of mounting an isolator according to the second embodiment. 実施の形態2に係るアイソレータの制御方法を示すフローチャートである。5 is a flowchart showing a method for controlling an isolator according to a second embodiment. 実施の形態2に係るアイソレータの動作を示すタイミングチャートである。6 is a timing chart showing the operation of the isolator according to the second embodiment. 実施の形態3に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to a third embodiment. 実施の形態3に係るアイソレータの制御方法を示すフローチャートである。10 is a flowchart illustrating a method for controlling an isolator according to a third embodiment. 実施の形態3に係るアイソレータの動作を示す波形図である。FIG. 10 is a waveform diagram showing the operation of the isolator according to the third embodiment. 実施の形態4に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to a fourth embodiment. 実施の形態4に係るアイソレータの制御方法を示すフローチャートである。10 is a flowchart illustrating a method for controlling an isolator according to a fourth embodiment. 実施の形態5に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to a fifth embodiment. 実施の形態6に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to a sixth embodiment. 実施の形態7に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to a seventh embodiment. 実施の形態7に係るアイソレータの制御方法を示すフローチャートである。18 is a flowchart illustrating a method for controlling an isolator according to a seventh embodiment. 実施の形態8に係るアイソレータを含む制御システムの構成を示す構成図である。FIG. 10 is a configuration diagram illustrating a configuration of a control system including an isolator according to an eighth embodiment. 実施の形態の前提例に係るモーター制御システムの構成を示す構成図である。1 is a configuration diagram illustrating a configuration of a motor control system according to a premise example of an embodiment. 実施の形態の前提例に係るアイソレータの実装例を模式的に示す斜視図である。It is a perspective view which shows typically the example of mounting of the isolator which concerns on the premise example of embodiment. 非特許文献1に記載されたリーク電流と絶縁膜の破壊の関係を示すグラフである。It is a graph which shows the relationship between the leakage current described in the nonpatent literature 1, and destruction of an insulating film.

(実施の形態の前提例)
実施の形態の説明をする前に、実施の形態を適用する前の前提例について説明する。図17は、実施の形態の前提例に係るモーター制御システムの構成を示している。
(Premise example of embodiment)
Before describing the embodiment, a premise example before applying the embodiment will be described. FIG. 17 shows a configuration of a motor control system according to a premise example of the embodiment.

図17に示すように、このモーター制御システム900は、複数のアイソレータ910a及び910b(いずれかを910とも称する)、MCU920、複数のゲートドライバ930a及び930b(いずれかを930とも称する)、複数のIGBT940a及び940b(いずれかを940とも称する)、モーター950を備えている。例えば、MCU920、複数のアイソレータ910a及び910b、複数のゲートドライバ930a及び930bが1パッケージの半導体装置901に実装されている。   As shown in FIG. 17, the motor control system 900 includes a plurality of isolators 910a and 910b (any of which is also referred to as 910), a plurality of gate drivers 930a and 930b (which are also referred to as 930), and a plurality of IGBTs 940a. And 940b (which are also referred to as 940) and a motor 950. For example, an MCU 920, a plurality of isolators 910a and 910b, and a plurality of gate drivers 930a and 930b are mounted on one package of the semiconductor device 901.

モーター950は、U相、V相及びW相のコイルを有する三相モーターである。U相、V相及びW相の相ごとに、ハイサイド側のモータードライバであるIGBT940aと、ローサイド側のモータードライバであるIGBT940bが接続されている。IGBT940a及び940b、モーター950には、各相のハイサイド側とローサイド側にそれぞれ、ゲートドライバ930a及び930bを介してアイソレータ910a及び910bが接続されている。   The motor 950 is a three-phase motor having U-phase, V-phase, and W-phase coils. For each of the U-phase, V-phase, and W-phase, an IGBT 940a that is a high-side motor driver and an IGBT 940b that is a low-side motor driver are connected. Isolators 910a and 910b are connected to IGBTs 940a and 940b and motor 950 via gate drivers 930a and 930b, respectively, on the high side and low side of each phase.

MCU920は、アイソレータ910a及び910bに接続されており、制御信号をアイソレータ910a及び910b、ゲートドライバ930a及び930bを介して、IGBT940a及び940bへ送信し、IGBT940aとIGBT940bを交互にスイッチングする。ハイサイド側のIGBT940aはモーター950へ電流を流し、ローサイド側のIGBT940bはモーター950から電流を引き抜くことで、モーター950が回転駆動する。   The MCU 920 is connected to the isolators 910a and 910b, transmits control signals to the IGBTs 940a and 940b via the isolators 910a and 910b and the gate drivers 930a and 930b, and switches the IGBTs 940a and 940b alternately. The high-side IGBT 940 a passes current to the motor 950, and the low-side IGBT 940 b draws current from the motor 950, so that the motor 950 is driven to rotate.

図17に示すように、MCU920側の電源電圧は3.3V〜5Vであり、IGBT940及びモーター950側の電源電圧は1kVである。したがって、MCU920側とIGBT940及びモーター950側の基準電位(GNDに相当)は電源電圧の違いにより数100〜数kV程度の差があるため、制御信号を直接送信することができない。そのため、MCU920からモーター950へ駆動信号を送信するために、異電位回路間をDC的に絶縁するアイソレータ910を仲介する。アイソレータ910の絶縁素子にはインダクタまたはキャパシタが用いられ、絶縁素子同士は絶縁膜を介してAC結合により信号を送受するため、送受信回路間の基準電位の差を吸収することができる。   As shown in FIG. 17, the power supply voltage on the MCU 920 side is 3.3 V to 5 V, and the power supply voltage on the IGBT 940 and motor 950 side is 1 kV. Therefore, the reference potential (corresponding to GND) on the MCU 920 side, the IGBT 940 and the motor 950 side has a difference of about several hundreds to several kV due to the difference in the power supply voltage, and thus the control signal cannot be transmitted directly. Therefore, in order to transmit a drive signal from the MCU 920 to the motor 950, an isolator 910 that insulates the different potential circuits in a DC manner is mediated. An inductor or a capacitor is used as an insulating element of the isolator 910. Since the insulating elements transmit and receive signals by AC coupling through the insulating film, a difference in reference potential between the transmission and reception circuits can be absorbed.

図18は、前提例に係るアイソレータ910の実装構造を模式的に示している。図18に示すように、半導体装置901に含まれるアイソレータ910は、外部端子912を備える実装基板911に、送信側チップ960と受信側チップ970が搭載されている。   FIG. 18 schematically shows a mounting structure of an isolator 910 according to a premise example. As shown in FIG. 18, in an isolator 910 included in a semiconductor device 901, a transmitting chip 960 and a receiving chip 970 are mounted on a mounting substrate 911 including an external terminal 912.

送信側チップ960には、送信回路961と、オンチップトランス962を構成する送信側コイル(一次側コイル)962a及び受信側コイル(二次側コイル)962b、受信側コイル962bに接続されたパッド964及び965が形成されている。受信側チップ970には、受信回路971と、受信回路971に接続されたパッド972及び973が形成されている。   The transmission side chip 960 includes a transmission circuit 961, a transmission side coil (primary side coil) 962a and a reception side coil (secondary side coil) 962b constituting the on-chip transformer 962, and a pad 964 connected to the reception side coil 962b. And 965 are formed. The receiving chip 970 is formed with a receiving circuit 971 and pads 972 and 973 connected to the receiving circuit 971.

パッド964とパッド972とはボンディングワイヤ981を介して接続され、パッド965とパッド973とはボンディングワイヤ982を介して接続されている。すなわち、受信回路971と受信側コイル962bとは、パッド972、ボンディングワイヤ981及びパッド964を介して接続され、また、パッド973、ボンディングワイヤ982及びパッド965を介して接続されている。   The pad 964 and the pad 972 are connected via a bonding wire 981, and the pad 965 and the pad 973 are connected via a bonding wire 982. That is, the reception circuit 971 and the reception side coil 962b are connected via the pad 972, the bonding wire 981 and the pad 964, and are connected via the pad 973, the bonding wire 982 and the pad 965.

オンチップトランス962では、送信側コイル962aと受信側コイル962bとが、それぞれ半導体チップ内における第1の配線層と第2の配線層に形成され、送信側コイル962aと受信側コイル962bとの間に層間絶縁膜(単に絶縁膜とも称する)963が形成されている。   In the on-chip transformer 962, the transmission side coil 962a and the reception side coil 962b are respectively formed in the first wiring layer and the second wiring layer in the semiconductor chip, and between the transmission side coil 962a and the reception side coil 962b. An interlayer insulating film (also simply referred to as an insulating film) 963 is formed.

上記のようにアイソレータ910では、送信側コイル962aと受信側コイル962bとが層間絶縁膜963を介してAC結合することで信号を送受信する。このため、送信側回路と受信側回路の数kVにも達する基準電位の差は絶縁素子間の層間絶縁膜963に印加されることから、アイソレータの使用に伴い絶縁膜が劣化していくことが問題となる。   As described above, in the isolator 910, the transmission side coil 962 a and the reception side coil 962 b are AC coupled via the interlayer insulating film 963 to transmit and receive signals. For this reason, the difference in the reference potential that reaches several kV between the transmitting side circuit and the receiving side circuit is applied to the interlayer insulating film 963 between the insulating elements, so that the insulating film may deteriorate as the isolator is used. It becomes a problem.

図19のグラフは、非特許文献1に記載された絶縁膜に流れるリーク電流の測定結果である。図19では、膜厚25umのポリイミドで形成された絶縁膜において、絶縁破壊に至るまでの時刻とそのときのリーク電流を観測している。   The graph of FIG. 19 is a measurement result of the leakage current flowing through the insulating film described in Non-Patent Document 1. In FIG. 19, in the insulating film formed of polyimide having a film thickness of 25 μm, the time until dielectric breakdown and the leakage current at that time are observed.

図19では、印加電圧は30V/sで単調に増加させており、グラフの時間範囲ではほぼ一定とみなせる。印加電圧の絶対値は不明であるが、観測時間は100s以上であるため少なくとも3000V以上である。25um厚ポリイミドの耐圧は5000〜6000Vであるため、比較的高ストレス状態にあると予想される。   In FIG. 19, the applied voltage is monotonously increased at 30 V / s, and can be regarded as being substantially constant in the time range of the graph. Although the absolute value of the applied voltage is unknown, the observation time is at least 3000 V because it is 100 s or longer. Since the withstand voltage of 25 um thick polyimide is 5000 to 6000 V, it is expected to be in a relatively high stress state.

図19の実験結果は、絶縁破壊前10us〜10nsまでのほぼ一定電圧下において、時間経過とともにリーク電流が増加する現象があることを示しており、リーク電流の増加と絶縁破壊(絶縁劣化の進行)とが関連することを示唆している。   The experimental results in FIG. 19 show that there is a phenomenon in which the leakage current increases with time under a substantially constant voltage from 10 us to 10 ns before dielectric breakdown, and the increase in leakage current and dielectric breakdown (progress of insulation degradation). ).

このように、定格電圧動作であっても、長期使用などにより絶縁膜の絶縁性が低下する。そうすると、アイソレータの送信側回路−受信側回路間で短絡が生じ、周辺機器の故障を招くことになる。自動車用モーター制御などでは、重大な事故に至る可能性があるため、信頼性の確保は特に重要視される。   As described above, even in the rated voltage operation, the insulating property of the insulating film is lowered due to long-term use. If it does so, a short circuit will arise between the transmission side circuit of a isolator, and a receiving side circuit, and it will cause a failure of a peripheral device. In automobile motor control and the like, since serious accidents may occur, ensuring reliability is particularly important.

なお、このような短絡による誤動作・故障を防止するため、モーター制御システムにヒューズを備えることも考え得るが、絶縁破壊時にシステムを安全に停止する機能は実現されていない。また、アイソレータレベルでの絶縁破壊対策は施されていない。   In order to prevent such a malfunction or failure due to a short circuit, it may be possible to provide a fuse in the motor control system, but the function of safely stopping the system at the time of dielectric breakdown is not realized. In addition, no measures against dielectric breakdown are taken at the isolator level.

そこで、以下に説明する実施の形態では、リーク電流の増加と絶縁破壊とに関係があることを利用して、アイソレータが絶縁破壊となる直前の状態を検出する。すなわち、実施の形態では、アイソレータにおける絶縁膜のリーク電流を検出するリーク電流検出機能とその制御手段を設ける。実施の形態によれば、絶縁膜の劣化によって増大するリーク電流をチップ破壊に至る前に検出し、システムの動作を安全に停止させることができる。例えば、図19の例では絶縁破壊前に電流上昇が数us持続しているので、その間に電流増加を検知してシステムを安全に制御可能とする。   Therefore, in the embodiment described below, the state immediately before the isolator breaks down is detected by utilizing the relationship between the increase in leakage current and the breakdown. That is, in the embodiment, a leakage current detection function for detecting the leakage current of the insulating film in the isolator and its control means are provided. According to the embodiment, it is possible to detect the leakage current that increases due to the deterioration of the insulating film before the chip breakage, and to safely stop the operation of the system. For example, in the example of FIG. 19, the current increase continues for several us before the dielectric breakdown, and thus the system can be controlled safely by detecting the current increase during that time.

(実施の形態1)
以下、図面を参照して実施の形態1について説明する。図1は、本実施の形態に係るアイソレータを含む半導体装置の構成を示している。図1に示すように、半導体装置1は、アイソレータ100と、MCU等であるコントローラ200を備えている。また、半導体装置1には、コントローラ200の制御対象である被制御機器300が接続される。
(Embodiment 1)
The first embodiment will be described below with reference to the drawings. FIG. 1 shows a configuration of a semiconductor device including an isolator according to this embodiment. As shown in FIG. 1, the semiconductor device 1 includes an isolator 100 and a controller 200 such as an MCU. In addition, a controlled device 300 that is a control target of the controller 200 is connected to the semiconductor device 1.

アイソレータ100は、送信側チップ120、受信側チップ130、外部端子T1〜T4を備えている。アイソレータ100は、外部端子T1〜T3を介してコントローラ200に接続されており、外部端子T4を介して被制御機器300に接続されている。   The isolator 100 includes a transmission side chip 120, a reception side chip 130, and external terminals T1 to T4. The isolator 100 is connected to the controller 200 via external terminals T1 to T3, and is connected to the controlled device 300 via the external terminal T4.

外部端子T1は、コントローラ200からインピーダンスを制御するためのインピーダンス制御信号S1を入力するための端子である。外部端子T2は、コントローラ200から送信データVINを入力するための端子である。外部端子T3は、リーク電流の検出結果であるエラー信号S2をコントローラ200へ出力するための端子である。外部端子T4は、絶縁素子を介して受信した受信データVOUTを被制御機器300へ出力するための端子である。   The external terminal T1 is a terminal for inputting an impedance control signal S1 for controlling impedance from the controller 200. The external terminal T2 is a terminal for inputting the transmission data VIN from the controller 200. The external terminal T <b> 3 is a terminal for outputting an error signal S <b> 2 that is a detection result of the leakage current to the controller 200. The external terminal T4 is a terminal for outputting the reception data VOUT received via the insulating element to the controlled device 300.

送信側チップ120は、送信回路101、絶縁素子(送信側絶縁素子)102、絶縁素子(受信側絶縁素子)103、絶縁素子103に接続されたパッドP1及びP2、インピーダンス制御部105、リーク電流検出部106を備えている。受信側チップ130は、受信回路104、受信回路104に接続されたパッドP3及びP4を備えている。   The transmitting-side chip 120 includes a transmitting circuit 101, an insulating element (transmitting-side insulating element) 102, an insulating element (receiving-side insulating element) 103, pads P1 and P2 connected to the insulating element 103, an impedance control unit 105, and leakage current detection. Part 106 is provided. The receiving chip 130 includes a receiving circuit 104 and pads P3 and P4 connected to the receiving circuit 104.

送信回路101は、コントローラ200から外部端子T2を介して送信データVINが入力され、入力された送信データVINに基づき交流送信信号を生成する。交流送信信号は基準電位GND1(第1の基準電位)を基準とした信号である。   The transmission circuit 101 receives the transmission data VIN from the controller 200 via the external terminal T2, and generates an AC transmission signal based on the input transmission data VIN. The AC transmission signal is a signal based on the reference potential GND1 (first reference potential).

絶縁素子102及び103は、例えばコイルやキャパシタである。絶縁素子(第1の絶縁素子)102は、送信回路101からインピーダンス制御部105を介して交流送信信号が供給される。絶縁素子102と絶縁素子103との間に絶縁膜107が形成されている。   The insulating elements 102 and 103 are, for example, a coil or a capacitor. The insulating element (first insulating element) 102 is supplied with an AC transmission signal from the transmission circuit 101 via the impedance control unit 105. An insulating film 107 is formed between the insulating element 102 and the insulating element 103.

絶縁素子(第2の絶縁素子)103は、絶縁膜107を介して絶縁素子102と交流結合することにより、交流受信信号を生成する。交流受信信号は、基準電位GNDとは異なる基準電位GND2(第2の基準電位)を基準とした信号である。   The insulating element (second insulating element) 103 generates an AC reception signal by AC coupling with the insulating element 102 via the insulating film 107. The AC reception signal is a signal based on a reference potential GND2 (second reference potential) different from the reference potential GND.

絶縁素子103と受信回路104とは、送信側チップ120のパッドP1と受信側チップ130のパッドP3とを介して接続され、また、送信側チップ120のパッドP2と受信側チップのパッドP4とを介して接続される。受信回路104は、パッドP1及びP3、パッドP2及びP4を介して交流受信信号が入力される。受信回路104は、入力された交流受信信号に基づき受信データVOUTを再生し、受信データVOUTを外部端子T4を介して被制御機器300へ出力する。   The insulating element 103 and the receiving circuit 104 are connected via the pad P1 of the transmitting chip 120 and the pad P3 of the receiving chip 130, and the pad P2 of the transmitting chip 120 and the pad P4 of the receiving chip are connected. Connected through. The reception circuit 104 receives an AC reception signal via pads P1 and P3 and pads P2 and P4. The reception circuit 104 reproduces the reception data VOUT based on the input AC reception signal, and outputs the reception data VOUT to the controlled device 300 via the external terminal T4.

インピーダンス制御部105は、コントローラ200から外部端子T1を介してインピーダンス制御信号S1が入力され、入力されたインピーダンス制御信号S1に基づき絶縁素子102のインピーダンスを高インピーダンスに制御する。リーク電流検出部106は、絶縁素子間を流れるリーク電流を検出する。すなわち、リーク電流検出部106は、インピーダンスが制御された絶縁素子102を介してリーク電流を検出し、リーク電流に応じた検出結果であるエラー信号S2を外部端子T3を介してコントローラ200へ出力する。   The impedance control unit 105 receives an impedance control signal S1 from the controller 200 via the external terminal T1, and controls the impedance of the insulating element 102 to a high impedance based on the input impedance control signal S1. The leak current detection unit 106 detects a leak current flowing between the insulating elements. That is, the leak current detection unit 106 detects a leak current via the insulating element 102 whose impedance is controlled, and outputs an error signal S2 that is a detection result corresponding to the leak current to the controller 200 via the external terminal T3. .

なお、図1の例では、送信側の絶縁素子102のインピーダンスを制御し、インピーダンス制御した絶縁素子102を介してリーク電流を検出しているが、受信側の絶縁素子103のインピーダンスを制御し、インピーダンス制御した絶縁素子103を介してリーク電流を検出してもよい。   In the example of FIG. 1, the impedance of the transmission-side insulating element 102 is controlled and the leakage current is detected via the impedance-controlled insulating element 102, but the impedance of the reception-side insulating element 103 is controlled, The leakage current may be detected via the impedance-controlled insulating element 103.

絶縁素子間のリーク電流をテストする際、コントローラ200は送信データVINとしてハイレベルを維持するテスト用プリセット信号を入力する。これにより、受信回路104の受信データVOUT及び被制御機器300を一定の状態に制御し、基準電位GND2が基準電位GND1よりも高電位となるため、リーク電流が発生する。コントローラ200はアイソレータ100の送信側絶縁素子102のインピーダンスを高インピーダンスに制御し、リーク電流検出部106で送信側絶縁素子102を介してリーク電流を検出する。リーク電流検出部106はリーク電流量に応じたエラー信号S2をコントローラ200へ送信する。コントローラ200は受信したエラー信号S2から絶縁性(絶縁膜の劣化状態)を判断し、アイソレータ100の動作を制御する。   When testing the leakage current between the insulating elements, the controller 200 inputs a test preset signal that maintains a high level as the transmission data VIN. Accordingly, the reception data VOUT of the reception circuit 104 and the controlled device 300 are controlled to be in a constant state, and the reference potential GND2 becomes higher than the reference potential GND1, so that a leakage current is generated. The controller 200 controls the impedance of the transmission-side insulating element 102 of the isolator 100 to a high impedance, and the leak current detection unit 106 detects the leak current via the transmission-side insulating element 102. The leak current detection unit 106 transmits an error signal S2 corresponding to the leak current amount to the controller 200. The controller 200 determines the insulation (degradation state of the insulating film) from the received error signal S2, and controls the operation of the isolator 100.

このように、本実施の形態では、アイソレータが、絶縁素子のインピーダンスを制御してリーク電流を検出し、検出したリーク電流に応じたエラー信号を出力するようにした。これにより、絶縁破壊前に絶縁膜の劣化を検出でき、アイソレータを安全に停止することが可能となるため、アイソレータの信頼性を向上させることができる。   Thus, in this embodiment, the isolator detects the leak current by controlling the impedance of the insulating element, and outputs an error signal corresponding to the detected leak current. Thereby, deterioration of the insulating film can be detected before dielectric breakdown, and the isolator can be stopped safely, so that the reliability of the isolator can be improved.

(実施の形態2)
以下、図面を参照して実施の形態2について説明する。本実施の形態では、実施の形態1で示したアイソレータのさらに具体的な構成及び動作について説明する。
(Embodiment 2)
The second embodiment will be described below with reference to the drawings. In this embodiment, a more specific structure and operation of the isolator shown in Embodiment 1 will be described.

図2は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。モーター制御システムは、制御対象である被制御機器300の一例としてモーター301の回転動作を制御する。なお、被制御機器300は、モーターの他、電源回路、計測器、センサ等であってもよい。モーター及びIGBTのように、受信回路側(2次側)の基準電位を、送信回路側の基準電位よりも高い電位に維持することができるシステム(アプリケーション)であれば、その他のシステムでもよい。
例えば、モーター301は、三相モーターであり、図17と同様に、相ごとにハイサイド側のIGBT及びアイソレータ、ローサイド側のIGBT及びアイソレータを有しており、図2では、そのうち1相のハイサイド側のIGBT及びアイソレータとローサイド側のIGBTのみを図示している。なお、必要に応じて図17のようにゲートドライバを備えていてもよい。
FIG. 2 shows a configuration of a motor control system including the isolator according to the present embodiment. The motor control system controls the rotation operation of the motor 301 as an example of the controlled device 300 to be controlled. The controlled device 300 may be a power supply circuit, a measuring instrument, a sensor, or the like in addition to the motor. Other systems may be used as long as the system (application) can maintain the reference potential on the reception circuit side (secondary side) at a potential higher than the reference potential on the transmission circuit side, such as a motor and IGBT.
For example, the motor 301 is a three-phase motor, and has a high-side IGBT and isolator and a low-side IGBT and isolator for each phase, as in FIG. Only the side-side IGBT and isolator and the low-side IGBT are shown. Note that a gate driver as shown in FIG. 17 may be provided as necessary.

半導体装置1は、モーター301の回転動作を制御するため、モーター301とIGBT1及び2とに接続されている。IGBT1はハイサイド側のモータードライバであり、IGBT2はローサイド側のモータードライバである。IGBT1は、ゲートが外部端子T4に接続され、コレクタにIGBT用DC電源である電源VD3が供給され、エミッタが基準電位GND2とIGBT2のコレクタとコイルL3を介してモーター301とに接続されている。   The semiconductor device 1 is connected to the motor 301 and the IGBTs 1 and 2 in order to control the rotation operation of the motor 301. IGBT1 is a high-side motor driver, and IGBT2 is a low-side motor driver. The IGBT 1 has a gate connected to the external terminal T 4, a power supply VD 3 that is a DC power supply for the IGBT supplied to the collector, and an emitter connected to the motor 301 via the reference potential GND 2, the collector of the IGBT 2, and the coil L 3.

図2の半導体装置1は、図1の半導体装置1と同様の構成であり、さらに、絶縁素子102及び103、インピーダンス制御部105、リーク電流検出部106の具体的な回路構成を備えている。   The semiconductor device 1 in FIG. 2 has the same configuration as the semiconductor device 1 in FIG. 1, and further includes specific circuit configurations of insulating elements 102 and 103, an impedance control unit 105, and a leakage current detection unit 106.

すなわち、半導体装置1は、図1と同様に、アイソレータ100とコントローラ200を備えている。アイソレータ100は、外部端子T1〜T3を介してコントローラ200に接続されており、外部端子T4を介してIGBT1に接続されている。アイソレータ100は、送信側チップ120と受信側チップ130とを備えている。   That is, the semiconductor device 1 includes an isolator 100 and a controller 200 as in FIG. The isolator 100 is connected to the controller 200 via the external terminals T1 to T3, and is connected to the IGBT 1 via the external terminal T4. The isolator 100 includes a transmission side chip 120 and a reception side chip 130.

送信側チップ120は、送信回路101、絶縁素子102、絶縁素子103、パッドP1及びP2、インピーダンス制御部105、リーク電流検出部106を備えている。送信回路101には数Vの電源VD1が供給され、絶縁素子102から送信回路101側の基準電位GND1は0V程度となる。   The transmission-side chip 120 includes a transmission circuit 101, an insulating element 102, an insulating element 103, pads P1 and P2, an impedance control unit 105, and a leakage current detection unit 106. A power supply VD1 of several volts is supplied to the transmission circuit 101, and the reference potential GND1 on the transmission circuit 101 side from the insulating element 102 is about 0V.

受信側チップ130は、受信回路104、パッドP3及びP4を備えている。受信回路104には数Vの電源VD2が供給され、さらに、受信回路104に接続されるIGBT1には数kVの電源VD3が供給され、絶縁素子103から受信回路104側の基準電位GND2は数kV程度となる。   The receiving-side chip 130 includes a receiving circuit 104 and pads P3 and P4. The receiving circuit 104 is supplied with several V of power VD2, and the IGBT 1 connected to the receiving circuit 104 is supplied with several kV of power VD3. The reference potential GND2 on the receiving circuit 104 side from the insulating element 103 is several kV. It will be about.

図2の例では、絶縁素子102及び103として、送信側のコイルL1と受信側のコイルL2を備えている。インピーダンス制御部105として、スイッチSW1及びSW2を備えている。リーク電流検出部106として、コンデンサC1(寄生容量)及びコンパレータCMP1を備えている。   In the example of FIG. 2, as the insulating elements 102 and 103, a transmission side coil L1 and a reception side coil L2 are provided. As the impedance control unit 105, switches SW1 and SW2 are provided. As the leakage current detection unit 106, a capacitor C1 (parasitic capacitance) and a comparator CMP1 are provided.

これらの構成の接続関係について説明する。送信回路101の交流送信信号を出力する第1の出力端子が、スイッチSW1を介してコイルL1の一端に接続され、送信回路101の交流送信信号を出力する第2の出力端子が、スイッチSW2を介してコイルL1の他端に接続される。   The connection relationship of these configurations will be described. The first output terminal for outputting the AC transmission signal of the transmission circuit 101 is connected to one end of the coil L1 via the switch SW1, and the second output terminal for outputting the AC transmission signal of the transmission circuit 101 is connected to the switch SW2. To the other end of the coil L1.

スイッチSW1は、送信回路101の第1に出力端子とコイルL1の一端との間に接続されるとともに、制御端子が外部端子T1に接続される。スイッチSW1は、コントローラ200から制御端子に入力されるインピーダンス制御信号S1に応じてオン/オフし、送信回路101の第1の出力端子とコイルL1の一端との接続/切断を切り替える。   The switch SW1 is connected between the first output terminal of the transmission circuit 101 and one end of the coil L1, and the control terminal is connected to the external terminal T1. The switch SW1 is turned on / off according to the impedance control signal S1 input from the controller 200 to the control terminal, and switches connection / disconnection between the first output terminal of the transmission circuit 101 and one end of the coil L1.

スイッチSW2は、送信回路101の第2の出力端子とコイルL1の他端との間に接続されるとともに、制御端子が外部端子T1に接続される。スイッチSW2は、コントローラ200から制御端子に入力されるインピーダンス制御信号S1に応じてオン/オフし、送信回路101の第2の出力端子とコイルL1の他端との接続/切断を切り替える。   The switch SW2 is connected between the second output terminal of the transmission circuit 101 and the other end of the coil L1, and the control terminal is connected to the external terminal T1. The switch SW2 is turned on / off according to the impedance control signal S1 input from the controller 200 to the control terminal, and switches connection / disconnection between the second output terminal of the transmission circuit 101 and the other end of the coil L1.

コンデンサC1は、一端がコイルL1の他端に接続され、他端が基準電位GND1に接続されている。コンデンサC1は、コイルL1に流れるリーク電流を充電し、リーク電流に応じた電圧であるリーク電圧VLを生成する。   One end of the capacitor C1 is connected to the other end of the coil L1, and the other end is connected to the reference potential GND1. Capacitor C1 charges a leak current flowing through coil L1, and generates a leak voltage VL that is a voltage corresponding to the leak current.

コンパレータCMP1は、正入力端子がコンデンサC1の一端(コイルL1の他端)に接続され、負入力端子にしきい値(しきい値電圧)Vthが入力され、出力端子が外部端子T3に接続される。コンパレータCMP1は、コンデンサC1に充電されたリーク電圧VLとしきい値Vthとを比較し、比較結果をエラー信号S2としてコントローラ200へ出力する。コンパレータCMP1は、リーク電圧VLがしきい値Vthよりも大きい場合、エラー信号S2にハイレベルを出力する。   The comparator CMP1 has a positive input terminal connected to one end of the capacitor C1 (the other end of the coil L1), a threshold input (threshold voltage) Vth input to the negative input terminal, and an output terminal connected to the external terminal T3. . The comparator CMP1 compares the leak voltage VL charged in the capacitor C1 with the threshold value Vth, and outputs the comparison result to the controller 200 as an error signal S2. The comparator CMP1 outputs a high level to the error signal S2 when the leak voltage VL is larger than the threshold value Vth.

図3Aは、図2のアイソレータ100に含まれる送信側チップ120のうち送信側コイルL1が形成される配線層の平面図の一例であり、図3Bは、送信側チップ120のうち受信側コイルL2が形成される配線層の平面図の一例であり、図3Cは、図3A及び図3Bの送信側チップ120のA−A’断面図の一例である。   3A is an example of a plan view of a wiring layer in which the transmission side coil L1 is formed in the transmission side chip 120 included in the isolator 100 of FIG. 2, and FIG. 3B is a reception side coil L2 in the transmission side chip 120. FIG. 3C is an example of a cross-sectional view taken along the line AA ′ of the transmission-side chip 120 in FIGS. 3A and 3B.

図3A〜図3Cに示すように、送信側チップ120は、シリコン基板SUB1上に、ゲート電極層GL10、配線層WL11〜18が順に積層形成されている。ゲート電極層GL10、配線層WL11〜18には、送信側チップ120の回路を構成するゲート電極及びメタル配線が所望のパターンで形成され、ゲート電極及びメタル配線を埋めるように層間絶縁膜107が形成されている。   As shown in FIGS. 3A to 3C, the transmission-side chip 120 has a gate electrode layer GL10 and wiring layers WL11 to WL18 stacked in order on a silicon substrate SUB1. In the gate electrode layer GL10 and the wiring layers WL11 to 18, the gate electrode and the metal wiring constituting the circuit of the transmission side chip 120 are formed in a desired pattern, and the interlayer insulating film 107 is formed so as to fill the gate electrode and the metal wiring. Has been.

送信回路101は、ゲート電極層GL10、配線層WL11〜18に形成されている。送信データVINを入力する外部端子T2と送信回路101とを接続するように、配線層WL15に配線が形成されている。   The transmission circuit 101 is formed in the gate electrode layer GL10 and the wiring layers WL11 to WL18. A wiring is formed in the wiring layer WL15 so as to connect the external terminal T2 to which the transmission data VIN is input and the transmission circuit 101.

インピーダンス制御部105のスイッチSW2は、MOSトランジスタ105aから構成されている。MOSトランジスタ105aは、シリコン基板SUB1の表面に形成された2つの拡散層と、シリコン基板SUB1上のゲート電極層GL10に形成されたゲート電極とを有する。   The switch SW2 of the impedance control unit 105 includes a MOS transistor 105a. MOS transistor 105a has two diffusion layers formed on the surface of silicon substrate SUB1 and a gate electrode formed on gate electrode layer GL10 on silicon substrate SUB1.

送信回路101とMOSトランジスタ105aの一方の拡散層とを接続するように、配線層WL13の配線と、配線層WL13からゲート電極層GL10まで貫通するコンタクトホールとが形成されている。MOSトランジスタ105aのゲートと、インピーダンス制御信号S1を入力する外部端子T1とを接続するように、配線層WL14からゲート電極層GL10まで貫通するコンタクトホールが形成されている。   A wiring of the wiring layer WL13 and a contact hole penetrating from the wiring layer WL13 to the gate electrode layer GL10 are formed so as to connect the transmission circuit 101 and one diffusion layer of the MOS transistor 105a. A contact hole penetrating from the wiring layer WL14 to the gate electrode layer GL10 is formed so as to connect the gate of the MOS transistor 105a and the external terminal T1 for inputting the impedance control signal S1.

なお、断面図は省略するが、インピーダンス制御部105のスイッチSW1は、スイッチSW2と同様に、MOSトランジスタから構成されており、送信回路101とMOSトランジスタの一方の拡散層が接続され、MOSトランジスタのゲートが外部端子T1に接続され、MOSトランジスタの他方の拡散層が送信側コイルL1に接続されている。   Although the sectional view is omitted, the switch SW1 of the impedance control unit 105 is composed of a MOS transistor like the switch SW2, and the transmission circuit 101 and one diffusion layer of the MOS transistor are connected to each other. The gate is connected to the external terminal T1, and the other diffusion layer of the MOS transistor is connected to the transmission side coil L1.

リーク電流検出部106のコンパレータCMP1は、MOSトランジスタ106a及び106bから構成されている。MOSトランジスタ106a及び106bは、シリコン基板SUB1の表面に形成された2つの拡散層と、シリコン基板SUB1上のゲート電極層GL10に形成されたゲート電極とを有する。   The comparator CMP1 of the leakage current detection unit 106 includes MOS transistors 106a and 106b. MOS transistors 106a and 106b have two diffusion layers formed on the surface of silicon substrate SUB1, and a gate electrode formed on gate electrode layer GL10 on silicon substrate SUB1.

MOSトランジスタ106aの一方の拡散層と、リーク電流を検出したエラー信号S2の出力する外部端子T3とを接続するように、配線層WL16からゲート電極層GL10まで貫通するコンタクトホールが形成されている。MOSトランジスタ106aのゲートとMOSトランジスタの一方の拡散層とを接続するように、配線層WL12の配線と、配線層WL12からゲート電極層GL10まで貫通する2つのコンタクトホールが形成されている。   A contact hole penetrating from the wiring layer WL16 to the gate electrode layer GL10 is formed so as to connect one diffusion layer of the MOS transistor 106a and the external terminal T3 from which the error signal S2 in which the leak current is detected is output. A wiring of the wiring layer WL12 and two contact holes penetrating from the wiring layer WL12 to the gate electrode layer GL10 are formed so as to connect the gate of the MOS transistor 106a and one diffusion layer of the MOS transistor.

リーク電流検出部106のコンデンサC1は、配線層WL11及び配線層WL13に形成された配線と、配線間の絶縁膜107から構成されている。コンデンサC1の配線層WL11側の配線とシリコン基板SUB1とを接続するように、ゲート電極層GL10を貫通するコンタクトホールが形成されている。   The capacitor C1 of the leakage current detection unit 106 includes a wiring formed in the wiring layer WL11 and the wiring layer WL13, and an insulating film 107 between the wirings. A contact hole penetrating the gate electrode layer GL10 is formed so as to connect the wiring on the wiring layer WL11 side of the capacitor C1 and the silicon substrate SUB1.

送信側コイルL1は、配線層WL14に渦巻状にパターニングされた配線から構成されている。送信側コイルL1と、MOSトランジスタ105aの他方の拡散層、MOSトランジスタ106bのゲート及びコンデンサC1の配線層WL13側の配線とを接続するように、配線層WL13からゲート電極層GL10まで貫通するコンタクトホール、配線層WL13の配線、配線層WL14からゲート電極層GL10まで貫通するコンタクトホール、配線層WL14の配線が形成されている。   The transmission side coil L1 is composed of wiring patterned in a spiral shape on the wiring layer WL14. A contact hole penetrating from the wiring layer WL13 to the gate electrode layer GL10 so as to connect the transmission side coil L1 to the other diffusion layer of the MOS transistor 105a, the gate of the MOS transistor 106b, and the wiring on the wiring layer WL13 side of the capacitor C1. Wiring of the wiring layer WL13, contact holes penetrating from the wiring layer WL14 to the gate electrode layer GL10, and wiring of the wiring layer WL14 are formed.

受信側コイルL2は、配線層WL18に渦巻状にパターニングされた配線から構成されている。送信側コイルL1と受信側コイルL2とは、配線層WL15〜WL17に形成された層間絶縁膜107を介して対向するように形成されている。受信側コイルL2は、配線層WL18に形成されたパッドP1及びP2に接続されている。   The receiving coil L2 is composed of wiring patterned in a spiral shape on the wiring layer WL18. The transmission side coil L1 and the reception side coil L2 are formed so as to face each other with an interlayer insulating film 107 formed in the wiring layers WL15 to WL17. The receiving coil L2 is connected to pads P1 and P2 formed on the wiring layer WL18.

図4Aは、図2のアイソレータ100に含まれる受信側チップ130の平面図の一例であり、図4Bは、図4Aの受信側チップ130のB−B’断面図の一例である。   4A is an example of a plan view of the receiving-side chip 130 included in the isolator 100 of FIG. 2, and FIG. 4B is an example of a cross-sectional view taken along the line B-B ′ of the receiving-side chip 130 of FIG. 4A.

図4A及び図4Bに示すように、受信側チップ130は、送信側チップ120と同様に、シリコン基板SUB2上に、ゲート電極層GL20、配線層WL21〜28が順に積層形成され、各配線間に層間絶縁膜207が形成されている。   As shown in FIGS. 4A and 4B, the receiving chip 130 is formed by sequentially stacking a gate electrode layer GL20 and wiring layers WL21 to 28 on the silicon substrate SUB2, similar to the transmitting chip 120, and between each wiring. An interlayer insulating film 207 is formed.

受信回路104は、ゲート電極層GL20、配線層WL21〜28に形成されている。パッドP3が配線層WL28に形成されており、パッドP3と受信回路104とを接続するように、配線層WL28に配線が形成されている。なお、パッドP4の断面図は省略するが、パッドP3と同様に、配線層WL28にパッドP4が形成され、配線層WL28の配線により受信回路104と接続されている。また、受信データVOUTを出力する外部端子T4と受信回路104とを接続するように、配線層WL27に配線が形成されている。   The receiving circuit 104 is formed in the gate electrode layer GL20 and the wiring layers WL21 to WL28. The pad P3 is formed in the wiring layer WL28, and the wiring is formed in the wiring layer WL28 so as to connect the pad P3 and the receiving circuit 104. Although a cross-sectional view of the pad P4 is omitted, the pad P4 is formed in the wiring layer WL28 and is connected to the receiving circuit 104 by the wiring of the wiring layer WL28, similarly to the pad P3. A wiring is formed in the wiring layer WL27 so as to connect the external terminal T4 that outputs the reception data VOUT and the reception circuit 104.

次に、図5及び図6を用いて、本実施の形態に係るアイソレータの制御方法について説明する。図5は、アイソレータ100の制御方法(リーク電流を検出するテスト、または、絶縁膜劣化をテストするテスト方法)を示すフローチャートであり、図6は、その制御方法の信号波形例を示すタイミングチャートである。   Next, an isolator control method according to the present embodiment will be described with reference to FIGS. FIG. 5 is a flowchart showing a control method of the isolator 100 (a test for detecting leakage current or a test method for testing deterioration of the insulating film), and FIG. 6 is a timing chart showing an example of a signal waveform of the control method. is there.

図5に示すように、まず、コントローラ200は、ハイサイドの電圧を上げるように信号を送信する(S101)。絶縁素子間のリーク電流を検出するにあたり、はじめにアイソレータ100の外部に接続されたコントローラ200は、アイソレータ100へハイレベル(Hi)を保った送信データVIN(プリセット信号)を送信する(図6の401)。そうすると、送信回路101は送信データVINの立ち上りに応じて送信側コイルL1に電圧を印可し、送信側コイルL1に正方向の電流I1が一時的に流れる(図6の402)。このため、受信側コイルL2では、送信側コイルL1の電流I1の変化に応じた起電力が発生し、誘導電圧V2が一時的に上昇する(図6の403)。受信回路104は、誘導電圧V2が上昇したため受信データVOUTをハイレベルに立ち上げる(図6の404)。   As shown in FIG. 5, first, the controller 200 transmits a signal to increase the high-side voltage (S101). In detecting the leakage current between the insulating elements, the controller 200 connected to the outside of the isolator 100 first transmits transmission data VIN (preset signal) maintaining a high level (Hi) to the isolator 100 (401 in FIG. 6). ). Then, the transmission circuit 101 applies a voltage to the transmission side coil L1 in response to the rise of the transmission data VIN, and a positive current I1 temporarily flows through the transmission side coil L1 (402 in FIG. 6). For this reason, in the receiving coil L2, an electromotive force is generated according to the change in the current I1 of the transmitting coil L1, and the induced voltage V2 temporarily rises (403 in FIG. 6). The reception circuit 104 raises the reception data VOUT to a high level because the induced voltage V2 has increased (404 in FIG. 6).

これにより、アイソレータ100の後段に接続されるIGBT1が常時オン状態となり、基準電位GND2がIGBT1の電源電圧程度(〜kV)に固定され(図6の405)、受信側コイルの電圧V21も、誘導電圧V2の変化の後、電源電圧程度(〜kV)に固定される(図6の406)。   As a result, the IGBT 1 connected to the subsequent stage of the isolator 100 is always turned on, the reference potential GND2 is fixed to about the power supply voltage (˜kV) of the IGBT 1 (405 in FIG. 6), and the voltage V21 of the receiving coil is also induced. After the change of the voltage V2, it is fixed to about the power supply voltage (˜kV) (406 in FIG. 6).

続いて、コントローラ200は、スイッチSW1及びSW2をオフする(S102)。コントローラ200は、インピーダンス制御信号S1をハイレベルに立ち上げる(図6の407)。これにより、アイソレータ100の送信側チップ120のスイッチSW1とスイッチSW2がオフとなり、送信側絶縁素子であるコイルL1と送信回路101が電気的に切り離れるため、送信側絶縁素子であるコイルL1の両端子が高インピーダンスとなる。   Subsequently, the controller 200 turns off the switches SW1 and SW2 (S102). The controller 200 raises the impedance control signal S1 to a high level (407 in FIG. 6). As a result, the switch SW1 and the switch SW2 of the transmission-side chip 120 of the isolator 100 are turned off, and the coil L1 that is the transmission-side insulating element and the transmission circuit 101 are electrically disconnected, so both ends of the coil L1 that is the transmission-side insulating element The child becomes high impedance.

続いて、アイソレータ100は、一定時間後のコイルL1のリーク電圧VLを検出する(S103)。スイッチSW1及びSW2をオフしたことにより、送信側絶縁素子であるコイルL1と送信回路101間の電流の出入りが阻止され、コイルL1及びL2の絶縁素子間のリーク電流の検出感度が向上する。スイッチSW1及びSW2をオフにしたとき、送信側絶縁素子であるコイルL1はスイッチオフ直前の電位状態にある。受信回路104の電位は送信回路101の電位より高い(数kV)ため、受信側絶縁素子であるコイルL2から送信側絶縁素子であるコイルL1へ絶縁膜107の劣化状態に応じたリーク電流が流れ込む。このリーク電流を送信側絶縁素子であるコイルL1に付加した電圧検出手段、例えば容量(寄生容量も含む)であるコンデンサC1に充電して電圧(リーク電圧VL)に変換する。リーク電圧VLは、リーク電流を積分した値となるため、時間とともに上昇する(図6の408)。   Subsequently, the isolator 100 detects the leakage voltage VL of the coil L1 after a certain time (S103). Since the switches SW1 and SW2 are turned off, the current flowing between the coil L1 which is the transmission-side insulating element and the transmission circuit 101 is prevented, and the detection sensitivity of the leakage current between the insulating elements of the coils L1 and L2 is improved. When the switches SW1 and SW2 are turned off, the coil L1, which is a transmission-side insulating element, is in a potential state immediately before the switch is turned off. Since the potential of the receiving circuit 104 is higher than the potential of the transmitting circuit 101 (several kV), a leakage current corresponding to the deterioration state of the insulating film 107 flows from the coil L2 that is the receiving side insulating element into the coil L1 that is the transmitting side insulating element. . The leakage current is charged into a voltage detection means added to the coil L1 which is a transmission side insulating element, for example, a capacitor C1 which is a capacitance (including parasitic capacitance), and is converted into a voltage (leakage voltage VL). Since the leakage voltage VL is a value obtained by integrating the leakage current, it increases with time (408 in FIG. 6).

続いて、アイソレータ100は、コイルL1のリーク電圧LVがしきい値Vth以下か否か判定する(S104)。コンデンサC1の電圧をコンパレータCMP1に入力し、絶縁膜の正常/異常の判定基準となるリーク電流値に相当する電圧値をコンパレータCMP1のしきい値(リファレンス電圧)Vthに設定しておくことで絶縁膜の劣化を検出する。コンパレータCMP1は、インピーダンス制御信号S1がハイレベルの間に流れるリーク電流を積分したリーク電圧VLとしきい値Vthとを比較する。このコンパレータCMP1の比較結果をエラー信号S2としてコントローラ200に出力し、コントローラ200がエラー信号S2に応じてアイソレータ100の動作を制御する。   Subsequently, the isolator 100 determines whether or not the leakage voltage LV of the coil L1 is equal to or lower than the threshold value Vth (S104). Isolation is performed by inputting the voltage of the capacitor C1 to the comparator CMP1 and setting a voltage value corresponding to a leakage current value, which is a criterion for determining whether the insulating film is normal or abnormal, to a threshold value (reference voltage) Vth of the comparator CMP1. Detects film degradation. The comparator CMP1 compares the leak voltage VL obtained by integrating the leak current flowing while the impedance control signal S1 is at the high level with the threshold value Vth. The comparison result of the comparator CMP1 is output to the controller 200 as an error signal S2, and the controller 200 controls the operation of the isolator 100 according to the error signal S2.

コイルL1のリーク電圧VLがしきい値Vth以下の場合、コントローラ200は、通常動作を開始する(S105)。コンパレータCMP1は、リーク電圧VLがしきい値以下の場合、エラー信号S2をローレベルのままとする(図6の409)。コントローラ200は、所定期間(インピーダンス制御信号S1がハイレベルの期間)、規定値以下のリーク電流に相当するローレベルのエラー信号S2が入力されたため、アイソレータ100を正常と判断し、通常動作を開始する(図6の410)。コントローラ200は、モーター301を制御するための送信データVINをアイソレータ100に入力し、IGBT1を駆動してモーター301の回転を開始する。   When the leakage voltage VL of the coil L1 is equal to or lower than the threshold value Vth, the controller 200 starts a normal operation (S105). The comparator CMP1 keeps the error signal S2 at the low level when the leak voltage VL is equal to or lower than the threshold (409 in FIG. 6). The controller 200 determines that the isolator 100 is normal and starts normal operation because a low-level error signal S2 corresponding to a leak current equal to or less than a predetermined value is input for a predetermined period (period in which the impedance control signal S1 is high). (410 in FIG. 6). The controller 200 inputs transmission data VIN for controlling the motor 301 to the isolator 100, drives the IGBT 1, and starts rotating the motor 301.

また、コイルL1のリーク電圧VLがしきい値よりも大きい場合、コントローラ200は、アラームを出力し(S106)、安全停止を行う(S107)。コンパレータCMP1は、リーク電圧VLがしきい値を超えると、エラー信号S2をハイレベルに立ち上げる(図6の411)。コントローラ200は、所定期間内に、規定値以上のリーク電流に相当するハイレベルのエラー信号S2が入力されたため、アイソレータ100の絶縁膜が異常であると判断し、アイソレータ100の動作を停止する(図6の412)。コントローラ200は、ローレベルの送信データVINをアイソレータ100に入力し、IGBT1をオフしてモーター301の回転を停止させる。これにより、システム全体の破壊を未然に防止する。   On the other hand, when the leakage voltage VL of the coil L1 is larger than the threshold value, the controller 200 outputs an alarm (S106) and performs a safe stop (S107). When the leakage voltage VL exceeds the threshold value, the comparator CMP1 raises the error signal S2 to a high level (411 in FIG. 6). The controller 200 determines that the insulating film of the isolator 100 is abnormal because the high-level error signal S2 corresponding to the leak current equal to or higher than the specified value is input within a predetermined period, and stops the operation of the isolator 100 ( 412 in FIG. The controller 200 inputs low-level transmission data VIN to the isolator 100, turns off the IGBT 1, and stops the rotation of the motor 301. This prevents the entire system from being destroyed.

このように、本実施の形態では、実施の形態1の具体例として、絶縁素子102及び103をコイルL1及びL2により構成し、インピーダンス制御部105をスイッチSW1及びSW2により構成し、リーク電流検出部106をコンデンサC1及びコンパレータCMP1で構成することとした。この構成において、絶縁素子であるコイルのインピーダンスを制御してリーク電流を検出し、検出したリーク電流に応じたエラー信号を送信するようにした。これにより、コイル間の絶縁破壊前に絶縁膜の劣化を検出でき、アイソレータを安全に停止することが可能となるため、アイソレータの信頼性を向上させることができる。   Thus, in the present embodiment, as a specific example of the first embodiment, the insulating elements 102 and 103 are configured by the coils L1 and L2, the impedance control unit 105 is configured by the switches SW1 and SW2, and the leakage current detection unit 106 is constituted by a capacitor C1 and a comparator CMP1. In this configuration, the leakage current is detected by controlling the impedance of the coil which is an insulating element, and an error signal corresponding to the detected leakage current is transmitted. Thereby, it is possible to detect the deterioration of the insulating film before the dielectric breakdown between the coils, and it is possible to stop the isolator safely, so that the reliability of the isolator can be improved.

(実施の形態3)
以下、図面を参照して実施の形態3について説明する。本実施の形態は、実施の形態2で示したアイソレータに対しリーク電流を検出する絶縁素子に初期電位を印可する手段を追加し、リーク電流の変動が第1のしきい値から第2のしきい値の範囲内か否かを判定する例である。
(Embodiment 3)
The third embodiment will be described below with reference to the drawings. In this embodiment, a means for applying an initial potential to the isolator that detects the leak current is added to the isolator shown in the second embodiment, and the fluctuation of the leak current is changed from the first threshold value to the second threshold value. It is an example for determining whether or not it is within a threshold value range.

図7は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図7では、実施の形態2の図2と比べて、アイソレータ100の送信側チップ120にスイッチSW0を備えている。また、リーク電流検出部106が、コンパレータCMP1及びCMP2、論理回路OR1を備えている。その他の構成については、図2と同様である。   FIG. 7 shows a configuration of a motor control system including the isolator according to the present embodiment. In FIG. 7, compared with FIG. 2 of the second embodiment, the transmission side chip 120 of the isolator 100 is provided with a switch SW0. In addition, the leakage current detection unit 106 includes comparators CMP1 and CMP2 and a logic circuit OR1. Other configurations are the same as those in FIG.

スイッチSW0は、送信回路101の第3の出力端子とコイルL1の一端との間に接続されるとともに、制御端子が外部端子T0に接続される。スイッチSW0は、コントローラ200から制御端子に入力されるバイアス制御信号S0に応じてオン/オフし、送信回路101の第3の出力端子とコイルL1との一端との接続/切断を切り替える。   The switch SW0 is connected between the third output terminal of the transmission circuit 101 and one end of the coil L1, and the control terminal is connected to the external terminal T0. The switch SW0 is turned on / off according to the bias control signal S0 input from the controller 200 to the control terminal, and switches connection / disconnection between the third output terminal of the transmission circuit 101 and one end of the coil L1.

コンパレータCMP1は、正入力端子がコイルL1の他端と基準電位GND1の間に接続され、負入力端子に第1のしきい値Vth1が入力され、出力端子が論理回路OR1に接続される。コンパレータCMP1は、コイルL1のリーク電流に応じたリーク電圧VLとしきい値Vth1とを比較し、比較結果を論理回路OR1へ出力する。コンパレータCMP1は、リーク電圧VLがしきい値Vth1よりも大きい場合、ハイレベルを出力する。   The comparator CMP1 has a positive input terminal connected between the other end of the coil L1 and the reference potential GND1, a negative input terminal to which the first threshold value Vth1 is input, and an output terminal connected to the logic circuit OR1. The comparator CMP1 compares the leakage voltage VL corresponding to the leakage current of the coil L1 with the threshold value Vth1, and outputs the comparison result to the logic circuit OR1. The comparator CMP1 outputs a high level when the leak voltage VL is larger than the threshold value Vth1.

コンパレータCMP2は、正入力端子に第2のしきい値Vth2が入力され、負入力端子がコイルL1の他端と基準電位GND1の間に接続され、出力端子が論理回路OR1に接続される。コンパレータCMP2は、コイルL1のリーク電流に応じたリーク電圧VLとしきい値Vth2とを比較し、比較結果を論理回路OR1へ出力する。コンパレータCMP2は、リーク電圧VLがしきい値Vth2よりも小さい場合、ハイレベルを出力する。   In the comparator CMP2, the second threshold value Vth2 is input to the positive input terminal, the negative input terminal is connected between the other end of the coil L1 and the reference potential GND1, and the output terminal is connected to the logic circuit OR1. The comparator CMP2 compares the leak voltage VL corresponding to the leak current of the coil L1 with the threshold value Vth2, and outputs the comparison result to the logic circuit OR1. The comparator CMP2 outputs a high level when the leak voltage VL is smaller than the threshold value Vth2.

論理回路OR1は、一方の入力端子がコンパレータCMP1の出力端子に接続され、他方の入力端子がコンパレータCMP2の出力端子に接続され、出力端子が外部端子T3に接続される。論理回路OR1は、複数のコンパレータからの入力をOR論理演算し演算結果を出力する。論理回路OR1は、コンパレータCMP1の出力がハイレベル、または、コンパレータCMP2の出力がハイレベルの場合、エラー信号S2をハイレベルとする。すなわち、論理回路OR1は、リーク電圧VLがしきい値Vth1よりも大きい場合、または、リーク電圧VLがしきい値Vth2よりも小さい場合、エラー信号S2をハイレベルとする。   The logic circuit OR1 has one input terminal connected to the output terminal of the comparator CMP1, the other input terminal connected to the output terminal of the comparator CMP2, and the output terminal connected to the external terminal T3. The logic circuit OR1 performs an OR logic operation on inputs from the plurality of comparators and outputs an operation result. When the output of the comparator CMP1 is high level or the output of the comparator CMP2 is high level, the logic circuit OR1 sets the error signal S2 to high level. That is, the logic circuit OR1 sets the error signal S2 to the high level when the leak voltage VL is larger than the threshold value Vth1 or when the leak voltage VL is smaller than the threshold value Vth2.

次に、図8及び図9を用いて、本実施の形態に係るアイソレータの制御方法について説明する。図8は、アイソレータ100の制御方法(リーク電流を検出するテスト、または、絶縁膜劣化をテストするテスト方法)を示すフローチャートであり、図9は、その制御方法における送信側絶縁素子の電圧VLの信号波形例を示している。   Next, an isolator control method according to the present embodiment will be described with reference to FIGS. FIG. 8 is a flowchart showing a control method of the isolator 100 (a test for detecting leakage current or a test method for testing deterioration of the insulating film), and FIG. 9 shows the voltage VL of the transmission-side insulating element in the control method. An example of a signal waveform is shown.

図8に示すように、まず、実施の形態2の図5と同様に、コントローラ200は、ハイサイドの電圧を上げるように信号を送信する(S101)。図6と同様に、コントローラ200は、アイソレータ100へハイレベルのプリセット信号を送信すると、コイルL1及びコイルL2を介して、IGBT1がオン状態となり、基準電位GND2が上昇する。   As shown in FIG. 8, first, similarly to FIG. 5 of the second embodiment, the controller 200 transmits a signal so as to increase the high-side voltage (S101). Similarly to FIG. 6, when the controller 200 transmits a high-level preset signal to the isolator 100, the IGBT 1 is turned on via the coil L1 and the coil L2, and the reference potential GND2 rises.

続いて、コントローラ200は、スイッチSW0をオンし(S111)、その後、スイッチSW0、SW1及びSW2をオフする(S112)。   Subsequently, the controller 200 turns on the switch SW0 (S111), and then turns off the switches SW0, SW1, and SW2 (S112).

実施の形態2では、S101の後、送信側絶縁素子と送信回路をスイッチSW1及びSW2で切り離している。このとき、送信側絶縁素子はスイッチをオフする前の電位状態にあるため、その電位は不定である。絶縁素子の初期電位はリーク電流の検出感度に大きく影響するため、本実施の形態では、スイッチSW0により初期電位を制御する。   In the second embodiment, after S101, the transmission-side insulating element and the transmission circuit are separated by switches SW1 and SW2. At this time, since the transmission-side insulating element is in the potential state before the switch is turned off, the potential is indefinite. Since the initial potential of the insulating element greatly affects the detection sensitivity of the leak current, in this embodiment, the initial potential is controlled by the switch SW0.

すなわち、本実施の形態では、絶縁素子のインピーダンスを制御する前に、コントローラ200は、バイアス制御信号S0をハイレベルとしてスイッチSW0をオンする(図9の501)。そうすると、送信側絶縁素子のコイルL1にスイッチSW0を介して接続された送信回路101及び電源Vbiasにより、あらかじめ任意の初期電圧(例えばVDD/2)が印可される。その後、コントローラ200は、バイアス制御信号S0をローレベル、インピーダンス制御信号S1をハイレベルとして、スイッチSW0、SW1、SW2をオフにする(図9の502)。   That is, in this embodiment, before controlling the impedance of the insulating element, the controller 200 sets the bias control signal S0 to high level to turn on the switch SW0 (501 in FIG. 9). Then, an arbitrary initial voltage (for example, VDD / 2) is applied in advance by the transmission circuit 101 and the power supply Vbias connected to the coil L1 of the transmission-side insulating element via the switch SW0. Thereafter, the controller 200 sets the bias control signal S0 to the low level and the impedance control signal S1 to the high level to turn off the switches SW0, SW1, and SW2 (502 in FIG. 9).

続いて、アイソレータ100は、一定時間後のコイルL1のリーク電圧VLを検出し(S103)、コイルL1のリーク電圧VLが第1のしきい値Vth1より大きいか否か、または、第2のしきい値Vthより小さいか否か判定する(S113)。   Subsequently, the isolator 100 detects the leakage voltage VL of the coil L1 after a certain time (S103), and determines whether or not the leakage voltage VL of the coil L1 is greater than the first threshold value Vth1, or the second It is determined whether it is smaller than the threshold value Vth (S113).

本実施の形態では、リーク電流の検出においては、2つの並列接続されたコンパレータCMP1及びCMP2を電圧検出器として用いる。これらのコンパレータCMP1及びCMP2にはそれぞれしきい値(リファレンス電圧)Vth1、Vth2が入力されている。第1のしきい値Vth1を一方のコンパレータCMP1のリファレンス側、第2のしきい値Vth2をもう一方のコンパレータCMP2の入力側に接続し、リーク電流により変動したリーク電圧VLがVth1〜Vth2の範囲か否かを判定し(図9の503)、判定結果が論理回路OR1からエラー信号S2としてコントローラ200へ出力される。   In the present embodiment, two comparators CMP1 and CMP2 connected in parallel are used as voltage detectors in detecting leakage current. Threshold values (reference voltages) Vth1 and Vth2 are input to the comparators CMP1 and CMP2, respectively. The first threshold value Vth1 is connected to the reference side of one comparator CMP1, the second threshold value Vth2 is connected to the input side of the other comparator CMP2, and the leakage voltage VL fluctuated by the leakage current is in the range of Vth1 to Vth2. (503 in FIG. 9), and the determination result is output from the logic circuit OR1 to the controller 200 as the error signal S2.

コイルL1の電圧がしきい値Vth1〜Vth2の範囲内の場合、コントローラ200はアイソレータ100が正常(リーク電流無し)であると判断し、通常動作を開始させる(S105)。コンパレータCMP1は、リーク電圧VLがしきい値Vth1以下の場合、出力信号はローレベルであり、コンパレータCMP2は、リーク電圧VLがしきい値Vth2以上の場合、出力信号はローレベルであり、論理回路OR1は、エラー信号S2をローレベルのままとする。コントローラ200は、所定期間(インピーダンス制御信号S1がハイレベルの期間)、規定値範囲内のリーク電流に相当するローレベルのエラー信号S2が入力されたため、アイソレータ100を正常と判断し、通常動作を開始する。   When the voltage of the coil L1 is within the range of the threshold values Vth1 to Vth2, the controller 200 determines that the isolator 100 is normal (no leakage current) and starts normal operation (S105). The comparator CMP1 has an output signal at a low level when the leak voltage VL is equal to or lower than the threshold value Vth1, and the comparator CMP2 has an output signal at a low level when the leak voltage VL is equal to or higher than the threshold value Vth2. OR1 keeps the error signal S2 at a low level. The controller 200 determines that the isolator 100 is normal and performs normal operation because the low level error signal S2 corresponding to the leakage current within the specified value range is input for a predetermined period (period in which the impedance control signal S1 is high level). Start.

また、コイルL1のリーク電圧VLの電圧上昇がVth1より大きくなる場合、または電圧降下がVth2より低くなる場合、コントローラ200は異常(リーク電流有り)であると判断し、アラームを出力し(S106)、安全停止を行う(S107)。コンパレータCMP1は、リーク電圧VLがしきい値Vth1を超えると、出力信号をハイレベルとし、また、コンパレータCMP2は、リーク電圧VLがしきい値Vth2より低くなると、出力信号をハイレベルとするため、論理回路OR1は、エラー信号S2をハイレベルに立ち上げる。   On the other hand, when the voltage increase of the leakage voltage VL of the coil L1 becomes larger than Vth1, or when the voltage drop becomes lower than Vth2, the controller 200 determines that it is abnormal (there is a leakage current) and outputs an alarm (S106). Then, a safe stop is performed (S107). The comparator CMP1 sets the output signal to a high level when the leak voltage VL exceeds the threshold value Vth1, and the comparator CMP2 sets the output signal to a high level when the leak voltage VL becomes lower than the threshold value Vth2. The logic circuit OR1 raises the error signal S2 to a high level.

コントローラ200は、所定期間内に、規定値範囲外のリーク電流に相当するハイレベルのエラー信号S2が入力されたため、アイソレータ100の絶縁膜が異常であると判断し、アイソレータ100の動作を停止する。これにより、システム全体の破壊を未然に防止する。   The controller 200 determines that the insulating film of the isolator 100 is abnormal because the high-level error signal S2 corresponding to the leakage current outside the specified value range is input within a predetermined period, and stops the operation of the isolator 100. . This prevents the entire system from being destroyed.

このように、本実施の形態では、実施の形態2に対して、さらに、絶縁素子の初期電位をスイッチSW0により一定とし、コンパレータCMP1及びCMP2によりしきい値Vth1としきい値Vth2の範囲内のリーク電流を検出するようにした。このような構成により、リーク電流検出部106へ電流が流入する場合に限らず、リーク電流検出部106から電流が流出する場合のいずれにおいてもリーク電流を検出可能である。すなわち、コイルL1とコイルL2との電位差によって、コイルL2からコイルL1へリーク電流が流れる場合と、コイルL1からコイルL2へリーク電流が流れる場合とがあり、本実施の形態では、いずれの場合でも精度よくリーク電流を検出することができる。   As described above, in the present embodiment, in addition to the second embodiment, the initial potential of the insulating element is made constant by the switch SW0, and the comparators CMP1 and CMP2 cause leakage within the range of the threshold value Vth1 and the threshold value Vth2. The current was detected. With such a configuration, the leak current can be detected not only when the current flows into the leak current detection unit 106 but also when the current flows out from the leak current detection unit 106. That is, depending on the potential difference between the coil L1 and the coil L2, there is a case where a leak current flows from the coil L2 to the coil L1, and a case where a leak current flows from the coil L1 to the coil L2. In this embodiment, in either case Leakage current can be detected with high accuracy.

(実施の形態4)
以下、図面を参照して実施の形態4について説明する。本実施の形態は、実施の形態2で示したアイソレータに対してリーク電圧を記憶する記憶手段を追加した例である。
(Embodiment 4)
The fourth embodiment will be described below with reference to the drawings. The present embodiment is an example in which storage means for storing a leakage voltage is added to the isolator shown in the second embodiment.

図10は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図10では、実施の形態2の図2と比べて、リーク電流検出部106が、コンデンサC1及びコンパレータCMP1に加えて、記憶回路M1を備えている。その他の構成については、図2と同様である。   FIG. 10 shows a configuration of a motor control system including the isolator according to the present embodiment. 10, compared to FIG. 2 of the second embodiment, the leakage current detection unit 106 includes a storage circuit M1 in addition to the capacitor C1 and the comparator CMP1. Other configurations are the same as those in FIG.

記憶回路M1は、コンパレータCMP1の正入力端子に接続されるとともに、コンパレータCMP1の負入力端子に接続される。記憶回路M1は、今回、コンパレータCMP1が比較を行ったリーク電圧VLが入力されて、入力された電圧VLを記憶する。また、記憶回路M1は、前回のコンパレータCMP1の比較で使用され記憶しているリーク電圧VL+ΔVを、今回のコンパレータCMP1のしきい値Vthとして出力する。   The memory circuit M1 is connected to the positive input terminal of the comparator CMP1, and is connected to the negative input terminal of the comparator CMP1. The storage circuit M1 receives the leak voltage VL compared by the comparator CMP1 this time, and stores the input voltage VL. Further, the memory circuit M1 outputs the leak voltage VL + ΔV used and stored in the previous comparison with the comparator CMP1 as the threshold value Vth of the current comparator CMP1.

図11は、本実施の形態に係るアイソレータ100の制御方法(リーク電流を検出するテスト、または、絶縁膜劣化をテストするテスト方法)を示すフローチャートである。   FIG. 11 is a flowchart showing a method for controlling isolator 100 according to the present embodiment (a test for detecting leakage current or a test method for testing deterioration of insulating film).

図11に示すように、まず、実施の形態2の図5と同様に、コントローラ200は、ハイサイドの電圧を上げるように信号を送信し(S101)、スイッチSW1及びSW2をオフする(S102)。   As shown in FIG. 11, first, similarly to FIG. 5 of the second embodiment, the controller 200 transmits a signal to increase the high-side voltage (S101), and turns off the switches SW1 and SW2 (S102). .

続いて、アイソレータ100は、一定時間後のコイルL1のリーク電圧VLを検出する(S103)。そして、アイソレータ100は、記憶回路M1からしきい値Vthを読み出し(S121)、コイルL1のリーク電圧VLが読み出したしきい値Vth以下か否か判定する(S104)。   Subsequently, the isolator 100 detects the leakage voltage VL of the coil L1 after a certain time (S103). The isolator 100 reads the threshold value Vth from the memory circuit M1 (S121), and determines whether or not the leakage voltage VL of the coil L1 is equal to or lower than the read threshold value Vth (S104).

記憶回路M1は、前回のリーク電流のテストにおいて検出されたリーク電圧VLを記憶しており、この前回のリーク電圧VL+ΔVをしきい値Vthとして読み出し、コンパレータCMP1の負入力端子に入力する。そうすると、コンパレータCMP1は、現在のコイルL1のリーク電圧と、前回のリーク電圧VL+ΔVとを比較する。   The memory circuit M1 stores the leak voltage VL detected in the previous leak current test, reads the previous leak voltage VL + ΔV as the threshold value Vth, and inputs it to the negative input terminal of the comparator CMP1. Then, the comparator CMP1 compares the current leakage voltage of the coil L1 with the previous leakage voltage VL + ΔV.

コイルL1のリーク電圧VLがしきい値Vth以下の場合、記憶回路M1は、コイルL1のリーク電圧を記憶し(S122)、コントローラ200は、通常動作を開始する(S105)。コンパレータCMP1は、今回のリーク電圧VLが、前回のリーク電圧VL+ΔV以下の場合、エラー信号S2をローレベルのままとする。そうすると、記憶回路M1は、今回、コンパレータCMP1が比較したリーク電圧VLを記憶する。また、コントローラ200は、所定期間、ローレベルのエラー信号S2が入力されたため、アイソレータ100を正常と判断し、通常動作を開始する。   When the leakage voltage VL of the coil L1 is equal to or lower than the threshold value Vth, the memory circuit M1 stores the leakage voltage of the coil L1 (S122), and the controller 200 starts normal operation (S105). The comparator CMP1 keeps the error signal S2 at the low level when the current leakage voltage VL is equal to or lower than the previous leakage voltage VL + ΔV. Then, the memory circuit M1 stores the leak voltage VL compared with the comparator CMP1 this time. Further, since the low-level error signal S2 is input for a predetermined period, the controller 200 determines that the isolator 100 is normal and starts normal operation.

また、コイルL1のリーク電圧VLがしきい値Vthよりも大きい場合、コントローラ200は、アラームを出力し(S106)、安全停止を行う(S107)。コンパレータCMP1は、今回のリーク電圧VLが、前回のリーク電圧VL+ΔVを超えると、エラー信号S2をハイレベルに立ち上げる。コントローラ200は、所定期間内に、ハイレベルのエラー信号S2が入力されたため、アイソレータ100の絶縁膜が異常であると判断し、アイソレータ100の動作を停止する。これにより、システム全体の破壊を未然に防止する。   On the other hand, when the leakage voltage VL of the coil L1 is larger than the threshold value Vth, the controller 200 outputs an alarm (S106) and performs a safe stop (S107). The comparator CMP1 raises the error signal S2 to a high level when the current leak voltage VL exceeds the previous leak voltage VL + ΔV. The controller 200 determines that the insulating film of the isolator 100 is abnormal because the high-level error signal S2 is input within a predetermined period, and stops the operation of the isolator 100. This prevents the entire system from being destroyed.

絶縁膜の異常判定基準を一定のリーク電流値で規定する方法は、種々のばらつきやノイズの影響から十分な検出精度が得られない場合もある。そこで、本実施の形態では、前回のテスト時の絶縁膜の状態を判定基準とし、この状態からのリーク電流の差分を観測することで異常を判定する。リーク電流を充電することで生成するコンパレータCMP1のリーク電圧VLがしきい値(リファレンス電圧)Vthを上回ると絶縁膜劣化としてエラー信号S2がコントローラ200へ送信される。絶縁素子間に印加される電圧はほぼIGBT1の電源電圧で決まるので、絶縁膜に劣化がない限り毎回のテストにおいてリーク電流値はほぼ等しくなる。   The method of defining the insulating film abnormality determination standard with a constant leakage current value may not provide sufficient detection accuracy due to various variations and the influence of noise. Therefore, in this embodiment, the state of the insulating film at the previous test is used as a determination criterion, and abnormality is determined by observing the difference in leakage current from this state. When the leak voltage VL of the comparator CMP1 generated by charging the leak current exceeds the threshold value (reference voltage) Vth, an error signal S2 is transmitted to the controller 200 as the insulation film deterioration. Since the voltage applied between the insulating elements is substantially determined by the power supply voltage of the IGBT 1, the leak current values are almost equal in each test as long as the insulating film is not deteriorated.

そこで、テスト時にリーク電流測定結果(VL)をレジスタ等の記憶回路M1に保持しておき、次回のテスト時に、読み出した前回のリーク電圧VL+ΔVをしきい値Vthに設定する。ここでΔVは任意の電圧マージンであり、ばらつきやノイズの影響を排除するために導入しても良い。   Therefore, the leakage current measurement result (VL) is held in the memory circuit M1 such as a register during the test, and the previous leakage voltage VL + ΔV read out is set as the threshold value Vth during the next test. Here, ΔV is an arbitrary voltage margin, and may be introduced in order to eliminate the influence of variations and noise.

このように、本実施の形態では、実施の形態2に対して、さらに、リーク電流に応じたリーク電圧を記憶する記憶回路M1を備え、前回のテストで使用したリーク電圧を、次回のリーク電圧を判定するためのしきい値に使用することとした。これにより、リーク電流の変動を検出することができるため、精度よく絶縁膜の劣化状態を検出することができる。   Thus, in the present embodiment, in addition to the second embodiment, the memory circuit M1 that stores the leak voltage corresponding to the leak current is further provided, and the leak voltage used in the previous test is changed to the next leak voltage. It was decided to use it as a threshold value for judging. Thereby, since the fluctuation | variation of leak current can be detected, the deterioration state of an insulating film can be detected accurately.

(実施の形態5)
以下、図面を参照して実施の形態5について説明する。本実施の形態は、実施の形態2で示したアイソレータに対し、リーク電流の検出に応じてアイソレータを停止させる手段を追加した例である。
(Embodiment 5)
The fifth embodiment will be described below with reference to the drawings. The present embodiment is an example in which means for stopping the isolator in response to detection of leakage current is added to the isolator shown in the second embodiment.

図12は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図12では、実施の形態2の図2と比べて、アイソレータ100の送信側チップ120にスイッチSW4を備えている。その他の構成については、図2と同様である。   FIG. 12 shows a configuration of a motor control system including the isolator according to the present embodiment. In FIG. 12, compared with FIG. 2 of the second embodiment, the transmission-side chip 120 of the isolator 100 is provided with a switch SW4. Other configurations are the same as those in FIG.

スイッチSW4は、コイルL1の他端と基準電位GND1との間に接続されるとともに、制御端子がコンパレータCMP1の出力端子に接続される。スイッチSW4は、コンパレータCMP1から制御端子に入力されるエラー信号S2に応じてオン/オフし、コイルL1の他端と基準電位GND1との接続/切断を切り替える。スイッチSW4は、エラー信号S2に応じて、コイルL1を基準電位GN1とする基準電位供給回路ともいえる。   The switch SW4 is connected between the other end of the coil L1 and the reference potential GND1, and the control terminal is connected to the output terminal of the comparator CMP1. The switch SW4 is turned on / off according to the error signal S2 input to the control terminal from the comparator CMP1, and switches connection / disconnection between the other end of the coil L1 and the reference potential GND1. It can be said that the switch SW4 is a reference potential supply circuit in which the coil L1 is set to the reference potential GN1 according to the error signal S2.

上記各実施の形態では絶縁劣化の検出精度と、検知結果のフィードバック時間を確保することが重要である。例えば、非特許文献1の実測結果では、絶縁膜劣化の影響が現れはじめる時刻は破壊前の数us〜数nsであり、破壊に近づくほどリーク電流が増加する。   In each of the above embodiments, it is important to ensure the detection accuracy of insulation deterioration and the feedback time of the detection result. For example, in the actual measurement result of Non-Patent Document 1, the time when the influence of the insulating film deterioration starts to appear is several us to several ns before the breakdown, and the leak current increases as the breakdown approaches.

このように絶縁劣化の検出精度を向上するために大きなリーク電流をエラー判定基準に設定するほど、検出結果をコントローラ200にフィードバックしてシステムを制御するまでの時間余裕が短くなっていくトレードオフがある。例えば、回路/システムの規模が大きい場合などはコントローラ200を介したシステム制御時間が十分に確保できず問題となる可能性がある。   In this way, the trade-off that the time margin until the system is controlled by feeding back the detection result to the controller 200 is shortened as the large leak current is set as the error criterion in order to improve the detection accuracy of the insulation deterioration. is there. For example, when the scale of the circuit / system is large, there is a possibility that the system control time via the controller 200 cannot be secured sufficiently and becomes a problem.

そこで、本実施の形態では、コンパレータCMP1からの出力信号をコントローラ200に送信するだけでなく、アイソレータ100を直接停止させる。   Therefore, in the present embodiment, not only the output signal from the comparator CMP1 is transmitted to the controller 200 but also the isolator 100 is directly stopped.

図12の例では、送信側絶縁素子であるコイルL1にスイッチSW4を介して基準電位GND1(〜0V)を接続する。スイッチSW4は、コンパレータCMP1の出力がハイレベル(Hi)、すなわち絶縁劣化エラーが出力された場合のみオフとなり、送信側絶縁素子の電位レベルを強制的にローレベル(Low)に落とす。この結果、IGBT1がオフに戻り、絶縁素子間の高電圧印加状態が解除される。   In the example of FIG. 12, the reference potential GND1 (˜0 V) is connected to the coil L1 that is the transmission-side insulating element via the switch SW4. The switch SW4 is turned off only when the output of the comparator CMP1 is at a high level (Hi), that is, when an insulation deterioration error is output, and the potential level of the transmission-side insulating element is forcibly lowered to a low level (Low). As a result, the IGBT 1 is turned off, and the high voltage application state between the insulating elements is released.

このように、本実施の形態では、実施の形態2に対して、さらに、リーク電流の検出に応じてコイルの電位を制御するスイッチSW4を備えることとした。これにより、絶縁破壊前のリーク電流を検出した場合に、アイソレータ本体を緊急停止させた後で、コントローラ200により全体を停止させることが可能である。したがって、確実に、絶縁素子間の短絡を起こすことなくシステムを停止させることができる。   Thus, in the present embodiment, in addition to the second embodiment, the switch SW4 that controls the potential of the coil according to the detection of the leakage current is further provided. Thereby, when the leak current before dielectric breakdown is detected, the controller 200 can stop the whole after the isolator main body is urgently stopped. Therefore, the system can be surely stopped without causing a short circuit between the insulating elements.

(実施の形態6)
以下、図面を参照して実施の形態6について説明する。本実施の形態は、実施の形態2で示したアイソレータに対して、コンデンサの代わりにアンプを用いてリーク電流を電圧に変換する例である。
(Embodiment 6)
The sixth embodiment will be described below with reference to the drawings. This embodiment is an example in which a leak current is converted into a voltage using an amplifier instead of a capacitor with respect to the isolator shown in the second embodiment.

図13は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図13では、実施の形態2の図2と比べて、リーク電流検出部106は、コンパレータCMP1とアンプAMP1とを備えている。その他の構成については、図2と同様である。   FIG. 13 shows a configuration of a motor control system including the isolator according to the present embodiment. In FIG. 13, compared with FIG. 2 of the second embodiment, the leak current detection unit 106 includes a comparator CMP1 and an amplifier AMP1. Other configurations are the same as those in FIG.

アンプAMP1は、リーク電流を電圧に変換し増幅する、電流電圧変換増幅回路である。アンプAMP1は、正入力端子が参照電圧Vth1に接続され、負入力端子がコイルL1の他端に接続され、出力端子が抵抗R1を介して負入力端子へフィードバック接続されるとともに、コンパレータCMP1の負入力端子に接続される。   The amplifier AMP1 is a current-voltage conversion amplifier circuit that converts a leak current into a voltage and amplifies it. The amplifier AMP1 has a positive input terminal connected to the reference voltage Vth1, a negative input terminal connected to the other end of the coil L1, an output terminal connected to the negative input terminal via a resistor R1, and a negative input to the comparator CMP1. Connected to input terminal.

上記の実施の形態のようにリーク電流の検出には必ずしも容量を用いなくても良い。本実施の形態では、図13に示すように、リーク電流を直接アンプAMP1で増幅した後、エラー検出用コンパレータCMP1へ入力する。リーク電流をIL、帰還抵抗をR1とすると、アンプAMP1の出力電圧の、参照電圧Vth1との差電圧ΔVLは以下の(式1)となる。
[数1]
ΔVL=IL×R1 ・・・(式1)
アンプAMP1の増幅により、リーク電流ILに応じたリーク電圧VLが得られる程度にリーク電流ILが大きいことが好ましい。そして、絶縁膜劣化のないリーク電流値に対応する電圧をコンパレータCMP1のしきい値Vth2に設定しておけば、リーク電流の異常増加が生じたときにエラーを検出できる。
As in the above embodiment, the capacitance is not necessarily used for detecting the leakage current. In the present embodiment, as shown in FIG. 13, the leakage current is directly amplified by the amplifier AMP1, and then input to the error detection comparator CMP1. When the leakage current is IL and the feedback resistance is R1, the difference voltage ΔVL between the output voltage of the amplifier AMP1 and the reference voltage Vth1 is expressed by the following (formula 1).
[Equation 1]
ΔVL = IL × R1 (Formula 1)
It is preferable that the leakage current IL is large enough to obtain a leakage voltage VL corresponding to the leakage current IL by amplification of the amplifier AMP1. If the voltage corresponding to the leak current value without deterioration of the insulating film is set to the threshold value Vth2 of the comparator CMP1, an error can be detected when an abnormal increase in the leak current occurs.

このように、本実施の形態では、実施の形態2に対し、リーク電流検出部の電流電圧変換手段として、コンデンサの代わりにアンプを使用することとした。アンプを使用した場合でも、上記実施の形態と同様に、リーク電流を検出することができる。したがって、リーク電流に応じてエラー信号を生成し、絶縁膜破壊の前にアイソレータを停止することが可能となるため、アイソレータの信頼性を向上させることができる。   Thus, in the present embodiment, in contrast to the second embodiment, an amplifier is used instead of the capacitor as the current-voltage conversion means of the leakage current detection unit. Even when an amplifier is used, the leakage current can be detected as in the above embodiment. Therefore, it is possible to generate an error signal in accordance with the leak current and stop the isolator before breaking the insulating film, so that the reliability of the isolator can be improved.

(実施の形態7)
以下、図面を参照して実施の形態7について説明する。本実施の形態は、実施の形態2で示した複数のアイソレータの検出結果に応じて全アイソレータの動作を制御する例である。
(Embodiment 7)
The seventh embodiment will be described below with reference to the drawings. This embodiment is an example of controlling the operations of all the isolators in accordance with the detection results of the plurality of isolators shown in the second embodiment.

図14は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図14に示すように、半導体装置1は、コントローラ200と複数のアイソレータ100(100a〜100c)を備えており、複数のIGBT(IGBT1〜IGBT3)が接続されている。さらに半導体装置1は、コントローラ200と複数のアイソレータ100の間に論理回路OR2を備えている。   FIG. 14 shows a configuration of a motor control system including the isolator according to the present embodiment. As shown in FIG. 14, the semiconductor device 1 includes a controller 200 and a plurality of isolators 100 (100a to 100c), and a plurality of IGBTs (IGBT1 to IGBT3) are connected thereto. The semiconductor device 1 further includes a logic circuit OR2 between the controller 200 and the plurality of isolators 100.

論理回路OR2は、複数の入力端子が各アイソレータ100のエラー信号(個別エラー信号)S2を出力する外部端子T3に接続され、出力端子がコントローラ200のエラー信号(全体エラー信号)SEの入力端子に接続される。論理回路OR2は、複数のアイソレータからの入力をOR論理演算し演算結果を出力する。論理回路OR2は、複数のアイソレータ100のいずれかのエラー信号S2がハイレベルの場合、エラー信号SEをハイレベルとしてコントローラ200へ出力する。   The logic circuit OR2 has a plurality of input terminals connected to an external terminal T3 that outputs an error signal (individual error signal) S2 of each isolator 100, and an output terminal connected to an input terminal of an error signal (overall error signal) SE of the controller 200. Connected. The logic circuit OR2 performs an OR logic operation on inputs from a plurality of isolators and outputs an operation result. The logic circuit OR2 outputs the error signal SE to the controller 200 as a high level when any of the error signals S2 of the plurality of isolators 100 is at a high level.

図15は、本実施の形態に係るアイソレータ100の制御方法(リーク電流を検出するテスト、または、絶縁膜劣化をテストするテスト方法)を示すフローチャートである。   FIG. 15 is a flowchart showing a method for controlling isolator 100 according to the present embodiment (a test for detecting leakage current or a test method for testing deterioration of insulating film).

図15に示すように、まず、コントローラ200は、テストを行うアイソレータ100を選択する(S131)。例えば、コントローラ200は、アイソレータ100a〜100cのうち、アイソレータ100aから順番に選択する。なお、ここでは、アイソレータを順次選択してテストを行うが、複数のアイソレータを同時にテストしてもよい。この場合、S101〜S104を全アイソレータに対し同時に行う。   As shown in FIG. 15, first, the controller 200 selects the isolator 100 to be tested (S131). For example, the controller 200 selects the isolators 100a to 100c in order from the isolator 100a. Here, the test is performed by sequentially selecting the isolators, but a plurality of isolators may be simultaneously tested. In this case, S101 to S104 are performed simultaneously for all the isolators.

続いて、選択されたアイソレータ100に対し、実施の形態2の図5と同様に、コントローラ200は、ハイサイドの電圧を上げるように信号を送信し(S101)、スイッチSW1及びSW2をオフする(S102)。さらに、選択されたアイソレータ100は、一定時間後のコイルL1のリーク電圧VLを検出し(S103)、コイルL1のリーク電圧VLがしきい値Vth以下か否か判定する(S104)。   Subsequently, as in FIG. 5 of the second embodiment, the controller 200 transmits a signal to the selected isolator 100 so as to increase the high-side voltage (S101), and turns off the switches SW1 and SW2 (S101). S102). Further, the selected isolator 100 detects the leakage voltage VL of the coil L1 after a certain time (S103), and determines whether or not the leakage voltage VL of the coil L1 is equal to or lower than the threshold value Vth (S104).

選択されたアイソレータ100のコイルL1のリーク電圧VLがしきい値Vth以下の場合、コントローラ200は、全てのアイソレータ100のテストが終了したか否か判定する(S132)。コントローラ200は、残りのアイソレータのテストを行う場合にはS131へ戻って、次のアイソレータ100を選択し、また、全てのアイソレータのテストが終了した場合、通常動作を開始する(S105)。   When the leakage voltage VL of the coil L1 of the selected isolator 100 is equal to or lower than the threshold value Vth, the controller 200 determines whether or not the tests of all the isolators 100 are completed (S132). The controller 200 returns to S131 when testing the remaining isolators, selects the next isolator 100, and starts normal operation when all the isolator tests are completed (S105).

アイソレータ100のコンパレータCMP1は、リーク電圧VLがしきい値Vth以下の場合、ローレベルのままのエラー信号S2を出力する。論理回路OR2は、入力されるエラー信号S2がローレベルのため、ローレベルのままのエラー信号SEをコントローラ200へ出力する。   The comparator CMP1 of the isolator 100 outputs the error signal S2 that remains at the low level when the leak voltage VL is equal to or lower than the threshold value Vth. Since the input error signal S2 is at the low level, the logic circuit OR2 outputs the error signal SE that remains at the low level to the controller 200.

コントローラ200は、所定期間、ローレベルのエラー信号SEが入力されたため、選択しているアイソレータ100を正常と判断し、次のアイソレータのテストを繰り返し、全てのアイソレータのテストが正常に終了すると、通常動作を開始する。   Since the low-level error signal SE is input for a predetermined period, the controller 200 determines that the selected isolator 100 is normal, repeats the next isolator test, and normally completes all isolator tests. Start operation.

また、選択されたアイソレータ100のコイルL1のリーク電圧VLがしきい値Vthよりも大きい場合、コントローラ200は、アラームを出力し(S106)、全てのアイソレータを安全停止させる(S133)。   If the leakage voltage VL of the coil L1 of the selected isolator 100 is larger than the threshold value Vth, the controller 200 outputs an alarm (S106) and safely stops all the isolators (S133).

アイソレータ100のコンパレータCMP1は、リーク電圧VLがしきい値を超えると、エラー信号S2をハイレベルに立ち上げる。論理回路OR2は、入力されるエラー信号S2がハイレベルのため、エラー信号SEを立ち上げる。コントローラ200は、所定期間内に、ハイレベルのエラー信号SEが入力されたため、選択されたアイソレータ100の絶縁膜が異常であると判断する。そうすると、コントローラ200は、全てのアイソレータ100の動作を停止する。これにより、システム全体の破壊を未然に防止する。   The comparator CMP1 of the isolator 100 raises the error signal S2 to a high level when the leak voltage VL exceeds the threshold value. The logic circuit OR2 raises the error signal SE because the input error signal S2 is at a high level. The controller 200 determines that the insulating film of the selected isolator 100 is abnormal because the high-level error signal SE is input within the predetermined period. Then, the controller 200 stops the operation of all the isolators 100. This prevents the entire system from being destroyed.

モーター制御では3相分のアイソレータが必要でそのどれか一つでも短絡してしまうと誤動作やシステム損傷が起こる。そのため、本実施の形態では、全アイソレータを監視し、いずれか絶縁性が劣化した場合は全IC(アイソレータ)の動作を停止することとした。これにより、アイソレータの信頼性をさらに向上することができる。   Motor control requires three-phase isolators, and if any one of them is short-circuited, malfunction or system damage will occur. Therefore, in this embodiment, all the isolators are monitored, and if any of the insulating properties deteriorates, the operation of all the ICs (isolators) is stopped. Thereby, the reliability of the isolator can be further improved.

(実施の形態8)
以下、図面を参照して実施の形態8について説明する。本実施の形態は、実施の形態2で示したアイソレータに加えて、受信側絶縁素子のリーク電流を検出するアイソレータを備える例である。
(Embodiment 8)
The eighth embodiment will be described below with reference to the drawings. In this embodiment, in addition to the isolator shown in the second embodiment, an isolator that detects a leakage current of the receiving-side insulating element is provided.

図16は、本実施の形態に係るアイソレータを含むモーター制御システムの構成を示している。図16に示すように、半導体装置1は、コントローラ200、アイソレータ100、アイソレータ100−2、論理回路OR3を備えている。   FIG. 16 shows a configuration of a motor control system including the isolator according to the present embodiment. As shown in FIG. 16, the semiconductor device 1 includes a controller 200, an isolator 100, an isolator 100-2, and a logic circuit OR3.

アイソレータ100は、コントローラ200からモーター301へ信号を伝達する。アイソレータ100−2は、モーター301からコントローラ200へ信号を伝達する。   The isolator 100 transmits a signal from the controller 200 to the motor 301. The isolator 100-2 transmits a signal from the motor 301 to the controller 200.

アイソレータ100−2は、送信側チップ120−2、受信側チップ130−2を備えている。送信側チップ120−2は、送信回路101−2を備えている。受信側チップ130−2は、絶縁素子102、絶縁素子103、受信回路104−2、インピーダンス制御部105、リーク電流検出部106を備えている。   The isolator 100-2 includes a transmission-side chip 120-2 and a reception-side chip 130-2. The transmission-side chip 120-2 includes a transmission circuit 101-2. The receiving-side chip 130-2 includes an insulating element 102, an insulating element 103, a receiving circuit 104-2, an impedance control unit 105, and a leak current detection unit 106.

送信回路101−2は、エラー検知回路302から外部端子T4を介して送信データVINが入力され、入力された送信データVINに基づき交流送信信号を生成する。この交流送信信号は基準電位GND2(第2の基準電位)を基準とした信号である。   The transmission circuit 101-2 receives the transmission data VIN from the error detection circuit 302 via the external terminal T4, and generates an AC transmission signal based on the input transmission data VIN. This AC transmission signal is a signal based on the reference potential GND2 (second reference potential).

絶縁素子103は、送信回路101から交流送信信号が供給される。絶縁素子102と絶縁素子103との間に絶縁膜107が形成されている。絶縁素子102は、絶縁膜107を介して絶縁素子103と交流結合することにより、交流受信信号を生成する。この交流受信信号は、基準電位GNDとは異なる基準電位GND1(第1の基準電位)を基準とした信号である。   The insulating element 103 is supplied with an AC transmission signal from the transmission circuit 101. An insulating film 107 is formed between the insulating element 102 and the insulating element 103. The insulating element 102 generates an AC reception signal by AC coupling with the insulating element 103 through the insulating film 107. This AC reception signal is a signal based on a reference potential GND1 (first reference potential) different from the reference potential GND.

受信回路104は、絶縁素子102からインピーダンス制御部105を介して交流受信信号が入力される。受信回路104は、入力された交流受信信号に基づき受信データVOUTを再生し、受信データVOUTを外部端子T2を介してコントローラ200へ出力する。   The reception circuit 104 receives an AC reception signal from the insulating element 102 via the impedance control unit 105. The reception circuit 104 reproduces the reception data VOUT based on the input AC reception signal, and outputs the reception data VOUT to the controller 200 via the external terminal T2.

インピーダンス制御部105は、アイソレータ100と同様に、コントローラ200から外部端子T1を介してインピーダンス制御信号S1が入力され、入力されたインピーダンス制御信号S1に基づき絶縁素子102のインピーダンスを高インピーダンスに制御する。リーク電流検出部106は、アイソレータ100と同様に、インピーダンスが制御された絶縁素子102を介してリーク電流を検出し、リーク電流に応じた検出結果であるエラー信号S2を外部端子T3を介してコントローラ200へ出力する。   Similar to the isolator 100, the impedance control unit 105 receives the impedance control signal S1 from the controller 200 via the external terminal T1, and controls the impedance of the insulating element 102 to high impedance based on the input impedance control signal S1. Like the isolator 100, the leak current detection unit 106 detects a leak current via the insulating element 102 whose impedance is controlled, and sends an error signal S2 that is a detection result corresponding to the leak current to the controller via the external terminal T3. Output to 200.

論理回路OR3は、複数の入力端子が各アイソレータのエラー信号S2を出力する外部端子T3に接続され、出力端子がコントローラ200のエラー信号SEの入力端子に接続される。論理回路OR3は、複数のアイソレータからの入力をOR論理演算し演算結果を出力する。論理回路OR3は、複数のアイソレータ100のいずれかのエラー信号S2がハイレベルの場合、エラー信号SEをハイレベルとしてコントローラ200へ出力する。   The logic circuit OR <b> 3 has a plurality of input terminals connected to an external terminal T <b> 3 that outputs an error signal S <b> 2 of each isolator, and an output terminal connected to the input terminal of the error signal SE of the controller 200. The logic circuit OR3 performs an OR logic operation on inputs from a plurality of isolators and outputs an operation result. The logic circuit OR3 outputs the error signal SE to the controller 200 as a high level when the error signal S2 of any of the plurality of isolators 100 is at a high level.

信頼性が重要視される車載用モーター制御などの用途では、アイソレータの状態だけでなくIGBTやモーターの状態も監視される。例えば、図16のように、アイソレータ不通検知、IGBT過電流検知、過熱検知等を監視し出力するエラー検知回路302を備える。本実施の形態では、この監視結果の信号を1次側に返すためにもう1つのアイソレータ100−2を備える。そして、フィードバック用アイソレータの受信側にもリーク電流検出部を設ける。   In applications such as in-vehicle motor control where reliability is important, not only the isolator state but also the IGBT and motor states are monitored. For example, as shown in FIG. 16, an error detection circuit 302 is provided that monitors and outputs detection of isolator disconnection, IGBT overcurrent detection, overheat detection, and the like. In the present embodiment, another isolator 100-2 is provided to return the monitoring result signal to the primary side. A leakage current detector is also provided on the receiving side of the feedback isolator.

このように、受信側にリーク電流検出部を設けた場合でも、上記実施の形態と同様に、リーク電流を検出することができる。したがって、リーク電流に応じてエラー信号を生成し、絶縁膜破壊の前にアイソレータを停止することが可能となるため、アイソレータの信頼性を向上させることができる。   Thus, even when a leakage current detection unit is provided on the receiving side, the leakage current can be detected as in the above embodiment. Therefore, it is possible to generate an error signal in accordance with the leak current and stop the isolator before breaking the insulating film, so that the reliability of the isolator can be improved.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

なお、アイソレータとは、異電位回路間を非接触に信号を伝達できる回路である。アイソレータの信号伝達方式には、コイル(L)による磁場(磁気結合),コンデンサ(C)による電場(容量結合)、カプラによる光、アンテナによる電波等を介する方式を含み、どの方式でも、非接触に信号を伝達し受信回路側(2次側)の電位を上記実施の形態のように制御することができる。少なくとも絶縁膜を介した絶縁素子を有するアイソレータであれば、上記実施の形態を適用することにより、絶縁膜破壊前の状態を検出し、信頼性向上を図ることができる。   Note that an isolator is a circuit that can transmit a signal between different potential circuits in a non-contact manner. The signal transmission system of the isolator includes a magnetic field (magnetic coupling) using a coil (L), an electric field (capacitive coupling) using a capacitor (C), light using a coupler, radio waves using an antenna, etc. The signal on the receiving circuit side (secondary side) can be controlled as in the above embodiment. In the case of an isolator having at least an insulating element with an insulating film interposed therebetween, the state before the insulating film is broken can be detected and the reliability can be improved by applying the above embodiment.

1 半導体装置
100 アイソレータ
101 送信回路
102 絶縁素子(送信側絶縁素子)
103 絶縁素子(受信側絶縁素子)
104 受信回路
105 インピーダンス制御部
105a MOSトランジスタ
106 リーク電流検出部
106a、106b MOSトランジスタ
107 絶縁膜(層間絶縁膜)
120 送信側チップ
130 受信側チップ
200 コントローラ
207 層間絶縁膜
300 被制御機器
301 モーター
302 エラー検知回路
P1〜P4 パッド
T0〜T4 外部端子
L1 コイル(送信側コイル)
L2 コイル(受信側コイル)
L3 コイル
SW0〜SW4 スイッチ
C1 コンデンサ
CMP1、CMP2 コンパレータ
OR1〜OR3 論理回路
M1 記憶回路
AMP1 アンプ
R1 抵抗
SUB1、SUB2 シリコン基板
GL10、GL20 ゲート電極層
WL11〜WL18 配線層
WL21〜WL28 配線層
DESCRIPTION OF SYMBOLS 1 Semiconductor device 100 Isolator 101 Transmission circuit 102 Insulation element (transmission side insulation element)
103 Insulating element (receiving side insulating element)
104 Reception Circuit 105 Impedance Control Unit 105a MOS Transistor 106 Leakage Current Detection Unit 106a, 106b MOS Transistor 107 Insulating Film (Interlayer Insulating Film)
120 Transmission Side Chip 130 Reception Side Chip 200 Controller 207 Interlayer Insulating Film 300 Controlled Device 301 Motor 302 Error Detection Circuits P1 to P4 Pads T0 to T4 External Terminal L1 Coil (Transmission Side Coil)
L2 coil (receiver side coil)
L3 Coil SW0 to SW4 Switch C1 Capacitor CMP1, CMP2 Comparator OR1 to OR3 Logic circuit M1 Memory circuit AMP1 Amplifier R1 Resistor SUB1, SUB2 Silicon substrate GL10, GL20 Gate electrode layers WL11 to WL18 Wiring layers WL21 to WL28 Wiring layers

Claims (14)

入力された送信データに基づき、交流送信信号を生成する送信回路と、
前記交流送信信号が供給される第1のコイルと、
前記第1のコイルと交流結合することにより、前記交流送信信号に応じる交流受信信号を生成する第2のコイルと、
前記交流受信信号を受信し、前記交流受信信号に基づく受信データを出力する受信回路と、
前記第1のコイルと前記第2のコイルとの間に配置される絶縁膜と、
前記絶縁膜のリーク電流を検出するリーク電流検出部と、
を備える第1の電子デバイスと、
前記受信データに基づき、モーターを制御する第2の電子デバイスと、
を備えるモーター制御システム。
A transmission circuit that generates an AC transmission signal based on the input transmission data;
A first coil to which the AC transmission signal is supplied;
A second coil for generating an AC reception signal corresponding to the AC transmission signal by AC coupling with the first coil;
A reception circuit that receives the AC reception signal and outputs reception data based on the AC reception signal;
An insulating film disposed between the first coil and the second coil;
A leakage current detector for detecting a leakage current of the insulating film;
A first electronic device comprising:
A second electronic device for controlling the motor based on the received data;
With motor control system.
前記第1の電子デバイスは、前記第1のコイルまたは前記第2のコイルのインピーダンスを高くするように構成されたインピーダンス制御部を備える、
請求項1に記載のモーター制御システム。
The first electronic device includes an impedance control unit configured to increase the impedance of the first coil or the second coil.
The motor control system according to claim 1.
前記インピーダンス制御部は、前記第1のコイルと前記送信回路との間に接続されたスイッチ回路、または、前記第2のコイルと前記受信回路との間に接続されたスイッチ回路である、
請求項2に記載のモーター制御システム。
The impedance control unit is a switch circuit connected between the first coil and the transmission circuit, or a switch circuit connected between the second coil and the reception circuit.
The motor control system according to claim 2.
前記リーク電流検出部は、所定期間、前記インピーダンスが制御された前記第1または第2のコイルに流れる電流に応じて、前記リーク電流の異常を検出する、
請求項2に記載のモーター制御システム。
The leakage current detection unit detects an abnormality of the leakage current according to a current flowing through the first or second coil whose impedance is controlled for a predetermined period.
The motor control system according to claim 2.
前記リーク電流検出部は、
前記所定期間、前記インピーダンスが制御された前記第1または第2のコイルに流れる電流をリーク電圧に変換する電流電圧変換回路と、
前記リーク電圧と所定のしきい値との比較結果に応じて前記リーク電流の異常を検出する比較回路と、を備える、
請求項4に記載のモーター制御システム。
The leakage current detector is
A current-voltage conversion circuit that converts a current flowing in the first or second coil whose impedance is controlled during the predetermined period into a leakage voltage;
A comparison circuit that detects an abnormality of the leakage current according to a comparison result between the leakage voltage and a predetermined threshold;
The motor control system according to claim 4.
前記電流電圧変換回路は、前記所定期間、前記インピーダンスが制御された前記第1または第2のコイルである、
請求項5に記載のモーター制御システム。
The current-voltage conversion circuit is the first or second coil in which the impedance is controlled for the predetermined period.
The motor control system according to claim 5.
前記リーク電圧を記憶する記憶回路を備え、
前記比較回路は、前回、前記リーク電流検出部が前記リーク電流の検出を行ったときに前記記憶回路に記憶されたリーク電圧を前記しきい値として、今回、前記電流電圧変換回路が変換したリーク電圧と比較する、
請求項5に記載のモーター制御システム。
A storage circuit for storing the leakage voltage;
The comparison circuit uses the leakage voltage stored in the storage circuit when the leakage current detection unit has detected the leakage current last time as the threshold value, and the current voltage / voltage conversion circuit has converted this time. Compare with voltage,
The motor control system according to claim 5.
前記しきい値は、前記リーク電圧及び電圧マージンを含んでいる、
請求項7に記載のモーター制御システム。
The threshold includes the leakage voltage and a voltage margin.
The motor control system according to claim 7.
前記インピーダンスの制御前に、前記第1または第2のコイルに初期電位を供給するバイアス回路を備える、
請求項2に記載のモーター制御システム。
A bias circuit for supplying an initial potential to the first or second coil before controlling the impedance;
The motor control system according to claim 2.
前記リーク電流検出部は、
前記初期電位が供給され、かつ、前記インピーダンスが制御された前記第1または第2のコイルに流れる電流に応じたリーク電圧と第1のしきい値との比較結果に応じて、前記リーク電流の異常を検出する第1の比較回路と、
前記リーク電圧と前記第1のしきい値よりも小さい第2のしきい値との比較結果に応じて、前記リーク電流の異常を検出する第2の比較回路と、を備える、
請求項9に記載のモーター制御システム。
The leakage current detector is
According to a comparison result between a first threshold and a leakage voltage corresponding to a current flowing through the first or second coil to which the initial potential is supplied and the impedance is controlled, A first comparison circuit for detecting an abnormality;
A second comparison circuit that detects an abnormality of the leakage current according to a comparison result between the leakage voltage and a second threshold value that is smaller than the first threshold value;
The motor control system according to claim 9.
前記第1の比較回路は、前記リーク電圧が前記第1のしきい値より大きい場合、前記リーク電流の異常を検出し、
前記第2の比較回路は、前記リーク電圧が前記第2のしきい値より小さい場合、前記リーク電流の異常を検出する、
請求項10に記載のモーター制御システム。
The first comparison circuit detects an abnormality of the leakage current when the leakage voltage is larger than the first threshold value,
The second comparison circuit detects an abnormality of the leakage current when the leakage voltage is smaller than the second threshold;
The motor control system according to claim 10.
前記リーク電流の検出結果に応じて、前記インピーダンスが制御された前記第1のコイルの電位を第1の基準電位とし、または、前記インピーダンスが制御された前記第2のコイルの電位を第2の基準電位とする基準電位供給回路を備える、
請求項2に記載のモーター制御システム。
Depending on the detection result of the leak current, the potential of the first coil whose impedance is controlled is set as a first reference potential, or the potential of the second coil whose impedance is controlled is set as a second potential. Provided with a reference potential supply circuit as a reference potential,
The motor control system according to claim 2.
前記基準電位供給回路は、前記リーク電流の検出結果に応じて、前記第1のコイルの一端と前記第1の基準電位との間を接続し、または、前記第2のコイルの一端と前記第2の基準電位との間を接続するスイッチ回路である、
請求項12に記載のモーター制御システム。
The reference potential supply circuit connects one end of the first coil and the first reference potential according to a detection result of the leakage current, or one end of the second coil and the first 2 is a switch circuit for connecting between two reference potentials,
The motor control system according to claim 12.
前記リーク電流検出部は、
前記インピーダンスが制御された前記第1または第2のコイルに流れる電流をリーク電圧に変換するとともに増幅する電流電圧変換増幅回路と、
前記増幅されたリーク電圧と所定のしきい値との比較結果に応じて、前記リーク電流の異常を検出する比較回路と、を備える、
請求項2に記載のモーター制御システム。
The leakage current detector is
A current-voltage conversion amplifier circuit that converts and amplifies the current flowing through the first or second coil with controlled impedance into a leakage voltage;
A comparison circuit for detecting an abnormality of the leakage current according to a comparison result between the amplified leakage voltage and a predetermined threshold value,
The motor control system according to claim 2.
JP2018078263A 2018-04-16 2018-04-16 Motor control system Active JP6527267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018078263A JP6527267B2 (en) 2018-04-16 2018-04-16 Motor control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018078263A JP6527267B2 (en) 2018-04-16 2018-04-16 Motor control system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014136464A Division JP6326309B2 (en) 2014-07-02 2014-07-02 Isolator, semiconductor device, and control method of isolator

Publications (2)

Publication Number Publication Date
JP2018152571A true JP2018152571A (en) 2018-09-27
JP6527267B2 JP6527267B2 (en) 2019-06-05

Family

ID=63680661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018078263A Active JP6527267B2 (en) 2018-04-16 2018-04-16 Motor control system

Country Status (1)

Country Link
JP (1) JP6527267B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094280A (en) * 2007-10-09 2009-04-30 Toshiba Memory Systems Co Ltd Semiconductor device
JP2013506290A (en) * 2009-09-24 2013-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor structure including capacitor module array and method for manufacturing and operating the same
JP2014022600A (en) * 2012-07-19 2014-02-03 Renesas Electronics Corp Semiconductor integrated circuit
JP2014053365A (en) * 2012-09-05 2014-03-20 Renesas Electronics Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094280A (en) * 2007-10-09 2009-04-30 Toshiba Memory Systems Co Ltd Semiconductor device
JP2013506290A (en) * 2009-09-24 2013-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor structure including capacitor module array and method for manufacturing and operating the same
JP2014022600A (en) * 2012-07-19 2014-02-03 Renesas Electronics Corp Semiconductor integrated circuit
JP2014053365A (en) * 2012-09-05 2014-03-20 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP6527267B2 (en) 2019-06-05

Similar Documents

Publication Publication Date Title
JP6326309B2 (en) Isolator, semiconductor device, and control method of isolator
US9683898B2 (en) Method and apparatus for determining an actual junction temperature of an IGBT device
JP4735647B2 (en) Power storage device and voltage detection method for battery
CN107219450B (en) Transistor bridge fault testing
JP5303167B2 (en) Switch control device and motor drive device using the same
US9473133B2 (en) Control device
US11353494B2 (en) High-side gate over-voltage stress testing
US8513970B2 (en) Semiconductor device and method of testing the same
US20070109005A1 (en) Embedded test circuitry and a method for testing a semiconductor device for breakdown, wearout or failure
US9692302B2 (en) Circuit apparatus and electronic appliance
JP2011196813A (en) Method and system of testing semiconductor integrated circuit
JP6527267B2 (en) Motor control system
EP3229355B1 (en) Load driving device and in-vehicle control device using same
JP6885486B1 (en) Short circuit failure detection device for power converter
JP2991065B2 (en) Variable delay circuit and delay time inspection method
US20230017307A1 (en) Driver device having an nmos power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device
US20230308126A1 (en) Detection circuit and communication system
JP5196222B2 (en) Gate breakdown voltage testing apparatus and method
US11821936B2 (en) In situ threshold voltage determination of a semiconductor device
JP2022112452A (en) Power conversion device
Lau et al. Advanced T-LSIM System Detections using Amplified External Isolated Source-Sense Unit
KR20200059919A (en) Controller having circuit for diagnosising fault of vehicle and operating method thereof
KR20100125761A (en) Protection apparatus of integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190509

R150 Certificate of patent or registration of utility model

Ref document number: 6527267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150