本発明の一実施形態のプリント配線板が図面を参照して説明される。図１〜４には、一実施形態のプリント配線板１が示されており、プリント配線板１の一方の表面に形成されている導体層（第１導体層１１）のパターンが図１に示されている。他方の表面に形成されている導体層（第２導体層１２）のパターンは図２に示されている。図１および図２には、内層の導体層（第３導体層１３）の導体パターンも破線で示されている。図２には、図１に示される状態から左右反転でプリント配線板１が示されている。そのため、図２には、図１に示される形状の左右反転形状で内層の導体パターンが示されている。図３は図１のIII−III線での断面図であり、図４はIV−IV線での断面図である。図３および図４では、各構成要素が理解され易いように、プリント配線板１の厚さ方向が平面方向よりも拡大して示されている。そのため、図３および図４上、縦方向の長さと横方向の長さは正確な比率で示されていない。
A printed wiring board according to an embodiment of the present invention will be described with reference to the drawings. 1 to 4 show a printed wiring board 1 according to an embodiment, and a pattern of a conductor layer (first conductor layer 11) formed on one surface of the printed wiring board 1 is shown in FIG. Has been. The pattern of the conductor layer (second conductor layer 12) formed on the other surface is shown in FIG. 1 and 2, the conductor pattern of the inner conductor layer (third conductor layer 13) is also indicated by a broken line. FIG. 2 shows the printed wiring board 1 in a left-right reversal from the state shown in FIG. Therefore, FIG. 2 shows the inner layer conductor pattern in a horizontally reversed shape of the shape shown in FIG. 3 is a cross-sectional view taken along line III-III in FIG. 1, and FIG. 4 is a cross-sectional view taken along line IV-IV. 3 and 4, the thickness direction of the printed wiring board 1 is shown to be larger than the plane direction so that each component can be easily understood. Therefore, in FIG. 3 and FIG. 4, the length in the vertical direction and the length in the horizontal direction are not shown in an accurate ratio.
図１〜４に示されるように、一実施形態のプリント配線板１は、一方の表面である第１面１Ｆ側の最表層に形成されている第１導体層１１および他方の表面である第２面１Ｓ側の最表層に形成されている第２導体層１２、ならびに、第１および第２の導体層１１、１２よりも厚く形成される第３導体層１３を有している。プリント配線板１において、第１および第２の導体層１１、１２は、第１面１Ｆまたは第２面１Ｓに形成されている外層の導体層であり、第３導体層１３は、第１導体層１１および第２導体層１２の間に形成されている内層の導体層である。プリント配線板１は、さらに、外層の導体層と内層の導体層との間に介在する絶縁層（第１絶縁層２１および第２絶縁層２２）を含んでいる。
As shown in FIGS. 1 to 4, the printed wiring board 1 according to one embodiment includes a first conductor layer 11 formed on the outermost layer on the first surface 1 </ b> F side that is one surface and a first surface that is the other surface. It has the 2nd conductor layer 12 formed in the outermost layer by the side of 2 side 1S, and the 3rd conductor layer 13 formed thicker than the 1st and 2nd conductor layers 11 and 12. FIG. In the printed wiring board 1, the first and second conductor layers 11 and 12 are outer conductor layers formed on the first surface 1F or the second surface 1S, and the third conductor layer 13 is the first conductor. This is an inner conductor layer formed between the layer 11 and the second conductor layer 12. The printed wiring board 1 further includes an insulating layer (a first insulating layer 21 and a second insulating layer 22) interposed between the outer conductor layer and the inner conductor layer.
図１、３および４に示されるように、第１導体層１１には、第１部品実装パッド２ａおよび第２部品実装パッド２ｂが形成されている。第１および第２の部品実装パッド２ａ、２ｂには、外部の電子部品Ｅ１、Ｅ２が、はんだなどの接合材Ｓにより実装される。また、図２〜４に示されるように、第２導体層１２には、第１接続用導体パッド３ａおよび第２接続用導体パッド３ｂが形成されている。第１接続用導体パッド３ａは、第１部品実装パッド２ａと平面視で少なくとも部分的に重なる位置に形成されている。第２接続用導体パッド３ｂは、第２部品実装パッド２ｂと平面視で少なくとも部分的に重なる位置に形成されている。第１および第２の接続用導体パッド３ａ、３ｂは、たとえば、マザーボードなどの図示されない外部要素と接続される。すなわち、プリント配線板１では、第１面１Ｆが部品実装面であり、第２面１Ｓ側が、たとえばマザーボードなどの外部要素との接続面である。なお、図１および図２には、第１導体層１１などの見易さのために示されていないが、図３および図４に示されるように、プリント配線板１の第１面１Ｆには、適切な位置に開口３２を有するソルダーレジスト層３０が形成されていてもよい。図示されていないが、ソルダーレジスト層３０は、第２面１Ｓに、または、両面に形成されていてもよい。
As shown in FIGS. 1, 3 and 4, a first component mounting pad 2 a and a second component mounting pad 2 b are formed on the first conductor layer 11. External electronic components E1 and E2 are mounted on the first and second component mounting pads 2a and 2b by a bonding material S such as solder. As shown in FIGS. 2 to 4, the second conductor layer 12 is formed with a first connection conductor pad 3 a and a second connection conductor pad 3 b. The first connection conductor pad 3a is formed at a position at least partially overlapping the first component mounting pad 2a in plan view. The second connection conductor pad 3b is formed at a position at least partially overlapping the second component mounting pad 2b in plan view. The first and second connection conductor pads 3a and 3b are connected to an external element (not shown) such as a mother board. That is, in the printed wiring board 1, the first surface 1F is a component mounting surface, and the second surface 1S side is a connection surface with an external element such as a motherboard. Although not shown in FIGS. 1 and 2 for easy viewing of the first conductor layer 11 and the like, the first surface 1F of the printed wiring board 1 is not shown in FIGS. The solder resist layer 30 which has the opening 32 in the appropriate position may be formed. Although not shown, the solder resist layer 30 may be formed on the second surface 1S or on both surfaces.
プリント配線板１は、さらに、第１および第２の絶縁層２１、２２それぞれに密集して形成されている複数のビア導体（第１ビア導体４ａ、第２ビア導体４ｂ、第３ビア導体４ｃ、第４ビア導体４ｄ）を有している。第１および第２のビア導体４ａ、４ｂは第１絶縁層２１に形成され、第１導体層１１と第３導体層１３とを接続している。第３および第４のビア導体４ｃ、４ｄは第２絶縁層２２に形成され、第２導体層１２と第３導体層１３とを接続している。第１〜第４のビア導体４ａ〜４ｄは、第１〜第３の各導体層間を、高い熱伝導性を備えて熱的に接続する、所謂サーマルビアである（以下、第１〜第４のビア導体４ａ〜４ｄは、単に「サーマルビア」とも称される）。従って、第１〜第４の「ビア導体」４ａ〜４ｄは、少なくとも熱に関して良好な伝導性を備えていればよい。しかし好ましくは、第１〜第４のビア導体４ａ〜４ｄは第１〜第３の各導体層１１、１２、１３間を電気的にも接続する。なお、図１〜４の例では、第１絶縁層２１に、電気的接続を主目的とする一般的なビア導体である第５ビア導体６ｂも形成されている。
The printed wiring board 1 further includes a plurality of via conductors (a first via conductor 4a, a second via conductor 4b, and a third via conductor 4c) formed densely in each of the first and second insulating layers 21 and 22. And a fourth via conductor 4d). The first and second via conductors 4 a and 4 b are formed in the first insulating layer 21 and connect the first conductor layer 11 and the third conductor layer 13. The third and fourth via conductors 4 c and 4 d are formed in the second insulating layer 22 and connect the second conductor layer 12 and the third conductor layer 13. The first to fourth via conductors 4a to 4d are so-called thermal vias that thermally connect the first to third conductor layers with high thermal conductivity (hereinafter referred to as first to fourth vias). The via conductors 4a to 4d are also simply referred to as “thermal vias”). Therefore, the first to fourth “via conductors” 4a to 4d only need to have good conductivity at least with respect to heat. However, preferably, the first to fourth via conductors 4a to 4d electrically connect the first to third conductor layers 11, 12, and 13 also. In the example of FIGS. 1 to 4, the first insulating layer 21 is also formed with a fifth via conductor 6 b that is a general via conductor whose main purpose is electrical connection.
複数個の第１ビア導体４ａによって、第１部品実装パッド２ａと、内層の導体層である第３導体層１３とが接続されており、複数個の第３ビア導体４ｃによって第１接続用導体パッド３ａと第３導体層１３とが接続されている。また、複数個の第２ビア導体４ｂによって第２部品実装パッド２ｂと第３導体層１３とが接続されており、複数個の第４ビア導体４ｄによって第２接続用導体パッド３ｂと第３導体層１３とが接続されている。このように、本実施形態では、各部品実装パッドと内層の厚い第３導体層１３とが、各部品実装パッドに設けられた複数個のサーマルビアにより接続され、第３導体層１３と各接続用導体パッドも各接続用導体パッドに設けられた複数個のサーマルビアで接続されている。サーマルビアとして機能する各ビア導体は、後述のように、銅のように熱伝導率の高い材料で形成され得る。従って、第１面１Ｆ側の各部品実装パッドから第１および第２のビア導体４ａ、４ｂを介して第３導体層１３に効率よく熱が伝導し得ると考えられる。第３導体層１３に伝導した熱は、厚い第３導体層１３内で平面方向（プリント配線板１の厚さ方向と直交する方向）にも効率良く伝わると考えられる。そして、第３導体層１３から第２面１Ｓの各接続用導体パッドへも第３および第４のビア導体４ｃ、４ｄを介して効率よく熱が伝導すると考えられる。本実施形態のプリント配線板１の放熱性は従来のプリント配線板に比べて高いと推察される。電子部品の動作時の発熱による温度上昇を小さくすることができると考えられる。
The plurality of first via conductors 4a connect the first component mounting pad 2a and the third conductor layer 13 as the inner conductor layer, and the plurality of third via conductors 4c connect the first connection conductor. The pad 3a and the third conductor layer 13 are connected. The second component mounting pad 2b and the third conductor layer 13 are connected by a plurality of second via conductors 4b, and the second connection conductor pad 3b and the third conductor are connected by a plurality of fourth via conductors 4d. Layer 13 is connected. As described above, in this embodiment, each component mounting pad and the third conductor layer 13 having a thick inner layer are connected by a plurality of thermal vias provided in each component mounting pad, and the third conductor layer 13 and each connection are connected. The conductor pads are also connected by a plurality of thermal vias provided in each connection conductor pad. Each via conductor functioning as a thermal via can be formed of a material having high thermal conductivity such as copper, as will be described later. Therefore, it is considered that heat can be efficiently conducted from the component mounting pads on the first surface 1F side to the third conductor layer 13 via the first and second via conductors 4a and 4b. It is considered that the heat conducted to the third conductor layer 13 is efficiently transmitted also in the planar direction (direction perpendicular to the thickness direction of the printed wiring board 1) in the thick third conductor layer 13. Then, it is considered that heat is efficiently conducted from the third conductor layer 13 to each connection conductor pad on the second surface 1S via the third and fourth via conductors 4c and 4d. It is presumed that the heat dissipation of the printed wiring board 1 of this embodiment is higher than that of the conventional printed wiring board. It is considered that the temperature rise due to heat generation during operation of the electronic component can be reduced.
さらに、本実施形態では、図１〜３に示されるように、第１ビア導体４ａの数は、第３ビア導体４ｃの数よりも多い。図１、２および４に示されるように、第２ビア導体４ｂの数も、第４ビア導体４ｄの数よりも多い。すなわち、本実施形態では、各部品実装パッド２ａ、２ｂと内層の厚い第３導体層１３とを接続するサーマルビアの数は、各部品実装パッドのそれぞれと重なる位置に形成される各接続用導体パッド３ａ、３ｂと第３導体層１３とを接続するサーマルビアの数よりも多い。個々のサーマルビアの端面の大きさが全て同じである場合、各部品実装パッド２ａ、２ｂ側のサーマルビアと第３導体層１３との接触面積の合計は、各接続用導体パッド３ａ、３ｂ側のサーマルビアと第３導体層１３との接触面積の合計よりも大きい。電子部品Ｅ１、Ｅ２の瞬間的な電力消費に伴って瞬時に発生した熱が、電子部品Ｅ１、Ｅ２や各部品実装パッド２ａ、２ｂ内に籠らずに速やかに第３導体層１３に伝えられると考えられる。すなわち、実施形態のプリント配線板１では、特に瞬時の熱抵抗（過渡熱抵抗）が低いと考えられる。突入電流などに伴う突発的な過大電力による電子部品Ｅ１、Ｅ２の破壊が防止されると考えられる。
Further, in the present embodiment, as shown in FIGS. 1 to 3, the number of first via conductors 4a is larger than the number of third via conductors 4c. As shown in FIGS. 1, 2, and 4, the number of second via conductors 4b is also larger than the number of fourth via conductors 4d. That is, in the present embodiment, the number of thermal vias that connect the component mounting pads 2a and 2b and the thick third conductor layer 13 is the connection conductors formed at positions overlapping the component mounting pads. The number is larger than the number of thermal vias connecting the pads 3 a and 3 b and the third conductor layer 13. When the size of the end face of each thermal via is the same, the total contact area between the thermal vias on the component mounting pads 2a, 2b side and the third conductor layer 13 is the side of each connecting conductor pad 3a, 3b. This is larger than the total contact area between the thermal via and the third conductor layer 13. The heat generated instantaneously with the instantaneous power consumption of the electronic components E1 and E2 is promptly transmitted to the third conductor layer 13 without entering the electronic components E1 and E2 or the component mounting pads 2a and 2b. it is conceivable that. That is, in the printed wiring board 1 of the embodiment, it is considered that the instantaneous thermal resistance (transient thermal resistance) is particularly low. It is considered that destruction of the electronic components E1 and E2 due to sudden excessive power accompanying an inrush current or the like is prevented.
また、第１〜第４のビア導体４ａ〜４ｄは、たとえば、後述されるように、第１および第２の導体層１１、１２と共に、めっきやスパッタリングにより第３導体層１３上に形成され得る。従って、第１および第２の導体層１１、１２と第３の導体層１３とは、第１〜第４のビア導体４ａ〜４ｄを介して強固に接合され得る。各導体層１１、１２、１３間の接続信頼性は高いと考えられる。また、その結果、各導体層１１、１２、１３の間に介在する第１および第２の絶縁層２１、２２と各導体層との間の剥離も生じ難いと考えられる。
The first to fourth via conductors 4a to 4d can be formed on the third conductor layer 13 by plating or sputtering together with the first and second conductor layers 11 and 12, for example, as will be described later. . Therefore, the first and second conductor layers 11 and 12 and the third conductor layer 13 can be firmly joined via the first to fourth via conductors 4a to 4d. The connection reliability between the conductor layers 11, 12, 13 is considered high. As a result, it is considered that peeling between the first and second insulating layers 21 and 22 interposed between the conductor layers 11, 12 and 13 and the conductor layers hardly occurs.
また、電子部品Ｅ１、Ｅ２が発熱すると、各部品実装パッド２ａ、２ｂ側の温度上昇は、各接続用導体パッド３ａ、３ｂ側の温度上昇よりも大きいと考えられる。各部品実装パッド２ａ、２ｂ側において、各接続用導体パッド３ａ、３ｂ側よりも大きな熱応力が生じると推察される。従って、第１および第２のビア導体４ａ、４ｂと第３導体層１３との界面には、電子部品Ｅ１、Ｅ２の動作に伴って、第３および第４のビア導体４ｃ、４ｄと第３導体層１３との界面よりも大きな剥離力が作用すると考えられる。しかし、本実施形態では、前述のように、第１および第２のビア導体４ａ、４ｂの数は、第３および第４のビア導体４ｃ、４ｄの数よりも多い。すなわち、各部品実装パッド２ａ、２ｂには、多くのサーマルビアが設けられている。個々のサーマルビアの端面の大きさが全て同じである場合、第３導体層１３との合計接合面積に関して、各部品実装パッド２ａ、２ｂ側のサーマルビアは各接続用導体パッド３ａ、３ｂ側のサーマルビアよりも大きい。大きな剥離力が作用しても、その力は、多く設けられるサーマルビアの各々に分散すると考えられる。各部品実装パッド２ａ、２ｂ側のサーマルビアと第３導体層１３との界面での剥離は生じ難いと考えられる。各部品実装パッド２ａ、２ｂから第３導体層１３への熱伝導性が維持されると考えられる。各部品実装パッド２ａ、２ｂと第３導体層１３との間の電気的な断線も生じ難いと考えられる。同様に比較的大きな熱応力に晒されがちな各部品実装パッド２ａ、２ｂ側の絶縁層（第１絶縁層２１）と第１および第３の導体層１１、１３との間の界面での剥離も防止されると考えられる。本実施形態のプリント配線板の信頼性は高いと考えられる。
Further, when the electronic components E1 and E2 generate heat, the temperature rise on the component mounting pads 2a and 2b side is considered to be larger than the temperature rise on the connection conductor pads 3a and 3b side. It is assumed that a larger thermal stress is generated on the component mounting pads 2a, 2b side than on the connection conductor pads 3a, 3b side. Therefore, at the interface between the first and second via conductors 4a and 4b and the third conductor layer 13, the third and fourth via conductors 4c and 4d are connected to the third conductor layer 13 in accordance with the operation of the electronic components E1 and E2. It is considered that a larger peeling force acts than the interface with the conductor layer 13. However, in the present embodiment, as described above, the number of first and second via conductors 4a and 4b is larger than the number of third and fourth via conductors 4c and 4d. That is, each component mounting pad 2a, 2b is provided with many thermal vias. When the sizes of the end faces of the individual thermal vias are the same, the thermal vias on the component mounting pads 2a, 2b side are on the connection conductor pads 3a, 3b side with respect to the total bonding area with the third conductor layer 13. Larger than thermal vias. Even if a large peeling force acts, it is considered that the force is distributed to each of the thermal vias provided in large numbers. It is considered that peeling at the interface between the thermal vias on the component mounting pads 2a and 2b side and the third conductor layer 13 does not easily occur. It is considered that the thermal conductivity from each component mounting pad 2a, 2b to the third conductor layer 13 is maintained. It is considered that an electrical disconnection between each component mounting pad 2a, 2b and the third conductor layer 13 hardly occurs. Similarly, delamination at the interface between the insulating layer (first insulating layer 21) on the component mounting pads 2a and 2b side and the first and third conductor layers 11 and 13 that are likely to be exposed to relatively large thermal stress. Is also considered to be prevented. The reliability of the printed wiring board of this embodiment is considered high.
第１および第２の部品実装パッド２ａ、２ｂに実装される電子部品Ｅ１、Ｅ２は、たとえば、半導体装置のような能動部品や、抵抗やインダクタなどの受動部品である。しかし、電子部品Ｅ１、Ｅ２はこれらに限定されない。高い放熱性を有し得る実施形態のプリント配線板は、動作時に発熱を伴う電子部品、たとえば、電力系半導体装置、電力系抵抗器、および、発光ダイオードなどの実装に特に適していると考えられる。
The electronic components E1 and E2 mounted on the first and second component mounting pads 2a and 2b are, for example, active components such as semiconductor devices and passive components such as resistors and inductors. However, the electronic components E1 and E2 are not limited to these. The printed wiring board of the embodiment that can have high heat dissipation is considered to be particularly suitable for mounting electronic components that generate heat during operation, such as power semiconductor devices, power resistors, and light emitting diodes. .
第１部品実装パッド２ａは、第１部品実装パッド２ａに実装される電子部品Ｅ１の異なる電極にそれぞれ接続される一対の導体パッドからなる部品実装パッドである。第２部品実装パッド２ｂは、第２部品実装パッド２ｂに実装される電子部品Ｅ２の異なる電極にそれぞれ接続される一対の導体パッドからなる部品実装パッドである。また、第１および第２の接続用導体パッド３ａ、３ｂは、第１および第２の部品実装パッド２ａ、２ｂそれぞれに対応して設けられる一対の導体パッドである。すなわち、第１接続用導体パッド３ａは、第１部品実装パッド２ａに実装される電子部品Ｅ１の異なる電極に、第１および第３のビア導体４ａ、４ｃ、第３導体層１３ならびに第１部品実装パッド２ａを介して、それぞれ接続される一対の導体パッドからなる。第２接続用導体パッド３ｂは、第２部品実装パッド２ｂに実装される電子部品Ｅ２の異なる電極に、第２および第４のビア導体４ｂ、４ｄ、第３導体層１３ならびに第２部品実装パッド２ｂを介して、それぞれ接続される一対の導体パッドからなる。プリント配線板１では、複数の第１ビア導体４ａが第１部品実装パッド２ａのほぼ全面にわたって設けられ、複数の第３ビア導体４ｃが第１接続用導体パッド３ａのほぼ全面にわたって設けられている。複数の第１ビア導体４ａと複数の第３ビア導体４ｃは、互いにほぼ同じ配置ピッチで配列されている。しかし、第１部品実装パッド２ａの各導体パッドの平面視での大きさは第１接続用導体パッド３ａの各導体パッドの平面視での大きさよりも大きいため、第１ビア導体４ａの数は第３ビア導体４ｃの数よりも多い。
The first component mounting pad 2a is a component mounting pad including a pair of conductor pads respectively connected to different electrodes of the electronic component E1 mounted on the first component mounting pad 2a. The second component mounting pad 2b is a component mounting pad including a pair of conductor pads respectively connected to different electrodes of the electronic component E2 mounted on the second component mounting pad 2b. The first and second connection conductor pads 3a and 3b are a pair of conductor pads provided corresponding to the first and second component mounting pads 2a and 2b, respectively. That is, the first connection conductor pad 3a is connected to the first and third via conductors 4a and 4c, the third conductor layer 13, and the first component on different electrodes of the electronic component E1 mounted on the first component mounting pad 2a. It consists of a pair of conductor pads connected to each other via the mounting pad 2a. The second connection conductor pads 3b are formed on the different electrodes of the electronic component E2 mounted on the second component mounting pad 2b, and the second and fourth via conductors 4b and 4d, the third conductor layer 13, and the second component mounting pad. It consists of a pair of conductor pads connected through 2b. In the printed wiring board 1, a plurality of first via conductors 4a are provided over substantially the entire surface of the first component mounting pad 2a, and a plurality of third via conductors 4c are provided over substantially the entire surface of the first connection conductor pad 3a. . The plurality of first via conductors 4a and the plurality of third via conductors 4c are arranged at substantially the same arrangement pitch. However, since the size of each conductor pad of the first component mounting pad 2a in plan view is larger than the size of each conductor pad of the first connection conductor pad 3a in plan view, the number of first via conductors 4a is More than the number of third via conductors 4c.
一方、図１、２および４に示されるように、第２部品実装パッド２ｂと第２接続用導体パッド３ｂとは、略同じ大きさを有している。しかし、複数個設けられている第２ビア導体４ｂの配置ピッチＰ４ｂは、複数個設けられている第４ビア導体４ｄの配置ピッチＰ４ｄよりも小さい。また、図１、２および４に示されるように、第２ビア導体４ｂが第２部品実装パッド２ｂのほぼ全面にわたって形成されているのに対して、第４ビア導体４ｄは、第２接続用導体パッド３ｂに余白部を残すように形成されている。これらの結果、第２部品実装パッド２ｂと第２接続用導体パッド３ｂとが略同じ大きさを有しているにも拘らず、第２ビア導体４ｂの数は第４ビア導体４ｄの数よりも多い。
On the other hand, as shown in FIGS. 1, 2, and 4, the second component mounting pad 2b and the second connecting conductor pad 3b have substantially the same size. However, the arrangement pitch P4b of the plurality of second via conductors 4b provided is smaller than the arrangement pitch P4d of the plurality of fourth via conductors 4d provided. 1, 2 and 4, the second via conductor 4b is formed over almost the entire surface of the second component mounting pad 2b, whereas the fourth via conductor 4d is used for the second connection. It is formed so as to leave a blank portion on the conductor pad 3b. As a result, although the second component mounting pad 2b and the second connection conductor pad 3b have substantially the same size, the number of second via conductors 4b is larger than the number of fourth via conductors 4d. There are many.
このように、実施形態のプリント配線板では、各部品実装パッド２ａ、２ｂに設けられる複数のビア導体４ａ、４ｂは、各接続用導体パッド３ａ、３ｂに設けられる複数のビア導体４ｃ、４ｄよりも小さいピッチで形成されてもよい。また、各接続用導体パッド３ａ、３ｂに設けられるビア導体４ｃ、４ｄが各接続用導体パッド３ａ、３ｂの全面に設けられなくてもよい。すなわち、各部品実装パッド２ａ、２ｂに設けられるサーマルビアの配置密度が各接続用導体パッド３ａ、３ｂに設けられるサーマルビアの配置密度より大きくてもよい。そしてその結果、各部品実装パッド２ａ、２ｂに設けられるサーマルビアの数が、各接続用導体パッド３ａ、３ｂに設けられるサーマルビアの数より多くてもよい。
As described above, in the printed wiring board of the embodiment, the plurality of via conductors 4a and 4b provided in the component mounting pads 2a and 2b are more than the plurality of via conductors 4c and 4d provided in the connection conductor pads 3a and 3b. May be formed at a small pitch. Further, the via conductors 4c and 4d provided on the connection conductor pads 3a and 3b may not be provided on the entire surface of the connection conductor pads 3a and 3b. That is, the arrangement density of thermal vias provided in the component mounting pads 2a and 2b may be larger than the arrangement density of thermal vias provided in the connection conductor pads 3a and 3b. As a result, the number of thermal vias provided in each component mounting pad 2a, 2b may be larger than the number of thermal vias provided in each connection conductor pad 3a, 3b.
また、実施形態のプリント配線板では、各部品実装パッド２ａ、２ｂ内の特定の領域内に設けられるサーマルビアの数が、各接続用導体パッド３ａ、３ｂ内のその特定の領域に対応する領域に設けられるサーマルビアの数よりも多くてもよい。「特定の領域」としては、部品実装領域が例示される。部品実装領域は、その上に現に電子部品が接続される各部品実装パッド内の領域である。また、「特定の領域に対応する領域」は、部品実装領域に重なる、すなわち、部品実装領域の真下の領域（接続用導体パッドへの部品実装領域の正投影像により占められる領域）である。各部品実装パッド２ａ、２ｂ側のサーマルビアの数が、このように部品実装領域において、その真下の領域における各接続用導体パッド３ａ、３ｂ側のサーマルビアの数より多いだけでも、前述の熱応力に対する剥離防止効果が得られることがある。なお、部品実装領域の例は後述される。
In the printed wiring board according to the embodiment, the number of thermal vias provided in a specific region in each component mounting pad 2a, 2b corresponds to the specific region in each connection conductor pad 3a, 3b. The number may be larger than the number of thermal vias provided in. As the “specific area”, a component mounting area is exemplified. The component mounting area is an area in each component mounting pad on which an electronic component is actually connected. The “area corresponding to the specific area” is an area that overlaps the component mounting area, that is, an area immediately below the component mounting area (an area occupied by an orthographic image of the component mounting area on the connection conductor pads). Even if the number of thermal vias on the component mounting pads 2a, 2b side is more than the number of thermal vias on the connection conductor pads 3a, 3b side in the region immediately below the component mounting region, A peeling prevention effect against stress may be obtained. An example of the component mounting area will be described later.
図１および図２の例では、それぞれ複数個設けられているサーマルビアは、一行ごとに個々のビア導体がほぼハーフピッチずつずれて互いに近接し得るように、所謂千鳥配列で配置されている。隣接するビア導体間の間隔についての設計面や製造面からの制約の下で、より高密度に複数のサーマルビアが配置され得る。各部品実装パッド２ａ、２ｂおよび各接続用導体パッド３ａ、３ｂそれぞれの面積に対する、各パッドに形成されるサーマルビアと各パッドとの接触面の合計面積の比は、好ましくは、１５％以上、４０％以下であり、より好ましくは、３５％以上、４０％以下である。しかし、複数個設けられるサーマルビアの配置は、千鳥配列に限定されない。複数のサーマルビアは、たとえば、格子状（マトリックス状）に配置されてもよく、全くランダムに配置されてもよい。複数のサーマルビアの配置態様に関わらず、各部品実装パッド２ａ、２ｂに設けられるサーマルビアは、各部品実装パッド２ａ、２ｂと重なる位置に形成される各接続用導体パッド３ａ、３ｂに設けられるサーマルビアよりも多く設けられる。
In the example of FIGS. 1 and 2, the plurality of thermal vias provided in each row are arranged in a so-called staggered arrangement so that individual via conductors can be shifted from each other by approximately half a pitch and close to each other. A plurality of thermal vias can be arranged at a higher density under the constraints of the design and manufacturing aspects of the spacing between adjacent via conductors. The ratio of the total area of the contact surface between the thermal via formed in each pad and each pad to the area of each component mounting pad 2a, 2b and each connecting conductor pad 3a, 3b is preferably 15% or more, It is 40% or less, and more preferably 35% or more and 40% or less. However, the arrangement of the plurality of thermal vias provided is not limited to the staggered arrangement. For example, the plurality of thermal vias may be arranged in a grid (matrix) or may be arranged at random. Regardless of the arrangement form of the plurality of thermal vias, the thermal via provided in each component mounting pad 2a, 2b is provided in each connection conductor pad 3a, 3b formed at a position overlapping with each component mounting pad 2a, 2b. More than thermal vias.
また、実施形態のプリント配線板には、第２面１Ｓ側の接続用導体パッドと重なる３つ以上の部品実装パッドが形成されてもよく、部品実装パッドが１つだけ形成されてもよい。部品実装パッドと接続用導体パッドとの組が複数組形成される場合、そのうちの少なくとも１組において、部品実装パッドと内層の導体層とを接続するビア導体の数が、接続用導体パッドと内層の導体層とを接続するビア導体の数よりも多い。なお、個々の部品実装パッドは、２つよりも多い、または少ない数の導体パッドにより構成されていてもよい。
In the printed wiring board of the embodiment, three or more component mounting pads that overlap with the connection conductor pads on the second surface 1S side may be formed, or only one component mounting pad may be formed. When a plurality of sets of component mounting pads and connection conductor pads are formed, in at least one of them, the number of via conductors connecting the component mounting pads and the inner conductor layer is equal to the number of the connection conductor pads and the inner layer. More than the number of via conductors connecting the other conductor layers. In addition, each component mounting pad may be configured by more or less than two conductor pads.
各部品実装パッドまたは各接続用導体パッドを含む第１および第２の導体層１１、１２は、たとえば、金属箔およびめっき膜などにより形成される（なお、図３および図４では、第１および第２の導体層１１、１２は、簡略化されて単層構造で示されている）。第１および第２の導体層１１、１２の材料としては、銅やニッケルなどが例示される。しかし、第１および第２の導体層１１、１２の材料はこれらに限定されない。第１および第２の導体層１１、１２は、後述のように、サブトラクティブ法やアディティブ法により任意の導体パターンを有するように形成され得る。図１の例では、第１導体層１１は、第１および第２の部品実装パッド２ａ、２ｂの他に、一対の導体パッドからなる２つの第３部品実装パッド６ａ、および第３部品実装パッド６ａと第１部品実装パッド２ａとを接続する配線パターン６ｃを含んでいる。
The first and second conductor layers 11 and 12 including each component mounting pad or each connection conductor pad are formed of, for example, a metal foil and a plating film (in FIG. 3 and FIG. The second conductor layers 11, 12 are shown in a simplified single layer structure). Examples of the material of the first and second conductor layers 11 and 12 include copper and nickel. However, the materials of the first and second conductor layers 11 and 12 are not limited to these. As will be described later, the first and second conductor layers 11 and 12 can be formed to have an arbitrary conductor pattern by a subtractive method or an additive method. In the example of FIG. 1, the first conductor layer 11 includes, in addition to the first and second component mounting pads 2 a and 2 b, two third component mounting pads 6 a composed of a pair of conductor pads, and a third component mounting pad. 6a and a wiring pattern 6c for connecting the first component mounting pad 2a.
プリント配線板１の第３導体層１３は所定の導体パターンを含んでいる。図１および図４に示されるように、第３導体層１３には、第２部品実装パッド２ｂと第２接続用導体パッド３ｂとの間に形成されている内層の導体パッド７ａから延びる内層の配線パターン７ｂが形成されている。内層の配線パターン７ｂは、図１および図３に示されるように、その先端で、第５ビア導体６ｂによって第１導体層１１に接続されている。すなわち、前述のようにプリント配線板１の放熱構造において良好な熱伝導体かつ熱拡散体として高い放熱性の実現に寄与する第３導体層１３は、プリント配線板１内の所定の電気回路の形成にも利用されている。本実施形態の第３導体層１３は、後述の製造方法に記載されるようにたとえばエッチングにより容易にパターニングされ得る。すなわち、第３導体層１３は、基本的に任意の導体パターンを有し得る。第１および第２の導体層１１、１２だけでは所望の電気回路が構成され得ない場合に、さらなる導体層の追加無く所望の電気回路を形成し得ることがある。放熱用の導電性部材を回路基板内に埋設する前述の特許文献１の開示と異なり、単純な構造および容易な製法で、より複雑な電気回路を含む放熱性の高いプリント配線板が得られると考えられる。
The third conductor layer 13 of the printed wiring board 1 includes a predetermined conductor pattern. As shown in FIGS. 1 and 4, the third conductor layer 13 has an inner layer extending from the inner conductor pad 7a formed between the second component mounting pad 2b and the second connection conductor pad 3b. A wiring pattern 7b is formed. As shown in FIGS. 1 and 3, the inner layer wiring pattern 7b is connected to the first conductor layer 11 by a fifth via conductor 6b at the tip thereof. That is, as described above, the third conductor layer 13 that contributes to the realization of high heat dissipation as a good heat conductor and heat diffuser in the heat dissipation structure of the printed wiring board 1 is formed of the predetermined electric circuit in the printed wiring board 1. It is also used for formation. The third conductor layer 13 of the present embodiment can be easily patterned by, for example, etching as described in the manufacturing method described later. That is, the third conductor layer 13 can basically have an arbitrary conductor pattern. If the desired electric circuit cannot be formed by the first and second conductor layers 11 and 12 alone, the desired electric circuit may be formed without additional conductor layers. Unlike the above-mentioned disclosure of Patent Document 1 in which a conductive member for heat dissipation is embedded in a circuit board, a printed circuit board having high heat dissipation including a more complicated electric circuit can be obtained with a simple structure and an easy manufacturing method. Conceivable.
第３導体層１３は、たとえば、銅やニッケルなどからなる金属箔や金属板により構成され得る。しかし、第３導体層１３の材料は、これらに限定されない。一実施形態のプリント配線板１では、第３導体層１３は、金属箔１３ａおよび金属箔１３ａの一面に形成されている金属被膜１３ｂにより構成されている。金属被膜１３ｂは、たとえば、金属箔１３ａと同種の材料からなる電解めっき膜もしくは無電解めっき膜またはこれらの積層膜である。また、金属被膜１３ｂは、めっき以外の方法で形成される金属製の被膜であってもよい。第３導体層１３は、このように２以上の材料からなる多層構造を有していてもよい。たとえば、金属被膜１３ｂの厚さの調整により、第３導体層１３の厚さが所望の厚さに容易に調整され得る。
The third conductor layer 13 can be made of, for example, a metal foil or a metal plate made of copper or nickel. However, the material of the third conductor layer 13 is not limited to these. In the printed wiring board 1 of one embodiment, the third conductor layer 13 is configured by a metal foil 13a and a metal coating 13b formed on one surface of the metal foil 13a. The metal coating 13b is, for example, an electrolytic plating film or an electroless plating film made of the same material as the metal foil 13a or a laminated film thereof. The metal film 13b may be a metal film formed by a method other than plating. The third conductor layer 13 may thus have a multilayer structure made of two or more materials. For example, the thickness of the third conductor layer 13 can be easily adjusted to a desired thickness by adjusting the thickness of the metal coating 13b.
第３導体層１３の厚さは、たとえば、１００μｍ以上、２０００μｍ以下であり、好ましくは、２００μｍ以上、３００μｍ以下である。その理由は、第３導体層１３の厚さが薄すぎると平面方向への熱拡散効果が十分に得られないし、逆に厚過ぎると厚さ方向の熱抵抗の増加が顕著になるからである。しかし、第３導体層１３の厚さは、これらに限定されない。図３および図４に示されるように、第３導体層１３が２層構造を有する場合は、好ましくは、金属箔１３ａは第３導体層１３の厚さの９割以上を占める厚さを有する。金属被膜１３ｂの厚さを薄くすることができ、金属被膜１３ｂの形成時間が短くなり得る。
The thickness of the 3rd conductor layer 13 is 100 micrometers or more and 2000 micrometers or less, for example, Preferably, they are 200 micrometers or more and 300 micrometers or less. The reason is that if the thickness of the third conductor layer 13 is too thin, a sufficient thermal diffusion effect in the planar direction cannot be obtained, and conversely, if the thickness is too thick, the increase in thermal resistance in the thickness direction becomes remarkable. . However, the thickness of the third conductor layer 13 is not limited to these. As shown in FIGS. 3 and 4, when the third conductor layer 13 has a two-layer structure, the metal foil 13 a preferably has a thickness that occupies 90% or more of the thickness of the third conductor layer 13. . The thickness of the metal coating 13b can be reduced, and the formation time of the metal coating 13b can be shortened.
図３および図４の例では、２層構造の第３導体層１３は、金属箔１３ａ側が各部品実装パッド側となるように設けられている。プリント配線板用の金属箔は、面粗度の大きなマット面を一面に有し得る。このマット面を各部品実装パッド側に向けることで、第３導体層１３と、第１絶縁層２１や第１および第２のビア導体４ａ、４ｂとの接触面積が、面粗度の大きいマット面の凹凸によって大きくなる。第３導体層１３と第１面１Ｆ側の各要素とが強固に密着する。第１面１Ｆ側の温度は、前述のように、電子部品Ｅ１、Ｅ２の発熱により、第２面１Ｓ側の温度よりも高くなると推察される。金属箔１３ａを各部品実装パッド側とすることで、より大きな温度上昇に晒されがちな第１面１Ｆ側の要素と第３導体層１３との間での熱膨張率の違いによる剥離がいっそう防止されると考えられる。
In the example of FIGS. 3 and 4, the third conductor layer 13 having a two-layer structure is provided so that the metal foil 13 a side is on each component mounting pad side. The metal foil for printed wiring boards can have a matte surface with a large surface roughness on one side. This mat surface is directed to each component mounting pad side so that the contact area between the third conductor layer 13 and the first insulating layer 21 and the first and second via conductors 4a and 4b has a large surface roughness. Increased by surface irregularities. The third conductor layer 13 and each element on the first surface 1F side are firmly attached. As described above, the temperature on the first surface 1F side is assumed to be higher than the temperature on the second surface 1S side due to heat generated by the electronic components E1 and E2. By using the metal foil 13a on each component mounting pad side, peeling due to a difference in coefficient of thermal expansion between the element on the first surface 1F side and the third conductor layer 13, which is likely to be exposed to a larger temperature rise, is further increased. It is thought to be prevented.
第３導体層１３は、前述のように、第１および第２の部品実装パッド２ａ、２ｂと第１および第２の接続用導体パッド３ａ、３ｂとの間に形成される内層の導体パッド７ａ、ならびに内層の配線パターン７ｂなどの導体パターンを含んでいる。図３および図４に示されるように、第３導体層１３の各導体パターンの側面は、各接続用導体パッド側（第２面１Ｓ側）から各部品実装パッド側（第１面１Ｆ側）に向かって、各導体パターンの平面視でのサイズが大きくなるように傾斜している。第３導体層１３と第１絶縁層２１との接触面積は、第３導体層１３と第２絶縁層２２との接触面積より大きいと考えられる。前述のように、より大きな温度上昇に晒されがちな第１面１Ｆ側の第１絶縁層２１と第３導体層１３との間での熱膨張率の違いによる剥離が、なおいっそう防止されると考えられる。
As described above, the third conductor layer 13 is an inner layer conductor pad 7a formed between the first and second component mounting pads 2a, 2b and the first and second connection conductor pads 3a, 3b. , As well as a conductor pattern such as an inner layer wiring pattern 7b. As shown in FIGS. 3 and 4, the side surface of each conductor pattern of the third conductor layer 13 extends from each connection conductor pad side (second surface 1S side) to each component mounting pad side (first surface 1F side). The conductor pattern is inclined so as to increase in size in plan view. The contact area between the third conductor layer 13 and the first insulating layer 21 is considered to be larger than the contact area between the third conductor layer 13 and the second insulating layer 22. As described above, the peeling due to the difference in the coefficient of thermal expansion between the first insulating layer 21 on the first surface 1F side and the third conductor layer 13 that is likely to be exposed to a larger temperature rise is further prevented. it is conceivable that.
図３および図４に示されるように、第３導体層１３の各導体パターンの間には、絶縁物の充填により層内絶縁体２３が形成されている。層内絶縁体２３により、第３導体層１３の各導体パターン間が確実に絶縁される。第３導体層１３の厚さ方向の両方の表面と層内絶縁体２３の両方の表面とは、それぞれほぼ面一である。層内絶縁体２３により、第３導体層１３と、第１および第２の絶縁層２１、２２との界面がほぼ全面的に平坦となり得る。第１および第２の導体層１１、１２の導体パターンを第１および第２の絶縁層２１、２２の平坦な表面上に形成することができると考えられる。層内絶縁体２３は、たとえば、エポキシ樹脂などにより形成される。しかし、層内絶縁体２３の材料はエポキシ樹脂に限定されず、エポキシ樹脂以外の任意の絶縁性材料が層内絶縁体２３の形成に用いられ得る。
As shown in FIGS. 3 and 4, an in-layer insulator 23 is formed between the conductor patterns of the third conductor layer 13 by filling with an insulator. The in-layer insulator 23 ensures insulation between the conductor patterns of the third conductor layer 13. Both surfaces in the thickness direction of the third conductor layer 13 and both surfaces of the in-layer insulator 23 are substantially flush with each other. The interface between the third conductor layer 13 and the first and second insulating layers 21 and 22 can be almost entirely flat by the in-layer insulator 23. It is considered that the conductor patterns of the first and second conductor layers 11 and 12 can be formed on the flat surfaces of the first and second insulating layers 21 and 22. The in-layer insulator 23 is formed of, for example, an epoxy resin. However, the material of the in-layer insulator 23 is not limited to the epoxy resin, and any insulating material other than the epoxy resin can be used for forming the in-layer insulator 23.
第１および第２の絶縁層２１、２２は、たとえば樹脂からなる任意の絶縁性材料により形成される。好ましくは、第１および第２の絶縁層２１、２２は、プリプレグのようにガラス繊維などの補強材を含む、または、含まないエポキシ樹脂により形成される。ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、フェノール樹脂などが、第１および第２の絶縁層２１、２２の材料として用いられてもよい。各絶縁層を形成する樹脂は、シリカなどの無機フィラーを含んでいてもよい。第１および第２の絶縁層２１、２２の厚さは、たとえば、１０μｍ以上、１００μｍ以下であり、好ましくは３０μｍである。
The first and second insulating layers 21 and 22 are formed of any insulating material made of resin, for example. Preferably, the first and second insulating layers 21 and 22 are formed of an epoxy resin that includes or does not include a reinforcing material such as glass fiber like a prepreg. Bismaleimide triazine resin (BT resin), phenol resin, or the like may be used as the material of the first and second insulating layers 21 and 22. The resin forming each insulating layer may contain an inorganic filler such as silica. The thickness of the 1st and 2nd insulating layers 21 and 22 is 10 micrometers or more and 100 micrometers or less, for example, Preferably it is 30 micrometers.
第１〜第４のビア導体４ａ〜４ｄは、第１絶縁層２１または第２絶縁層２２に設けられたビアホール内に形成されている。第１〜第４のビア導体４ａ〜４ｄは、金属などの熱伝導性の高い材料で形成され、好ましくは導電性の材料で形成される。また、第１〜第４のビア導体４ａ〜４ｄは、好ましくは、第１導体層１１および第２導体層１２と同じ材料で形成される。第１〜第４のビア導体４ａ〜４ｄの好ましい材料としては、銅のめっき膜が例示される。各ビア導体は、好ましくは、６０Ｗ／（ｍ・Ｋ）以上、より好ましくは、３５０Ｗ／（ｍ・Ｋ）以上の熱伝導率を有する材料で形成される。第１〜第４のビア導体４ａ〜４ｄは、第３導体層１３側に向かって細くなるテーパー形状を有している。第１〜第４のビア導体４ａ〜４ｄの大きさは、第１および第２の絶縁層２１、２２の厚さや、各ビア導体の配置ピッチなどに応じて任意に選択される。たとえば、ほぼ円形の平面形状を有する第１〜第４のビア導体４ａ〜４ｄの場合、第３導体層１３との界面での各ビア導体の直径は、２０μｍ以上、３００μｍ以下である。好ましくは、各ビア導体の直径は第３導体層１３との界面において１５０μｍ以上である。各ビア導体４ａ〜４ｄのそれぞれは、第３導体層１３との接触面積に関して、たとえば、２，０００μｍ2以上、７０，６８０μｍ2以下の面積で形成され、好ましくは、１７，６００μｍ2以上の面積で形成される。サーマルビアとして機能し得る十分な熱伝導性が得られると考えられる。なお、第５ビア導体６ｂは、銅のめっき膜などにより形成される。
The first to fourth via conductors 4 a to 4 d are formed in via holes provided in the first insulating layer 21 or the second insulating layer 22. The first to fourth via conductors 4a to 4d are formed of a material having high thermal conductivity such as metal, and are preferably formed of a conductive material. The first to fourth via conductors 4 a to 4 d are preferably made of the same material as the first conductor layer 11 and the second conductor layer 12. As a preferable material of the first to fourth via conductors 4a to 4d, a copper plating film is exemplified. Each via conductor is preferably formed of a material having a thermal conductivity of 60 W / (m · K) or more, more preferably 350 W / (m · K) or more. The first to fourth via conductors 4a to 4d have a tapered shape that becomes narrower toward the third conductor layer 13 side. The sizes of the first to fourth via conductors 4a to 4d are arbitrarily selected according to the thicknesses of the first and second insulating layers 21 and 22, the arrangement pitch of each via conductor, and the like. For example, in the case of the first to fourth via conductors 4 a to 4 d having a substantially circular planar shape, the diameter of each via conductor at the interface with the third conductor layer 13 is 20 μm or more and 300 μm or less. Preferably, the diameter of each via conductor is 150 μm or more at the interface with the third conductor layer 13. Each of the via conductors 4 a to 4 d, with respect to the contact area between the third conductive layer 13, for example, 2,000 [mu] m 2 or more, is formed in the area of 70,680Myuemu 2 or less, preferably, 17,600Myuemu 2 or more areas Formed with. It is considered that sufficient thermal conductivity that can function as a thermal via can be obtained. The fifth via conductor 6b is formed of a copper plating film or the like.
前述の「部品実装領域」は、先の説明のように、その上に現に電子部品が接続される各部品実装パッド内の領域である。すなわち、電子部品が各部品実装パッドに配置されたときに、現に電子部品が接続されたその領域が部品実装領域である。従って、「部品実装領域」は、電子部品の配置前に部品実装パッド内で明確に画定されていなくてもよい。しかし、図５Ａおよび図５Ｂに示される例のように、部品実装領域は、部品実装パッドにおいて何らかの構成要素によって画定されていてもよい。
The aforementioned “component mounting area” is an area in each component mounting pad on which an electronic component is actually connected as described above. That is, when an electronic component is placed on each component mounting pad, the region where the electronic component is actually connected is the component mounting region. Therefore, the “component mounting area” may not be clearly defined in the component mounting pad before the electronic component is arranged. However, as in the example shown in FIGS. 5A and 5B, the component mounting area may be defined by some component in the component mounting pad.
図５Ａの例では、部品実装領域Ｒは、ソルダーレジスト３１に設けられた開口３２に沿って画定されている。ソルダーレジスト３１は第１部品実装パッド２ａの一部を覆うように形成されている。第１部品実装パッド２ａの残部が開口３２に露出している。この露出している領域が部品実装領域Ｒであり、部品実装領域Ｒに電子部品Ｅ１が配置される。
In the example of FIG. 5A, the component mounting region R is defined along the opening 32 provided in the solder resist 31. The solder resist 31 is formed so as to cover a part of the first component mounting pad 2a. The remaining part of the first component mounting pad 2 a is exposed to the opening 32. This exposed region is the component mounting region R, and the electronic component E1 is disposed in the component mounting region R.
図５Ｂの例では、部品実装領域Ｒは、第１部品実装パッド２ａに設けられた開口により画定されている。第１部品実装パッド２ａの一対の導体パッドそれぞれには、スリット状の開口３３が３つずつ形成されている（開口３３内には第１絶縁層２１が露出している）。６つの開口３３のそれぞれに沿って、部品実装領域Ｒの一辺がそれぞれ画定される。６つの開口３３に囲まれた領域が部品実装領域Ｒである。開口３３は、図５Ｂの例のようにスリット状の単一の開口で無くてもよく、ミシン目のように複数個連なって形成されてもよい。
In the example of FIG. 5B, the component mounting region R is defined by an opening provided in the first component mounting pad 2a. Three slit-shaped openings 33 are formed in each of the pair of conductor pads of the first component mounting pad 2a (the first insulating layer 21 is exposed in the openings 33). A side of the component mounting region R is defined along each of the six openings 33. A region surrounded by the six openings 33 is a component mounting region R. The opening 33 does not have to be a single slit-like opening as in the example of FIG. 5B, and a plurality of openings 33 may be formed continuously like a perforation.
一実施形態のプリント配線板１では、第３導体層１３の両側には、それぞれ、各１層の絶縁層および導体層（第１絶縁層２１および第１導体層１１ならびに第２絶縁層２２および第２導体層１２）が形成されている。しかし、実施形態のプリント配線板は、内層の厚い導体層の両側それぞれに、２つ以上の絶縁層および導体層を有していてもよい。各絶縁層にはサーマルビアが形成される。内層の厚い導体層と、一方の最表層の導体層に形成される部品実装パッドおよび他方の最表層の導体層に形成される接続用導体パッドとは、複数の絶縁層にそれぞれ形成されるサーマルビアにより接続される。その場合、少なくとも、部品実装パッドに直接接するサーマルビアの数は、接続用導体パッドに直接接するサーマルビアの数よりも多い。好ましくは、部品実装パッド側の絶縁層それぞれに形成されるサーマルビアの数は、いずれも、接続用導体パッド側のいずれの絶縁層に形成されるサーマルビアの数よりも多い。
In the printed wiring board 1 according to the embodiment, on both sides of the third conductor layer 13, one insulating layer and one conductor layer (the first insulating layer 21, the first conductor layer 11, the second insulating layer 22, and A second conductor layer 12) is formed. However, the printed wiring board of the embodiment may have two or more insulating layers and conductor layers on both sides of the thick inner conductor layer. Thermal vias are formed in each insulating layer. The thick inner conductor layer, the component mounting pad formed on one outermost conductor layer, and the connecting conductor pad formed on the other outermost conductor layer are each a thermal formed on a plurality of insulating layers. Connected via. In that case, at least the number of thermal vias that are in direct contact with the component mounting pads is greater than the number of thermal vias that are in direct contact with the connection conductor pads. Preferably, the number of thermal vias formed in each insulating layer on the component mounting pad side is larger than the number of thermal vias formed on any insulating layer on the connection conductor pad side.
図１に示されるプリント配線板１を例に、一実施形態のプリント配線板の製造方法の一例が、図６Ａ〜６Ｊを参照して以下に説明される。図６Ａ〜６Ｊは、図３に相当する断面を示している。
Taking the printed wiring board 1 shown in FIG. 1 as an example, an example of a method for manufacturing a printed wiring board according to an embodiment will be described below with reference to FIGS. 6A to 6J show cross sections corresponding to FIG.
図６Ａに示されるように、表面に金属箔１１ａが設けられている支持板８０が用意される。金属箔１１ａはプリント配線板１の完成時には第１導体層１１（図３参照）を構成する。金属箔１１ａは一面に接着されたキャリア金属箔８１を備えており、キャリア金属箔８１の金属箔１１ａと反対側の面が支持板８０の一面に熱圧着などにより接合されている。金属箔１１ａとキャリア金属箔８１とは、たとえば、熱可塑性接着剤などの分離可能な接着剤で接着されている。金属箔１１ａとキャリア金属箔８１とは、外周付近の余白部分だけで接着されてもよい。支持板８０には、たとえば、ガラス繊維などの芯材にエポキシ樹脂などの樹脂材料を含浸してなるプリプレグが用いられる。このプリプレグは、キャリア金属箔８１との熱圧着時に本硬化され得る。銅などの金属板が支持板８０に用いられてもよい。また、両面銅張積層板が、キャリア金属箔８１を備えた支持板８０として用いられてもよい。金属箔１１ａおよびキャリア金属箔８１は好ましくは銅箔である。ニッケル箔などの他の金属箔が用いられてもよい。金属箔１１ａの厚さは、たとえば３μｍ以上、１０μｍ以下である。なお、図６Ａ〜６Ｊにおいて、各構成要素の厚さの正確な比率を示すことは意図されていない。
As shown in FIG. 6A, a support plate 80 having a metal foil 11a on the surface is prepared. The metal foil 11a constitutes the first conductor layer 11 (see FIG. 3) when the printed wiring board 1 is completed. The metal foil 11a includes a carrier metal foil 81 bonded to one surface, and a surface of the carrier metal foil 81 opposite to the metal foil 11a is joined to one surface of the support plate 80 by thermocompression bonding or the like. The metal foil 11a and the carrier metal foil 81 are bonded with a separable adhesive such as a thermoplastic adhesive, for example. The metal foil 11a and the carrier metal foil 81 may be bonded only at a blank portion near the outer periphery. For the support plate 80, for example, a prepreg formed by impregnating a core material such as glass fiber with a resin material such as epoxy resin is used. This prepreg can be fully cured at the time of thermocompression bonding with the carrier metal foil 81. A metal plate such as copper may be used for the support plate 80. Moreover, a double-sided copper clad laminate may be used as the support plate 80 provided with the carrier metal foil 81. The metal foil 11a and the carrier metal foil 81 are preferably copper foils. Other metal foils such as nickel foil may be used. The thickness of the metal foil 11a is, for example, 3 μm or more and 10 μm or less. 6A to 6J are not intended to show the exact ratios of the thicknesses of the components.
図６Ａの例では、支持板８０の表裏両面に金属箔１１ａが設けられている。支持板８０の両面において、プリント配線板１が同時に形成され得る。プリント配線板１を効率よく製造することができる。しかし、金属箔１１ａは、必ずしも支持板８０の表裏両面に設けられていなくてもよい。図６Ｂ〜６Ｇおよび以下の説明では、各図面上、支持板８０の上側で形成されるプリント配線板に関する符号や説明は適宜省略される。また、図６Ｂ〜６Ｇには、支持板８０の各面に製造途中のプリント配線板が１つだけ示されている。しかし、支持板８０の各面において複数のプリント配線板が並置状態で同時に形成されてもよい。
In the example of FIG. 6A, metal foil 11 a is provided on both the front and back surfaces of the support plate 80. The printed wiring board 1 can be formed simultaneously on both sides of the support plate 80. The printed wiring board 1 can be manufactured efficiently. However, the metal foil 11 a is not necessarily provided on both the front and back surfaces of the support plate 80. In FIGS. 6B to 6G and the following description, symbols and descriptions relating to the printed wiring board formed on the upper side of the support plate 80 are appropriately omitted in each drawing. 6B to 6G show only one printed wiring board being manufactured on each surface of the support plate 80. However, a plurality of printed wiring boards may be simultaneously formed in juxtaposition on each surface of the support plate 80.
図６Ｂに示されるように、金属箔１１ａの表面上に第１絶縁層２１となる絶縁材が積層され、さらにその絶縁材上に第３導体層１３（図３参照）となる厚い金属箔１３ａが積層される。金属箔１３ａ側から加圧され、さらに加熱されることにより、絶縁材が金属箔１１ａおよび金属箔１３ａと接合すると共に、第１絶縁層２１が形成される。第１絶縁層２１となる絶縁材は、たとえば、フィルム状に成型されたエポキシ樹脂や、ガラス繊維などの補強材にエポキシ樹脂を含浸してなるプリプレグである。金属箔１３ａは、銅箔やニッケル箔などの任意の金属箔である。好ましくは、マット面を有する金属箔が、金属箔１３ａに用いられる。好ましくは、図６Ｂ中の部分拡大図に示されるように、金属箔１３ａは、マット面（凹凸１３ａＧを有する面）側を第１絶縁層２１となる絶縁材側に向けて積層される（なお、凹凸１３ａＧは、図６Ｂ、６Ｄ、６Ｅ、６Ｆおよび６Ｇ中の各部分拡大図でのみ示され、他の図面では省略されている）。
As shown in FIG. 6B, an insulating material to be the first insulating layer 21 is laminated on the surface of the metal foil 11a, and a thick metal foil 13a to be the third conductor layer 13 (see FIG. 3) is further formed on the insulating material. Are stacked. By being pressurized from the metal foil 13a side and further heated, the insulating material is joined to the metal foil 11a and the metal foil 13a, and the first insulating layer 21 is formed. The insulating material to be the first insulating layer 21 is, for example, a prepreg formed by impregnating an epoxy resin into a reinforcing material such as an epoxy resin molded into a film or glass fiber. The metal foil 13a is an arbitrary metal foil such as a copper foil or a nickel foil. Preferably, a metal foil having a matte surface is used for the metal foil 13a. Preferably, as shown in the partially enlarged view in FIG. 6B, the metal foil 13a is laminated with the mat surface (the surface having the unevenness 13aG) side directed toward the insulating material serving as the first insulating layer 21 (note that The concavo-convex portion 13aG is shown only in each of the partial enlarged views in FIGS. 6B, 6D, 6E, 6F and 6G, and is omitted in the other drawings).
図６Ｃに示されるように、金属箔１３ａの一面上の全面に金属被膜１３ｂが形成される。金属被膜１３ｂは、無電解めっきや、金属箔１３ａをシード層とする電解めっきにより形成される。金属箔１３ａおよび金属被膜１３ｂからなる第３導体層１３が得られる。たとえば、金属箔１３ａが第３導体層１３の所望の厚さよりも薄い場合、必要に応じて金属被膜１３ｂが形成される。従って、実施形態のプリント配線板の製造において、金属被膜１３ｂは必ずしも形成されなくてもよい。なお、スパッタリングや蒸着法により金属被膜１３ｂが金属箔１３ａの一面上に形成されてもよい。
As shown in FIG. 6C, a metal film 13b is formed on the entire surface of one surface of the metal foil 13a. The metal coating 13b is formed by electroless plating or electrolytic plating using the metal foil 13a as a seed layer. A third conductor layer 13 composed of the metal foil 13a and the metal coating 13b is obtained. For example, when the metal foil 13a is thinner than the desired thickness of the third conductor layer 13, a metal coating 13b is formed as necessary. Therefore, in the production of the printed wiring board according to the embodiment, the metal coating 13b is not necessarily formed. The metal coating 13b may be formed on one surface of the metal foil 13a by sputtering or vapor deposition.
図６Ｄに示されるように、第３導体層１３が、所望の導体パターンを有するようにパターニングされる。たとえば、第３導体層１３の所望の導体パターンに応じた開口を有するエッチングマスクが第３導体層１３上に形成される。そして、開口内に露出する部分をエッチングで除去することにより第３導体層１３がパターニングされる。その結果、第３導体層１３は、内層の導体パッド７ａおよび内層の配線パターン７ｂなどの個々の導体パターンに分離される。エッチングによる除去部分は、エッチング液の特性やエッチングの条件によって、図６Ｄに示されるように、金属箔１１ａ側に向かって狭小となるテーパー形状を有し得る。第３導体層１３は、サンドブラストやイオンエッチングなどのドライエッチングによりパターニングされてもよい。この場合、テーパー形状をほぼ有さない個々の導体パターンが形成され得る。なお、エッチングは、第３導体層１３の厚さに応じた時間をかけて実施される。第３導体層１３のエッチングは複数回に分けて行われてもよい。
As shown in FIG. 6D, the third conductor layer 13 is patterned to have a desired conductor pattern. For example, an etching mask having an opening corresponding to a desired conductor pattern of the third conductor layer 13 is formed on the third conductor layer 13. Then, the third conductor layer 13 is patterned by removing the portion exposed in the opening by etching. As a result, the third conductor layer 13 is separated into individual conductor patterns such as an inner layer conductor pad 7a and an inner layer wiring pattern 7b. The removed portion by etching may have a tapered shape that becomes narrower toward the metal foil 11a side, as shown in FIG. 6D, depending on the characteristics of the etching solution and the etching conditions. The third conductor layer 13 may be patterned by dry etching such as sand blasting or ion etching. In this case, individual conductor patterns having substantially no tapered shape can be formed. Etching is performed over a period of time corresponding to the thickness of the third conductor layer 13. Etching of the third conductor layer 13 may be performed in multiple steps.
第３導体層１３のパターニング後、好ましくは、第３導体層１３の各導体パターンの側面を含む第３導体層１３の露出面が粗化処理される。その結果、図６Ｄ中の部分拡大図に示されるように、金属箔１３ａおよび金属被膜１３ｂの露出面に凹凸１３Ｇが形成される。この凹凸１３Ｇは、前述の金属箔１３ａのマット面の凹凸１３ａＧよりも小さい。粗化処理としては、たとえば、強アルカリ性溶液への浸漬による黒化処理や、有機酸系のエッチング剤への浸漬によるマイクロエッチングが例示される。粗化処理により、後述の層内絶縁体２３（図６Ｅ参照）と第３導体層１３との密着性が向上すると考えられる。なお、第１絶縁層２１の金属箔１３ａ側の露出面には、第３導体層１３のエッチングや粗化処理の後も、凹凸１３ａＧの跡が残り得る。しかし、図６Ｄ中の部分拡大図は第３導体層１３に対する粗化処理の効果を示すためのものであるため、第１絶縁層２１の露出面の凹凸は省略されている。後述の図６Ｅ、６Ｆおよび６Ｇにおいても、第１絶縁層２１と層内絶縁体２３（図６Ｅ参照）との界面の凹凸は省略されている。
After the patterning of the third conductor layer 13, preferably, the exposed surface of the third conductor layer 13 including the side surface of each conductor pattern of the third conductor layer 13 is roughened. As a result, as shown in the partially enlarged view in FIG. 6D, irregularities 13G are formed on the exposed surfaces of the metal foil 13a and the metal coating 13b. The unevenness 13G is smaller than the unevenness 13aG on the mat surface of the metal foil 13a. Examples of the roughening treatment include blackening treatment by immersion in a strong alkaline solution and microetching by immersion in an organic acid-based etching agent. It is considered that the roughening treatment improves the adhesion between the later-described in-layer insulator 23 (see FIG. 6E) and the third conductor layer 13. In addition, the trace of the unevenness | corrugation 13aG may remain on the exposed surface by the side of the metal foil 13a of the 1st insulating layer 21 after the etching of the 3rd conductor layer 13, or a roughening process. However, since the partial enlarged view in FIG. 6D is for showing the effect of the roughening process on the third conductor layer 13, the unevenness of the exposed surface of the first insulating layer 21 is omitted. Also in FIGS. 6E, 6F and 6G, which will be described later, the unevenness at the interface between the first insulating layer 21 and the in-layer insulator 23 (see FIG. 6E) is omitted.
図６Ｅに示されるように、第３導体層１３の各導体パターン間のエッチングによる除去部分に層内絶縁体２３が形成される。たとえば、エポキシ樹脂が第３導体層１３上に印刷される。印刷されたエポキシ樹脂のうち各導体パターンの間に入り込んだ樹脂により層内絶縁体２３が形成される。必要に応じて、加熱などによりエポキシ樹脂が硬化される。前述のように、層内絶縁体２３は、エポキシ以外の任意の絶縁性材料を用いて形成されてもよい。図６Ｅ中の部分拡大図に示されるように、金属箔１３ａおよび金属被膜１３ｂの層内絶縁体２３との界面には、凹凸１３Ｇが、前述の図６Ｄ中の部分拡大図に示される状態とほぼ同じ状態で残存している。
As shown in FIG. 6E, the in-layer insulator 23 is formed in the removed portion of the third conductor layer 13 by etching between the conductor patterns. For example, an epoxy resin is printed on the third conductor layer 13. The in-layer insulator 23 is formed by the resin that enters between the conductor patterns in the printed epoxy resin. If necessary, the epoxy resin is cured by heating or the like. As described above, the in-layer insulator 23 may be formed using any insulating material other than epoxy. As shown in the partially enlarged view in FIG. 6E, the unevenness 13G is present at the interface between the metal foil 13a and the metal coating 13b with the in-layer insulator 23, as shown in the partially enlarged view in FIG. 6D described above. It remains in almost the same state.
層内絶縁体２３を構成する材料は、印刷などにより塗布される場合、図６Ｅに示されるように、第３導体層１３の各導体パターン間だけでなく、各導体パターンの金属箔１１ａと反対側の表面上にも塗布され得る。その場合、図６Ｆに示されるように、第３導体層１３の各導体パターンの表面が露出するまで、第３導体層１３の各導体パターン上に塗布された層内絶縁体２３の構成材料が、ＣＭＰ（化学機械研磨）などにより除去される。第３導体層１３の各導体パターンの一面が露出すると共に、その一面と、層内絶縁体２３の金属箔１１ａ側と反対側の一面とがほぼ面一にされる。なお、図６Ｆ中の部分拡大図に示されるように、導体被膜１３ｂの表面では、凹凸１３Ｇが研磨によりほぼ消滅するか、僅かな凹凸だけが導体被膜１３ｂの表面に残ることがある。
When the material constituting the in-layer insulator 23 is applied by printing or the like, as shown in FIG. 6E, not only between the conductor patterns of the third conductor layer 13 but opposite to the metal foil 11a of each conductor pattern. It can also be applied on the side surface. In this case, as shown in FIG. 6F, the constituent material of the in-layer insulator 23 applied onto each conductor pattern of the third conductor layer 13 is exposed until the surface of each conductor pattern of the third conductor layer 13 is exposed. , CMP (chemical mechanical polishing) or the like. One surface of each conductor pattern of the third conductor layer 13 is exposed, and the one surface is substantially flush with the one surface of the in-layer insulator 23 opposite to the metal foil 11a side. As shown in the partially enlarged view in FIG. 6F, on the surface of the conductor film 13b, the unevenness 13G may be almost eliminated by polishing, or only slight unevenness may remain on the surface of the conductor film 13b.
その後、好ましくは、第３導体層１３の露出面が、黒化処理やマイクロエッチングにより粗化処理される。前述のように、第３導体層１３上の層内絶縁体の研磨工程により、凹凸１３Ｇ（図６Ｅ参照）がほぼ消滅し得るか、少なくとも、その表面状態が変化し得るため、好ましくは、第３導体層１３の露出面が再度粗化される。粗化処理により、後述の第２絶縁層２２（図６Ｇ参照）と第３導体層１３との密着性が向上すると考えられる。
Thereafter, the exposed surface of the third conductor layer 13 is preferably roughened by blackening or microetching. As described above, the polishing process of the in-layer insulator on the third conductor layer 13 can substantially eliminate the unevenness 13G (see FIG. 6E) or at least change its surface state. The exposed surface of the three conductor layer 13 is roughened again. It is considered that the roughening treatment improves the adhesion between the second insulating layer 22 (see FIG. 6G) described later and the third conductor layer 13.
図６Ｇに示されるように、第３導体層１３および層内絶縁体２３の露出面上に、第２絶縁層２２となる絶縁材が積層され、さらにその絶縁材上に第２導体層１２（図３参照）となる金属箔１２ａが積層される。金属箔１２ａ側から加圧され、さらに加熱されることにより、絶縁材が第３導体層１３ａ、層内絶縁体２３および金属箔１２ａと接合すると共に、第２絶縁層２２が形成される。第２絶縁層２２となる絶縁材は、たとえば、フィルム状に成形されたエポキシ樹脂やプリプレグであり、好ましくは、前述の第１絶縁層２１となる絶縁材と同じものである。金属箔１２ａは、銅箔やニッケル箔などの任意の金属箔であり、好ましくは、金属箔１１ａと同じ材料およびほぼ同じ厚さの金属箔が、金属箔１２ａに用いられる。図６Ｇ中の拡大図に示されるように、前述の層内絶縁体２３の研磨後の粗化処理により、導体被膜１３ｂの表面（第２絶縁層２２との界面）には、凹凸１３ｂＧが形成されている。なお、前述の層内絶縁体２３の研磨工程では、導体被膜１３ｂの表面に多少の凹凸が残ることがある。その場合、残った凹凸も再度粗化処理され得る。そのため、凹凸１３ｂＧは、層内絶縁体２３の形成前の粗化処理で形成される凹凸１３Ｇよりも若干大きくなることがある。
As shown in FIG. 6G, an insulating material to be the second insulating layer 22 is laminated on the exposed surfaces of the third conductor layer 13 and the in-layer insulator 23, and the second conductor layer 12 ( A metal foil 12a to be formed (see FIG. 3) is laminated. By being pressurized from the metal foil 12a side and further heated, the insulating material is joined to the third conductor layer 13a, the in-layer insulator 23 and the metal foil 12a, and the second insulating layer 22 is formed. The insulating material to be the second insulating layer 22 is, for example, an epoxy resin or a prepreg formed into a film shape, and is preferably the same as the insulating material to be the first insulating layer 21 described above. The metal foil 12a is an arbitrary metal foil such as a copper foil or a nickel foil. Preferably, a metal foil having the same material and substantially the same thickness as the metal foil 11a is used for the metal foil 12a. As shown in the enlarged view in FIG. 6G, unevenness 13bG is formed on the surface of the conductor coating 13b (interface with the second insulating layer 22) by the roughening treatment after polishing of the in-layer insulator 23 described above. Has been. In the above-described polishing step of the in-layer insulator 23, some unevenness may remain on the surface of the conductor coating 13b. In that case, the remaining unevenness can be roughened again. Therefore, the unevenness 13bG may be slightly larger than the unevenness 13G formed by the roughening process before the formation of the in-layer insulator 23.
第２絶縁層２２の形成後、キャリア金属箔８１と金属箔１１ａとが分離される。その結果、製造工程中のプリント配線板と支持板８０とが分離される。たとえば、金属箔１１ａとキャリア金属箔８１とを接着している熱可塑性接着剤が加熱されることにより軟化し、その状態で、金属箔１１ａとキャリア金属箔８１とが引き離される。金属箔１１ａとキャリア金属箔８１とが外周部分だけで接着されている場合は、接着部分が除去されるように、その接着部分よりも内周側で金属箔１１ａおよびキャリア金属箔８１それぞれが切断されてもよい。
After the formation of the second insulating layer 22, the carrier metal foil 81 and the metal foil 11a are separated. As a result, the printed wiring board and the support plate 80 in the manufacturing process are separated. For example, the thermoplastic adhesive that bonds the metal foil 11a and the carrier metal foil 81 is heated to soften, and in this state, the metal foil 11a and the carrier metal foil 81 are pulled apart. When the metal foil 11a and the carrier metal foil 81 are bonded only at the outer peripheral portion, the metal foil 11a and the carrier metal foil 81 are cut at the inner peripheral side of the bonded portion so that the bonded portion is removed. May be.
図６Ｈに示されるように、第１、第３および第５のビア導体４ａ、４ｃ、６ｂ（図３参照）の形成場所に金属箔１１ａおよび第１絶縁層２１、または、金属箔１２ａおよび第２絶縁層２２を貫通するビアホール４１が形成される。図示されていないが、第２および第４のビア導体４ｂ、４ｄ（図４参照）の形成場所にも同様にビアホールが形成される。たとえばＣＯ2レーザー光が金属箔１１ａ上および金属箔１２ａ上の所定の位置に照射される。金属箔１１ａおよび金属箔１２ａの第３導体層１３と反対側からのレーザー光の照射により、第３導体層１３に向って縮径するテーパー形状のビアホール４１が第３導体層１３の両側の各絶縁層に形成される。第１部品実装パッドの形成領域２ａ１には、第１接続用導体パッドの形成領域３ａ１よりも多くビアホール４１が形成される。また、図示されていないが、第２部品実装パッド２ｂ（図４参照）の形成領域には、第２接続用導体パッド３ｂ（図４参照）の形成領域よりも多くビアホール４１が形成される。
As shown in FIG. 6H, the metal foil 11a and the first insulating layer 21 or the metal foil 12a and the first insulating layer 21 are formed at the positions where the first, third and fifth via conductors 4a, 4c and 6b (see FIG. 3) are formed. 2 A via hole 41 penetrating the insulating layer 22 is formed. Although not shown, via holes are similarly formed at the formation positions of the second and fourth via conductors 4b and 4d (see FIG. 4). For example, CO 2 laser light is applied to predetermined positions on the metal foil 11a and the metal foil 12a. Tapered via holes 41 having diameters reduced toward the third conductor layer 13 due to laser light irradiation from the opposite sides of the metal foil 11 a and the metal foil 12 a to the third conductor layer 13 are provided on both sides of the third conductor layer 13. It is formed in an insulating layer. More via holes 41 are formed in the first component mounting pad formation region 2a1 than in the first connection conductor pad formation region 3a1. Although not shown, the via hole 41 is formed in the formation region of the second component mounting pad 2b (see FIG. 4) more than the formation region of the second connection conductor pad 3b (see FIG. 4).
続いて、ビアホール４１内および金属箔１１ａ、１２ａそれぞれの表面上に、無電解めっきもしくはスパッタリングなどにより、図示されない金属膜が形成される。そして、この金属膜をシード層として電解めっきが行われ、ビアホール４１内および金属箔１１ａ、１２ａの上に電解めっき膜が形成される。電解めっきは、ビアホール４１の穴径や深さおよび数に応じた適切なめっき時間をかけて行われる。電解めっき工程は、めっき液の特性やめっき条件などに応じて複数回にわたって行われてもよい。その結果、図６Ｉに示されるように、第１絶縁層２１上に第１導体層１１が形成され、第２絶縁層２２上に第２導体層１２が形成される。第１および第２の導体層１１、１２は、金属箔１１ａまたは金属箔１２ａ（図６Ｈ参照）、無電解めっきなどにより形成された金属膜、およびその金属膜をシード層として形成された電解めっき膜により構成され得る。しかし、図６Ｉおよび後述の図６Ｊでは、第１および第２の導体層１１、１２は、それぞれ、便宜上、単層構造で示されている。
Subsequently, a metal film (not shown) is formed in the via hole 41 and on the surfaces of the metal foils 11a and 12a by electroless plating or sputtering. Electrolytic plating is performed using this metal film as a seed layer, and an electrolytic plating film is formed in the via hole 41 and on the metal foils 11a and 12a. Electroplating is performed over an appropriate plating time according to the hole diameter, depth, and number of the via holes 41. The electrolytic plating process may be performed a plurality of times depending on the characteristics of the plating solution and the plating conditions. As a result, as shown in FIG. 6I, the first conductor layer 11 is formed on the first insulating layer 21, and the second conductor layer 12 is formed on the second insulating layer 22. First and second conductor layers 11 and 12 are metal foil 11a or metal foil 12a (see FIG. 6H), a metal film formed by electroless plating, and electrolytic plating formed using the metal film as a seed layer. It can be constituted by a membrane. However, in FIG. 6I and FIG. 6J described later, the first and second conductor layers 11 and 12 are each shown in a single layer structure for convenience.
また、第１導体層１１側の各ビアホール４１内に、第１導体層１１と第３導体層１３とを接続する第１ビア導体４ａ、第２ビア導体４ｂ（図４参照）および第５ビア導体６ｂが形成される。同様に、第２導体層１２側の各ビアホール４１内に、第２導体層１２と第３導体層１３とを接続する第３ビア導体４ｃおよび第４ビア導体４ｄ（図４参照）が形成される。第１ビア導体４ａは、第１部品実装パッドの形成領域２ａ１に形成されており、第３ビア導体４ｃは、第１接続用導体パッドの形成領域３ａ１に形成されている。なお、図示されていないが、第２ビア導体４ｂは、第２部品実装パッド２ｂ（図４参照）の形成領域に形成されており、第４ビア導体４ｄは、第２接続用導体パッド３ｂ（図４参照）の形成領域に形成されている。第１部品実装パッドの形成領域２ａ１には、第１接続用導体パッドの形成領域３ａ１に形成されるビア導体（第３ビア導体４ｃ）よりも多数の第１ビア導体４ａが形成される。また、図示されていないが、第２部品実装パッド２ｂの形成領域には、第２接続用導体パッド３ｂの形成領域に形成されるビア導体（第４ビア導体４ｄ）よりも多数の第２ビア導体４ｂが形成される。なお、第１および第２の導体層１１、１２の形成後、好ましくは、表面の平坦化のために、第１および第２の導体層１１、１２が過酸化水素や硫酸などからなる薬液を用いてソフトエッチングされる。
In each via hole 41 on the first conductor layer 11 side, a first via conductor 4a, a second via conductor 4b (see FIG. 4), and a fifth via that connect the first conductor layer 11 and the third conductor layer 13 are provided. A conductor 6b is formed. Similarly, a third via conductor 4c and a fourth via conductor 4d (see FIG. 4) that connect the second conductor layer 12 and the third conductor layer 13 are formed in each via hole 41 on the second conductor layer 12 side. The The first via conductor 4a is formed in the first component mounting pad formation region 2a1, and the third via conductor 4c is formed in the first connection conductor pad formation region 3a1. Although not shown, the second via conductor 4b is formed in the formation region of the second component mounting pad 2b (see FIG. 4), and the fourth via conductor 4d is the second connection conductor pad 3b ( (See FIG. 4). More first via conductors 4a are formed in the first component mounting pad formation region 2a1 than the via conductor (third via conductor 4c) formed in the first connection conductor pad formation region 3a1. Although not shown, the second component mounting pads 2b are formed in the second via holes (fourth via conductors 4d) formed in the second connection conductor pads 3b. A conductor 4b is formed. In addition, after the formation of the first and second conductor layers 11 and 12, preferably, the first and second conductor layers 11 and 12 are made of a chemical solution made of hydrogen peroxide, sulfuric acid or the like for planarization of the surface. Used for soft etching.
その後、第１および第２導体層１１、１２が所望の導体パターンにパターニングされる。すなわち、第１および第２の部品実装パッド２ａ、２ｂならびに第１および第２の接続用導体パッド３ａ、３ｂ（図３および図４参照）などの第１および第２導体層１１、１２の各導体パターンが形成される。図６Ｊに示されるように、第１および第２の導体層１１、１２のうちの各導体パターンとなる領域上を覆うエッチングレジスト８２が形成される。第１部品実装パッドの形成領域および第１接続用導体パッドの形成領域などが、エッチングレジスト８２によりマスクされる。そして、第１および第２の導体層１１、１２のうちのエッチングレジスト８２に覆われずに露出している部分がエッチングにより除去される。その結果、第１および第２の導体層１１、１２が所望の導体パターンを有するようにパターニングされる。これらの工程を経ることにより、図１〜４に示されるプリント配線板１が完成する。
Thereafter, the first and second conductor layers 11 and 12 are patterned into a desired conductor pattern. That is, each of the first and second conductor layers 11, 12 such as the first and second component mounting pads 2a, 2b and the first and second connection conductor pads 3a, 3b (see FIGS. 3 and 4). A conductor pattern is formed. As shown in FIG. 6J, an etching resist 82 is formed to cover the regions of the first and second conductor layers 11 and 12 that are to be the conductor patterns. The formation region of the first component mounting pad, the formation region of the first connection conductor pad, and the like are masked by the etching resist 82. Then, portions of the first and second conductor layers 11 and 12 that are exposed without being covered with the etching resist 82 are removed by etching. As a result, the first and second conductor layers 11 and 12 are patterned so as to have a desired conductor pattern. Through these steps, the printed wiring board 1 shown in FIGS. 1 to 4 is completed.
プリント配線板１には、前述のように、ソルダーレジスト層３０が形成されてもよい。ソルダーレジスト層３０は、たとえば、感光性のエポキシ樹脂などを第１面１Ｆおよび／または第２面１Ｓのほぼ全面に印刷や吹き付けなどにより塗布することにより形成され得る。そして、ソルダーレジスト層３０には、フォトリソグラフィ技術を用いて各部品実装パッドや各接続用導体パッドなどを露出させる開口３２が設けられる。また、さらに、各部品実装パッドや各接続用導体パッドの表面上に、ニッケルやパラジウムまたは金などの無電解めっきにより表面保護膜が必要に応じて形成されてもよい。
As described above, the solder resist layer 30 may be formed on the printed wiring board 1. The solder resist layer 30 can be formed, for example, by applying a photosensitive epoxy resin or the like to almost the entire first surface 1F and / or the second surface 1S by printing or spraying. The solder resist layer 30 is provided with an opening 32 that exposes each component mounting pad, each connection conductor pad, and the like using a photolithography technique. Furthermore, a surface protective film may be formed on the surface of each component mounting pad or each connection conductor pad by electroless plating such as nickel, palladium, or gold, if necessary.
また、内層の厚い導体層の両側それぞれに２つ以上の絶縁層および導体層を有するプリント配線板が製造される場合は、たとえば、図６Ｊに示される両側の導体層のパターニング後に、さらに、上層の絶縁層となる絶縁材が積層される。そして、図６Ｈ〜６Ｊに示される工程と同様の工程が繰り返される。内層の厚い導体層の両側それぞれに任意の数の絶縁層および導体層ならびにビア導体（サーマルビア）を形成することができる。
When a printed wiring board having two or more insulating layers and conductor layers on both sides of the thick inner conductor layer is manufactured, for example, after patterning the conductor layers on both sides shown in FIG. An insulating material to be an insulating layer is laminated. And the process similar to the process shown by FIGS. 6H-6J is repeated. An arbitrary number of insulating layers and conductor layers and via conductors (thermal vias) can be formed on both sides of the thick inner conductor layer.
なお、所望の導体パターンを有する第１および第２の導体層１１、１２は、図６Ｉおよび図６Ｊに示されるサブトラクティブ法と異なり、所謂セミアディティブ法により形成されてもよい。また、第３導体層１３は、図６Ｂ〜６Ｄに示されるように金属箔１３ａの積層後にパターニングされなくてもよい。たとえば、第３導体層１３は、事前にエッチングやサンドブラストにより所望の導体パターンを有するようにパターニングされ、その後第１絶縁層２１上に積層されてもよい。実施形態のプリント配線板の製造方法は、図６Ａ〜６Ｊを参照して説明された方法に限定されない。実施形態のプリント配線板の製造方法には、前述の各工程以外に任意の工程が追加されてもよく、前述の説明で説明された工程のうちの一部が省略されてもよい。
Unlike the subtractive method shown in FIGS. 6I and 6J, the first and second conductor layers 11 and 12 having a desired conductor pattern may be formed by a so-called semi-additive method. Moreover, the 3rd conductor layer 13 does not need to be patterned after lamination | stacking of the metal foil 13a, as FIG. 6B-6D shows. For example, the third conductor layer 13 may be patterned in advance so as to have a desired conductor pattern by etching or sandblasting, and then laminated on the first insulating layer 21. The manufacturing method of the printed wiring board of embodiment is not limited to the method demonstrated with reference to FIG. In the printed wiring board manufacturing method of the embodiment, an arbitrary process may be added in addition to the above-described processes, and a part of the processes described in the above description may be omitted.
