JP2018148000A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2018148000A
JP2018148000A JP2017040869A JP2017040869A JP2018148000A JP 2018148000 A JP2018148000 A JP 2018148000A JP 2017040869 A JP2017040869 A JP 2017040869A JP 2017040869 A JP2017040869 A JP 2017040869A JP 2018148000 A JP2018148000 A JP 2018148000A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
resurf
semiconductor device
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017040869A
Other languages
Japanese (ja)
Other versions
JP6897166B2 (en
Inventor
鈴木　隆司
Takashi Suzuki
隆司 鈴木
山本　剛
Takeshi Yamamoto
剛 山本
健太 合田
Kenta Aida
健太 合田
峻丞 原田
Shunsuke Harada
峻丞 原田
英一 竹谷
Hidekazu Takeya
英一 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2017040869A priority Critical patent/JP6897166B2/en
Publication of JP2018148000A publication Critical patent/JP2018148000A/en
Application granted granted Critical
Publication of JP6897166B2 publication Critical patent/JP6897166B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having a high avalanche resistance.SOLUTION: A semiconductor device 1 is sectionalized into an element part 10A provided with a function structure, and a peripheral part 10B provided with a termination breakdown voltage structure. The termination breakdown voltage structure has: a plurality of embedded insulating films 5 provided on a surface of the semiconductor substrate 10, and arranged at intervals in a direction separating from the element part 10A; a drift region 12 of a first conductivity type provided in the semiconductor substrate 10; a plurality of guard ring regions 16 of a second conductivity type each arranged between the adjacent embedded insulating films 5, and provided on a surface layer part of the semiconductor substrate 10; a resurf region 17 of the second conductivity type provided on the surface layer part of the semiconductor substrate, and extended from a surface region in a direction separating from the element part 10A.SELECTED DRAWING: Figure 1

Description

本明細書が開示する技術は、半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device.

半導体装置は、機能構造が設けられている素子部と終端耐圧構造が設けられている周辺部に区画されている半導体基板を備えることが多い。このような半導体装置の終端耐圧構造としては、周辺部に対応する範囲の半導体基板の表層部に設けられている複数のガードリング領域が広く採用されている。特許文献１〜４には、複数のガードリング領域が採用された半導体装置が例示されている。   A semiconductor device often includes a semiconductor substrate that is partitioned into an element portion provided with a functional structure and a peripheral portion provided with a termination withstand voltage structure. As such a terminal breakdown voltage structure of a semiconductor device, a plurality of guard ring regions provided in the surface layer portion of the semiconductor substrate in a range corresponding to the peripheral portion are widely employed. Patent Documents 1 to 4 exemplify semiconductor devices in which a plurality of guard ring regions are employed.

特開２０１５−３２６６４号公報JP2015-32664 A 特開２０１５−２０７７０２号公報Japanese Patent Laying-Open No. 2015-207702 特開２０１５−２０７７０３号公報JP2015-207703A 特開２００８−１４７３６１号公報JP 2008-147361 A

素子部の機能構造を介して順方向電流が流れた後に逆バイアスが印加されると、素子部から周辺部に向けて空乏層が広がる。この空乏層の伸展に伴って、半導体基板内に残存していたキャリアが排出される。半導体基板内に残存しているキャリア量が多いと、空乏層が伸展する速度が遅くなり、半導体基板の周辺部の局所で電界集中が生じる。複数のガードリング領域が設けられている半導体装置では、隣り合うガードリング領域の間の領域において、ガードリング領域とドリフト領域で構成されるｐｎ接合が小さい曲率半径を有して存在していることから、その領域で電界が集中することがある。このため、隣り合うガードリング領域の間の領域において、電界集中に起因したダイナミックアバランシェ現象が発生することがある。隣り合うガードリング領域の間でダイナミックアバランシェ現象が発生すると、アバランシェ電流が半導体基板の表面を集中して流れることから、ジュール熱による熱破損が懸念される。   When a reverse bias is applied after a forward current flows through the functional structure of the element portion, a depletion layer spreads from the element portion toward the peripheral portion. With the extension of the depletion layer, carriers remaining in the semiconductor substrate are discharged. When the amount of carriers remaining in the semiconductor substrate is large, the speed at which the depletion layer extends is reduced, and electric field concentration occurs locally at the periphery of the semiconductor substrate. In a semiconductor device provided with a plurality of guard ring regions, a pn junction composed of the guard ring region and the drift region exists with a small radius of curvature in a region between adjacent guard ring regions. Therefore, the electric field may concentrate in that region. For this reason, a dynamic avalanche phenomenon due to electric field concentration may occur in a region between adjacent guard ring regions. When a dynamic avalanche phenomenon occurs between adjacent guard ring regions, an avalanche current flows in a concentrated manner on the surface of the semiconductor substrate, which may cause thermal damage due to Joule heat.

このように、複数のガードリング領域が採用された半導体装置が高いアバランシェ耐量を有するためには、隣り合うガードリング領域の間の領域、即ち、半導体基板の表面部における電界集中を緩和することが肝要である。しかしながら、半導体基板の表面部の電界集中を緩和しただけでは、半導体基板の基板内部においてダイナミックアバランシェ現象が発生することが懸念される。このため、高いアバランシェ耐量を有するためには、半導体基板の基板内部の電界集中も緩和することが肝要である。本明細書は、高いアバランシェ耐量を有する半導体装置を提供することを目的とする。   Thus, in order for a semiconductor device employing a plurality of guard ring regions to have a high avalanche resistance, it is possible to alleviate electric field concentration in the region between adjacent guard ring regions, that is, the surface portion of the semiconductor substrate. It is essential. However, there is a concern that a dynamic avalanche phenomenon may occur inside the semiconductor substrate only by reducing the electric field concentration on the surface portion of the semiconductor substrate. For this reason, in order to have a high avalanche resistance, it is important to reduce electric field concentration inside the semiconductor substrate. An object of the present specification is to provide a semiconductor device having a high avalanche resistance.

本明細書が開示する半導体装置としては、ダイオード、ＭＯＳＦＥＴ又はＩＧＢＴが例示される。半導体装置は、機能構造が設けられている素子部と終端耐圧構造が設けられている周辺部に区画されている半導体基板を備えることができる。半導体基板の材料としては、特に限定されるものではないが、シリコン、炭化珪素又は窒化物半導体が例示される。機能構造としては、特に限定されるものではないが、ＭＯＳ構造が例示される。機能構造は、第１導電型の素子部側ドリフト領域と第２導電型の表面領域を有することができる。素子部側ドリフト領域は、半導体基板内に設けられている。表面領域は、半導体基板の表層部に設けられており、素子部側ドリフト領域上に配置されている。表面領域は、アノード領域、ボディ領域又はベース領域と称されることがある。終端耐圧構造は、複数の埋込み絶縁膜と第１導電型の周辺部側ドリフト領域と第２導電型の複数のガードリング領域と第２導電型のリサーフ領域を有することができる。複数の埋込み絶縁膜は、半導体基板の表面上に設けられており、素子部から離れる方向に沿って間隔を置いて配置されている。複数の埋込み絶縁膜は、半導体基板の表面に形成されている複数のシャロートレンチに充填されている絶縁体を有する。周辺部側ドリフト領域は、半導体基板内に設けられている。複数のガードリング領域は、半導体基板の表層部に設けられている。複数のガードリング領域の各々は、隣り合う埋込み絶縁膜の間に配置されている。リサーフ領域は、半導体基板の表層部に設けられており、周辺部ドリフト領域上に配置されている。リサーフ領域は、素子部から離れる方向に沿って表面領域から延びており、複数のガードリング領域を被覆する。このため、複数のガードリング領域は、電気的にフローティングではない。この半導体装置では、隣り合うガードリング領域の間に埋込み絶縁膜が設けられているので、隣り合うガードリング領域の間の領域、即ち、半導体基板の表面部における電界集中が緩和され、その領域でダイナミックアバランシェ現象が発生することが抑制される。さらに、この半導体装置では、リサーフ領域と周辺部ドリフト領域のｐｎ接合から伸びる空乏層によって半導体基板の周辺部の基板内部において空乏化が促進される。これにより、半導体基板の周辺部の基板内部の電界も緩和され、半導体装置は高いアバランシェ耐量を有することができる。   Examples of the semiconductor device disclosed in this specification include a diode, a MOSFET, and an IGBT. The semiconductor device can include a semiconductor substrate that is partitioned into an element portion provided with a functional structure and a peripheral portion provided with a termination withstand voltage structure. The material of the semiconductor substrate is not particularly limited, but silicon, silicon carbide, or nitride semiconductor is exemplified. The functional structure is not particularly limited, but a MOS structure is exemplified. The functional structure can have a first conductivity type element part side drift region and a second conductivity type surface region. The element part side drift region is provided in the semiconductor substrate. The surface region is provided on the surface layer portion of the semiconductor substrate and is disposed on the element portion side drift region. The surface region may be referred to as the anode region, body region, or base region. The termination withstand voltage structure may include a plurality of buried insulating films, a first conductivity type peripheral drift region, a plurality of second conductivity type guard ring regions, and a second conductivity type RESURF region. The plurality of buried insulating films are provided on the surface of the semiconductor substrate, and are arranged at intervals along the direction away from the element portion. The plurality of buried insulating films have an insulator filled in a plurality of shallow trenches formed on the surface of the semiconductor substrate. The peripheral side drift region is provided in the semiconductor substrate. The plurality of guard ring regions are provided in the surface layer portion of the semiconductor substrate. Each of the plurality of guard ring regions is disposed between adjacent buried insulating films. The RESURF region is provided in the surface layer portion of the semiconductor substrate and is disposed on the peripheral portion drift region. The RESURF region extends from the surface region along a direction away from the element portion, and covers the plurality of guard ring regions. For this reason, the plurality of guard ring regions are not electrically floating. In this semiconductor device, since the buried insulating film is provided between the adjacent guard ring regions, the electric field concentration in the region between the adjacent guard ring regions, that is, the surface portion of the semiconductor substrate is alleviated. Occurrence of the dynamic avalanche phenomenon is suppressed. Further, in this semiconductor device, depletion is promoted inside the substrate in the peripheral portion of the semiconductor substrate by the depletion layer extending from the pn junction in the RESURF region and the peripheral drift region. Thereby, the electric field inside the substrate around the semiconductor substrate is also relaxed, and the semiconductor device can have a high avalanche resistance.

上記半導体装置では、リサーフ領域が、素子部から離れる方向に沿って並んでいる複数のリサーフ部分領域を有していてもよい。この場合、隣り合うリサーフ部分領域の不純物濃度を比較すると、素子部から遠い側のリサーフ部分領域の不純物濃度の方が低い。この半導体装置は、複数のリサーフ部分領域で構成された多段のリサーフ領域を有する。このような多段のリサーフ領域によって半導体基板の周辺部の基板内部の電界が良好に緩和され、半導体装置は高いアバランシェ耐量を有することができる。   In the semiconductor device, the RESURF region may include a plurality of RESURF partial regions arranged along the direction away from the element portion. In this case, when comparing the impurity concentration of the adjacent resurf partial regions, the impurity concentration of the resurf partial region far from the element portion is lower. This semiconductor device has a multi-stage resurf region composed of a plurality of resurf partial regions. Such a multi-stage RESURF region can alleviate the electric field inside the substrate at the periphery of the semiconductor substrate, and the semiconductor device can have a high avalanche resistance.

上記半導体装置では、隣り合うリサーフ部分領域の間の不純物濃度の変化領域が、ガードリング領域の下方に位置してもよい。この半導体装置では、多段のリサーフ領域の不純物濃度の変化領域がガードリング領域の位置に対応する。ガードリング領域の下方にリサーフ部分領域の間の不純物濃度の変化領域が配置されていると、ダイナミックアバランシェ現象が発生したときの急激な電位低下が、ガードリング領域とリサーフ領域の相乗効果によって抑制される。このような多段のリサーフ領域によって半導体基板の周辺部の基板内部の電界が良好に緩和され、半導体装置は高いアバランシェ耐量を有することができる。   In the semiconductor device, the impurity concentration changing region between the adjacent RESURF partial regions may be located below the guard ring region. In this semiconductor device, the impurity concentration changing region of the multi-stage RESURF region corresponds to the position of the guard ring region. If a region where the impurity concentration changes between the RESURF partial regions is arranged below the guard ring region, the sudden potential drop when the dynamic avalanche phenomenon occurs is suppressed by the synergistic effect of the guard ring region and the RESURF region. The Such a multi-stage RESURF region can alleviate the electric field inside the substrate at the periphery of the semiconductor substrate, and the semiconductor device can have a high avalanche resistance.

上記半導体装置では、終端耐圧構造がさらに、半導体基板上に延設して設けられており、ガードリング領域に接するフィールドプレート電極を有していてもよい。このようなフィールドプレート電極を有していると、外部電荷による耐圧変動が抑えられる。   In the semiconductor device, the termination breakdown voltage structure may be further provided so as to extend on the semiconductor substrate, and may have a field plate electrode in contact with the guard ring region. When such a field plate electrode is provided, fluctuations in breakdown voltage due to external charges can be suppressed.

半導体装置の要部断面図を模式的に示す。The principal part sectional drawing of a semiconductor device is shown typically.

図１に示されるように、半導体装置１は、シリコン単結晶からなる半導体基板１０を備える。半導体基板１０は、ＭＯＳ構造が設けられている素子部１０Ａと終端耐圧構造が設けられている周辺部１０Ｂに区画されている。周辺部１０Ｂは、半導体基板１０の表面に対して直交する方向から観測したときに（以下、「平面視したときに」という）、素子部１０Ａの周囲を一巡するように配置されている。なお、素子部１０Ａは、後述するボディ領域１３が存在する範囲として特定される。このため、素子部１０Ａと周辺部１０Ｂの境界は、ボディ領域１３の側面の位置に対応する。   As shown in FIG. 1, the semiconductor device 1 includes a semiconductor substrate 10 made of a silicon single crystal. The semiconductor substrate 10 is partitioned into an element portion 10A provided with a MOS structure and a peripheral portion 10B provided with a termination withstand voltage structure. The peripheral portion 10B is arranged so as to make a round around the element portion 10A when observed from a direction orthogonal to the surface of the semiconductor substrate 10 (hereinafter referred to as “when viewed in plan”). In addition, 10 A of element parts are specified as a range in which the body area | region 13 mentioned later exists. For this reason, the boundary between the element portion 10 </ b> A and the peripheral portion 10 </ b> B corresponds to the position of the side surface of the body region 13.

半導体装置１は、ドレイン電極２、ソース電極３及びトレンチゲート４を備える。ドレイン電極２は、素子部１０Ａ及び周辺部１０Ｂの双方に対応する範囲の半導体基板１０の裏面に接触する。ソース電極３は、素子部１０Ａに対応する範囲の半導体基板１０の表面に接触する。トレンチゲート４は、素子部１０Ａに対応する範囲の半導体基板１０の表層部に形成されているゲートトレンチ内に設けられている。図１では、１つのトレンチゲート４のみが図示されているが、実際には、複数のトレンチゲート４が素子部１０Ａに設けられている。それらトレンチゲート４は、半導体基板１０を平面視したときに、例えばストライプ状又は格子状のレイアウトを有する。   The semiconductor device 1 includes a drain electrode 2, a source electrode 3, and a trench gate 4. The drain electrode 2 is in contact with the back surface of the semiconductor substrate 10 in a range corresponding to both the element portion 10A and the peripheral portion 10B. The source electrode 3 is in contact with the surface of the semiconductor substrate 10 in a range corresponding to the element portion 10A. The trench gate 4 is provided in a gate trench formed in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the element portion 10A. In FIG. 1, only one trench gate 4 is shown, but actually, a plurality of trench gates 4 are provided in the element portion 10A. The trench gates 4 have, for example, a stripe or lattice layout when the semiconductor substrate 10 is viewed in plan.

半導体基板１０は、ｎ+型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ+型のボディ領域１３、ｎ+型のソース領域１４、ｐ++型のボディコンタクト領域１５、ｐ++型のガードリング領域１６、ｐ型のリサーフ領域１７及びｎ+型の終端等電位領域１８を有する。 The semiconductor substrate 10 includes an n + type drain region 11, an n type drift region 12, a p + type body region 13, an n + type source region 14, a p ++ type body contact region 15, and a p ++ type. A guard ring region 16, a p-type resurf region 17, and an n + -type terminal equipotential region 18.

ドレイン領域１１は、素子部１０Ａ及び周辺部１０Ｂの双方に対応する範囲の半導体基板１０の裏層部に設けられている。ドレイン領域１１は、半導体基板１０の裏面に露出しており、ドレイン電極２にオーミック接触する。   The drain region 11 is provided in the back layer portion of the semiconductor substrate 10 in a range corresponding to both the element portion 10A and the peripheral portion 10B. The drain region 11 is exposed on the back surface of the semiconductor substrate 10 and is in ohmic contact with the drain electrode 2.

ドリフト領域１２は、素子部１０Ａ及び周辺部１０Ｂの双方に対応する範囲の半導体基板１０内に設けられており、ドレイン領域１１上に配置されている。ドリフト領域１２は、素子部１０Ａにおいて、ドレイン領域１１とボディ領域１３の間に配置されて両者を隔てており、ドレイン領域１１とボディ領域１３に接触する。ドリフト領域１２は、周辺部１０Ｂにおいて、ドレイン領域１１とリサーフ領域１７の間に配置されて両者を隔てており、ドレイン領域１１と終端等電位領域１８の間に配置されて両者を隔てており、ドレイン領域１１とリサーフ領域１７と終端等電位領域１８に接触する。   The drift region 12 is provided in the semiconductor substrate 10 in a range corresponding to both the element portion 10 </ b> A and the peripheral portion 10 </ b> B, and is disposed on the drain region 11. In the element portion 10 </ b> A, the drift region 12 is disposed between the drain region 11 and the body region 13 to separate them, and is in contact with the drain region 11 and the body region 13. The drift region 12 is disposed between the drain region 11 and the RESURF region 17 in the peripheral portion 10B to separate them, and is disposed between the drain region 11 and the terminal equipotential region 18 to separate them. The drain region 11, the RESURF region 17, and the terminal equipotential region 18 are in contact.

ボディ領域１３は、素子部１０Ａに対応する範囲の半導体基板１０の表層部に設けられており、ドリフト領域１２上に配置されている。ボディ領域１３は、ドリフト領域１２とソース領域１４の間に配置されて両者を隔てており、ドリフト領域１２とソース領域１４とボディコンタクト領域１５に接触する。ボディ領域１３は、本明細書で開示する表面領域の一例である。   The body region 13 is provided in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the element portion 10 </ b> A, and is disposed on the drift region 12. The body region 13 is disposed between and separates the drift region 12 and the source region 14 and is in contact with the drift region 12, the source region 14, and the body contact region 15. The body region 13 is an example of a surface region disclosed in this specification.

ソース領域１４は、素子部１０Ａに対応する範囲の半導体基板１０の表層部に設けられており、ボディ領域１３上に配置されている。ソース領域１４は、トレンチゲート４の側面に接触するとともに、ボディ領域１３とボディコンタクト領域１５にも接触する。ソース領域１４は、半導体基板１０の表面に露出しており、ソース電極３にオーミック接触する。   The source region 14 is provided in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the element portion 10 </ b> A, and is disposed on the body region 13. The source region 14 contacts the side surface of the trench gate 4 and also contacts the body region 13 and the body contact region 15. The source region 14 is exposed on the surface of the semiconductor substrate 10 and is in ohmic contact with the source electrode 3.

ボディコンタクト領域１５は、素子部１０Ａに対応する範囲の半導体基板１０の表層部に設けられており、ボディ領域１３上に配置されている。ボディコンタクト領域１５は、ボディ領域１３とソース領域１４に接触する。ボディコンタクト領域１５は、半導体基板１０の表面に露出しており、ソース電極３にオーミック接触する。   The body contact region 15 is provided in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the element portion 10 </ b> A, and is disposed on the body region 13. Body contact region 15 is in contact with body region 13 and source region 14. The body contact region 15 is exposed on the surface of the semiconductor substrate 10 and is in ohmic contact with the source electrode 3.

トレンチゲート４は、半導体基板１０の表面から深さ方向に伸びるゲートトレンチ内に設けられており、ゲート電極４ａ及びゲート電極４ａを被覆するゲート絶縁膜４ｂを有する。トレンチゲート４は、ソース領域１４及びボディ領域１３を貫通してドリフト領域１２に達する。トレンチゲート４のゲート電極４ａは、ドリフト領域１２とソース領域１４を隔てているボディ領域１３にゲート絶縁膜４ｂを介して対向する。このゲート電極４ａが対向するボディ領域１３は、チャネルが形成される領域である。このように、半導体基板１０の素子部１０Ａには、トレンチゲート４、ドリフト領域１２、ボディ領域１３及びソース領域１４で構成されるＭＯＳ構造が設けられている。ＭＯＳ構造はドリフト領域１２とボディ領域１３で構成されるｐｎダイオードを内蔵しており、このｐｎダイオードが還流ダイオードとして動作する。   The trench gate 4 is provided in a gate trench extending in the depth direction from the surface of the semiconductor substrate 10, and has a gate electrode 4a and a gate insulating film 4b covering the gate electrode 4a. The trench gate 4 passes through the source region 14 and the body region 13 and reaches the drift region 12. The gate electrode 4a of the trench gate 4 faces the body region 13 that separates the drift region 12 and the source region 14 via the gate insulating film 4b. The body region 13 facing the gate electrode 4a is a region where a channel is formed. As described above, the element portion 10 </ b> A of the semiconductor substrate 10 is provided with a MOS structure including the trench gate 4, the drift region 12, the body region 13, and the source region 14. The MOS structure incorporates a pn diode composed of a drift region 12 and a body region 13, and this pn diode operates as a freewheeling diode.

複数のガードリング領域１６は、周辺部１０Ｂに対応する範囲の半導体基板１０の表層部に設けられており、リサーフ領域１７によって被覆されている。複数のガードリング領域１６は、素子部１０Ａから離れる方向（紙面左右方向）に沿って間隔を置いて配置されている。また、複数のガードリング領域１６の各々は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。複数のガードリング領域１６は、半導体基板１０の表面に露出しており、後述するフィールドプレート電極７に接触する。複数のガードリング領域１６は、リサーフ領域１７を介してボディ領域１３に電気的に接続されている。このため、複数のガードリング領域１６は、電気的にフローティングではない。   The plurality of guard ring regions 16 are provided in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the peripheral portion 10 </ b> B, and are covered with the RESURF region 17. The plurality of guard ring regions 16 are arranged at intervals along the direction away from the element portion 10A (the left and right direction on the paper surface). Further, each of the plurality of guard ring regions 16 is arranged so as to make a round around the element portion 10A when viewed in plan. The plurality of guard ring regions 16 are exposed on the surface of the semiconductor substrate 10 and are in contact with a field plate electrode 7 described later. The plurality of guard ring regions 16 are electrically connected to the body region 13 through the RESURF region 17. For this reason, the plurality of guard ring regions 16 are not electrically floating.

リサーフ領域１７は、周辺部１０Ｂに対応する範囲の半導体基板１０の表層部に設けられており、ドリフト領域１２上に配置されており、複数のガードリング領域１６及び後述する複数の埋込み絶縁膜５を被覆する。リサーフ領域１７は、平板状の形態を有しており、素子部１０Ａから離れる方向（紙面左右方向）に沿って延びており、一端がボディ領域１３に接触する。リサーフ領域１７は、平面視したときに、ボディ領域１３から複数のガードリング領域１６を超えてガードリング領域１６と終端等電位領域１８の間の位置まで延びている。この例では、リサーフ領域１７の下面の深さはボディ領域１３の下面の深さに一致しているが、リサーフ領域１７の下面の深さはボディ領域１３の下面の深さよりも深いことが望ましい。リサーフ領域１７は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。   The RESURF region 17 is provided in the surface layer portion of the semiconductor substrate 10 in a range corresponding to the peripheral portion 10B, and is disposed on the drift region 12, and includes a plurality of guard ring regions 16 and a plurality of embedded insulating films 5 described later. Coating. The RESURF region 17 has a flat plate shape, extends along a direction away from the element portion 10 </ b> A (left and right direction on the paper surface), and one end contacts the body region 13. The RESURF region 17 extends from the body region 13 over the plurality of guard ring regions 16 to a position between the guard ring region 16 and the terminal equipotential region 18 when viewed in plan. In this example, the depth of the lower surface of the RESURF region 17 matches the depth of the lower surface of the body region 13, but the depth of the lower surface of the RESURF region 17 is preferably deeper than the depth of the lower surface of the body region 13. . The RESURF region 17 is arranged so as to make a round around the element portion 10A when viewed in plan.

リサーフ領域１７は、素子部１０Ａから離れる方向（紙面左右方向）に沿って並んでいる複数のリサーフ部分領域１７ａ，１７ｂ，１７ｃ，１７ｄを有する。以下、素子部１０Ａに近い順に、第１リサーフ部分領域１７ａ、第２リサーフ部分領域１７ｂ、第３リサーフ部分領域１７ｃ、第４リサーフ部分領域１７ｄと称する。第１リサーフ部分領域１７ａの不純物濃度は、約１×１０14〜１０16ｃｍ-3であり、ボディ領域１３と同一の濃度である。第２リサーフ部分領域１７ｂの不純物濃度は、約０．８×１０14〜１０16ｃｍ-3である。第３リサーフ部分領域１７ｃの不純物濃度は、約０．６×１０14〜１０16ｃｍ-3である。第４リサーフ部分領域１７ｄの不純物濃度は、約０．４×１０14〜１０16ｃｍ-3である。このように、隣り合うリサーフ部分領域１７ａ，１７ｂ，１７ｃ，１７ｄの不純物濃度を比較すると、素子部１０Ａから遠い側のリサーフ部分領域１７ａ，１７ｂ，１７ｃ，１７ｄの不純物濃度の方が低い。また、第１リサーフ部分領域１７ａと第２リサーフ部分領域１７ｂの間の不純物濃度の変化領域、即ち、素子部１０Ａから離れる向きに計測したときに不純物濃度が低下する領域が、ガードリング領域１６の下方に存在する。素子部１０Ａから離れる方向（紙面左右方向）におけるガードリング領域１６の最大幅が０．５〜２μｍであることから、上記の変化領域がその範囲内に収まっている。同様に、第２リサーフ部分領域１７ｂと第３リサーフ部分領域１７ｃの間の不純物濃度の変化領域及び第３リサーフ部分領域１７ｃと第４リサーフ部分領域１７ｄの間の不純物濃度の変化領域も、ガードリング領域１６の下方に存在する。 The RESURF region 17 has a plurality of RESURF partial regions 17a, 17b, 17c, and 17d arranged in a direction away from the element portion 10A (the left and right direction on the paper surface). Hereinafter, the first RESURF partial region 17a, the second RESURF partial region 17b, the third RESURF partial region 17c, and the fourth RESURF partial region 17d are referred to in order from the element part 10A. The impurity concentration of the first RESURF partial region 17 a is about 1 × 10 14 to 10 16 cm −3, which is the same concentration as that of the body region 13. The impurity concentration of the second RESURF partial region 17b is about 0.8 × 10 14 to 10 16 cm −3 . The impurity concentration of the third resurf partial region 17c is about 0.6 × 10 14 to 10 16 cm −3 . The impurity concentration of the fourth RESURF partial region 17d is about 0.4 × 10 14 to 10 16 cm −3 . As described above, when the impurity concentrations of the adjacent resurf partial regions 17a, 17b, 17c, and 17d are compared, the impurity concentration of the resurf partial regions 17a, 17b, 17c, and 17d far from the element portion 10A is lower. In addition, a region where the impurity concentration changes between the first resurf partial region 17a and the second resurf partial region 17b, that is, a region where the impurity concentration decreases when measured away from the element portion 10A is the guard ring region 16. Present below. Since the maximum width of the guard ring region 16 in the direction away from the element portion 10A (left and right direction on the paper surface) is 0.5 to 2 μm, the above change region is within that range. Similarly, the impurity concentration changing region between the second resurf partial region 17b and the third resurf partial region 17c and the impurity concentration changing region between the third resurf partial region 17c and the fourth resurf partial region 17d are also guard ring. It exists below the region 16.

終端等電位領域１８は、周辺部１０Ｂの終端に対応する範囲の半導体基板１０の表層部に設けられており、ドリフト領域１２上に配置されている。終端等電位領域１８は、ドリフト領域１２に接触する。終端等電位領域１８は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。終端等電位領域１８は、半導体基板１０の表面に露出しており、後述する終端電極８に接触する。   The end equipotential region 18 is provided on the surface layer portion of the semiconductor substrate 10 in a range corresponding to the end of the peripheral portion 10B, and is disposed on the drift region 12. The terminal equipotential region 18 contacts the drift region 12. The terminal equipotential region 18 is arranged so as to make a round around the element portion 10A when viewed in plan. The terminal equipotential region 18 is exposed on the surface of the semiconductor substrate 10 and is in contact with the terminal electrode 8 described later.

図１に示されるように、半導体装置１はさらに、複数の埋込み絶縁膜５、層間絶縁膜６、複数のフィールドプレート電極７及び終端電極８を備える。   As shown in FIG. 1, the semiconductor device 1 further includes a plurality of buried insulating films 5, an interlayer insulating film 6, a plurality of field plate electrodes 7 and a termination electrode 8.

複数の埋込み絶縁膜５の各々は、周辺部１０Ｂに対応する範囲の半導体基板１０の表面に形成されている複数のシャロートレンチに充填されている絶縁体を有する。このように、複数の埋込み絶縁膜５は、シャロー・トレンチ・アイソレーション（ＳＴＩ）の構造を有する。複数の埋込み絶縁膜５は、素子部１０Ａから離れる方向（紙面左右方向）に沿って間隔を置いて配置されている。また、複数の埋込み絶縁膜５の各々は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。複数の埋込み絶縁膜５のうちの一部は、隣り合うガードリング領域１６の間に配置されている。換言すると、複数のガードリング領域１６の各々は、隣り合う埋込み絶縁膜５の間に配置されている。複数のガードリング領域１６は、埋込み絶縁膜５よりも深く形成されている。   Each of the plurality of buried insulating films 5 has an insulator filled in a plurality of shallow trenches formed on the surface of the semiconductor substrate 10 in a range corresponding to the peripheral portion 10B. Thus, the plurality of buried insulating films 5 have a shallow trench isolation (STI) structure. The plurality of buried insulating films 5 are arranged at intervals along the direction away from the element portion 10A (the left-right direction on the paper surface). Each of the plurality of embedded insulating films 5 is arranged so as to make a round around the element portion 10A when viewed in plan. A part of the plurality of buried insulating films 5 is disposed between adjacent guard ring regions 16. In other words, each of the plurality of guard ring regions 16 is disposed between adjacent buried insulating films 5. The plurality of guard ring regions 16 are formed deeper than the buried insulating film 5.

層間絶縁膜６は、周辺部１０Ｂに対応する範囲の半導体基板１０上に設けられている。層間絶縁膜６には複数の貫通孔が形成されており、その貫通孔を介してフィールドプレート電極７とガードリング領域１６が接触する。   The interlayer insulating film 6 is provided on the semiconductor substrate 10 in a range corresponding to the peripheral portion 10B. A plurality of through holes are formed in the interlayer insulating film 6, and the field plate electrode 7 and the guard ring region 16 are in contact with each other through the through holes.

複数のフィールドプレート電極７は、周辺部１０Ｂに対応する範囲の層間絶縁膜６上に延設されている。複数のフィールドプレート電極７は、素子部１０Ａから離れる方向（紙面左右方向）に沿って間隔を置いて配置されている。また、複複数のフィールドプレート電極７の各々は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。複数のフィールドプレート電極７の各々は、複数のガードリング領域１６の各々に対応して配置されており、複数のガードリング領域１６の各々に接触する。複数のフィールドプレート電極７の電位は、フローティングである。図示省略しているが、半導体基板１０の周辺部１０Ｂ上には、層間絶縁膜６及びフィールドプレート電極７を覆うようにモールド樹脂が形成される。複数のフィールドプレート電極７は、そのモールド樹脂に付着した水分等によってモールド樹脂内に侵入した外部電荷が半導体基板１０内にまで侵入するのを防止することができる。これにより、半導体基板１０の周辺部１０Ｂにおける局所的なチャージバランスの崩れが抑制され、半導体装置１の耐圧低下が抑制される。   The plurality of field plate electrodes 7 are extended on the interlayer insulating film 6 in a range corresponding to the peripheral portion 10B. The plurality of field plate electrodes 7 are arranged at intervals along a direction away from the element portion 10A (left and right direction on the paper surface). Each of the plurality of field plate electrodes 7 is arranged so as to make a round around the element portion 10A when viewed in plan. Each of the plurality of field plate electrodes 7 is arranged corresponding to each of the plurality of guard ring regions 16 and is in contact with each of the plurality of guard ring regions 16. The potentials of the plurality of field plate electrodes 7 are floating. Although not shown, a mold resin is formed on the peripheral portion 10 </ b> B of the semiconductor substrate 10 so as to cover the interlayer insulating film 6 and the field plate electrode 7. The plurality of field plate electrodes 7 can prevent external charges that have entered the mold resin from entering the semiconductor substrate 10 due to moisture or the like adhering to the mold resin. As a result, local collapse of the charge balance in the peripheral portion 10B of the semiconductor substrate 10 is suppressed, and a decrease in breakdown voltage of the semiconductor device 1 is suppressed.

終端電極８は、周辺部１０Ｂの終端に対応する範囲の半導体基板１０の表面上に設けられている。終端電極８は、平面視したときに、素子部１０Ａの周囲を一巡するように配置されている。終端電極８は、終端等電位領域１８に対応して配置されており、終端等電位領域１８に接触する。終端電極８の電位は、ドレイン電極２と同一である。   The termination electrode 8 is provided on the surface of the semiconductor substrate 10 in a range corresponding to the termination of the peripheral portion 10B. The termination electrode 8 is arranged so as to make a round around the element portion 10A when viewed in plan. The termination electrode 8 is disposed corresponding to the termination equipotential region 18 and is in contact with the termination equipotential region 18. The potential of the termination electrode 8 is the same as that of the drain electrode 2.

次に、半導体装置１の動作について説明する。ドレイン電極２に正電圧が印加され、ソース電極３に接地電圧が印加され、ゲート電極４ａに正電圧が印加されると、ゲート電極４ａが対向するボディ領域１３にチャネルが形成され、ソース領域１４、チャネル、ドリフト領域１２及びドレイン領域１１を経由して、ソース電極３からドレイン電極２に向かって電子が流れる。このように、ドレイン電極２からソース電極３に向けて電流が流れるモードはオンモードである。一方、ドレイン電極２に正電圧が印加され、ソース電極３に接地電圧が印加され、ゲート電極４ａに接地電圧が印加されると、ゲート電極４ａが対向するボディ領域１３にチャネルが形成されず、電流は遮断される。このように、ドレイン電極２からソース電極３に向けて電流が流れないモードはオフモードである。半導体装置１は、オンモードとオフモードを切り換えることでスイッチング素子として動作することができる。   Next, the operation of the semiconductor device 1 will be described. When a positive voltage is applied to the drain electrode 2, a ground voltage is applied to the source electrode 3, and a positive voltage is applied to the gate electrode 4a, a channel is formed in the body region 13 opposed to the gate electrode 4a, and the source region 14 Electrons flow from the source electrode 3 toward the drain electrode 2 through the channel, the drift region 12 and the drain region 11. Thus, the mode in which current flows from the drain electrode 2 toward the source electrode 3 is the on mode. On the other hand, when a positive voltage is applied to the drain electrode 2, a ground voltage is applied to the source electrode 3, and a ground voltage is applied to the gate electrode 4a, a channel is not formed in the body region 13 opposed to the gate electrode 4a, The current is cut off. Thus, the mode in which no current flows from the drain electrode 2 to the source electrode 3 is an off mode. The semiconductor device 1 can operate as a switching element by switching between an on mode and an off mode.

例えば、半導体装置１がインバータ回路に用いられた場合、モータ等の負荷を流れる負荷電流が、素子部１０ＡのＭＯＳ構造に内蔵するｐｎダイオード（ドリフト領域１２とボディ領域１３で構成される）を介して還流する還流モードが存在する。この還流モードでは、ソース電極３がドレイン電極２よりも正となる電圧が印加されており、内蔵ダイオードには順方向電流が流れる。その後、半導体装置１がオフモードに切り替わり、ドレイン電極２がソース電極３よりも正となる逆バイアスが印加される。このような還流モードからオフモードへの遷移期間に、周辺部１０Ｂにダイナミックアバランシェ現象が発生することがある。半導体装置１は、このようなダイナミックアバランシェ現象に対策することができる。   For example, when the semiconductor device 1 is used in an inverter circuit, a load current flowing through a load such as a motor is passed through a pn diode (consisting of a drift region 12 and a body region 13) built in the MOS structure of the element unit 10A. There is a reflux mode to reflux. In this reflux mode, a voltage that is more positive at the source electrode 3 than at the drain electrode 2 is applied, and a forward current flows through the built-in diode. Thereafter, the semiconductor device 1 is switched to the off mode, and a reverse bias is applied so that the drain electrode 2 is more positive than the source electrode 3. In such a transition period from the reflux mode to the off mode, a dynamic avalanche phenomenon may occur in the peripheral portion 10B. The semiconductor device 1 can take measures against such a dynamic avalanche phenomenon.

還流モードからオフモードへの遷移期間では、素子部１０Ａにおいて、ドリフト領域１２とボディ領域１３のｐｎ接合からドリフト領域１２内に向けて空乏層が広がる。この空乏層は、素子部１０Ａから周辺部１０Ｂに向けて広がる。素子部１０Ａから広がる空乏層は、周辺部１０Ｂにおいて、素子部１０Ａから離れる方向（紙面左右方向）に沿って、複数のガードリング領域１６の各々に順に到達することにより、周辺部１０Ｂの広範囲に広がることができる。特に、半導体装置１では、周辺部１０Ｂにリサーフ領域１７が設けられており、このリサーフ領域１７とドリフト領域１２のｐｎ接合から広がる空乏層も加わることで、空乏層が周辺部１０Ｂの広範囲に素早く形成される。   In the transition period from the reflux mode to the off mode, a depletion layer spreads from the pn junction of the drift region 12 and the body region 13 into the drift region 12 in the element portion 10A. This depletion layer extends from the element portion 10A toward the peripheral portion 10B. The depletion layer spreading from the element portion 10A reaches each of the plurality of guard ring regions 16 in order in the peripheral portion 10B along the direction away from the element portion 10A (the left-right direction on the paper surface). Can spread. In particular, in the semiconductor device 1, the resurf region 17 is provided in the peripheral portion 10B, and a depletion layer extending from the pn junction between the resurf region 17 and the drift region 12 is also added, so that the depletion layer can be quickly spread over a wide area of the peripheral portion 10B. It is formed.

半導体装置１では、埋込み絶縁膜５が隣り合うガードリング領域１６の間に設けられており、さらにリサーフ領域１７が半導体基板１０の表層部に設けられている。仮に、埋込み絶縁膜５及びリサーフ領域１７が設けられていないとすると、隣り合うガードリング領域１６の間の領域では、ガードリング領域１６とドリフト領域１２で構成されるｐｎ接合が小さい曲率半径を有して存在していることから、電界が集中しており、その電界集中に起因したダイナミックアバランシェ現象が発生する。隣り合うガードリング領域１６の間でダイナミックアバランシェ現象が発生すると、アバランシェ電流が半導体基板の表面を集中して流れ、ジュール熱による熱破損が懸念される。   In the semiconductor device 1, the buried insulating film 5 is provided between the adjacent guard ring regions 16, and the resurf region 17 is further provided in the surface layer portion of the semiconductor substrate 10. If the buried insulating film 5 and the RESURF region 17 are not provided, the pn junction composed of the guard ring region 16 and the drift region 12 has a small radius of curvature in the region between the adjacent guard ring regions 16. Therefore, the electric field is concentrated, and a dynamic avalanche phenomenon due to the electric field concentration occurs. When the dynamic avalanche phenomenon occurs between the adjacent guard ring regions 16, the avalanche current flows in a concentrated manner on the surface of the semiconductor substrate, and there is a concern about thermal damage due to Joule heat.

半導体装置１では、隣り合うガードリング領域１６の間に埋込み絶縁膜５が設けられているので、隣り合うガードリング領域１６の間の領域において電界集中が緩和され、その領域でダイナミックアバランシェ現象が発生することが抑制される。これにより、半導体装置１では、電界の集中する領域が半導体基板１０の表面から基板内部に移動する。半導体装置１ではさらに、半導体基板１０内にリサーフ領域１７が設けられていることにより、還流モードからオフモードへの遷移期間において半導体基板１０の基板内部に空乏層が素早く形成されており、半導体基板１０の基板内部の電界が緩和される。このように、半導体装置１では、半導体基板１０の表面部及び基板内部の双方においてダイナミックアバランシェ現象の発生が抑えられる。これにより、半導体装置は高いアバランシェ耐量を有することができる。なお、半導体装置１では、リサーフ領域１７の下面とドリフト領域１２のｐｎ接合面近傍が電界集中箇所となり、高いサージ電圧が印加されたときには、このｐｎ接合面近傍でダイナミックアバランシェ現象が生じ得る。このように半導体装置１では、ダイナミックアバランシェ現象の発生個所が半導体基板１０の深い位置に移動しており、ダイナミックアバランシェ現象が発生したとしても、アバランシェ電流が半導体基板１０内を拡散して流れることができる。この点でも、半導体装置１は、高いアバランシェ耐量を有することができる。   In the semiconductor device 1, since the buried insulating film 5 is provided between the adjacent guard ring regions 16, electric field concentration is reduced in the region between the adjacent guard ring regions 16, and a dynamic avalanche phenomenon occurs in that region. Is suppressed. Thereby, in the semiconductor device 1, the region where the electric field concentrates moves from the surface of the semiconductor substrate 10 to the inside of the substrate. In the semiconductor device 1, the RESURF region 17 is further provided in the semiconductor substrate 10, so that a depletion layer is quickly formed inside the semiconductor substrate 10 during the transition period from the reflux mode to the OFF mode. The electric field inside the 10 substrates is relaxed. Thus, in the semiconductor device 1, the occurrence of the dynamic avalanche phenomenon can be suppressed both in the surface portion of the semiconductor substrate 10 and in the substrate. Thereby, the semiconductor device can have a high avalanche resistance. In the semiconductor device 1, the vicinity of the pn junction surface of the resurf region 17 and the drift region 12 is an electric field concentration portion, and when a high surge voltage is applied, a dynamic avalanche phenomenon can occur near the pn junction surface. As described above, in the semiconductor device 1, the location where the dynamic avalanche phenomenon occurs has moved to a deep position in the semiconductor substrate 10, and even if the dynamic avalanche phenomenon occurs, the avalanche current may flow diffusely in the semiconductor substrate 10. it can. Also in this respect, the semiconductor device 1 can have a high avalanche resistance.

半導体装置１では、リサーフ領域１７が複数のリサーフ部分領域１７ａ，１７ｂ，１７ｃ，１７ｄを有している。このように、リサーフ領域１７が多段で構成されている。さらに、不純物濃度の関係については、第１リサーフ部分領域１７ａ＞第２リサーフ部分領域１７ｂ＞第３リサーフ部分領域１７ｃ＞第４リサーフ部分領域１７ｄが成立している。この半導体装置１では、還流モードからオフモードへの遷移期間において、半導体基板１０の周辺部１０Ｂの等電位線分布が均一化される。このため、多段のリサーフ領域１７によって半導体基板１０の周辺部１０Ｂの深部の電界が良好に緩和され、半導体装置１は高いアバランシェ耐量を有することができる。   In the semiconductor device 1, the resurf region 17 has a plurality of resurf partial regions 17a, 17b, 17c, and 17d. Thus, the RESURF region 17 is composed of multiple stages. Further, regarding the relationship of impurity concentration, the first resurf partial region 17a> the second resurf partial region 17b> the third resurf partial region 17c> the fourth resurf partial region 17d is established. In the semiconductor device 1, the equipotential line distribution in the peripheral portion 10B of the semiconductor substrate 10 is made uniform during the transition period from the reflux mode to the off mode. For this reason, the electric field in the deep part of the peripheral part 10B of the semiconductor substrate 10 is satisfactorily relaxed by the multistage RESURF region 17, and the semiconductor device 1 can have a high avalanche resistance.

上記半導体装置では、隣り合うリサーフ部分領域１７ａ，１７ｂ，１７ｃ，１７ｄの間の不純物濃度の変化領域が、ガードリング領域１６の下方に位置している。この半導体装置１では、還流モードからオフモードへの遷移期間において、半導体基板１０の周辺部１０Ｂの等電位線分布がさらに均一化される。このため、多段のリサーフ領域１７と複数のガードリング領域１６によって半導体基板１０の周辺部１０Ｂの基板内部の電界が極めて良好に緩和され、半導体装置１は高いアバランシェ耐量を有することができる。   In the semiconductor device, the impurity concentration changing region between the adjacent RESURF partial regions 17 a, 17 b, 17 c, and 17 d is located below the guard ring region 16. In this semiconductor device 1, the equipotential line distribution in the peripheral portion 10B of the semiconductor substrate 10 is further uniformized during the transition period from the reflux mode to the off mode. For this reason, the multistage RESURF region 17 and the plurality of guard ring regions 16 relieve the electric field inside the peripheral portion 10B of the semiconductor substrate 10 very well, and the semiconductor device 1 can have a high avalanche resistance.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１：半導体装置
２：ドレイン電極
３：ソース電極
４：トレンチゲート
４ａ：ゲート電極
４ｂ：ゲート絶縁膜
５：埋込み絶縁膜
６：層間絶縁膜
７：フィールドプレート電極
８：終端電極
１０：半導体基板
１０Ａ：素子部
１０Ｂ：周辺部
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ソース領域
１５：ボディコンタクト領域
１６：ガードリング領域
１７：リサーフ領域
１７ａ，１７ｂ，１７ｃ，１７ｄ：リサーフ部分領域
１８：終端等電位領域 1: Semiconductor device 2: Drain electrode 3: Source electrode 4: Trench gate 4a: Gate electrode 4b: Gate insulating film 5: Buried insulating film 6: Interlayer insulating film 7: Field plate electrode 8: Termination electrode 10: Semiconductor substrate 10A: Element part 10B: Peripheral part 11: Drain region 12: Drift region 13: Body region 14: Source region 15: Body contact region 16: Guard ring region 17: Resurf regions 17a, 17b, 17c, 17d: Resurf partial region 18: Termination Equipotential region

Claims (4)

半導体装置であって、
機能構造が設けられている素子部と終端耐圧構造が設けられている周辺部に区画されている半導体基板を備え、
前記機能構造は、
前記半導体基板内に設けられている第１導電型の素子部側ドリフト領域と、
前記半導体基板の表層部に設けられており、前記素子部側ドリフト領域上に配置されている第２導電型の表面領域と、を有しており、
前記終端耐圧構造は、
前記半導体基板の表面上に設けられており、前記素子部から離れる方向に沿って間隔を置いて配置されている複数の埋込み絶縁膜であって、前記半導体基板の表面に形成されている複数のシャロートレンチに充填されている絶縁体を有する、複数の埋込み絶縁膜と、
前記半導体基板内に設けられている第１導電型の周辺部側ドリフト領域と、
前記半導体基板の前記表層部に設けられている第２導電型の複数のガードリング領域であって、各々が隣り合う前記埋込み絶縁膜の間に配置されている、複数のガードリング領域と、
前記半導体基板の表層部に設けられており、前記周辺部ドリフト領域上に配置されている第２導電型のリサーフ領域であって、前記素子部から離れる方向に沿って前記表面領域から延びており、前記複数のガードリング領域を被覆する、リサーフ領域と、を有する半導体装置。 A semiconductor device,
Comprising a semiconductor substrate partitioned into an element part provided with a functional structure and a peripheral part provided with a termination withstand voltage structure;
The functional structure is
A first conductivity type element side drift region provided in the semiconductor substrate;
A surface region of a second conductivity type provided on a surface layer portion of the semiconductor substrate and disposed on the element portion side drift region;
The termination withstand voltage structure is
A plurality of embedded insulating films provided on the surface of the semiconductor substrate and arranged at intervals along a direction away from the element portion, and a plurality of embedded insulating films formed on the surface of the semiconductor substrate; A plurality of buried insulating films having an insulator filled in the shallow trench;
A first conductivity type peripheral portion drift region provided in the semiconductor substrate;
A plurality of guard ring regions of a second conductivity type provided in the surface layer portion of the semiconductor substrate, each of which is disposed between the adjacent buried insulating films;
A resurf region of a second conductivity type provided on a surface layer portion of the semiconductor substrate and disposed on the peripheral drift region, and extending from the surface region along a direction away from the element portion. A semiconductor device comprising: a RESURF region that covers the plurality of guard ring regions. 前記リサーフ領域は、前記素子部から離れる方向に沿って並んでいる複数のリサーフ部分領域を有しており、
隣り合う前記リサーフ部分領域の不純物濃度を比較すると、前記素子部から遠い側の前記リサーフ部分領域の不純物濃度の方が低い、請求項１に記載の半導体装置。 The RESURF region has a plurality of RESURF partial regions arranged along a direction away from the element portion,
2. The semiconductor device according to claim 1, wherein when the impurity concentration of the adjacent resurf partial regions is compared, the impurity concentration of the resurf partial region far from the element portion is lower. 隣り合う前記リサーフ部分領域の間の不純物濃度の変化領域は、前記ガードリング領域の下方に位置する、請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein an impurity concentration changing region between the adjacent RESURF partial regions is located below the guard ring region. 前記終端耐圧構造はさらに、前記半導体基板上に延設して設けられており、前記ガードリング領域に接するフィールドプレート電極を有する、請求項１〜３のいずれか一項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the termination breakdown voltage structure is further provided to extend on the semiconductor substrate and has a field plate electrode in contact with the guard ring region.
JP2017040869A 2017-03-03 2017-03-03 Semiconductor device Active JP6897166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017040869A JP6897166B2 (en) 2017-03-03 2017-03-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017040869A JP6897166B2 (en) 2017-03-03 2017-03-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018148000A true JP2018148000A (en) 2018-09-20
JP6897166B2 JP6897166B2 (en) 2021-06-30

Family

ID=63592381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017040869A Active JP6897166B2 (en) 2017-03-03 2017-03-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6897166B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554677A (en) * 2020-05-06 2020-08-18 四川立泰电子有限公司 Power device terminal structure with low electromagnetic interference
US11081545B2 (en) 2019-02-19 2021-08-03 Rohm Co., Ltd. Semiconductor device
WO2021178334A1 (en) * 2020-03-02 2021-09-10 Cree, Inc. Semiconductor die with improved edge termination

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103530A (en) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc Semiconductor device
JP2008147361A (en) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc Semiconductor device
WO2013132568A1 (en) * 2012-03-05 2013-09-12 三菱電機株式会社 Semiconductor device
WO2016102549A1 (en) * 2014-12-23 2016-06-30 Abb Technology Ag Reverse-conducting semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103530A (en) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc Semiconductor device
JP2008147361A (en) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc Semiconductor device
WO2013132568A1 (en) * 2012-03-05 2013-09-12 三菱電機株式会社 Semiconductor device
WO2016102549A1 (en) * 2014-12-23 2016-06-30 Abb Technology Ag Reverse-conducting semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081545B2 (en) 2019-02-19 2021-08-03 Rohm Co., Ltd. Semiconductor device
US11670674B2 (en) 2019-02-19 2023-06-06 Rohm Co., Ltd. Semiconductor device
WO2021178334A1 (en) * 2020-03-02 2021-09-10 Cree, Inc. Semiconductor die with improved edge termination
CN111554677A (en) * 2020-05-06 2020-08-18 四川立泰电子有限公司 Power device terminal structure with low electromagnetic interference
CN111554677B (en) * 2020-05-06 2024-02-27 四川立泰电子有限公司 Terminal structure of power device with low electromagnetic interference

Also Published As

Publication number Publication date
JP6897166B2 (en) 2021-06-30

Similar Documents

Publication Publication Date Title
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
US11217580B2 (en) Semiconductor device including insulated gate bipolar transistor element and freewheeling diode element
JP6077380B2 (en) Semiconductor device
US8912632B2 (en) Semiconductor device
JPWO2009096412A1 (en) Semiconductor device
US10276654B2 (en) Semiconductor device with parallel PN structures
JP5537359B2 (en) Semiconductor device
JP6606007B2 (en) Switching element
US9620595B2 (en) Semiconductor device
JP6453188B2 (en) Silicon carbide semiconductor device
JP2013080796A (en) Semiconductor device
JP2018060984A (en) Semiconductor device
JP6897166B2 (en) Semiconductor device
JP2018060943A (en) Switching element
JP6918736B2 (en) Semiconductor device
JP2015195307A (en) semiconductor device
JP6760134B2 (en) Semiconductor device
JP2016207829A (en) Insulated gate type switching element
JP2016149429A (en) Reverse conducting IGBT
JP2015176974A (en) semiconductor device
JP2014154849A (en) Semiconductor device
JP6179468B2 (en) Semiconductor device
JP7010095B2 (en) Semiconductor device
JP7352151B2 (en) switching element
JP5753114B2 (en) diode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210524

R150 Certificate of patent or registration of utility model

Ref document number: 6897166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150